WO2010050100A1 - デバイス、試験装置及び試験方法 - Google Patents

デバイス、試験装置及び試験方法 Download PDF

Info

Publication number
WO2010050100A1
WO2010050100A1 PCT/JP2009/003879 JP2009003879W WO2010050100A1 WO 2010050100 A1 WO2010050100 A1 WO 2010050100A1 JP 2009003879 W JP2009003879 W JP 2009003879W WO 2010050100 A1 WO2010050100 A1 WO 2010050100A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
test
external terminal
under test
relay
Prior art date
Application number
PCT/JP2009/003879
Other languages
English (en)
French (fr)
Inventor
泰秀 倉持
雅之 川端
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP2010535624A priority Critical patent/JP5411872B2/ja
Publication of WO2010050100A1 publication Critical patent/WO2010050100A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Definitions

  • the present invention relates to a device, a test apparatus, and a test method.
  • This application is related to the following US applications and claims priority from the following US applications: For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • Patent Document 1 describes a device having a test DA converter and AD converter inside.
  • Patent Document 2 describes a semiconductor device in which a plurality of analog circuits under test are connected to one test terminal via an analog switch. According to the inventions described in Patent Documents 1 and 2, the number of test external terminals can be reduced.
  • Patent Document 3 the output of the DA converter in the circuit under test is looped back to the AD converter in the circuit under test via the outside of the circuit under test, and the circuit under test is self-diagnosed.
  • An auxiliary device is described.
  • the loopback path since the loopback path is provided outside the circuit under test, the loopback path can be a low distortion path, and as a result, the test can be performed with high accuracy.
  • test DA converter and AD converter must be provided in the device, which increases the cost. Further, in the invention described in Patent Document 1, since the measurement accuracy is limited to the performance of the DA converter and AD converter in the device, it is difficult to perform measurement with high accuracy.
  • an object of the present invention is to provide a device, a test apparatus, and a test method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • the switching unit that connects the internal terminal to be tested to the external terminal and the two external terminals are connected or disconnected, and the transfer characteristic of the connection state is determined between the external terminal and the internal terminal of the circuit under test.
  • a relay unit serving as a reference for calculating transfer characteristics between the devices.
  • a test apparatus for testing a device under test, wherein the device under test is a test object among a circuit under test and at least one internal terminal of the circuit under test.
  • a switching unit that connects an internal terminal to an external terminal to which the test apparatus is connected, and the test apparatus connects or disconnects between the two external terminals, and a transfer characteristic of a connection state is the same as that of the external terminal.
  • the relay to measure a signal to be supplied to the circuit under test via the external terminal and the switching unit, or a signal acquired from the circuit under test via the switching unit and the external terminal.
  • Department of transmission Providing a test device and a compensating unit for compensating based on.
  • a test method for testing a device under test wherein the device under test is a test object among a circuit under test and at least one internal terminal of the circuit under test.
  • a switching unit for connecting an internal terminal to an external terminal to which a test apparatus is connected, and connecting or disconnecting between the two external terminals, the transfer characteristics of the connection state of the external terminal and the circuit under test The relay unit that is a reference for calculating the transfer characteristic between each of the internal terminals is controlled to be connected, and the transfer characteristic of the relay unit is measured via the two external terminals, and the external terminal and the switching
  • a test for compensating a signal to be supplied to the circuit under test via a unit or a signal acquired from the circuit under test via the switching unit and the external terminal based on the measured transfer characteristics of the relay unit Proposed method To.
  • a test apparatus for testing a circuit under test formed on a wafer under test, the test wafer having a test circuit for exchanging signals with the circuit under test, the test circuit, A connection wafer for electrically connecting the circuit under test, the connection wafer being a test of two external terminals to which the test circuit is connected and at least one internal terminal of the circuit under test.
  • the switching unit that connects the target internal terminal to the external terminal and the two external terminals are connected or disconnected, and the transfer characteristics of the connection state are the external terminal and the internal terminal of the circuit under test, respectively.
  • a relay unit serving as a reference for calculating a transfer characteristic between the test circuit and the test circuit, controlling the relay unit to a connected state and measuring the transfer characteristic of the relay unit via the two external terminals
  • a test apparatus including a compensation unit that compensates based on characteristics.
  • FIG. 1 shows the configuration of a test apparatus 10 and a device under test 20 according to this embodiment.
  • FIG. 2 shows an example of a processing flow of the test apparatus 10 when measuring the transfer characteristics of the relay unit 28.
  • FIG. 3 shows an example of a processing flow of the test apparatus 10 in the test of the circuit under test 22.
  • FIG. 4 shows a configuration of the test apparatus 10 and the device under test 20 according to the first modification of the present embodiment.
  • FIG. 5 shows configurations of the test apparatus 10 and the device under test 20 according to the second modification of the present embodiment.
  • FIG. 6 shows an example of a processing flow when measuring the transfer characteristic of the relay unit 28 in the test apparatus 10 according to the second modification.
  • FIG. 7 shows an example of a processing flow in the test of the circuit under test 22 of the test apparatus 10 according to the second modification.
  • FIG. 8 shows the configuration of the test apparatus 10 and the device under test 20 according to a third modification of the present embodiment.
  • FIG. 9 shows a configuration of the test apparatus 10 and the wafer under test 320 according to the fourth modification of the present embodiment.
  • FIG. 10 shows the configuration of a test apparatus 10 and a device under test 20 according to a fifth modification of the present embodiment.
  • FIG. 1 shows the configuration of a test apparatus 10 and a device under test 20 according to the present embodiment.
  • the test apparatus 10 tests the device under test 20.
  • the device under test 20 may be a semiconductor device such as an IC or an LSI.
  • the device under test 20 includes a circuit under test 22, two external terminals 24 for testing, a switching unit 26, a relay unit 28, and a switching control unit 30.
  • the circuit under test 22 is a test target by the test apparatus 10 in the test of the device under test 20.
  • the circuit under test 22 has at least one internal terminal 32.
  • Each internal terminal 32 is an arbitrary circuit point set by, for example, a designer of the device under test 20, and a signal is supplied from the test apparatus 10 in the device test of the device under test 20, or A signal is acquired by the test apparatus 10.
  • the two external terminals 24 are connected to an external test apparatus 10 in the test of the device under test 20.
  • One of the two external terminals 24 is an input-side external terminal 24-1 to which a signal is supplied from the test apparatus 10, and the other is an output-side external terminal 24-2 from which a signal is acquired by the test apparatus 10. It is.
  • the switching unit 26 connects the internal terminal 32 to be tested among the at least one internal terminal 32 of the circuit under test 22 to the external terminal 24. That is, the switching unit 26 connects between the external terminal 24-1 on the input side or the external terminal 24-2 on the output side, and one internal terminal 32 designated as a test target among each of the plurality of internal terminals 32. Connecting. Then, the switching unit 26 disconnects between the external terminal 24-1 on the input side or the external terminal 24-2 on the output side, and each of the other internal terminals 32 that are not designated as test targets.
  • the relay unit 28 connects or disconnects the two external terminals 24. That is, the relay unit 28 connects or disconnects between the input-side external terminal 24-1 and the output-side external terminal 24-2.
  • the switching control unit 30 controls the connection or disconnection state of the switching unit 26 and the relay unit 28 in accordance with an instruction from the external test apparatus 10.
  • the switching control unit 30 may receive an instruction from the test apparatus 10 via a test external terminal other than the two external terminals 24.
  • the switching control unit 30 may receive an instruction from the test apparatus 10 via a terminal that receives a command from a CPU or the like during normal operation.
  • the transfer characteristic of the connected state is used as a reference for calculating the transfer characteristic between the external terminal 24 and each of the internal terminals 32 of the circuit under test 22.
  • the relay unit 28 is capable of measuring the transfer characteristics by the external test apparatus 10 via the two external terminals 24 (the input-side external terminal 24-1 and the output-side external terminal 24-2). .
  • the transmission characteristic of the path between the two external terminals 24 when the relay unit 28 is connected is the same as the transmission characteristic of the path between the external terminal 24 and the internal terminal 32 connected by the switching unit 26. Good.
  • the circuit configuration of the path between the two external terminals 24 when the relay unit 28 is connected is the same as the circuit configuration between the external terminal 24 and the internal terminal 32 connected by the switching unit 26. Good.
  • the transfer characteristic of the relay section 28 connecting the two external terminals 24 is such that the transfer characteristic of the path between the external terminal 24 and the internal terminal 32 to be tested is a reference. It has become.
  • the external test apparatus 10 is made to measure the transfer characteristic of the relay unit 28 to compensate for the signal distortion between the external terminal 24 and the internal terminal 32 to be tested. Can be tested. Therefore, according to the device under test 20 as described above, the test apparatus 10 can be tested with high accuracy.
  • the switching unit 26 has at least one changeover switch 40.
  • Each of the at least one changeover switch 40 is provided corresponding to each of at least one internal terminal 32.
  • Each changeover switch 40 connects or disconnects between the common contact 41 and the corresponding internal terminal 32.
  • the relay unit 28 includes an input-side relay switch 42 that connects or disconnects the input-side external terminal 24-1 and the common contact 41, and an output-side external terminal 24-2.
  • An output-side relay switch 44 that connects or disconnects the common contact 41.
  • each changeover switch 40, the input side relay switch 42, and the output side relay switch 44 have the same characteristics. Accordingly, the two external terminals 24 are connected via two switches having the same characteristics. Each of the plurality of signal paths between each of the two external terminals 24 and each of the internal terminals 32 is also connected via two switches having the same characteristics. Therefore, in the device under test 20 in this example, the transmission characteristics of the path between the two external terminals 24 when the relay unit 28 is connected are changed between the external terminal 24 and the internal terminal 32 connected by the switching unit 26. It can be the same as the transfer characteristic of the path between.
  • Each of the changeover switch 40, the input-side relay switch 42, and the output-side relay switch 44 may be a semiconductor switch.
  • Each of the changeover switch 40, the input-side relay switch 42, and the output-side relay switch 44 may include an amplifier, an attenuator, a buffer, a filter, and the like in addition to devices that connect and disconnect paths.
  • the number of switches included between the external terminal 24 and the internal terminal 32 and the number of switches included between the two external terminals 24 may be two or more as long as they are the same number. .
  • the number of switches included between the external terminal 24 and the internal terminal 32 is a predetermined number of times (1 times, 2 times, 3 times,...) The number of switches included between the two external terminals 24. There may be. Even in such a case, if the transfer characteristic of the connection state of the relay unit 28 is multiplied by a multiple of the switch, the transfer characteristic of the path between the external terminal 24 and the internal terminal 32 can be calculated. 20 can use the transfer characteristic of the connection state of the relay unit 28 as a reference for calculating the transfer characteristic of the path between the external terminal 24 and the internal terminal 32.
  • the test apparatus 10 includes a supply unit 62, an acquisition unit 64, a test unit 66, a measurement unit 68, and a compensation unit 70.
  • the test apparatus 10 is connected to the external terminals 24 (the input-side external terminal 24-1 and the output-side external terminal 24-2) of the device under test 20 during the test.
  • the supply unit 62 is supplied with waveform data and supplies a signal corresponding to the given waveform data to the external terminal 24-1 on the input side of the device under test 20.
  • the supply unit 62 includes a supply side calculation unit 72 and a DA converter 74.
  • the supply side calculation unit 72 is provided with waveform data from the test unit 66, and performs a compensation calculation designated by the compensation unit 70 on the given waveform data. Then, the supply side calculation unit 72 supplies the waveform data that has undergone the compensation calculation to the DA converter 74.
  • the DA converter 74 is supplied with waveform data from the supply side calculation unit 72 or the measurement unit 68.
  • the DA converter 74 DA converts the given waveform data and generates an analog signal corresponding to the given waveform data.
  • the DA converter 74 supplies the generated signal to the external terminal 24-1 on the input side.
  • the acquisition unit 64 acquires a signal from the device under test 20 and outputs waveform data corresponding to the acquired signal.
  • the acquisition unit 64 includes an AD converter 76 and an acquisition-side arithmetic unit 78.
  • the AD converter 76 is given a signal output from the external terminal 24-2 on the output side of the device under test 20, AD converts the given signal, and generates waveform data corresponding to the given signal.
  • the AD converter 76 supplies the generated waveform data to the measurement unit 68 or the acquisition side calculation unit 78.
  • the acquisition-side arithmetic unit 78 is supplied with waveform data from the AD converter 76, and performs a compensation operation designated by the compensation unit 70 on the given waveform data.
  • the acquisition side calculation unit 78 supplies the waveform data that has been subjected to the compensation calculation to the test unit 66.
  • the test unit 66 supplies a signal to the circuit under test 22 via the external terminal 24 and the switching unit 26 when testing the circuit under test 22, or the circuit under test 22 via the switching unit 26 and the external terminal 24. Get the output signal from. More specifically, the test unit 66 controls the switching unit 26 and the relay unit 28 in the device under test 20 so that the internal terminal 32 to be tested of the circuit under test 22 and the external terminal 24-1 on the input side are connected. Connect between them. Then, the test unit 66 gives waveform data to the supply unit 62 and causes the supply unit 62 to output a signal corresponding to the waveform data. Thus, the test unit 66 can supply a signal to the circuit under test 22 via the external terminal 24 and the switching unit 26.
  • the test unit 66 controls the switching unit 26 and the relay unit 28 in the device under test 20 so as to establish a connection between the internal terminal 32 to be tested of the circuit under test 22 and the external terminal 24-2 on the output side. Connecting. Then, the test unit 66 receives waveform data corresponding to the signal acquired by the acquisition unit 64 from the acquisition unit 64. Thereby, the test unit 66 can acquire a signal from the circuit under test 22 via the switching unit 26 and the external terminal 24. Furthermore, the test unit 66 may determine whether or not the waveform data of the acquired signal matches the expected data.
  • the measuring unit 68 controls the relay unit 28 to be in a connected state, and measures the transfer characteristics of the relay unit 28 via the two external terminals 24. Note that the measuring unit 68 may measure the DC input / output characteristics of the relay unit 28 as the transfer characteristics of the relay unit 28. Further, the measuring unit 68 may measure a transfer characteristic in a predetermined frequency range as the transfer characteristic of the relay unit 28.
  • the compensator 70 measures the signal to be supplied to the circuit under test 22 via the external terminal 24 and the switching unit 26 or the signal acquired from the circuit under test 22 via the switching unit 26 and the external terminal 24. 68 compensates based on the transfer characteristic of the relay unit 28 measured. For example, the compensation unit 70 gives compensation data generated based on the transfer characteristic of the relay unit 28 to the supply side computing unit 72 and compensates the waveform data given from the test unit 66 according to the compensation data. In addition, the compensation unit 70 supplies compensation data generated based on the transfer characteristics of the relay unit 28 to the acquisition-side arithmetic unit 78 to compensate the waveform data generated by the AD converter 76 according to the compensation data.
  • FIG. 2 shows an example of the processing flow of the test apparatus 10 when measuring the transfer characteristics of the relay unit 28.
  • the measurement unit 68 first places the relay unit 28 of the device under test 20 in a connected state and disconnects all the internal terminals 32 and the external terminals 24 of the circuit under test 22. (S101).
  • the measuring unit 68 sets the input side relay switch 42 and the output side relay switch 44 to the connected state, and sets all the changeover switches 40 to the disconnected state.
  • the measuring unit 68 measures the transfer characteristics of the relay unit 28 via the two external terminals 24 (S102). In this example, the combined transfer characteristics of the input-side relay switch 42 and the output-side relay switch 44 connected in series are measured.
  • the measurement unit 68 performs the following processing in step S102. That is, the measuring unit 68 supplies a calibration signal having a predetermined waveform to the input-side external terminal 24-1 by the supply unit 62, and the calibration signal after passing through the relay unit 28 is output to the external terminal on the output side.
  • the acquisition unit 64 acquires from 24-2. Then, the measuring unit 68 receives the waveform data of the calibration signal supplied to the external terminal 24-1 on the input side and the calibration signal after passing through the relay unit 28 acquired from the external terminal 24-2 on the output side. Based on the waveform data, the transfer characteristic of the relay unit 28 is calculated.
  • the measurement unit 68 is represented by the following formula (1).
  • the transfer characteristic (D (f)) of the relay unit 28 may be calculated by performing an operation represented by:
  • the measurement unit 68 may measure the DC input / output characteristics of the relay unit 28 using, for example, a ramp wave calibration signal. In this way, the measurement unit 68 can measure the transfer characteristics of the relay unit 28.
  • the measurement unit 68 generates compensation data for compensating for distortion of the path between the external terminal 24 and the internal terminal 32 to be tested based on the measured transmission characteristics of the relay unit 28 (S103).
  • the measuring unit 68 compensates for the reverse characteristic of the transfer characteristic of the relay unit 28. It may be generated as data. Then, the measurement unit 68 gives the generated compensation data to the compensation unit 70 for storage.
  • FIG. 3 shows an example of a processing flow of the test apparatus 10 in the test of the circuit under test 22.
  • the test unit 66 disconnects the relay unit 28 of the device under test 20 (S201).
  • the test unit 66 disconnects the input-side relay switch 42 in the ADC mode, and disconnects the output-side relay switch 44 in the DAC mode.
  • the test unit 66 connects the internal terminal 32 to be tested and the external terminal 24-1 on the input side (S202).
  • the test unit 66 sets the changeover switch 40 corresponding to the internal terminal 32 to be tested to the connected state, and sets the changeover switch 40 corresponding to the internal terminals 32 other than the test target to the disconnected state.
  • the test unit 66 generates waveform data of a signal to be supplied to the internal terminal 32 to be tested.
  • the compensation unit 70 compensates the waveform data generated by the test unit 66 according to the compensation data, and provides the compensated data to the DA converter 74 (S203).
  • the compensation unit 70 may perform a process of superimposing compensation data representing the inverse characteristic of the transfer characteristic of the relay unit 28 on the waveform data representing the waveform of the signal to be applied to the internal terminal 32 to be tested.
  • the DA converter 74 DA-converts the compensated waveform data. Then, the DA converter 74 supplies a signal corresponding to the compensated waveform data to the external terminal 24-1 on the input side (S204). In this way, in the DAC mode, the test apparatus 10 outputs a signal in which distortion of the path between the input-side external terminal 24-1 and the internal terminal 32 to be tested is compensated in advance to the input-side external terminal 24- 1 can be supplied.
  • the test unit 66 connects the internal terminal 32 to be tested and the external terminal 24-2 on the output side (S205).
  • the test unit 66 sets the changeover switch 40 corresponding to the internal terminal 32 to be tested to the connected state, and sets the changeover switch 40 corresponding to the internal terminals 32 other than the test target to the disconnected state.
  • the AD converter 76 AD converts the signal output from the external terminal 24-2 on the output side. Then, the AD converter 76 outputs waveform data corresponding to the signal output from the output-side external terminal 24-2 (S206).
  • the compensation unit 70 compensates the waveform data output from the AD converter 76 according to the compensation data, and provides the compensated data to the test unit 66 (S207).
  • the compensation unit 70 may perform a process of superimposing compensation data representing the inverse characteristic of the transfer characteristic of the relay unit 28 on the waveform data representing the waveform of the signal output from the output-side external terminal 24-2. .
  • the compensation unit 70 supplies the compensated waveform data to the test unit 66. In this way, the test apparatus 10 compensates for distortion in the path between the internal terminal 32 to be tested and the output-side external terminal 24-2 in the signal acquired from the output-side external terminal 24-2. be able to.
  • signals are supplied to a large number of internal terminals 32 via the two external terminals 24 for testing provided in the device under test 20, or a large number of internal terminals 32 are provided.
  • the signal can be obtained from
  • the test apparatus 10 compensates for distortion generated in the path between the external terminal 24 and the internal terminal 32 to be tested based on the transmission characteristics of the relay unit 28 measured in advance. Thereby, according to the test apparatus 10, the signal of the target waveform can be supplied to the internal terminal 32 with high accuracy, and the signal output from the internal terminal 32 can be acquired with high accuracy. Therefore, the test apparatus 10 can test the device under test 20 with high accuracy.
  • the device under test 20 since the device under test 20 only needs to include the switching unit 26 and the relay unit 28 as test hardware, the redundant circuit configuration for testing can be reduced and the cost can be reduced.
  • a switch may be provided between the arbitrary circuit point and the external terminal 24, so that the device under test 20 is easy to design. is there.
  • the device under test 20 since the device under test 20 has few additional paths even when the number of internal terminals 32 to be tested is increased, the wiring capacity does not increase and the signal path is less deteriorated.
  • the test apparatus 10 tests the device under test 20 using the DA converter 74 and AD converter 76 provided in the test apparatus 10, the test apparatus 10 is compared with a device that performs self-diagnosis using the DA converter and AD converter provided therein.
  • the test apparatus 10 has a relatively high distortion (for example, a simple source follower circuit or the like) even when the path between the external terminal 24 and the internal terminal 32 to be tested is relatively large in distortion. (Even in the case of a path including a buffer, an amplifier, an attenuator, a filter, etc.), since the compensation is performed, the test can be performed with high accuracy.
  • test apparatus 10 compensates, the switching unit 26 and the relay unit 28 of the device under test 20 can have a switch having a relatively large distortion but a high breakdown voltage. Moreover, since the test apparatus 10 compensates by open loop, it can compensate for a relatively stable high-band signal.
  • FIG. 4 shows the configuration of the test apparatus 10 and the device under test 20 according to a first modification of the present embodiment. Since the test apparatus 10 and the device under test 20 according to this modification employ substantially the same configuration and function as the test apparatus 10 and the device under test 20 shown in FIG. 1, the test apparatus 10 and the device under test shown in FIG. Members having substantially the same configuration and function as the members included in the device 20 are denoted by the same reference numerals, and description thereof will be omitted except for differences.
  • the switching unit 26 includes at least one input side changeover switch 46 and at least one output side changeover switch 48.
  • Each input side changeover switch 46 is provided corresponding to each of at least one internal terminal 32 to which a signal is supplied from the test apparatus 10 in the test.
  • Each input side changeover switch 46 connects or disconnects between the external terminal 24-1 on the input side and the corresponding internal terminal 32.
  • Each output side changeover switch 48 is provided corresponding to each of at least one internal terminal 32 from which a signal is acquired by the test apparatus 10 in the test.
  • Each output-side changeover switch 48 connects or disconnects between the output-side external terminal 24-2 and the corresponding internal terminal 32.
  • the relay unit 28 has a relay switch 50.
  • the relay switch 50 connects or disconnects between the input-side external terminal 24-1 and the output-side external terminal 24-2.
  • each input side changeover switch 46, each output side changeover switch 48, and the relay switch 50 have the same characteristics. Therefore, between the input-side external terminal 24-1 and each internal terminal 32 to which a signal is supplied from the test apparatus 10 in the test, and between the input-side external terminal 24-1 and the output-side external terminal 24-2. Are connected via switches having the same characteristics. Further, between the output-side external terminal 24-2 and each internal terminal 32 from which a signal is acquired by the test apparatus 10 in the test, and between the input-side external terminal 24-1 and the output-side external terminal 24-2. Are connected via switches having the same characteristics.
  • Each input side changeover switch 46, each output side changeover switch 48, and the relay switch 50 may be semiconductor switches.
  • each input side changeover switch 46, each output side changeover switch 48, and the relay switch 50 may be configured to include an amplifier, an attenuator, a buffer, a filter, and the like in addition to devices for connecting and disconnecting paths. .
  • the measuring unit 68 of the test apparatus 10 sets the relay switch 50 in the connected state and disconnects all of the input side changeover switch 46 and the output side changeover switch 48 in the measurement of the transfer characteristics of the relay unit 28. . Thereby, the measuring unit 68 can measure the transfer characteristics of the relay unit 28 via the two external terminals 24.
  • test unit 66 of the test apparatus 10 places the relay switch 50 in a disconnected state in the test of the circuit under test 22.
  • the test unit 66 sets the input side changeover switch 46 corresponding to the internal terminal 32 to be tested to the connected state, and sets the input side changeover switch 46 corresponding to the internal terminals 32 other than the test target to the disconnected state. To do.
  • the test unit 66 of the test apparatus 10 sets the output side changeover switch 48 corresponding to the internal terminal 32 to be tested to the connected state, and corresponds to the internal terminals 32 other than the test target.
  • the output side changeover switch 48 is turned off.
  • Such a device under test 20 can reduce the number of external terminals 24 for testing. Further, the device under test 20 causes the external test apparatus 10 to measure the transfer characteristic of the relay unit 28 and perform a test in which signal distortion between the external terminal 24 and the internal terminal 32 to be tested is compensated. Can be made. Thereby, according to the test apparatus 10, the signal of the target waveform can be supplied to the internal terminal 32 with high accuracy, and the signal output from the internal terminal 32 can be acquired with high accuracy.
  • FIG. 5 shows the configuration of the test apparatus 10 and the device under test 20 according to a second modification of the present embodiment. Since the test apparatus 10 and the device under test 20 according to this modification employ substantially the same configuration and function as the test apparatus 10 and the device under test 20 shown in FIG. 4, the test apparatus 10 and the device under test shown in FIG. Members having substantially the same configuration and function as the members included in the device 20 are denoted by the same reference numerals, and description thereof will be omitted except for differences.
  • the switching unit 26 includes at least one input side changeover switch 46 and at least one output side changeover switch 48.
  • Each of the input side changeover switch 46 and the output side changeover switch 48 is provided corresponding to each of at least one internal terminal 32 to which a signal is supplied from the test apparatus 10 and a signal is acquired by the test apparatus 10 in the test. .
  • Each input switch 46 connects or disconnects between the external terminal 24-1 on the input side and the corresponding internal terminal 32.
  • Each output-side changeover switch 48 connects or disconnects between the output-side external terminal 24-2 and the corresponding internal terminal 32.
  • the relay switch 50 and the input side changeover switch 46 have the same characteristics.
  • the relay switch 50 and the output side changeover switch 48 do not have to have the same characteristics. That is, between the output-side external terminal 24-2 and each internal terminal 32 from which a signal is acquired by the test apparatus 10 in the test, the input-side external terminal 24-1, and the output-side external terminal 24-2. Is not necessarily connected via a switch having the same characteristics.
  • FIG. 6 shows an example of a processing flow when measuring the transfer characteristics of the relay unit 28 in the test apparatus 10 according to the second modification.
  • the measuring unit 68 first sets the relay switch 50 in the connected state, all the input side changeover switches 46 in the disconnected state, and all the output side changeover switches 48 in the disconnected state ( S301).
  • the measuring unit 68 measures the transfer characteristics of the relay unit 28 (in this example, the relay switch 50) via the two external terminals 24 (S302). Subsequently, the measurement unit 68 generates first compensation data that compensates for distortion of the path between the external terminal 24 and the input side changeover switch 46 to be tested based on the measured transfer characteristics of the relay switch 50. (S303).
  • the measuring unit 68 disconnects the relay switch 50, connects the input side changeover switch 46, and connects the output side changeover switch 48.
  • the measurement unit 68 forms a loopback path between the input-side external terminal 24-1 and the output-side external terminal 24-2 via the input-side changeover switch 46 and the output-side changeover switch 48. (S304).
  • the measuring unit 68 measures the transfer characteristic of the formed loopback path by supplying a signal compensated based on the transfer characteristic of the relay unit 28 to the external terminal 24-1 on the input side (S305). Thereby, the measuring unit 68 can measure the transfer characteristic of the output side changeover switch 48.
  • the measurement unit 68 generates second compensation data for compensating for distortion of the path between the internal terminal 32 and the output-side external terminal 24-2 based on the measured transmission characteristics of the loopback path ( S306).
  • the measurement unit 68 may generate a reverse characteristic of the transfer characteristic of the loopback path (that is, the transfer characteristic of the output side changeover switch 48) as compensation data.
  • the measurement unit 68 gives the generated first and second compensation data to the compensation unit 70 for storage.
  • FIG. 7 shows an example of a processing flow in the test of the circuit under test 22 of the test apparatus 10 according to the second modification.
  • the test unit 66 disconnects the relay unit 28 (in this example, the relay switch 50) of the device under test 20 (S401).
  • the test unit 66 sets the input side changeover switch 46 corresponding to the internal terminal 32 to be tested to the connected state, and disconnects the input side changeover switch 46 corresponding to the internal terminals 32 other than the test target. (S402). Subsequently, in the DAC mode, the test unit 66 generates waveform data of a signal to be supplied to the internal terminal 32 to be tested. Then, the compensation unit 70 compensates the waveform data generated by the test unit 66 according to the first compensation data, and provides the compensated data to the DA converter 74 (S403).
  • the DA converter 74 supplies a signal corresponding to the compensated waveform data to the external terminal 24-1 on the input side (S404).
  • the test apparatus 10 outputs a signal in which distortion of the path between the input-side external terminal 24-1 and the internal terminal 32 to be tested is compensated in advance to the input-side external terminal 24- 1 can be supplied.
  • the test unit 66 sets the output side changeover switch 48 corresponding to the internal terminal 32 to be tested to the connected state, and sets the output side changeover switch 48 corresponding to the internal terminals 32 other than the test target to the disconnected state. To do. Subsequently, in the ADC mode, the AD converter 76 performs AD conversion on the signal output from the output-side external terminal 24-2, and generates waveform data corresponding to the signal output from the output-side external terminal 24-2. Output (S306).
  • the compensation unit 70 compensates the waveform data output by the AD converter 76 according to the second compensation data, and provides the compensated data to the test unit 66 (S207).
  • the test apparatus 10 uses a path between the internal terminal 32 to be tested and the external terminal 24-2 on the output side in the signal acquired from the external terminal 24-2 on the output side. Distortion can be compensated.
  • Such a device under test 20 can reduce the number of external terminals 24 for testing. Further, the device under test 20 causes the external test apparatus 10 to measure the transfer characteristic of the relay unit 28 and perform a test in which signal distortion between the external terminal 24 and the internal terminal 32 to be tested is compensated. Can be made. Thereby, according to the test apparatus 10, the signal of the target waveform can be supplied to the internal terminal 32 with high accuracy, and the signal output from the internal terminal 32 can be acquired with high accuracy.
  • FIG. 8 shows the configuration of the test apparatus 10 and the device under test 20 according to a third modification of the present embodiment. Since the test apparatus 10 and the device under test 20 according to this modification employ substantially the same configuration and function as the test apparatus 10 and the device under test 20 shown in FIG. 1, the test apparatus 10 and the device under test shown in FIG. Members having substantially the same configuration and function as the members included in the device 20 are denoted by the same reference numerals, and description thereof will be omitted except for differences.
  • the test apparatus 10 includes a test apparatus main body 100 and a connection apparatus 200.
  • the test apparatus main body 100 has the same function and configuration as the test apparatus 10 shown in FIG.
  • the connection apparatus 200 is provided between the test apparatus main body 100 and the device under test 20 and electrically connects the device under test 20 and the test apparatus main body 100.
  • the connection device 200 may be a board or the like mounted on the test apparatus main body 100.
  • the connection device 200 includes two external terminals 24 (an input-side external terminal 24-1 and an output-side external terminal 24-2), a relay unit 28, and a switching control unit 30.
  • the device under test 20 includes a circuit under test 22 and a switching unit 26. That is, the connection apparatus 200 according to this modification replaces the device under test 20 with the two external terminals 24, the relay unit 28, and the switching control unit 30 that are members of the device under test 20 shown in FIG. Have.
  • the test apparatus 10 and the device under test 20 according to this modified example have the same number of test terminals as the test apparatus 10 and the device under test 20 shown in FIG. It is possible to test with high accuracy by compensating for the route.
  • FIG. 9 shows the configuration of the test apparatus 10 and the wafer under test 320 according to the fourth modification of the present embodiment. Since the test apparatus 10 and the device under test 20 according to this modification employ substantially the same configuration and function as the test apparatus 10 and the device under test 20 shown in FIG. 1, the test apparatus 10 and the device under test shown in FIG. Members having substantially the same configuration and function as the members included in the device 20 are denoted by the same reference numerals, and description thereof will be omitted except for differences.
  • the test apparatus 10 tests the circuit under test 22 formed on the wafer under test 320.
  • the test apparatus 10 includes a test wafer 330 and a connection wafer 340.
  • Each of the wafer under test 320, the test wafer 330, and the connection wafer 340 is a disk-shaped substrate, for example, a semiconductor substrate of silicon, a compound semiconductor, or other materials.
  • the wafer under test 320, the test wafer 330, and the connection wafer 340 are manufactured by a semiconductor process.
  • the wafer under test 320 has one or a plurality of circuits under test 22 each formed by a semiconductor process.
  • Each circuit under test 22 may be an individual device cut out from the wafer under test 320, or may be a circuit included in an individual device.
  • the test wafer 330 has a test circuit 350 formed by a semiconductor process.
  • the test circuit 350 exchanges signals with the circuit under test 22 and has the same functions and configuration as the test apparatus 10 shown in FIG. That is, the wafer under test 320 according to this modification has one or a plurality of circuits under test 22 provided in the device under test 20 shown in FIG.
  • connection wafer 340 electrically connects the test circuit 350 and the circuit under test 22.
  • the connection wafer 340 includes two external terminals 24 (an input-side external terminal 24-1 and an output-side external terminal 24-2), a switching unit 26, a relay unit 28, each formed by a semiconductor process. And a switching control unit 30.
  • the test circuit 350 of the test wafer 330 is connected to the two external terminals 24 of the connection wafer 340.
  • the switching unit 26 of the connection wafer 340 connects the internal terminal 32 to be tested to the external terminal 24 among at least one internal terminal 32 of the circuit under test 22 in each of one or more of the wafers under test 320. That is, the connection wafer 340 according to this modification includes the two external terminals 24, the relay unit 28, and the switching control unit 30 provided in the device under test 20 shown in FIG.
  • test apparatus 10 can test a wafer-like device without using an apparatus having a large number of needle-like probes. Then, the test apparatus 10 and the wafer under test 320 according to the present modified example have the same number of test terminals as the test apparatus 10 and the device under test 20 shown in FIG. It is possible to test with high accuracy by compensating the route.
  • FIG. 10 shows configurations of the test apparatus 10 and the device under test 20 according to the fifth modification of the present embodiment. Since the test apparatus 10 and the device under test 20 according to this modification employ substantially the same configuration and function as the test apparatus 10 and the device under test 20 shown in FIG. 1, the test apparatus 10 and the device under test shown in FIG. Members having substantially the same configuration and function as the members included in the device 20 are denoted by the same reference numerals, and description thereof will be omitted except for differences.
  • the device under test 20 further includes a pattern detection unit 80 and a detection response unit 82.
  • the pattern detection unit 80 detects a signal having a predetermined waveform pattern given from the external test apparatus 10 to the external terminal 24-1 on the input side.
  • the detection response unit 82 sends a response signal corresponding to the detected waveform pattern to the test apparatus 10 via the output-side external terminal 24-2. Output.
  • the pattern detection unit 80 and the detection response unit 82 have sufficiently low impedance compared to the impedance when the relay unit 28 side is viewed from the external terminal 24. That is, the load of the pattern detection unit 80 and the detection response unit 82 is sufficiently small.
  • the switching control unit 30 controls the connection or disconnection state of the switching unit 26 and the relay unit 28 in response to the pattern detection unit 80 detecting a signal having a predetermined waveform pattern.
  • the switching control unit 30 may receive a detection result by the pattern detection unit 80 via a bus or the like.
  • the test apparatus 10 further includes a setting unit 84.
  • the setting unit 84 gives a waveform pattern for setting the switching unit 26 and the relay unit 28 to the designated connection state to the external terminal 24-1 on the input side. More specifically, the setting unit 84 supplies setting data to the supply unit 62 and causes the supply unit 62 to output a signal having a waveform pattern corresponding to the setting data.
  • the setting unit 84 starts measuring the transfer characteristics of the relay unit 28 or testing the circuit under test 22 in response to detection of a predetermined response signal from the external terminal 24-2 on the output side of the device under test 20. Let More specifically, the setting unit 84 acquires waveform data corresponding to the signal acquired by the acquisition unit 64 from the acquisition unit 64 and determines whether a response signal is detected.
  • Such a setting unit 84 executes the following processing prior to the measurement of the transfer characteristics of the relay unit 28 or the test of the circuit under test 22.
  • the setting unit 84 supplies a signal having a designated waveform pattern for switching the switching unit 26 and the relay unit 28 to the designated connection state to the external terminal 24-1 on the input side.
  • the setting unit 84 generates a signal having a waveform that has no correlation with the signal generated in the measurement or test.
  • the pattern detection unit 80 detects the signal of the designated waveform pattern given from the external terminal 24-1 on the input side.
  • the pattern detection unit 80 may detect whether a signal having a designated waveform pattern is given by detecting a 0 or 1 pattern of a signal using a comparator or the like.
  • the switching control unit 30 switches the relay unit 28 and the switching unit 26 to the connection state designated by the waveform pattern.
  • the detection response unit 82 gives a response signal indicating that the designated waveform pattern has been detected to the external terminal 24-2 on the output side.
  • the switching control unit 30 puts the relay unit 28 into a disconnected state (for example, the switching control unit 30 disconnects at least one of the input-side relay switch 42 and the output-side relay switch 44).
  • the setting unit 84 determines that the switching control unit 30 has switched the connection unit 26 and the relay unit 28 to the designated connection state, and the test unit 66 or the measurement unit 68 is given a start instruction. As a result, the test unit 66 and the measurement unit 68 can measure the transfer characteristics of the relay unit 28 or test the circuit under test 22 after being switched to the connection state designated by the relay unit 28 and the switching unit 26. .
  • the setting unit may perform the same processing in response to the measurement of the transfer characteristic of the relay unit 28 or the test of the circuit under test 22 being completed. Thereby, the setting unit 84 can return the relay unit 28 and the switching unit 26 to, for example, an initial connection state after the end of the measurement or test.
  • the switching control unit 30 may return to the initial connection state after a predetermined time has elapsed after the measurement or test is completed. Thereby, the switching control part 30 can return a connection state to an initial state, after a measurement or a test is completed reliably.
  • the test apparatus 10 when measuring or testing the device under test 20, can switch the connection state of the relay unit 28 and the switching unit 26 by giving a signal from the external terminal 24. Thereby, the number of terminals provided in the device under test 20 can be reduced.
  • test apparatus 20 device under test, 22 circuit under test, 24 external terminal, 26 switching unit, 28 relay unit, 30 switching control unit, 32 internal terminal, 40 switch, 41 common contact, 42 input side relay switch, 44 Output side relay switch, 46 input side changeover switch, 48 output side changeover switch, 50 relay switch, 62 supply unit, 64 acquisition unit, 66 test unit, 68 measurement unit, 70 compensation unit, 72 supply side operation unit, 74 DA converter , 76 AD converter, 78 acquisition side calculation unit, 80 pattern detection unit, 82 detection response unit, 84 setting unit, 100 test device body, 200 connection device, 320 wafer to be tested, 330 test wafer, 340 connection wafer, 350 test circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　被試験デバイスを試験する試験装置であって、被試験デバイスは、被試験回路と、被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を外部端子に接続する切替部と、を備え、当該試験装置は、当該試験装置が接続される２つの外部端子の間を接続又は切断し、接続状態の伝達特性が外部端子と被試験回路の内部端子のそれぞれとの間の伝達特性の算出基準となる中継部を、接続状態に制御して、２つの外部端子を介して中継部の伝達特性を測定する測定部と、外部端子及び切替部を介して被試験回路へと供給すべき信号、又は、切替部及び外部端子を介して被試験回路から取得した信号を、測定した中継部の伝達特性に基づき補償する補償部と、を備える試験装置を提供する。

Description

デバイス、試験装置及び試験方法
　本発明は、デバイス、試験装置及び試験方法に関する。本出願は、下記の米国出願に関連し、下記の米国出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
　出願番号　１２／２６１，０５６　　出願日　２００８年１０月３０日
　デバイス試験において、デバイス内の任意の回路点に信号を外部から供給する場合又はデバイス内の任意の回路点の信号を外部から取得する場合、当該デバイスに、予め、試験用の外部端子及び当該外部端子と任意の回路点との間を接続する信号経路を設けなければならない。従って、試験において、デバイス内の多数の回路点に対する信号の供給又は信号の取得を行わなければならない場合、多数の外部端子をデバイスに設けなければならないので、デバイスの回路規模が大きくなってしまっていた。
米国特許第５６５９３１２号明細書 特開平０３－２８４８６２号公報 特開２００２－２３６１５１号公報
　特許文献１には、試験用のＤＡコンバータ及びＡＤコンバータを内部に備えるデバイスが記載されている。特許文献２には、複数の被試験アナログ回路を、アナログスイッチを経由して１つの試験用の端子に接続した半導体装置が記載されている。特許文献１及び２に記載の発明によれば、試験用の外部端子の数を少なくすることができる。
　特許文献３には、被試験回路内のＤＡコンバータの出力を、被試験回路の外部を経由して、当該被試験回路内のＡＤコンバータにループバックさせて、当該被試験回路に自己診断を行わせる補助装置が記載されている。特許文献３に記載の発明によれば、被試験回路の外部にループバック経路を設けるので、当該ループバック経路を低歪みな経路とすることができ、この結果、精度良く試験することができる。
　しかし、特許文献１に記載の発明では、試験用のＤＡコンバータ及びＡＤコンバータをデバイス内に設けなければならないので、コストが高くなってしまっていた。また、特許文献１に記載の発明では、測定精度がデバイス内部のＤＡコンバータ及びＡＤコンバータの性能に限定されるので、精度の良い測定をすることが困難であった。
　また、特許文献２に記載の発明では、アナログスイッチによる信号の歪みが生じて、精度の良い測定をすることが困難であった。また、特許文献３に記載の発明では、被試験デバイス内の任意の回路点の信号を測定することが困難であった。
　そこで本発明は、上記の課題を解決することのできるデバイス、試験装置及び試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　上記課題を解決するために、本発明の第１の態様においては、被試験回路と、外部の試験装置が接続される２つの外部端子と、前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を前記外部端子に接続する切替部と、前記２つの外部端子の間を接続又は切断し、接続状態の伝達特性が、前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部と、を備えるデバイスを提供する。
　本発明の第２の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスは、被試験回路と、前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を当該試験装置が接続される外部端子に接続する切替部と、を備え、当該試験装置は、２つの前記外部端子の間を接続又は切断し、接続状態の伝達特性が前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部を、接続状態に制御して、前記２つの外部端子を介して前記中継部の伝達特性を測定する測定部と、前記外部端子及び前記切替部を介して前記被試験回路へと供給すべき信号、又は、前記切替部及び前記外部端子を介して前記被試験回路から取得した信号を、測定した前記中継部の伝達特性に基づき補償する補償部と、を備える試験装置を提供する。
　本発明の第３の態様においては、被試験デバイスを試験する試験方法であって、前記被試験デバイスは、被試験回路と、前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を試験装置が接続される外部端子に接続する切替部と、を備え、２つの前記外部端子の間を接続又は切断し、接続状態の伝達特性が前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部を、接続状態に制御して、前記２つの外部端子を介して前記中継部の伝達特性を測定し、前記外部端子及び前記切替部を介して前記被試験回路へと供給すべき信号、又は、前記切替部及び前記外部端子を介して前記被試験回路から取得した信号を、測定した前記中継部の伝達特性に基づき補償する試験方法を提供する。
　本発明の第４の態様においては、被試験ウエハに形成された被試験回路を試験する試験装置であって、前記被試験回路と信号を授受する試験回路を有する試験ウエハと、前記試験回路と前記被試験回路とを電気的に接続する接続ウエハと、を備え、前記接続ウエハは、前記試験回路が接続される２つの外部端子と、前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を前記外部端子に接続する切替部と、前記２つの外部端子の間を接続又は切断し、接続状態の伝達特性が、前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部と、を備え、前記試験回路は、前記中継部を接続状態に制御して、前記２つの外部端子を介して前記中継部の伝達特性を測定する測定部と、前記外部端子及び前記切替部を介して前記被試験回路へと供給すべき信号、又は、前記切替部及び前記外部端子を介して前記被試験回路から取得した信号を、測定した前記中継部の伝達特性に基づき補償する補償部と、を備える試験装置を提供する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図１は、本実施形態に係る試験装置１０及び被試験デバイス２０の構成を示す。 図２は、中継部２８の伝達特性の測定時における試験装置１０の処理フローの一例を示す。 図３は、被試験回路２２の試験における試験装置１０の処理フローの一例を示す。 図４は、本実施形態の第１変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。 図５は、本実施形態の第２変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。 図６は、第２変形例に係る試験装置１０の、中継部２８の伝達特性の測定時における処理フローの一例を示す。 図７は、第２変形例に係る試験装置１０の、被試験回路２２の試験における処理フローの一例を示す。 図８は、本実施形態の第３変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。 図９は、本実施形態の第４変形例に係る試験装置１０及び被試験ウエハ３２０の構成を示す。 図１０は、本実施形態の第５変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係る試験装置１０及び被試験デバイス２０の構成を示す。試験装置１０は、被試験デバイス２０を試験する。
　被試験デバイス２０は、例えばＩＣ又はＬＳＩ等の半導体装置であってよい。被試験デバイス２０は、被試験回路２２と、２つの試験用の外部端子２４と、切替部２６と、中継部２８と、切替制御部３０とを備える。
　被試験回路２２は、当該被試験デバイス２０の試験において、試験装置１０による試験対象となる。被試験回路２２は、少なくとも１つの内部端子３２を有する。それぞれの内部端子３２は、例えば当該被試験デバイス２０の設計者等により設定された任意の回路点であって、当該被試験デバイス２０のデバイス試験において、試験装置１０から信号が供給され、又は、試験装置１０により信号が取得される。
　２つの外部端子２４は、当該被試験デバイス２０の試験において、外部の試験装置１０が接続される。２つの外部端子２４のうち一方は、試験装置１０から信号が供給される入力側の外部端子２４－１であり、他方は、試験装置１０により信号が取得される出力側の外部端子２４－２である。
　切替部２６は、被試験回路２２の少なくとも１つの内部端子３２のうち、試験対象とする内部端子３２を外部端子２４に接続する。即ち、切替部２６は、入力側の外部端子２４－１又は出力側の外部端子２４－２と、複数の内部端子３２のそれぞれのうち試験対象として指定された１つの内部端子３２との間を接続する。そして、切替部２６は、入力側の外部端子２４－１又は出力側の外部端子２４－２と、試験対象として指定されていない他のそれぞれの内部端子３２との間を切断する。
　中継部２８は、２つの外部端子２４の間を接続又は切断する。即ち、中継部２８は、入力側の外部端子２４－１と出力側の外部端子２４－２との間を接続又は切断する。
　切替制御部３０は、外部の試験装置１０からの指示に応じて切替部２６及び中継部２８の接続又は切断の状態を制御する。切替制御部３０は、例えば、２つの外部端子２４以外の試験用の外部端子を介して、試験装置１０からの指示を受け取ってよい。これに代えて、切替制御部３０は、例えば、通常動作時においてＣＰＵ等からコマンドを受け取る端子を介して、試験装置１０からの指示を受け取ってもよい。
　ここで、中継部２８は、接続状態の伝達特性が、外部端子２４と被試験回路２２の内部端子３２のそれぞれとの間の伝達特性の算出基準とされている。そして、中継部２８は、伝達特性が、外部の試験装置１０により２つの外部端子２４（入力側の外部端子２４－１及び出力側の外部端子２４－２）を介して測定可能とされている。
　例えば、中継部２８が接続状態における２つの外部端子２４の間の経路の伝達特性は、切替部２６により接続された外部端子２４と内部端子３２との間の経路の伝達特性と同一であってよい。また、例えば、中継部２８が接続状態における２つの外部端子２４の間の経路の回路構成は、切替部２６により接続された外部端子２４と内部端子３２との間の回路構成と同一であってよい。
　このような被試験デバイス２０は、被試験回路２２内の多数の内部端子３２を切り替えて外部端子２４に接続するので、試験用の外部端子２４の数を少なくすることができる。更に、被試験デバイス２０は、２つの外部端子２４の間を接続する中継部２８の伝達特性が、外部端子２４と試験対象となる内部端子３２との間の経路の伝達特性の算出の基準となっている。これにより、被試験デバイス２０によれば、外部の試験装置１０に対して、中継部２８の伝達特性を測定させて、外部端子２４と試験対象となる内部端子３２との間の信号歪みを補償した試験をさせることができる。よって、このような被試験デバイス２０によれば、試験装置１０に精度良く試験をさせることができる。
　図１の例においては、切替部２６は、少なくとも１つの切替スイッチ４０を有する。少なくとも１つの切替スイッチ４０のそれぞれは、少なくも１つの内部端子３２のそれぞれに対応して設けられる。それぞれの切替スイッチ４０は、共通接点４１と対応する内部端子３２との間を接続又は切断する。
　また、図１の例においては、中継部２８は、入力側の外部端子２４－１と共通接点４１との間を接続又は切断する入力側中継スイッチ４２と、出力側の外部端子２４－２と共通接点４１との間を接続又は切断する出力側中継スイッチ４４とを有する。当該中継部２８を接続状態とする場合（即ち、入力側の外部端子２４－１と出力側の外部端子２４－２との間を接続する場合）には、入力側中継スイッチ４２及び出力側中継スイッチ４４の両方が接続状態とされる。また、当該中継部２８を切断状態とする場合（即ち、入力側の外部端子２４－１と出力側の外部端子２４－２との間を切断する場合）には、入力側中継スイッチ４２又は出力側中継スイッチ４４の少なくとも一方が切断状態とされる。
　このような図１の例において、それぞれの切替スイッチ４０、入力側中継スイッチ４２、及び、出力側中継スイッチ４４は、互いに同一の特性を有する。従って、２つの外部端子２４の間は、同一特性の２つのスイッチを介して接続される。また、２つの外部端子２４のそれぞれと内部端子３２のそれぞれとの間における、複数の信号経路のそれぞれも、同一特性の２つのスイッチを介して接続される。従って、このような本例における被試験デバイス２０は、中継部２８が接続状態における２つの外部端子２４の間の経路の伝達特性を、切替部２６により接続された外部端子２４と内部端子３２との間の経路の伝達特性と同一とすることができる。
　なお、切替スイッチ４０、入力側中継スイッチ４２及び出力側中継スイッチ４４のそれぞれは、半導体スイッチであってよい。また、切替スイッチ４０、入力側中継スイッチ４２及び出力側中継スイッチ４４のそれぞれは、経路を接続及び切断するデバイスに加えて、増幅器、減衰器、バッファ及びフィルタ等を含む構成であってよい。
　また、外部端子２４と内部端子３２との間に含まれるスイッチの数、及び、２つの外部端子２４の間に含まれるスイッチの数は、互いに同数であれば、２個以上であってもよい。また、外部端子２４と内部端子３２との間に含まれるスイッチの数は、２つの外部端子２４の間に含まれるスイッチの数の所定数倍（１倍、２倍、３倍、…）であってもよい。このような場合であっても、中継部２８の接続状態の伝達特性をスイッチの倍数分乗算すれば、外部端子２４と内部端子３２との間の経路の伝達特性を算出できるので、被試験デバイス２０は、中継部２８の接続状態の伝達特性を、外部端子２４と内部端子３２のそれぞれとの間の経路の伝達特性の算出基準とさせることができる。
　試験装置１０は、供給部６２と、取得部６４と、試験部６６と、測定部６８と、補償部７０とを備える。試験装置１０は、試験時において、被試験デバイス２０の外部端子２４（入力側の外部端子２４－１及び出力側の外部端子２４－２）に接続する。
　供給部６２は、波形データが与えられ、与えられた波形データに応じた信号を被試験デバイス２０の入力側の外部端子２４－１に供給する。供給部６２は、一例として、供給側演算部７２と、ＤＡコンバータ７４とを有する。
　供給側演算部７２は、試験部６６から波形データが与えられ、与えられた波形データに補償部７０により指定された補償演算を行う。そして、供給側演算部７２は、補償演算をした波形データをＤＡコンバータ７４に供給する。
　ＤＡコンバータ７４は、供給側演算部７２または測定部６８から波形データが与えられる。ＤＡコンバータ７４は、与えられた波形データをＤＡ変換して、与えられた波形データに応じたアナログの信号を生成する。そして、ＤＡコンバータ７４は、生成した信号を入力側の外部端子２４－１に供給する。
　取得部６４は、被試験デバイス２０から信号を取得して、取得した信号に応じた波形データを出力する。取得部６４は、一例として、ＡＤコンバータ７６と、取得側演算部７８とを有する。
　ＡＤコンバータ７６は、被試験デバイス２０の出力側の外部端子２４－２から出力された信号が与えられ、与えられた信号をＡＤ変換して、与えられた信号に応じた波形データを生成する。ＡＤコンバータ７６は、生成した波形データを測定部６８または取得側演算部７８に供給する。
　取得側演算部７８は、ＡＤコンバータ７６から波形データが与えられ、与えられた波形データに対して補償部７０により指定された補償演算を行う。取得側演算部７８は、補償演算をした波形データを試験部６６に供給する。
　試験部６６は、被試験回路２２の試験時において、外部端子２４及び切替部２６を介して被試験回路２２へ信号を供給し、または、切替部２６及び外部端子２４を介して被試験回路２２から出力信号を取得する。より詳しくは、試験部６６は、被試験デバイス２０内の切替部２６及び中継部２８を制御して、被試験回路２２の試験対象となる内部端子３２と入力側の外部端子２４－１との間を接続する。そして、試験部６６は、供給部６２に波形データを与えて、供給部６２に波形データに応じた信号を出力させる。これにより、試験部６６は、外部端子２４及び切替部２６を介して被試験回路２２へ信号を供給することができる。
　また、試験部６６は、被試験デバイス２０内の切替部２６及び中継部２８を制御して、被試験回路２２の試験対象となる内部端子３２と出力側の外部端子２４－２との間を接続する。そして、試験部６６は、取得部６４が取得した信号に応じた波形データを、当該取得部６４から受け取る。これにより、試験部６６は、切替部２６及び外部端子２４を介して被試験回路２２から信号を取得することができる。更に、試験部６６は、取得した信号の波形データが期待データに一致するか否かを判定してもよい。
　測定部６８は、中継部２８を接続状態に制御して、２つの外部端子２４を介して中継部２８の伝達特性を測定する。なお、測定部６８は、中継部２８の伝達特性として、中継部２８の直流入出力特性を測定してもよい。また、測定部６８は、中継部２８の伝達特性として、所定周波数範囲の伝達特性を測定してもよい。
　補償部７０は、外部端子２４及び切替部２６を介して被試験回路２２へと供給すべき信号、又は、切替部２６及び外部端子２４を介して被試験回路２２から取得した信号を、測定部６８が測定した中継部２８の伝達特性に基づき補償する。例えば、補償部７０は、中継部２８の伝達特性に基づき生成された補償データを供給側演算部７２に与えて、試験部６６から与えられた波形データを補償データに応じて補償させる。また、補償部７０は、中継部２８の伝達特性に基づき生成された補償データを取得側演算部７８に与えて、ＡＤコンバータ７６が生成した波形データを補償データに応じて補償させる。
　図２は、中継部２８の伝達特性の測定時における試験装置１０の処理フローの一例を示す。中継部２８の伝達特性の測定において、まず、測定部６８は、被試験デバイス２０の中継部２８を接続状態とし、被試験回路２２の全ての内部端子３２と外部端子２４との間を切断する（Ｓ１０１）。本例においては、測定部６８は、入力側中継スイッチ４２及び出力側中継スイッチ４４を接続状態とし、切替スイッチ４０の全てを切断状態とする。
　続いて、測定部６８は、２つの外部端子２４を介して中継部２８の伝達特性を測定する（Ｓ１０２）。本例においては、直列接続された入力側中継スイッチ４２及び出力側中継スイッチ４４の合成の伝達特性を測定する。
　測定部６８は、ステップＳ１０２において、より詳しくは、次のような処理を行う。即ち、測定部６８は、予め定められた波形の校正用信号を供給部６２により入力側の外部端子２４－１に供給させ、中継部２８を通過した後の校正用信号を出力側の外部端子２４－２から取得部６４により取得させる。そして、測定部６８は、入力側の外部端子２４－１に供給した校正用信号の波形データ、及び、出力側の外部端子２４－２から取得した中継部２８を通過した後の校正用信号の波形データに基づき、中継部２８の伝達特性を算出する。例えば、供給した校正用信号をＡ（ｆ）、取得した中継部２８を通過した後の校正用信号をＢ（ｆ）と表わす場合（ｆは周波数）、測定部６８は、下記式（１）で表わされる演算を行って中継部２８の伝達特性（Ｄ（ｆ））を算出してよい。
　Ｄ（ｆ）＝Ｂ（ｆ）／Ａ（ｆ）　…（１）
　なお、測定部６８は、例えばランプ波の校正用信号を用いて中継部２８の直流入出力特性を測定してもよい。このようにして、測定部６８は、中継部２８の伝達特性を測定することができる。
　続いて、測定部６８は、測定した中継部２８の伝達特性に基づき、外部端子２４と試験対象となる内部端子３２との間の経路の歪みを補償する補償データを生成する（Ｓ１０３）。中継部２８の伝達特性が、外部端子２４と試験対象となる内部端子３２との間の経路の伝達特性と同一である場合、測定部６８は、中継部２８の伝達特性の逆特性を、補償データとして生成してよい。そして、測定部６８は、生成した補償データを補償部７０に与えて記憶させる。
　図３は、被試験回路２２の試験における試験装置１０の処理フローの一例を示す。被試験回路２２の試験において、まず、試験部６６は、被試験デバイス２０の中継部２８を切断状態とする（Ｓ２０１）。本例においては、試験部６６は、ＡＤＣモードにおいては入力側中継スイッチ４２を切断し、ＤＡＣモードにおいては出力側中継スイッチ４４を切断する。
　続いて、ＤＡＣモードにおいて、試験部６６は、試験対象となる内部端子３２と入力側の外部端子２４－１とを接続する（Ｓ２０２）。本例においては、試験部６６は、試験対象となる内部端子３２に対応する切替スイッチ４０を接続状態とし、試験対象以外の内部端子３２に対応する切替スイッチ４０を切断状態とする。
　続いて、ＤＡＣモードにおいて、試験部６６は、試験対象となる内部端子３２に与えるべき信号の波形データを発生する。そして、補償部７０は、試験部６６により発生された波形データを補償データに応じて補償して、ＤＡコンバータ７４に与える（Ｓ２０３）。補償部７０は、一例として、試験対象となる内部端子３２に与えるべき信号の波形を表す波形データに、中継部２８の伝達特性の逆特性を表す補償データを重畳する処理をしてよい。
　続いて、ＤＡＣモードにおいて、ＤＡコンバータ７４は、補償された波形データをＤＡ変換する。そして、ＤＡコンバータ７４は、補償された波形データに応じた信号を入力側の外部端子２４－１に供給する（Ｓ２０４）。このようにして、試験装置１０は、ＤＡＣモードにおいて、入力側の外部端子２４－１と試験対象となる内部端子３２との間の経路の歪みを予め補償した信号を入力側の外部端子２４－１へ供給することができる。
　一方、ＡＤＣモードにおいて、試験部６６は、試験対象となる内部端子３２と出力側の外部端子２４－２とを接続する（Ｓ２０５）。本例においては、試験部６６は、試験対象となる内部端子３２に対応する切替スイッチ４０を接続状態とし、試験対象以外の内部端子３２に対応する切替スイッチ４０を切断状態とする。
　続いて、ＡＤＣモードにおいて、ＡＤコンバータ７６は、出力側の外部端子２４－２から出力された信号をＡＤ変換する。そして、ＡＤコンバータ７６は、出力側の外部端子２４－２から出力された信号に応じた波形データを出力する（Ｓ２０６）。
　続いて、ＡＤＣモードにおいて、補償部７０は、ＡＤコンバータ７６により出力された波形データを補償データに応じて補償して、試験部６６に与える（Ｓ２０７）。補償部７０は、一例として、出力側の外部端子２４－２から出力された信号の波形を表す波形データに、中継部２８の伝達特性の逆特性を表す補償データを重畳する処理をしてよい。そして、補償部７０は、補償された波形データを試験部６６に供給する。このようにして、試験装置１０は、出力側の外部端子２４－２から取得した信号における、試験対象となる内部端子３２と出力側の外部端子２４－２との間の経路の歪みを補償することができる。
　以上説明したように、試験装置１０によれば、被試験デバイス２０に備えられる試験用の２つの外部端子２４を介して、多数の内部端子３２に信号を供給し、又は、多数の内部端子３２から信号を取得することができる。
　更に、試験装置１０は、予め測定した中継部２８の伝達特性に基づいて、外部端子２４と試験対象となる内部端子３２との間の経路で生じる歪みを補償する。これにより、試験装置１０によれば、内部端子３２に対して目的の波形の信号を精度良く供給し、内部端子３２から出力された信号を精度良く取得することができる。よって、試験装置１０によれば、被試験デバイス２０を精度良く試験することができる。
　また、被試験デバイス２０は、試験用のハードウェアとして、切替部２６及び中継部２８を備えればよいので、試験用の冗長な回路構成を少なくし、コストを低くすることができる。また、被試験回路２２内の任意の回路点を試験対象とする場合、当該任意の回路点と外部端子２４との間にスイッチを設ければよいので、被試験デバイス２０は、設計が容易である。また、被試験デバイス２０は、試験対象とする内部端子３２の数を増やしても追加される経路が少ないので、配線容量が増加せず信号経路の劣化が小さい。
　また、試験装置１０は、当該試験装置１０に備えるＤＡコンバータ７４及びＡＤコンバータ７６を用いて被試験デバイス２０を試験するので、内部に備えたＤＡコンバータ及びＡＤコンバータを用いて自己診断するデバイスと比較して、精度良く且つ高速な試験をすることができる。また、試験装置１０は、外部端子２４と試験対象となる内部端子３２との間の経路が、比較的に歪が大きい場合であっても（例えば、単純なソースフォロア回路等の精度の比較的に悪いバッファ、増幅器、減衰器及びフィルタ等を含む経路の場合であっても）、補償をするので、精度良く試験をすることができる。また、試験装置１０が補償をするので、被試験デバイス２０の切替部２６および中継部２８は、比較的に歪が大きいが耐圧が高いスイッチを有することができる。また、試験装置１０は、オープンループにより補償をするので、比較的に安定した高帯域な信号を補償することができる。
　図４は、本実施形態の第１変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。本変形例に係る試験装置１０及び被試験デバイス２０は、図１に示した試験装置１０及び被試験デバイス２０と略同一の構成及び機能を採るので、図１に示した試験装置１０及び被試験デバイス２０が備える部材と略同一の構成及び機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
　本変形例に係る切替部２６は、少なくとも１つの入力側切替スイッチ４６と、少なくとも１つの出力側切替スイッチ４８とを有する。それぞれの入力側切替スイッチ４６は、試験において試験装置１０から信号が供給される少なくとも１つの内部端子３２のそれぞれに対応して設けられる。それぞれの入力側切替スイッチ４６は、入力側の外部端子２４－１と対応する内部端子３２との間を接続又は切断する。
　それぞれの出力側切替スイッチ４８は、試験において試験装置１０により信号が取得される少なくとも１つの内部端子３２のそれぞれに対応して設けられる。それぞれの出力側切替スイッチ４８は、出力側の外部端子２４－２と対応する内部端子３２との間を接続又は切断する。
　また、本変形例に係る中継部２８は、中継スイッチ５０を有する。中継スイッチ５０は、入力側の外部端子２４－１と出力側の外部端子２４－２との間を接続又は切断する。
　ここで、それぞれの入力側切替スイッチ４６、それぞれの出力側切替スイッチ４８、及び、中継スイッチ５０は、互いに同一の特性を有する。従って、入力側の外部端子２４－１と試験において試験装置１０から信号が供給されるそれぞれの内部端子３２との間、及び、入力側の外部端子２４－１と出力側の外部端子２４－２との間は、互いに同一特性のスイッチを介して接続される。また、出力側の外部端子２４－２と試験において試験装置１０により信号が取得されるそれぞれの内部端子３２との間、及び、入力側の外部端子２４－１と出力側の外部端子２４－２との間は、互いに同一特性のスイッチを介して接続される。
　なお、それぞれの入力側切替スイッチ４６、それぞれの出力側切替スイッチ４８及び中継スイッチ５０は、半導体スイッチであってよい。また、それぞれの入力側切替スイッチ４６、それぞれの出力側切替スイッチ４８及び中継スイッチ５０は、経路を接続及び切断するデバイスに加えて、増幅器、減衰器、バッファ及びフィルタ等を含む構成であってよい。
　本変形例に係る試験装置１０の測定部６８は、中継部２８の伝達特性の測定において、中継スイッチ５０を接続状態とし、入力側切替スイッチ４６及び出力側切替スイッチ４８の全てを切断状態とする。これにより、測定部６８は、２つの外部端子２４を介して中継部２８の伝達特性を測定することができる。
　また、本変形例に係る試験装置１０の試験部６６は、被試験回路２２の試験において、中継スイッチ５０を切断状態とする。また、試験部６６は、ＤＡＣモードにおいて、試験対象となる内部端子３２に対応する入力側切替スイッチ４６を接続状態とし、試験対象以外の内部端子３２に対応する入力側切替スイッチ４６を切断状態とする。
　また、本変形例に係る試験装置１０の試験部６６は、ＡＤＣモードにおいて、試験対象となる内部端子３２に対応する出力側切替スイッチ４８を接続状態とし、試験対象以外の内部端子３２に対応する出力側切替スイッチ４８を切断状態とする。
　このような被試験デバイス２０は、試験用の外部端子２４の数を少なくすることができる。更に、被試験デバイス２０は、外部の試験装置１０に対して、中継部２８の伝達特性を測定させて、外部端子２４と試験対象となる内部端子３２との間の信号歪みを補償した試験をさせることができる。これにより、試験装置１０によれば、内部端子３２に対して目的の波形の信号を精度良く供給し、内部端子３２から出力された信号を精度良く取得することができる。
　図５は、本実施形態の第２変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。本変形例に係る試験装置１０及び被試験デバイス２０は、図４に示した試験装置１０及び被試験デバイス２０と略同一の構成及び機能を採るので、図４に示した試験装置１０及び被試験デバイス２０が備える部材と略同一の構成及び機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
　本変形例に係る切替部２６は、少なくとも１つの入力側切替スイッチ４６と、少なくとも１つの出力側切替スイッチ４８とを有する。それぞれの入力側切替スイッチ４６及び出力側切替スイッチ４８は、試験において、試験装置１０から信号が供給され及び試験装置１０により信号が取得される少なくとも１つの内部端子３２のそれぞれに対応して設けられる。
　それぞれの入力側切替スイッチ４６は、入力側の外部端子２４－１と対応する内部端子３２との間を接続又は切断する。それぞれの出力側切替スイッチ４８は、それぞれの出力側切替スイッチ４８は、出力側の外部端子２４－２と対応する内部端子３２との間を接続又は切断する。
　ここで、本例において、中継スイッチ５０と入力側切替スイッチ４６とは、互いに同一の特性を有する。しかし、中継スイッチ５０と出力側切替スイッチ４８とは、互いに同一の特性を有さなくてよい。即ち、出力側の外部端子２４－２と試験において試験装置１０により信号が取得されるそれぞれの内部端子３２との間と、入力側の外部端子２４－１と出力側の外部端子２４－２との間とは、同一特性のスイッチを介して接続されなくてよい。
　図６は、第２変形例に係る試験装置１０の、中継部２８の伝達特性の測定時における処理フローの一例を示す。中継部２８の伝達特性の測定において、まず、測定部６８は、中継スイッチ５０を接続状態、入力側切替スイッチ４６の全てを切断状態、及び、出力側切替スイッチ４８の全てを切断状態とする（Ｓ３０１）。
　続いて、測定部６８は、２つの外部端子２４を介して中継部２８（本例においては、中継スイッチ５０）の伝達特性を測定する（Ｓ３０２）。続いて、測定部６８は、測定した中継スイッチ５０の伝達特性に基づき、外部端子２４と試験対象となる入力側切替スイッチ４６との間の経路の歪みを補償する第１の補償データを生成する（Ｓ３０３）。
　続いて、測定部６８は、中継スイッチ５０を切断状態、入力側切替スイッチ４６を接続状態、及び、出力側切替スイッチ４８を接続状態する。これにより、測定部６８は、入力側の外部端子２４－１と出力側の外部端子２４－２との間に、入力側切替スイッチ４６及び出力側切替スイッチ４８を経由したループバック経路を形成することができる（Ｓ３０４）。
　続いて、測定部６８は、形成したループバック経路の伝達特性を、中継部２８の伝達特性に基づき補償された信号を入力側の外部端子２４－１に供給して、測定する（Ｓ３０５）。これにより、測定部６８は、出力側切替スイッチ４８の伝達特性を測定することができる。
　続いて、測定部６８は、測定したループバック経路の伝送特性に基づき、内部端子３２と出力側の外部端子２４－２との間の経路の歪みを補償する第２の補償データを生成する（Ｓ３０６）。測定部６８は、一例として、ループバック経路の伝達特性（即ち、出力側切替スイッチ４８の伝達特性）の逆特性を、補償データとして生成してよい。そして、測定部６８は、生成した第１及び第２の補償データを補償部７０に与えて記憶させる。
　図７は、第２変形例に係る試験装置１０の、被試験回路２２の試験における処理フローの一例を示す。被試験回路２２の試験において、まず、試験部６６は、被試験デバイス２０の中継部２８（本例においては、中継スイッチ５０）を切断状態とする（Ｓ４０１）。
　続いて、ＤＡＣモードにおいて、試験部６６は、試験対象となる内部端子３２に対応する入力側切替スイッチ４６を接続状態とし、試験対象以外の内部端子３２に対応する入力側切替スイッチ４６を切断状態とする（Ｓ４０２）。続いて、ＤＡＣモードにおいて、試験部６６は、試験対象となる内部端子３２に与えるべき信号の波形データを発生する。そして、補償部７０は、試験部６６により発生された波形データを、第１の補償データに応じて補償して、ＤＡコンバータ７４に与える（Ｓ４０３）。
　続いて、ＤＡＣモードにおいて、ＤＡコンバータ７４は、補償された波形データに応じた信号を入力側の外部端子２４－１に供給する（Ｓ４０４）。このようにして、試験装置１０は、ＤＡＣモードにおいて、入力側の外部端子２４－１と試験対象となる内部端子３２との間の経路の歪みを予め補償した信号を入力側の外部端子２４－１へ供給することができる。
　一方、ＡＤＣモードにおいて、試験部６６は、試験対象となる内部端子３２に対応する出力側切替スイッチ４８を接続状態とし、試験対象以外の内部端子３２に対応する出力側切替スイッチ４８を切断状態とする。続いて、ＡＤＣモードにおいて、ＡＤコンバータ７６は、出力側の外部端子２４－２から出力された信号をＡＤ変換して、出力側の外部端子２４－２から出力された信号に応じた波形データを出力する（Ｓ３０６）。
　続いて、ＡＤＣモードにおいて、補償部７０は、ＡＤコンバータ７６により出力された波形データを、第２の補償データに応じて補償して、試験部６６に与える（Ｓ２０７）。このようにして、試験装置１０は、ＡＤＣモードにおいて、出力側の外部端子２４－２から取得した信号における、試験対象となる内部端子３２と出力側の外部端子２４－２との間の経路の歪みを補償することができる。
　このような被試験デバイス２０は、試験用の外部端子２４の数を少なくすることができる。更に、被試験デバイス２０は、外部の試験装置１０に対して、中継部２８の伝達特性を測定させて、外部端子２４と試験対象となる内部端子３２との間の信号歪みを補償した試験をさせることができる。これにより、試験装置１０によれば、内部端子３２に対して目的の波形の信号を精度良く供給し、内部端子３２から出力された信号を精度良く取得することができる。
　図８は、本実施形態の第３変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。本変形例に係る試験装置１０及び被試験デバイス２０は、図１に示した試験装置１０及び被試験デバイス２０と略同一の構成及び機能を採るので、図１に示した試験装置１０及び被試験デバイス２０が備える部材と略同一の構成及び機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
　本変形例に係る試験装置１０は、試験装置本体１００と、接続装置２００とを備える。試験装置本体１００は、図１に示す試験装置１０と同様の機能及び構成を有する。接続装置２００は、試験装置本体１００と被試験デバイス２０との間を設けられ、被試験デバイス２０及び試験装置本体１００を電気的に接続する。接続装置２００は、一例として、試験装置本体１００上に装着されるボード等であってよい。
　接続装置２００は、２つの外部端子２４（入力側の外部端子２４－１および出力側の外部端子２４－２）と、中継部２８と、切替制御部３０とを有する。また、被試験デバイス２０は、被試験回路２２と、切替部２６とを有する。即ち、本変形例に係る接続装置２００は、図１に示す被試験デバイス２０が備えていた部材である、２つの外部端子２４、中継部２８および切替制御部３０を、被試験デバイス２０に代わって有する。このような本変形例に係る試験装置１０および被試験デバイス２０は、図１に示される試験装置１０および被試験デバイス２０と同様に、試験用端子の数を少なくし、且つ、試験用端子を介した経路の補償により精度良く試験をすることができる。
　図９は、本実施形態の第４変形例に係る試験装置１０及び被試験ウエハ３２０の構成を示す。本変形例に係る試験装置１０及び被試験デバイス２０は、図１に示した試験装置１０及び被試験デバイス２０と略同一の構成及び機能を採るので、図１に示した試験装置１０及び被試験デバイス２０が備える部材と略同一の構成及び機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
　本変形例に係る試験装置１０は、被試験ウエハ３２０に形成された被試験回路２２を試験する。試験装置１０は、試験ウエハ３３０と、接続ウエハ３４０とを備える。被試験ウエハ３２０、試験ウエハ３３０および接続ウエハ３４０は、それぞれが、円板状の基板であって、例えばシリコン、化合物半導体、その他の材料の半導体基板である。被試験ウエハ３２０、試験ウエハ３３０および接続ウエハ３４０は、半導体プロセスにより製造される。
　被試験ウエハ３２０は、それぞれが半導体プロセスにより形成された１又は複数の被試験回路２２を有する。それぞれの被試験回路２２は、被試験ウエハ３２０から切り出されて個別のデバイスであってもよいし、個別のデバイス内に含まれる回路であってもよい。
　試験ウエハ３３０は、半導体プロセスにより形成された試験回路３５０を有する。試験回路３５０は、被試験回路２２と信号を授受し、図１に示す試験装置１０と同様の機能及び構成を有する。即ち、本変形例に係る被試験ウエハ３２０は、図１に示す被試験デバイス２０が備えていた被試験回路２２を１又は複数個有する。
　接続ウエハ３４０は、試験回路３５０と被試験回路２２とを電気的に接続する。接続ウエハ３４０は、それぞれが半導体プロセスにより形成された、２つの外部端子２４（入力側の外部端子２４－１および出力側の外部端子２４－２）と、切替部２６と、中継部２８と、切替制御部３０とを有する。
　接続ウエハ３４０の２つの外部端子２４には、試験ウエハ３３０の試験回路３５０が接続される。接続ウエハ３４０の切替部２６は、被試験ウエハ３２０内の１又は複数のそれぞれにおける被試験回路２２の少なくとも１つの内部端子３２のうち、試験対象とする内部端子３２を外部端子２４に接続する。即ち、本変形例に係る接続ウエハ３４０は、図１に示す被試験デバイス２０に設けられていた、２つの外部端子２４、中継部２８および切替制御部３０を有する。
　このような本変形例に係る試験装置１０は、多数の針状のプローブを有する装置を用いずに、ウエハ状のデバイスを試験することができる。そして、本変形例に係る試験装置１０および被試験ウエハ３２０は、図１に示される試験装置１０および被試験デバイス２０と同様に、試験用端子の数を少なくし、且つ、試験用端子を介した経路の補償により精度良く試験をすることができる。
　図１０は、本実施形態の第５変形例に係る試験装置１０及び被試験デバイス２０の構成を示す。本変形例に係る試験装置１０及び被試験デバイス２０は、図１に示した試験装置１０及び被試験デバイス２０と略同一の構成及び機能を採るので、図１に示した試験装置１０及び被試験デバイス２０が備える部材と略同一の構成及び機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
　本変形例に係る被試験デバイス２０は、パターン検出部８０と、検出応答部８２とを更に備える。パターン検出部８０は、外部の試験装置１０から入力側の外部端子２４－１に与えられた予め定められた波形パターンの信号を検出する。検出応答部８２は、パターン検出部８０が予め定められた波形パターンを検出したことに応じて、検出した波形パターンに対応する応答信号を出力側の外部端子２４－２を介して試験装置１０に出力する。パターン検出部８０及び検出応答部８２は、外部端子２４から中継部２８側を見たインピーダンスと比較して十分に低いインピーダンスを有する。即ち、パターン検出部８０及び検出応答部８２は、負荷が十分に小さい。
　また、本変形例に係る切替制御部３０は、パターン検出部８０が予め定められた波形パターンの信号を検出したことに応じて、切替部２６及び中継部２８の接続又は切断の状態を制御する。例えば、切替制御部３０がＣＰＵにより実現される場合、当該切替制御部３０は、パターン検出部８０による検出結果をバス等を介して受け取ってもよい。
　本変形例に係る試験装置１０は、設定部８４を更に備える。設定部８４は、切替部２６及び中継部２８を指定した接続状態とさせるための波形パターンを、入力側の外部端子２４－１に与える。より詳しくは、設定部８４は、供給部６２に設定データを与えて、供給部６２に設定データに応じた波形パターンの信号を出力させる。
　また、設定部８４は、被試験デバイス２０の出力側の外部端子２４－２から所定の応答信号を検出したことに応じて、中継部２８の伝達特性の測定又は被試験回路２２の試験を開始させる。より詳しくは、設定部８４は、取得部６４が取得した信号に応じた波形データを当該取得部６４から取得して、応答信号を検出したか否かを判断する。
　このような設定部８４は、中継部２８の伝達特性の測定又は被試験回路２２の試験に先立って、次の処理を実行する。まず、設定部８４は、切替部２６及び中継部２８を指定した接続状態に切り替えるための指定された波形パターンの信号を、入力側の外部端子２４－１に与える。この場合において、設定部８４は、測定又は試験において発生される信号とは相関の無い波形の信号を発生することが好ましい。
　続いて、パターン検出部８０は、入力側の外部端子２４－１から与えられた指定された波形パターンの信号を検出する。パターン検出部８０は、一例として、信号の０，１のパターンをコンパレータ等により検出して、指定された波形パターンの信号が与えられたか否かを判断してよい。
　パターン検出部８０が指定された波形パターンを検出すると、切替制御部３０は、中継部２８及び切替部２６を、当該波形パターンにより指定された接続状態に切り替える。また、パターン検出部８０が指定された波形パターンを検出すると、検出応答部８２は、指定された波形パターンを検出したことを示す応答信号を出力側の外部端子２４－２に与える。このとき、切替制御部３０は、中継部２８を切断状態にする（例えば、切替制御部３０は、入力側中継スイッチ４２又は出力側中継スイッチ４４の少なくとも一方を切断する）。
　設定部８４は、出力側の外部端子２４－２から応答信号を受け取ると、切替制御部３０が切替部２６及び中継部２８を指定した接続状態に切り替えたと判断して、試験部６６又は測定部６８に開始指示を与える。これにより、試験部６６及び測定部６８は、中継部２８及び切替部２６が指定した接続状態に切り替えられた後に、中継部２８の伝達特性の測定又は被試験回路２２の試験をすることができる。
　また、設定部は、中継部２８の伝達特性の測定又は被試験回路２２の試験が終了したことに応じて、同様の処理を行ってもよい。これにより、設定部８４は、測定又は試験の終了後において、中継部２８及び切替部２６を例えば初期の接続状態に戻すことができる。なお、切替制御部３０は、測定又は試験が終了した後、予め定められた時間を経過した後に初期の接続状態に戻してもよい。これにより、切替制御部３０は、確実に測定又は試験が完了した後に、接続状態を初期状態に戻すことができる。
　このように本変形例に係る試験装置１０は、被試験デバイス２０を測定又は試験する場合において、外部端子２４から信号を与えて中継部２８及び切替部２６の接続状態を切り替えることができる。これにより、被試験デバイス２０が備える端子数を少なくすることができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０　試験装置、２０　被試験デバイス、２２　被試験回路、２４　外部端子、２６　切替部、２８　中継部、３０　切替制御部、３２　内部端子、４０　切替スイッチ、４１　共通接点、４２　入力側中継スイッチ、４４　出力側中継スイッチ、４６　入力側切替スイッチ、４８　出力側切替スイッチ、５０　中継スイッチ、６２　供給部、６４　取得部、６６　試験部、６８　測定部、７０　補償部、７２　供給側演算部、７４　ＤＡコンバータ、７６　ＡＤコンバータ、７８　取得側演算部、８０　パターン検出部、８２　検出応答部、８４　設定部、１００　試験装置本体、２００　接続装置、３２０　被試験ウエハ、３３０　試験ウエハ、３４０　接続ウエハ、３５０　試験回路

Claims (21)

  1. 　被試験回路と、
    　外部の試験装置が接続される２つの外部端子と、
    　前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を前記外部端子に接続する切替部と、
    　前記２つの外部端子の間を接続又は切断し、接続状態の伝達特性が、前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部と、
    　を備えるデバイス。
  2. 　前記中継部は、伝達特性が外部の前記試験装置により前記２つの外部端子を介して測定される
    　請求項１に記載のデバイス。
  3. 　前記中継部が接続状態における前記２つの外部端子の間の経路の伝達特性は、前記切替部により接続された前記外部端子と前記内部端子との間の経路の伝達特性と同一である
    　請求項２に記載のデバイス。
  4. 　前記切替部は、前記少なくとも１つの内部端子のそれぞれに対応して設けられ、共通接点と対応する前記内部端子との間を接続又は切断する少なくとも１つの切替スイッチを有し、
    　前記中継部は、
    　入力側の前記外部端子と前記共通接点との間を接続又は切断する入力側中継スイッチと、
    　出力側の前記外部端子と前記共通接点との間を接続又は切断する出力側中継スイッチと、
    　を有する
    　請求項１から３の何れかに記載のデバイス。
  5. 　前記切替部は、前記試験装置から信号が供給される前記少なくとも１つの内部端子のそれぞれに対応して設けられ、入力側の前記外部端子と対応する前記内部端子との間を接続又は切断する少なくとも１つの入力側切替スイッチを有し、
    　前記中継部は、入力側の前記外部端子と出力側の前記外部端子との間を接続又は切断する中継スイッチを有する
    　請求項１から３の何れかに記載のデバイス。
  6. 　前記切替部は、前記試験装置により信号が取得される前記少なくとも１つの内部端子のそれぞれに対応して設けられ、出力側の前記外部端子と対応する前記内部端子との間を接続又は切断する出力側切替スイッチを有し、
    　前記中継部は、入力側の前記外部端子と出力側の前記外部端子との間を接続又は切断する中継スイッチを有する
    　請求項１から３の何れかまたは５に記載のデバイス。
  7. 　前記切替部は、
    　前記少なくとも１つの内部端子のそれぞれに対応して設けられ、入力側の前記外部端子と対応する前記内部端子との間を接続又は切断する少なくとも１つの入力側切替スイッチと、
    　前記少なくとも１つの内部端子のそれぞれに対応して設けられ、出力側の前記外部端子と対応する前記内部端子との間を接続又は切断する少なくとも１つの出力側切替スイッチと、
    　を有し、
    　前記中継部は、入力側の前記外部端子と出力側の前記外部端子との間を接続又は切断する中継スイッチを有する
    　請求項１から３の何れかに記載のデバイス。
  8. 　外部からの指示に応じて前記切替部及び前記中継部の接続又は切断の状態を制御する切替制御部
    　を更に備える請求項１から７の何れかに記載のデバイス。
  9. 　外部から入力側の前記外部端子に与えられた予め定められた波形パターンの信号を検出するパターン検出部を更に備え、
    　前記切替制御部は、前記パターン検出部が予め定められた波形パターンの信号を検出したことに応じて、前記切替部及び前記中継部の接続又は切断の状態を制御する
    　請求項８に記載のデバイス。
  10. 　前記パターン検出部が前記波形パターンを検出したことに応じて、応答信号を出力側の前記外部端子を介して外部に出力する検出応答部を更に備える
    　請求項９に記載のデバイス。
  11. 　被試験デバイスを試験する試験装置であって、
    　前記被試験デバイスは、
    　被試験回路と、
    　前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を当該試験装置が接続される外部端子に接続する切替部と、
    　を備え、
    　当該試験装置は、
    　２つの前記外部端子の間を接続又は切断し、接続状態の伝達特性が前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部を、接続状態に制御して、前記２つの外部端子を介して前記中継部の伝達特性を測定する測定部と、
    　前記外部端子及び前記切替部を介して前記被試験回路へと供給すべき信号、又は、前記切替部及び前記外部端子を介して前記被試験回路から取得した信号を、測定した前記中継部の伝達特性に基づき補償する補償部と、
    　を備える試験装置。
  12. 　当該試験装置は、
    　前記被試験回路の試験において、前記外部端子及び前記切替部を介して前記被試験回路へ信号を供給し、又は、前記切替部及び前記外部端子を介して前記被試験回路から出力信号を取得する試験部を
    　更に備え、
    　前記試験部は、前記被試験回路の試験において、前記中継部を切断状態とする
    　請求項１１に記載の試験装置。
  13. 　前記切替部は、前記少なくとも１つの内部端子のそれぞれに対応して設けられ、共通接点と対応する前記内部端子との間を接続又は切断する少なくとも１つの切替スイッチを有し、
    　前記中継部は、
    　入力側の前記外部端子と前記共通接点との間を接続又は切断する入力側中継スイッチと、
    　出力側の前記外部端子と前記共通接点との間を接続又は切断する出力側中継スイッチと、
    　を有し、
    　前記測定部は、前記中継部の伝達特性の測定において、前記入力側中継スイッチ及び前記出力側中継スイッチを接続状態とする
    　請求項１１から１２の何れかに記載の試験装置。
  14. 　前記切替部は、前記試験装置から信号が供給される少なくとも１つの前記内部端子のそれぞれに対応して設けられ、出力側の前記外部端子と対応する前記内部端子との間を接続又は切断する入力側切替スイッチを有し、
    　前記中継部は、入力側の前記外部端子と出力側の前記外部端子との間を接続又は切断する中継スイッチを有し、
    　前記測定部は、前記中継部の伝達特性の測定において、前記中継スイッチを接続状態とする
    　請求項１１から１２の何れかに記載の試験装置。
  15. 　前記切替部は、前記試験装置により信号が取得される少なくとも１つの前記内部端子のそれぞれに対応して設けられ、出力側の前記外部端子と対応する前記内部端子との間を接続又は切断する出力側切替スイッチを有し、
    　前記中継部は、入力側の前記外部端子と出力側の前記外部端子との間を接続又は切断する中継スイッチを有し、
    　前記測定部は、前記中継部の伝達特性の測定において、前記中継スイッチを接続状態とする
    　請求項１１から１２の何れかまたは１４に記載の試験装置。
  16. 　前記切替部は、
    　前記少なくとも１つの内部端子のそれぞれに対応して設けられ、入力側の前記外部端子と対応する前記内部端子との間を接続又は切断する少なくとも１つの入力側切替スイッチと、
    　前記少なくとも１つの内部端子のそれぞれに対応して設けられ、出力側の前記外部端子と対応する前記内部端子との間を接続又は切断する少なくとも１つの出力側切替スイッチと、
    　を有し、
    　前記中継部は、入力側の前記外部端子と出力側の前記外部端子との間を接続又は切断する中継スイッチを有し、
    　前記測定部は、前記中継部の伝達特性の測定において、前記中継スイッチを接続状態とする
    　請求項１１から１２の何れかに記載の試験装置。
  17. 　前記測定部は、
    　前記中継スイッチを切断状態、前記入力側切替スイッチを接続状態、及び、前記出力側切替スイッチを接続状態として、入力側の前記外部端子と出力側の前記外部端子との間にループバック経路を形成し、
    　形成した前記ループバック経路の伝達特性を、前記中継部の伝達特性に基づき補償された信号を供給して測定し、
    　前記補償部は、
    　入力側の前記外部端子及び前記入力側切替スイッチを介して前記被試験回路へと供給すべき信号を前記中継部の伝達特性に基づき補償し、
    　前記出力側切替スイッチ及び出力側の前記外部端子を介して前記被試験回路から取得した信号を、測定した前記ループバック経路の伝達特性に基づき補償する
    　請求項１６に記載の試験装置。
  18. 　当該試験装置は、
    　前記中継部の伝達特性の測定または前記被試験回路の試験に先立って、前記切替部を指定した接続状態とさせるための波形パターンを、入力側の前記外部端子に与える設定部
    　を更に備え、
    　前記被試験デバイスは、
    　前記試験装置から入力側の前記外部端子に与えられた前記波形パターンの信号を検出するパターン検出部と、
    　前記パターン検出部が前記波形パターンの信号を検出したことに応じて、前記切替部の接続又は切断の状態を制御する切替制御部と
    　を更に備える
    　請求項１１から１７の何れかに記載の試験装置。
  19. 　前記被試験デバイスは、
    　前記パターン検出部が前記波形パターンを検出したことに応じて、応答信号を出力側の前記外部端子を介して当該試験装置に出力する検出応答部
    　を更に備え、
    　前記設定部は、前記応答信号を検出したことに応じて、前記中継部の伝達特性の測定または前記被試験回路の試験を開始させる
    　請求項１８に記載の試験装置。
  20. 　被試験デバイスを試験する試験方法であって、
    　前記被試験デバイスは、
    　被試験回路と、
    　前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を試験装置が接続される外部端子に接続する切替部と、
    　を備え、
    　２つの前記外部端子の間を接続又は切断し、接続状態の伝達特性が前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部を、接続状態に制御して、前記２つの外部端子を介して前記中継部の伝達特性を測定し、
    　前記外部端子及び前記切替部を介して前記被試験回路へと供給すべき信号、又は、前記切替部及び前記外部端子を介して前記被試験回路から取得した信号を、測定した前記中継部の伝達特性に基づき補償する
    　試験方法。
  21. 　被試験ウエハに形成された被試験回路を試験する試験装置であって、
    　前記被試験回路と信号を授受する試験回路を有する試験ウエハと、
    　前記試験回路と前記被試験回路とを電気的に接続する接続ウエハと、
    　を備え、
    　前記接続ウエハは、
    　前記試験回路が接続される２つの外部端子と、
    　前記被試験回路の少なくとも１つの内部端子のうち、試験対象とする内部端子を前記外部端子に接続する切替部と、
    　前記２つの外部端子の間を接続又は切断し、接続状態の伝達特性が、前記外部端子と前記被試験回路の前記内部端子のそれぞれとの間の伝達特性の算出基準となる中継部と、
    　を備え、
    　前記試験回路は、
    　前記中継部を接続状態に制御して、前記２つの外部端子を介して前記中継部の伝達特性を測定する測定部と、
    　前記外部端子及び前記切替部を介して前記被試験回路へと供給すべき信号、又は、前記切替部及び前記外部端子を介して前記被試験回路から取得した信号を、測定した前記中継部の伝達特性に基づき補償する補償部と、
    　を備える
    　試験装置。
PCT/JP2009/003879 2008-10-30 2009-08-12 デバイス、試験装置及び試験方法 WO2010050100A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010535624A JP5411872B2 (ja) 2008-10-30 2009-08-12 デバイス、試験装置及び試験方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/261,056 2008-10-30
US12/261,056 US8179154B2 (en) 2008-10-30 2008-10-30 Device, test apparatus and test method

Publications (1)

Publication Number Publication Date
WO2010050100A1 true WO2010050100A1 (ja) 2010-05-06

Family

ID=42128474

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/003879 WO2010050100A1 (ja) 2008-10-30 2009-08-12 デバイス、試験装置及び試験方法

Country Status (4)

Country Link
US (1) US8179154B2 (ja)
JP (1) JP5411872B2 (ja)
TW (1) TWI396855B (ja)
WO (1) WO2010050100A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982520B2 (en) * 2009-12-18 2011-07-19 Advantest Corporation Signal generating apparatus and test apparatus
TWI434048B (zh) 2010-12-14 2014-04-11 Nuvoton Technology Corp 電壓偵測電路
KR101517349B1 (ko) * 2010-12-22 2015-05-04 주식회사 아도반테스토 시험기용 교정 모듈 및 시험기
US9429625B1 (en) * 2012-05-18 2016-08-30 Altera Corporation Analog signal test circuits and methods
CN103472347A (zh) * 2012-06-08 2013-12-25 富泰华工业（深圳）有限公司 辅助测试电路及具有该辅助测试电路的芯片及电路板
JP5183814B1 (ja) * 2012-06-28 2013-04-17 株式会社アドバンテスト スイッチ装置および試験装置
US9755766B2 (en) * 2015-12-07 2017-09-05 Teradyne, Inc. Front end module for automatic test equipment
CN116540084B (zh) * 2023-05-10 2023-12-12 江苏斯菲尔电气股份有限公司 一种电力仪表继电器功能自动测试系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001174520A (ja) * 1999-12-22 2001-06-29 Nec Ic Microcomput Syst Ltd 半導体集積回路およびその出力遅延測定方法
JP2001264388A (ja) * 2000-03-15 2001-09-26 Ricoh Co Ltd 半導体装置のテスト方法
JP2008058200A (ja) * 2006-08-31 2008-03-13 Toshiba Microelectronics Corp 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284862A (ja) 1990-03-30 1991-12-16 Fujitsu Ltd 半導体装置
US5659312A (en) 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters
US6087843A (en) * 1997-07-14 2000-07-11 Credence Systems Corporation Integrated circuit tester with test head including regulating capacitor
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
US7342405B2 (en) * 2000-01-18 2008-03-11 Formfactor, Inc. Apparatus for reducing power supply noise in an integrated circuit
JP2002236151A (ja) 2001-02-08 2002-08-23 Mitsubishi Electric Corp 外部試験補助装置および半導体装置の試験方法
US7317324B2 (en) * 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
JP5008673B2 (ja) * 2006-10-12 2012-08-22 株式会社アドバンテスト 試験装置および制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001174520A (ja) * 1999-12-22 2001-06-29 Nec Ic Microcomput Syst Ltd 半導体集積回路およびその出力遅延測定方法
JP2001264388A (ja) * 2000-03-15 2001-09-26 Ricoh Co Ltd 半導体装置のテスト方法
JP2008058200A (ja) * 2006-08-31 2008-03-13 Toshiba Microelectronics Corp 半導体集積回路装置

Also Published As

Publication number Publication date
TWI396855B (zh) 2013-05-21
JP5411872B2 (ja) 2014-02-12
US8179154B2 (en) 2012-05-15
JPWO2010050100A1 (ja) 2012-03-29
US20100109674A1 (en) 2010-05-06
TW201022693A (en) 2010-06-16

Similar Documents

Publication Publication Date Title
JP5411872B2 (ja) デバイス、試験装置及び試験方法
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
US6737881B2 (en) Apparatus for testing integrated circuits having an integrated unit for testing digital and analog signals
US20120131403A1 (en) Multi-chip test system and test method thereof
WO2011151856A1 (ja) 測定装置および測定方法
US6966019B2 (en) Instrument initiated communication for automatic test equipment
TW201539637A (zh) 測試分選機及其推進裝置、測試托盤以及測試機用接口板
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
KR20060136319A (ko) 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램
JPH10111341A (ja) Ｉｃ試験装置
JP2008298458A (ja) 半導体試験装置
JP2003107128A (ja) 半導体試験装置及び試験方法
JP2006322732A (ja) 半導体集積回路
KR102296971B1 (ko) 품질 측정 장치, 이의 측정 방법 및 이의 기록매체
JP2009156580A (ja) 入力容量測定回路
JP5500333B2 (ja) 直流試験装置及び半導体試験装置
EP2533062A1 (en) A radio frequency integrated circuit
JP2004184186A (ja) 容量測定システム
JP4207107B2 (ja) Ｉｃテスタ
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置
JP5731417B2 (ja) 半導体デバイスの検査装置
JPH1048289A (ja) 半導体集積回路テストシステム
JP2007285779A (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
JPH03189575A (ja) 半導体装置の試験方法および試験装置
JP2010085232A (ja) テスト装置およびテスト方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09823217

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010535624

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09823217

Country of ref document: EP

Kind code of ref document: A1