JP3186665B2 - 位相推定回路および復調回路 - Google Patents
位相推定回路および復調回路Info
- Publication number
- JP3186665B2 JP3186665B2 JP25564797A JP25564797A JP3186665B2 JP 3186665 B2 JP3186665 B2 JP 3186665B2 JP 25564797 A JP25564797 A JP 25564797A JP 25564797 A JP25564797 A JP 25564797A JP 3186665 B2 JP3186665 B2 JP 3186665B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- signal
- dft
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012935 Averaging Methods 0.000 claims description 82
- 238000001514 detection method Methods 0.000 claims description 37
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000014509 gene expression Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000013139 quantization Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Measuring Phase Differences (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、データ通信シス
テムにおいて復調装置のクロック再生に関するものであ
る。
テムにおいて復調装置のクロック再生に関するものであ
る。
【０００２】
【従来の技術】従来のクロック再生回路としては、フー
リエ変換を用いて入力信号のクロックの位相成分を求
め、この位相成分に対して逆変調を行うことでクロック
を再生する方式が提案されている。図１２は従来のクロ
ック再生回路の構成例であり、例えば特開平６−２３２
９３３号公報、「クロック再生回路」に記載されてい
る。図１２において、１０１は入力端子、１０３、１０
４は入力信号と、フーリエ変換における回転因子（ｃｏ
ｓまたは−ｓｉｎ成分）を乗算する乗算器、１０５、１
０６は乗算器１０３または乗算器１０４の出力の平均化
を行う低域通過フィルタ、１０７は低域通過フィルタ１
０５の出力に回転因子を乗算する乗算器、１０８は低域
通過フィルタ１０６の出力に回転因子を乗算する乗算
器、１０９は乗算器１０７と乗算器１０８の出力を加算
する加算器、１１０は回転因子を作成する信号発生回
路、１１１は加算器１０９から出力される再生クロック
の出力端子である。
リエ変換を用いて入力信号のクロックの位相成分を求
め、この位相成分に対して逆変調を行うことでクロック
を再生する方式が提案されている。図１２は従来のクロ
ック再生回路の構成例であり、例えば特開平６−２３２
９３３号公報、「クロック再生回路」に記載されてい
る。図１２において、１０１は入力端子、１０３、１０
４は入力信号と、フーリエ変換における回転因子（ｃｏ
ｓまたは−ｓｉｎ成分）を乗算する乗算器、１０５、１
０６は乗算器１０３または乗算器１０４の出力の平均化
を行う低域通過フィルタ、１０７は低域通過フィルタ１
０５の出力に回転因子を乗算する乗算器、１０８は低域
通過フィルタ１０６の出力に回転因子を乗算する乗算
器、１０９は乗算器１０７と乗算器１０８の出力を加算
する加算器、１１０は回転因子を作成する信号発生回
路、１１１は加算器１０９から出力される再生クロック
の出力端子である。
【０００３】図１２を用いて従来方式の動作を説明す
る。以下では説明を簡単にするために、１シンボル当た
りのサンプル数Ｎ＝４として説明を行う。またフーリエ
変換は離散フーリエ変換（以下、ＤＦＴと呼ぶ。ＦＦＴ
含む。）を行っている。また、クロック再生回路の入力
信号は、クロック成分を抽出し易いように受信信号に対
して非線形処理を行った信号とする。乗算器１０３、乗
算器１０４では入力信号と回転因子を乗算するが、回転
因子としては、乗算器１０３ではｃｏｓ成分を、乗算器
１０４では−ｓｉｎ成分を各々用いる。入力信号の１シ
ンボル当たりのサンプル数をＮとすると、信号発生回路
１１０から出力されるｃｏｓ成分、−ｓｉｎ成分は各々
式（１）、式（２）のようになる。 ｃｏｓ（２πｎ／Ｎ） ｎ＝０，１，２，・・・ （１） −ｓｉｎ（２πｎ／Ｎ） ｎ＝０，１，２，・・・ （２）
る。以下では説明を簡単にするために、１シンボル当た
りのサンプル数Ｎ＝４として説明を行う。またフーリエ
変換は離散フーリエ変換（以下、ＤＦＴと呼ぶ。ＦＦＴ
含む。）を行っている。また、クロック再生回路の入力
信号は、クロック成分を抽出し易いように受信信号に対
して非線形処理を行った信号とする。乗算器１０３、乗
算器１０４では入力信号と回転因子を乗算するが、回転
因子としては、乗算器１０３ではｃｏｓ成分を、乗算器
１０４では−ｓｉｎ成分を各々用いる。入力信号の１シ
ンボル当たりのサンプル数をＮとすると、信号発生回路
１１０から出力されるｃｏｓ成分、−ｓｉｎ成分は各々
式（１）、式（２）のようになる。 ｃｏｓ（２πｎ／Ｎ） ｎ＝０，１，２，・・・ （１） −ｓｉｎ（２πｎ／Ｎ） ｎ＝０，１，２，・・・ （２）
【０００４】従って、入力信号を Ｘ（ｎ） （３） とすると、乗算器１０３出力Ｘ1（ｎ）および乗算器１
０４出力Ｘ2（ｎ）は各々 Ｘ1（ｎ）＝Ｘ（ｎ）・ｃｏｓ（２πｎ／Ｎ） （４） Ｘ2（ｎ）＝Ｘ（ｎ）・（−ｓｉｎ（２πｎ／Ｎ）） （５） となる。ここで、 Ｎ＝４ （６） を式（４）、式（５）に代入すると、式（７）、式
（８）を得る。 Ｘ1（ｎ）＝（−１）n/2・Ｘ（ｎ） ：ｎは偶数 （７） ＝０ ：ｎは奇数 Ｘ2（ｎ）＝０ ：ｎは偶数 （８） ＝（−１）(n-1)/2+1・Ｘ（ｎ） ：ｎは奇数
０４出力Ｘ2（ｎ）は各々 Ｘ1（ｎ）＝Ｘ（ｎ）・ｃｏｓ（２πｎ／Ｎ） （４） Ｘ2（ｎ）＝Ｘ（ｎ）・（−ｓｉｎ（２πｎ／Ｎ）） （５） となる。ここで、 Ｎ＝４ （６） を式（４）、式（５）に代入すると、式（７）、式
（８）を得る。 Ｘ1（ｎ）＝（−１）n/2・Ｘ（ｎ） ：ｎは偶数 （７） ＝０ ：ｎは奇数 Ｘ2（ｎ）＝０ ：ｎは偶数 （８） ＝（−１）(n-1)/2+1・Ｘ（ｎ） ：ｎは奇数
【０００５】低域通過フィルタ１０５、低域通過フィル
タ１０６では、乗算器１０３出力、乗算器１０４出力を
各々平均化し、雑音成分を除去する。なお、従来ＤＦＴ
は処理（Ｈ／Ｗ）構成を簡単化するために１サンプルご
とに処理を行っており、シンボル単位で処理を行なって
いない。乗算器１０７では、低域通過フィルタ１０５の
出力に対してｃｏｓ成分を乗算し、乗算器１０８では低
域通過フィルタ１０６の出力に対して−ｓｉｎ成分を乗
算する。加算器１０９では乗算器１０７と乗算器１０８
の出力を加算することで、再生クロックを作成する。こ
こで、Ｎ＝４の場合、１シンボルに対するｃｏｓ成分、
−ｓｉｎ成分は、各々 ｛１、０、−１、０｝ （９） ｛０、−１、０、１｝ （１０） であるので、加算器出力は、乗算器１０７出力と乗算器
１０８出力を交互にセレクトし、回転因子の符号に合わ
せて入力信号の符号を付加したものになる。
タ１０６では、乗算器１０３出力、乗算器１０４出力を
各々平均化し、雑音成分を除去する。なお、従来ＤＦＴ
は処理（Ｈ／Ｗ）構成を簡単化するために１サンプルご
とに処理を行っており、シンボル単位で処理を行なって
いない。乗算器１０７では、低域通過フィルタ１０５の
出力に対してｃｏｓ成分を乗算し、乗算器１０８では低
域通過フィルタ１０６の出力に対して−ｓｉｎ成分を乗
算する。加算器１０９では乗算器１０７と乗算器１０８
の出力を加算することで、再生クロックを作成する。こ
こで、Ｎ＝４の場合、１シンボルに対するｃｏｓ成分、
−ｓｉｎ成分は、各々 ｛１、０、−１、０｝ （９） ｛０、−１、０、１｝ （１０） であるので、加算器出力は、乗算器１０７出力と乗算器
１０８出力を交互にセレクトし、回転因子の符号に合わ
せて入力信号の符号を付加したものになる。
【０００６】よって、低域通過フィルタ１０５出力をＹ
1（ｎ）、低域通過フィルタ１０６出力をＹ2（ｎ）とす
れば、再生クロックは例えば ｛Ｙ1（ｎ）、−Ｙ2（ｎ＋１）、−Ｙ1（ｎ＋２）、Ｙ2
（ｎ＋３）、Ｙ1（ｎ＋４）、−Ｙ2（ｎ＋５）、・・
・｝ と表すことができる。
1（ｎ）、低域通過フィルタ１０６出力をＹ2（ｎ）とす
れば、再生クロックは例えば ｛Ｙ1（ｎ）、−Ｙ2（ｎ＋１）、−Ｙ1（ｎ＋２）、Ｙ2
（ｎ＋３）、Ｙ1（ｎ＋４）、−Ｙ2（ｎ＋５）、・・
・｝ と表すことができる。
【０００７】
【発明が解決しようとする課題】ここで、低域通過フィ
ルタは平均化フィルタであるので、再生クロックの精度
を良くするためには平均化シンボル数を大きくする必要
がある。しかし平均化シンボル数を大きくすると、ビッ
ト数が増加し、回路規模が増加するという欠点があっ
た。そのため、一般的には平均化においては、図１３の
ように移動平均を行ったり、図１４のように累積加算時
に忘却係数を乗算することで、回路規模の増加を抑えて
いる。ここで、入力信号にクロック成分がない場合には
低域通過フィルタの入力値が｛０、０｝になるので、低
域通過フィルタの出力値は小さくなってしまい、推定さ
れたクロックの位相は雑音の影響を受け易くなるという
欠点があった。
ルタは平均化フィルタであるので、再生クロックの精度
を良くするためには平均化シンボル数を大きくする必要
がある。しかし平均化シンボル数を大きくすると、ビッ
ト数が増加し、回路規模が増加するという欠点があっ
た。そのため、一般的には平均化においては、図１３の
ように移動平均を行ったり、図１４のように累積加算時
に忘却係数を乗算することで、回路規模の増加を抑えて
いる。ここで、入力信号にクロック成分がない場合には
低域通過フィルタの入力値が｛０、０｝になるので、低
域通過フィルタの出力値は小さくなってしまい、推定さ
れたクロックの位相は雑音の影響を受け易くなるという
欠点があった。
【０００８】この発明は上記のような欠点を解決するた
めになされたもので、所望のシンボル単位でＤＦＴを行
い、その結果を雑音除去フィルタに通すことで、位相推
定精度を向上させることを目的とする。また、パターン
検出回路を用いて入力信号のクロック成分の有無を検出
し、クロック成分がない場合にはフィルタの動作を停止
させることで、クロックの推定位相精度を向上させるこ
とを目的とする。更に、クロック成分のエネルギーのモ
ニタを行うことで、よりクロックの推定位相精度を向上
させることを目的とする。また、より高精度に入力信号
に対する再生クロックを作成することを目的とする。
めになされたもので、所望のシンボル単位でＤＦＴを行
い、その結果を雑音除去フィルタに通すことで、位相推
定精度を向上させることを目的とする。また、パターン
検出回路を用いて入力信号のクロック成分の有無を検出
し、クロック成分がない場合にはフィルタの動作を停止
させることで、クロックの推定位相精度を向上させるこ
とを目的とする。更に、クロック成分のエネルギーのモ
ニタを行うことで、よりクロックの推定位相精度を向上
させることを目的とする。また、より高精度に入力信号
に対する再生クロックを作成することを目的とする。
【０００９】
【００１０】
【課題を解決するための手段】前記の課題を解決し、目
的を達成するために、本発明にかかる位相推定回路にあ
っては、入力信号に含まれるクロック成分の位相を推定
する位相推定回路において、離散フーリエ変換の回転因
子の信号を発生する信号発生回路と、前記回転因子の信
号を用いて、前記入力信号を所定シンボル数分に亘り順
次離散フーリエ変換処理するＤＦＴ回路と、前記ＤＦＴ
回路の出力信号を所定時間に亘って順次平均化した位相
情報を出力する平均化フィルタと、前記ＤＦＴ回路の出
力信号のパターンを予め保持し、該パターンと前記ＤＦ
Ｔ回路の出力信号とを比較して前記入力信号にクロック
成分が含まれているか否か判定し、クロック成分が含ま
れていない場合には、前記平均化フィルタの動作を停止
させるパターン検出回路とを備えることを特徴とする。
的を達成するために、本発明にかかる位相推定回路にあ
っては、入力信号に含まれるクロック成分の位相を推定
する位相推定回路において、離散フーリエ変換の回転因
子の信号を発生する信号発生回路と、前記回転因子の信
号を用いて、前記入力信号を所定シンボル数分に亘り順
次離散フーリエ変換処理するＤＦＴ回路と、前記ＤＦＴ
回路の出力信号を所定時間に亘って順次平均化した位相
情報を出力する平均化フィルタと、前記ＤＦＴ回路の出
力信号のパターンを予め保持し、該パターンと前記ＤＦ
Ｔ回路の出力信号とを比較して前記入力信号にクロック
成分が含まれているか否か判定し、クロック成分が含ま
れていない場合には、前記平均化フィルタの動作を停止
させるパターン検出回路とを備えることを特徴とする。
【００１１】次の発明にかかる位相推定回路にあって
は、さらに、位相情報に基づいて前シンボルまでの入力
信号のクロック成分の位相を検出する位相検出回路を備
え、パターン検出回路は、ＤＦＴ回路の出力信号と前記
検出位相とに基づいて平均化フィルタの動作を停止させ
ることを特徴とする。
は、さらに、位相情報に基づいて前シンボルまでの入力
信号のクロック成分の位相を検出する位相検出回路を備
え、パターン検出回路は、ＤＦＴ回路の出力信号と前記
検出位相とに基づいて平均化フィルタの動作を停止させ
ることを特徴とする。
【００１２】次の発明にかかる位相推定回路にあって
は、さらに、位相情報を基に入力信号のクロック成分の
エネルギーを求め、当該エネルギーと所定のしきい値と
を比較するエネルギーモニタを備え、パターン検出回路
は、ＤＦＴ回路の出力信号と前記エネルギーモニタの比
較判定結果とに基づいて平均化フィルタの動作を停止さ
せることを特徴とする。
は、さらに、位相情報を基に入力信号のクロック成分の
エネルギーを求め、当該エネルギーと所定のしきい値と
を比較するエネルギーモニタを備え、パターン検出回路
は、ＤＦＴ回路の出力信号と前記エネルギーモニタの比
較判定結果とに基づいて平均化フィルタの動作を停止さ
せることを特徴とする。
【００１３】次の発明にかかる復調回路にあっては、上
記いずれかの位相推定回路と、位相情報と回転因子の信
号とに基づいて再生クロック信号を生成する逆変調回路
と、該再生クロック信号に基づいて入力信号のデータ判
定処理を行う判定回路とを備えたことを特徴とする。
記いずれかの位相推定回路と、位相情報と回転因子の信
号とに基づいて再生クロック信号を生成する逆変調回路
と、該再生クロック信号に基づいて入力信号のデータ判
定処理を行う判定回路とを備えたことを特徴とする。
【００１４】次の発明にかかる復調回路にあっては、上
記いずれかの位相推定回路と、位相情報に従って入力信
号を間引き処理し復調データを出力する間引き回路とを
備えたことを特徴とする。
記いずれかの位相推定回路と、位相情報に従って入力信
号を間引き処理し復調データを出力する間引き回路とを
備えたことを特徴とする。
【００１５】
実施の形態１．以下、本実施の形態においては、従来例
の場合と同様にフーリエ変換はＤＦＴを用いるものと
し、１シンボル当たりのサンプル数Ｎ＝４として説明を
行う。また通常、クロック再生回路の入力信号は、クロ
ック成分を抽出し易いように受信信号に対して非線形処
理を行うが、非線形処理回路の有無は以下で説明する発
明においては影響を与えない。よって、以下では非線形
処理回路の説明は省略し、単に入力信号と呼ぶ。また、
雑音除去フィルタは一般的には平均化フィルタを用いる
ので、以下の実施の形態においては、平均化フィルタと
表現する。
の場合と同様にフーリエ変換はＤＦＴを用いるものと
し、１シンボル当たりのサンプル数Ｎ＝４として説明を
行う。また通常、クロック再生回路の入力信号は、クロ
ック成分を抽出し易いように受信信号に対して非線形処
理を行うが、非線形処理回路の有無は以下で説明する発
明においては影響を与えない。よって、以下では非線形
処理回路の説明は省略し、単に入力信号と呼ぶ。また、
雑音除去フィルタは一般的には平均化フィルタを用いる
ので、以下の実施の形態においては、平均化フィルタと
表現する。
【００１６】図１はこの発明の実施の形態による位相推
定回路のブロック図である。図２は第１の発明の位相推
定回路の動作を示すフローチャートである。図１におい
て、１は入力端子、３、４は入力信号と、ＤＦＴの回転
因子を乗算する乗算器、５、６は乗算器３および乗算器
４の出力を所定のサンプル数だけ加算する加算器、７、
８は加算器の出力を平均化する平均化フィルタ、９は回
転因子を作成する信号発生回路、５１、５２は各々平均
化フィルタ７、平均化フィルタ８の出力端子である。３
１はＤＦＴ回路で、乗算器３、乗算器４、加算器５、お
よび加算器６で構成される。３２は平均化フィルタで、
平均化フィルタ７および平均化フィルタ８で構成され
る。
定回路のブロック図である。図２は第１の発明の位相推
定回路の動作を示すフローチャートである。図１におい
て、１は入力端子、３、４は入力信号と、ＤＦＴの回転
因子を乗算する乗算器、５、６は乗算器３および乗算器
４の出力を所定のサンプル数だけ加算する加算器、７、
８は加算器の出力を平均化する平均化フィルタ、９は回
転因子を作成する信号発生回路、５１、５２は各々平均
化フィルタ７、平均化フィルタ８の出力端子である。３
１はＤＦＴ回路で、乗算器３、乗算器４、加算器５、お
よび加算器６で構成される。３２は平均化フィルタで、
平均化フィルタ７および平均化フィルタ８で構成され
る。
【００１７】動作について、図１および図２を用いて説
明する。図１において、乗算器３および乗算器４は、入
力信号と信号発生回路９から出力される回転因子を乗算
する（図２のステップ１０１）。従来例の場合と同様
に、入力信号の１シンボル当たりのサンプル数を４、入
力信号をＸ（ｎ）、乗算器３および乗算器４の出力を各
々Ｘ1（ｎ）、Ｘ2（ｎ）とすると、式（７）、式（８）
と同様に式（１１）、式（１２）を得る。 Ｘ1（ｎ）＝（−１）n/2・Ｘ（ｎ） ：ｎは偶数 （１１） ＝０ ：ｎは奇数 Ｘ2（ｎ）＝０ ：ｎは偶数 （１２） ＝（−１）(n-1)/2+1・Ｘ（ｎ） ：ｎは奇数 加算器５、６は乗算器３および乗算器４出力を所定のサ
ンプル数分加算する（図２のステップ１０２）。ここで
は、説明を簡単にするために、加算器５、６は１シンボ
ル（４サンプル）分の乗算結果を加算し、シンボル周期
で加算結果を出力するものである。また、入力信号に対
して回転因子を乗算し、乗算結果を加算する処理を以下
ではＤＦＴとよび、ここで示す例のように１シンボルに
ついてＤＦＴを行うことを以下では１シンボルＤＦＴと
呼ぶ。
明する。図１において、乗算器３および乗算器４は、入
力信号と信号発生回路９から出力される回転因子を乗算
する（図２のステップ１０１）。従来例の場合と同様
に、入力信号の１シンボル当たりのサンプル数を４、入
力信号をＸ（ｎ）、乗算器３および乗算器４の出力を各
々Ｘ1（ｎ）、Ｘ2（ｎ）とすると、式（７）、式（８）
と同様に式（１１）、式（１２）を得る。 Ｘ1（ｎ）＝（−１）n/2・Ｘ（ｎ） ：ｎは偶数 （１１） ＝０ ：ｎは奇数 Ｘ2（ｎ）＝０ ：ｎは偶数 （１２） ＝（−１）(n-1)/2+1・Ｘ（ｎ） ：ｎは奇数 加算器５、６は乗算器３および乗算器４出力を所定のサ
ンプル数分加算する（図２のステップ１０２）。ここで
は、説明を簡単にするために、加算器５、６は１シンボ
ル（４サンプル）分の乗算結果を加算し、シンボル周期
で加算結果を出力するものである。また、入力信号に対
して回転因子を乗算し、乗算結果を加算する処理を以下
ではＤＦＴとよび、ここで示す例のように１シンボルに
ついてＤＦＴを行うことを以下では１シンボルＤＦＴと
呼ぶ。
【００１８】入力信号として、クロック成分をもつ信号
を考える。Ｎ＝４であるので、入力信号は例えば｛１、
１、−１、−１｝の繰り返し信号とする。この入力に対
して１シンボルＤＦＴを行うと、ｃｏｓ成分、−ｓｉｎ
成分は各々式（９）、式（１０）より ｛１、０、−１、０｝ （１３） ｛０、−１、０、１｝ （１４） であるので、１シンボルＤＦＴ結果（加算器５、加算器
６の出力）は式（１５）のようになる。 ｛２、−２｝ （１５） 平均化フィルタ７および平均化フィルタ８では、１シン
ボルＤＦＴ結果を平均化することで、雑音成分を除去す
る。但し、１シンボルＤＦＴ結果は１シンボル毎に出力
されるので、平均化フィルタ７、８はシンボルレートで
動作する。平均化フィルタ７、８をＳシンボル分の移動
平均フィルタで構成する場合では、平均化フィルタ出力
は式（１６）のようになる。 ｛２Ｓ、−２Ｓ｝ （１６）
を考える。Ｎ＝４であるので、入力信号は例えば｛１、
１、−１、−１｝の繰り返し信号とする。この入力に対
して１シンボルＤＦＴを行うと、ｃｏｓ成分、−ｓｉｎ
成分は各々式（９）、式（１０）より ｛１、０、−１、０｝ （１３） ｛０、−１、０、１｝ （１４） であるので、１シンボルＤＦＴ結果（加算器５、加算器
６の出力）は式（１５）のようになる。 ｛２、−２｝ （１５） 平均化フィルタ７および平均化フィルタ８では、１シン
ボルＤＦＴ結果を平均化することで、雑音成分を除去す
る。但し、１シンボルＤＦＴ結果は１シンボル毎に出力
されるので、平均化フィルタ７、８はシンボルレートで
動作する。平均化フィルタ７、８をＳシンボル分の移動
平均フィルタで構成する場合では、平均化フィルタ出力
は式（１６）のようになる。 ｛２Ｓ、−２Ｓ｝ （１６）
【００１９】出力端子５１、出力端子５２では式（１
６）で表される平均化フィルタ出力を位相情報として出
力する（図２のステップ１０３）。以上のように位相推
定回路は、所定のシンボル単位でＤＦＴを行い、その結
果を平均化フィルタにとおすので位相の推定精度を向上
できる。上記例でＤＦＴは１シンボル単位で行っていた
が、これを数シンボル単位で行ってもよい。また、入力
信号の振幅は−１、０、１の３通りにしていたが、振幅
の量子化ビット数を大きくしてもよい。
６）で表される平均化フィルタ出力を位相情報として出
力する（図２のステップ１０３）。以上のように位相推
定回路は、所定のシンボル単位でＤＦＴを行い、その結
果を平均化フィルタにとおすので位相の推定精度を向上
できる。上記例でＤＦＴは１シンボル単位で行っていた
が、これを数シンボル単位で行ってもよい。また、入力
信号の振幅は−１、０、１の３通りにしていたが、振幅
の量子化ビット数を大きくしてもよい。
【００２０】実施の形態２．図３は第２の発明の実施の
形態を示す位相推定回路のブロック図である。図４は第
２の発明の位相推定回路の動作を示すフローチャートで
ある。図３において、１０はパターン検出回路で、ＤＦ
Ｔ回路３１の出力に所望のパターンを検出した場合には
平均化フィルタ３２の動作を停止させる。入力端子１、
信号発生回路９、ＤＦＴ回路３１、平均化フィルタ３
２、出力端子５１、出力端子５２は実施の形態１に記載
されたものと同じで、説明を省く。
形態を示す位相推定回路のブロック図である。図４は第
２の発明の位相推定回路の動作を示すフローチャートで
ある。図３において、１０はパターン検出回路で、ＤＦ
Ｔ回路３１の出力に所望のパターンを検出した場合には
平均化フィルタ３２の動作を停止させる。入力端子１、
信号発生回路９、ＤＦＴ回路３１、平均化フィルタ３
２、出力端子５１、出力端子５２は実施の形態１に記載
されたものと同じで、説明を省く。
【００２１】動作について、図３および図４を用いて説
明する。入力信号と信号発生回路９から回転因子よりＤ
ＦＴ回路３１がＤＦＴを求め（図４のステップ２０
１）、パターン検出回路１０がＤＦＴ結果によりクロッ
ク成分を検出する（図４のステップ１０５）。平均化フ
ィルタ３２は位相情報を出力する。ここで、実施の形態
１における説明では、入力信号がクロック成分をもつ信
号であった。しかし、実動作を考えると、常にクロック
成分をもつ信号が入力されるとは限らない。例えば、雑
音によって、入力信号が｛１、１、１、１｝になった場
合を考える。この入力に対してＤＦＴを行うと、１シン
ボルＤＦＴ結果は式（１７）となる。 ｛０、０｝ （１７） この場合では、平均化フィルタ７、８の出力は ｛２（Ｓ−１）、−２（Ｓ−１）｝ （１８） となり、クロック成分をもつ信号の場合に比べて振幅は
小さくなっている。さらに入力信号が｛１、１、１、
１｝になる頻度が増加すると、平均化フィルタ出力の振
幅値は更に小さくなる。この結果、平均化フィルタ出力
は雑音の影響を受け易くなり、推定位相の精度は悪くな
る。
明する。入力信号と信号発生回路９から回転因子よりＤ
ＦＴ回路３１がＤＦＴを求め（図４のステップ２０
１）、パターン検出回路１０がＤＦＴ結果によりクロッ
ク成分を検出する（図４のステップ１０５）。平均化フ
ィルタ３２は位相情報を出力する。ここで、実施の形態
１における説明では、入力信号がクロック成分をもつ信
号であった。しかし、実動作を考えると、常にクロック
成分をもつ信号が入力されるとは限らない。例えば、雑
音によって、入力信号が｛１、１、１、１｝になった場
合を考える。この入力に対してＤＦＴを行うと、１シン
ボルＤＦＴ結果は式（１７）となる。 ｛０、０｝ （１７） この場合では、平均化フィルタ７、８の出力は ｛２（Ｓ−１）、−２（Ｓ−１）｝ （１８） となり、クロック成分をもつ信号の場合に比べて振幅は
小さくなっている。さらに入力信号が｛１、１、１、
１｝になる頻度が増加すると、平均化フィルタ出力の振
幅値は更に小さくなる。この結果、平均化フィルタ出力
は雑音の影響を受け易くなり、推定位相の精度は悪くな
る。
【００２２】また、入力信号として｛１、１、１、１｝
が入力された場合には、１シンボルＤＦＴ結果は｛０、
０｝になるが、入力信号が｛０、０、０、０｝、｛−
１、−１、−１、−１｝の場合もクロック成分がなく、
１シンボルＤＦＴ結果は｛０、０｝になる。
が入力された場合には、１シンボルＤＦＴ結果は｛０、
０｝になるが、入力信号が｛０、０、０、０｝、｛−
１、−１、−１、−１｝の場合もクロック成分がなく、
１シンボルＤＦＴ結果は｛０、０｝になる。
【００２３】そこで、ＤＦＴ回路３１の出力をパターン
検出回路１０に入力する。パターン検出回路１０では、
１シンボルＤＦＴ結果が｛０、０｝の場合には（図４の
ステップ１０６）入力信号にはクロック成分が無いと判
断し、後段の平均化フィルタ３２の動作を停止させ、平
均化を行わないようにし、前シンボルにおける平均化結
果を出力する（図４のステップ１０７）。そして、１シ
ンボルＤＦＴ結果が｛０、０｝でなくなったら、即ち、
クロック成分があるなら、再び平均化フィルタ３２を動
作させる（図４のステップ１０３）。
検出回路１０に入力する。パターン検出回路１０では、
１シンボルＤＦＴ結果が｛０、０｝の場合には（図４の
ステップ１０６）入力信号にはクロック成分が無いと判
断し、後段の平均化フィルタ３２の動作を停止させ、平
均化を行わないようにし、前シンボルにおける平均化結
果を出力する（図４のステップ１０７）。そして、１シ
ンボルＤＦＴ結果が｛０、０｝でなくなったら、即ち、
クロック成分があるなら、再び平均化フィルタ３２を動
作させる（図４のステップ１０３）。
【００２４】以上のように、パターン検出回路１０が、
ＤＦＴ結果にクロック成分を含まないパターンを検出し
たら平均化フィルタ３２の動作を停止し、平均化を行わ
ないようにするので、平均化フィルタ３２のエネルギー
減少を抑えることができ、推定位相の精度の劣化を抑え
ることができる。上記例でＤＦＴは１シンボル単位で行
っていたが、これを数シンボル単位で行ってもよい。ま
た、パターン検出回路１０においても同一の数シンボル
単位で処理を行ってもよい。また、入力信号の振幅は−
１、０、１の３通りにしていたが、振幅の量子化ビット
数を大きくしてもよい。この場合にパターン検出回路１
０は、ＤＦＴ結果が所定の値よりも小さいなら、平均化
フィルタ３２の動作を停止する。
ＤＦＴ結果にクロック成分を含まないパターンを検出し
たら平均化フィルタ３２の動作を停止し、平均化を行わ
ないようにするので、平均化フィルタ３２のエネルギー
減少を抑えることができ、推定位相の精度の劣化を抑え
ることができる。上記例でＤＦＴは１シンボル単位で行
っていたが、これを数シンボル単位で行ってもよい。ま
た、パターン検出回路１０においても同一の数シンボル
単位で処理を行ってもよい。また、入力信号の振幅は−
１、０、１の３通りにしていたが、振幅の量子化ビット
数を大きくしてもよい。この場合にパターン検出回路１
０は、ＤＦＴ結果が所定の値よりも小さいなら、平均化
フィルタ３２の動作を停止する。
【００２５】実施の形態３．図５は第３の発明の実施の
形態を示す位相推定回路のブロック図である。図６は第
３の発明の位相推定回路の動作を示すフローチャートで
ある。図５において、１２は位相検出回路で、平均化フ
ィルタ３２の出力を用いてクロックの位相を求める。１
１はパターン検出回路で、ＤＦＴ回路３１から出力され
るＤＦＴ結果と位相検出回路１２からの位相情報を用い
て、クロック成分を減少させるようなパターンがある場
合には平均化フィルタ３２の動作を停止させる。入力端
子１、信号発生回路９、出力端子５１、出力端子５２、
ＤＦＴ回路３１、平均化フィルタ３２は実施の形態１に
記載されたものと同じである。
形態を示す位相推定回路のブロック図である。図６は第
３の発明の位相推定回路の動作を示すフローチャートで
ある。図５において、１２は位相検出回路で、平均化フ
ィルタ３２の出力を用いてクロックの位相を求める。１
１はパターン検出回路で、ＤＦＴ回路３１から出力され
るＤＦＴ結果と位相検出回路１２からの位相情報を用い
て、クロック成分を減少させるようなパターンがある場
合には平均化フィルタ３２の動作を停止させる。入力端
子１、信号発生回路９、出力端子５１、出力端子５２、
ＤＦＴ回路３１、平均化フィルタ３２は実施の形態１に
記載されたものと同じである。
【００２６】次に、動作について図５と図６を用いて説
明する。実施の形態２の場合と同様にして、入力信号と
信号発生回路９からの回転因子よりＤＦＴ回路３１がＤ
ＦＴを求め（図６のステップ２０１）、パターン検出回
路１０がＤＦＴ結果によりクロック成分を検出する（図
６のステップ１０５）。平均化フィルタ３２は位相情報
を出力する。パターン検出回路１１は、実施の形態２の
場合と同様に１シンボルＤＦＴ結果の｛０、０｝を検出
すると平均化フィルタの動作を停止させるが、これに加
えて、入力信号として、反転クロックに相当する信号が
入力された場合を考える。実施の形態１ではクロック成
分をもつ入力信号として｛１、１、−１、−１｝の繰り
返し信号を考えていたので、ここでは、ある時刻に反転
信号｛−１、−１、１、１｝が入力されたとする。この
場合には１シンボルＤＦＴ結果は ｛−２、２｝ （１９） となるので、平均化フィルタ３２の出力は ｛２（Ｓ−２）、−２（Ｓ−２）｝ （２０） となり、平均化フィルタ３２のエネルギーは式（２１）
となる。 ４（Ｓ−２）2 （２１） よって、クロック成分の無い信号が入力された場合より
もエネルギーが減少することになる。
明する。実施の形態２の場合と同様にして、入力信号と
信号発生回路９からの回転因子よりＤＦＴ回路３１がＤ
ＦＴを求め（図６のステップ２０１）、パターン検出回
路１０がＤＦＴ結果によりクロック成分を検出する（図
６のステップ１０５）。平均化フィルタ３２は位相情報
を出力する。パターン検出回路１１は、実施の形態２の
場合と同様に１シンボルＤＦＴ結果の｛０、０｝を検出
すると平均化フィルタの動作を停止させるが、これに加
えて、入力信号として、反転クロックに相当する信号が
入力された場合を考える。実施の形態１ではクロック成
分をもつ入力信号として｛１、１、−１、−１｝の繰り
返し信号を考えていたので、ここでは、ある時刻に反転
信号｛−１、−１、１、１｝が入力されたとする。この
場合には１シンボルＤＦＴ結果は ｛−２、２｝ （１９） となるので、平均化フィルタ３２の出力は ｛２（Ｓ−２）、−２（Ｓ−２）｝ （２０） となり、平均化フィルタ３２のエネルギーは式（２１）
となる。 ４（Ｓ−２）2 （２１） よって、クロック成分の無い信号が入力された場合より
もエネルギーが減少することになる。
【００２７】そこでパターン検出回路１１は、１シンボ
ルＤＦＴ結果と平均化フィルタ３２の出力即ち、位相情
報を比較し（図６のステップ１１０）、両者の位相関係
が反転している場合にも平均化フィルタ３２の動作を停
止させ、前の演算結果を出力する（図６のステップ１０
３）。両者の位相関係が反転していない場合には平均化
フィルタ３２を動作させ演算結果を出力する（図６のス
テップ１０７）。例えば、上記の例では平均化フィルタ
出力が｛２Ｓ、−２Ｓ｝で、１シンボルＤＦＴ結果が
｛−２、２｝の場合にクロック成分の位相が反転したと
判断する。従って、入力信号のクロック成分の位相が１
シンボル前までに求まったクロックの位相と反転してい
る場合には、平均化フィルタ３２の動作を停止させ、前
の演算結果を出力する。以上のように１シンボルＤＦＴ
結果と位相情報を比較し、両者の位相関係が反転してい
る場合に平均化フィルタ３２の動作を停止させ、前の演
算結果を出力するので、推定位相の精度の劣化を抑える
ことができる。上記例で１シンボルＤＦＴ結果と位相情
報の位相関係が反転している場合について説明したが、
所定の位相差であってもよい。上記例でＤＦＴは１シン
ボル単位で行っていたが、これを数シンボル単位で行っ
てもよい。また、パターン検出回路１０においても同一
の数シンボル単位で処理を行ってもよい。また、入力信
号の振幅は−１、０、１の３通りにしていたが、振幅の
量子化ビット数を大きくしてもよい。この場合にパター
ン検出回路１０は、ＤＦＴ結果が所定のクロック成分よ
りも小さい値に対応するパターンなら、平均化フィルタ
３２の動作を停止する。
ルＤＦＴ結果と平均化フィルタ３２の出力即ち、位相情
報を比較し（図６のステップ１１０）、両者の位相関係
が反転している場合にも平均化フィルタ３２の動作を停
止させ、前の演算結果を出力する（図６のステップ１０
３）。両者の位相関係が反転していない場合には平均化
フィルタ３２を動作させ演算結果を出力する（図６のス
テップ１０７）。例えば、上記の例では平均化フィルタ
出力が｛２Ｓ、−２Ｓ｝で、１シンボルＤＦＴ結果が
｛−２、２｝の場合にクロック成分の位相が反転したと
判断する。従って、入力信号のクロック成分の位相が１
シンボル前までに求まったクロックの位相と反転してい
る場合には、平均化フィルタ３２の動作を停止させ、前
の演算結果を出力する。以上のように１シンボルＤＦＴ
結果と位相情報を比較し、両者の位相関係が反転してい
る場合に平均化フィルタ３２の動作を停止させ、前の演
算結果を出力するので、推定位相の精度の劣化を抑える
ことができる。上記例で１シンボルＤＦＴ結果と位相情
報の位相関係が反転している場合について説明したが、
所定の位相差であってもよい。上記例でＤＦＴは１シン
ボル単位で行っていたが、これを数シンボル単位で行っ
てもよい。また、パターン検出回路１０においても同一
の数シンボル単位で処理を行ってもよい。また、入力信
号の振幅は−１、０、１の３通りにしていたが、振幅の
量子化ビット数を大きくしてもよい。この場合にパター
ン検出回路１０は、ＤＦＴ結果が所定のクロック成分よ
りも小さい値に対応するパターンなら、平均化フィルタ
３２の動作を停止する。
【００２８】実施の形態４．図７は第４の発明の実施の
形態を示す位相推定回路のブロック図である。図８は第
４の発明の位相推定回路の動作を示すフローチャートで
ある。図７において、１４はエネルギーモニタで、平均
化フィルタ３２の出力を用いて、平均化されたクロック
成分のエネルギーを求め、求まったエネルギーとしきい
値を比較し、比較結果によって、平均化フィルタ３２の
動作のＯＮ／ＯＦＦの信号を出力する。１３はパターン
検出回路で、前記エネルギーモニタからのＯＮ／ＯＦＦ
信号と、実施の形態２に記載の方法を用いたパターン検
出結果とを組み合わせることによって平均化フィルタ３
２のＯＮ／ＯＦＦを行う。入力端子１、信号発生回路
９、出力端子５１、出力端子５２、ＤＦＴ回路３１、平
均化フィルタ３２は実施の形態１に記載されたものと同
じである。
形態を示す位相推定回路のブロック図である。図８は第
４の発明の位相推定回路の動作を示すフローチャートで
ある。図７において、１４はエネルギーモニタで、平均
化フィルタ３２の出力を用いて、平均化されたクロック
成分のエネルギーを求め、求まったエネルギーとしきい
値を比較し、比較結果によって、平均化フィルタ３２の
動作のＯＮ／ＯＦＦの信号を出力する。１３はパターン
検出回路で、前記エネルギーモニタからのＯＮ／ＯＦＦ
信号と、実施の形態２に記載の方法を用いたパターン検
出結果とを組み合わせることによって平均化フィルタ３
２のＯＮ／ＯＦＦを行う。入力端子１、信号発生回路
９、出力端子５１、出力端子５２、ＤＦＴ回路３１、平
均化フィルタ３２は実施の形態１に記載されたものと同
じである。
【００２９】動作について図７、図８を参照して説明す
る。実施の形態２の場合と同様にして、入力信号と信号
発生回路９から回転因子よりＤＦＴ回路３１がＤＦＴを
求め（図８のステップ２０１）、パターン検出回路１３
がＤＦＴ結果によりクロック成分を検出する（図８のス
テップ１０５）。平均化フィルタ３２は位相情報を出力
する。１シンボルＤＦＴ結果が｛０、０｝の場合に、ク
ロック成分がない入力信号が入力されたと判断し、平均
化フィルタ３２の動作を停止させていた。ここで、加算
器５および加算器６の出力が１シンボル分だけ０になる
場合では、平均化フィルタ３２の出力は ｛２（Ｓ−１）、−２（Ｓ−１）｝ （２２） となるので、平均化フィルタ３２のエネルギー（電力）
は式（２３）となる。 ４（Ｓ−１）2 （２３） これは、全てがクロック成分をもつ入力信号の場合と比
べると、エネルギーは、 （Ｓ−１）2／Ｓ2＝（１−１／Ｓ）2 （２４） 倍に減少する。しかし平均化シンボル数Ｓが大きい場合
では （１−１／Ｓ）2≒１ （２５） であるので、全てがクロック成分をもつ入力信号の場合
と比べても殆ど影響が無い。
る。実施の形態２の場合と同様にして、入力信号と信号
発生回路９から回転因子よりＤＦＴ回路３１がＤＦＴを
求め（図８のステップ２０１）、パターン検出回路１３
がＤＦＴ結果によりクロック成分を検出する（図８のス
テップ１０５）。平均化フィルタ３２は位相情報を出力
する。１シンボルＤＦＴ結果が｛０、０｝の場合に、ク
ロック成分がない入力信号が入力されたと判断し、平均
化フィルタ３２の動作を停止させていた。ここで、加算
器５および加算器６の出力が１シンボル分だけ０になる
場合では、平均化フィルタ３２の出力は ｛２（Ｓ−１）、−２（Ｓ−１）｝ （２２） となるので、平均化フィルタ３２のエネルギー（電力）
は式（２３）となる。 ４（Ｓ−１）2 （２３） これは、全てがクロック成分をもつ入力信号の場合と比
べると、エネルギーは、 （Ｓ−１）2／Ｓ2＝（１−１／Ｓ）2 （２４） 倍に減少する。しかし平均化シンボル数Ｓが大きい場合
では （１−１／Ｓ）2≒１ （２５） であるので、全てがクロック成分をもつ入力信号の場合
と比べても殆ど影響が無い。
【００３０】よって、エネルギーモニタ１４では、平均
化フィルタ３２出力の電力をモニタし（図８のステップ
１１１）、エネルギーが所定の値以下になった場合には
平均化フィルタ３２の動作ＯＦＦの信号をパターン検出
回路１３に出力する（図８のステップ１０７）。パター
ン検出回路１３では、エネルギーモニタから出力される
信号がＯＦＦの場合で、かつ、パターン検出回路１３で
入力信号としてクロック成分がない信号が入力された場
合に平均化フィルタ３２の動作を停止させる。また、パ
ターン検出回路１３がクロック成分ありを検出したなら
（図８のステップ１０４）、平均化フィルタ３２を動作
させ演算結果を出力する（図８のステップ１０３）。従
って、推定位相の精度の劣化を抑えることができる。
化フィルタ３２出力の電力をモニタし（図８のステップ
１１１）、エネルギーが所定の値以下になった場合には
平均化フィルタ３２の動作ＯＦＦの信号をパターン検出
回路１３に出力する（図８のステップ１０７）。パター
ン検出回路１３では、エネルギーモニタから出力される
信号がＯＦＦの場合で、かつ、パターン検出回路１３で
入力信号としてクロック成分がない信号が入力された場
合に平均化フィルタ３２の動作を停止させる。また、パ
ターン検出回路１３がクロック成分ありを検出したなら
（図８のステップ１０４）、平均化フィルタ３２を動作
させ演算結果を出力する（図８のステップ１０３）。従
って、推定位相の精度の劣化を抑えることができる。
【００３１】上記例でＤＦＴは１シンボル単位で行って
いたが、これを数シンボル単位で行ってもよい。また、
パターン検出回路１３においても同一の数シンボル単位
で処理を行ってもよい。また、入力信号の振幅は−１、
０、１の３通りにしていたが、振幅の量子化ビット数を
大きくしてもよい。この場合にパターン検出回路１３
は、ＤＦＴ結果が所定のクロック成分より小さい値な
ら、平均化フィルタ３２の動作を停止する。
いたが、これを数シンボル単位で行ってもよい。また、
パターン検出回路１３においても同一の数シンボル単位
で処理を行ってもよい。また、入力信号の振幅は−１、
０、１の３通りにしていたが、振幅の量子化ビット数を
大きくしてもよい。この場合にパターン検出回路１３
は、ＤＦＴ結果が所定のクロック成分より小さい値な
ら、平均化フィルタ３２の動作を停止する。
【００３２】実施の形態５．図９は第５の発明の実施の
形態を示す復調回路のブロック図である。図１０は第５
の発明の復調回路の動作を示すフローチャートである。
実施の形態１の位相推定回路を用いて、Ｈ／Ｗで復調回
路を構成する例を図９に示す。図９において、３３は逆
変調回路で、乗算器１５、乗算器１６および加算器１７
で構成される。１５、１６は平均化フィルタ３２出力と
回転因子を乗算する乗算器、１７は乗算器１５と乗算器
１６の出力を加算する加算器、５３は加算器１７の出力
の出力端子である。４０はフリップフロップで、再生ク
ロックにより入力信号から復調データを求める。他は実
施の形態１の図１に示したものと同じで、入力端子１、
信号発生回路９、ＤＦＴ回路３１、平均化フィルタ３２
で位相推定回路を構成する。
形態を示す復調回路のブロック図である。図１０は第５
の発明の復調回路の動作を示すフローチャートである。
実施の形態１の位相推定回路を用いて、Ｈ／Ｗで復調回
路を構成する例を図９に示す。図９において、３３は逆
変調回路で、乗算器１５、乗算器１６および加算器１７
で構成される。１５、１６は平均化フィルタ３２出力と
回転因子を乗算する乗算器、１７は乗算器１５と乗算器
１６の出力を加算する加算器、５３は加算器１７の出力
の出力端子である。４０はフリップフロップで、再生ク
ロックにより入力信号から復調データを求める。他は実
施の形態１の図１に示したものと同じで、入力端子１、
信号発生回路９、ＤＦＴ回路３１、平均化フィルタ３２
で位相推定回路を構成する。
【００３３】次に、動作を説明する。入力信号と信号発
生回路９から回転因子よりＤＦＴ回路３１がＤＦＴを求
め（図１０のステップ２０１）、平均化フィルタ３２は
位相情報を出力する（図１０のステップ１０２）。その
位相情報から逆変調回路３３が再生クロックを生成する
（図１０のステップ１０７、１０８）。再生クロックの
作成は逆変調（求まった位相情報と回転因子を乗算す
る）によって行う。即ち、逆変調は図９のように、平均
化フィルタ３２から出力される位相情報と、回転因子を
乗算器１５、乗算器１６で乗算し（図１０のステップ１
０７）、乗算結果を加算器１７で加算する（図１０のス
テップ１０８）。ここで、加算器出力は、乗算器１５出
力と乗算器１６出力を交互にセレクトし、回転因子の符
号に合わせて入力信号の符号を付加したものとなるの
で、平均化フィルタ出力が式（１６）の場合、フィルタ
再生クロックは式（２６）のようになる。 ｛２Ｓ、２Ｓ、−２Ｓ、−２Ｓ｝ （２６） 生成したクロックと入力信号１からフリップフロップ４
０により復調データを再生出力する。上記例では実施の
形態１による位相推定回路について説明したが実施の形
態２〜４による位相推定回路でも位相情報出力を基に同
様に復調回路を構成できる。
生回路９から回転因子よりＤＦＴ回路３１がＤＦＴを求
め（図１０のステップ２０１）、平均化フィルタ３２は
位相情報を出力する（図１０のステップ１０２）。その
位相情報から逆変調回路３３が再生クロックを生成する
（図１０のステップ１０７、１０８）。再生クロックの
作成は逆変調（求まった位相情報と回転因子を乗算す
る）によって行う。即ち、逆変調は図９のように、平均
化フィルタ３２から出力される位相情報と、回転因子を
乗算器１５、乗算器１６で乗算し（図１０のステップ１
０７）、乗算結果を加算器１７で加算する（図１０のス
テップ１０８）。ここで、加算器出力は、乗算器１５出
力と乗算器１６出力を交互にセレクトし、回転因子の符
号に合わせて入力信号の符号を付加したものとなるの
で、平均化フィルタ出力が式（１６）の場合、フィルタ
再生クロックは式（２６）のようになる。 ｛２Ｓ、２Ｓ、−２Ｓ、−２Ｓ｝ （２６） 生成したクロックと入力信号１からフリップフロップ４
０により復調データを再生出力する。上記例では実施の
形態１による位相推定回路について説明したが実施の形
態２〜４による位相推定回路でも位相情報出力を基に同
様に復調回路を構成できる。
【００３４】実施の形態６．実施の形態１〜４の位相推
定回路を用いて、Ｓ／Ｗで復調回路を構成する例を図１
１に示す。図１１において、４１は間引き回路、他は実
施の形態１の図１に示したものと同じで、信号発生回路
９、ＤＦＴ回路３１、平均化フィルタ３２で位相推定回
路を構成する。次に、動作を説明する。入力端子１から
の入力信号の位相情報を位相推定回路が求めその位相情
報を基に、入力信号のデータを間引くことで復調データ
を再生出力する。上記例では実施の形態１による位相推
定回路について説明したが実施の形態２〜４による位相
推定回路でも位相情報出力を基に同様に復調回路を構成
できる。このように、復調回路をＳ／Ｗで構成する場合
は、復調データに対応する位相情報のみがわかっていれ
ば良く、再生クロックは不要となるので、復調回路のブ
ロック図は図１１のように簡単になる。
定回路を用いて、Ｓ／Ｗで復調回路を構成する例を図１
１に示す。図１１において、４１は間引き回路、他は実
施の形態１の図１に示したものと同じで、信号発生回路
９、ＤＦＴ回路３１、平均化フィルタ３２で位相推定回
路を構成する。次に、動作を説明する。入力端子１から
の入力信号の位相情報を位相推定回路が求めその位相情
報を基に、入力信号のデータを間引くことで復調データ
を再生出力する。上記例では実施の形態１による位相推
定回路について説明したが実施の形態２〜４による位相
推定回路でも位相情報出力を基に同様に復調回路を構成
できる。このように、復調回路をＳ／Ｗで構成する場合
は、復調データに対応する位相情報のみがわかっていれ
ば良く、再生クロックは不要となるので、復調回路のブ
ロック図は図１１のように簡単になる。
【００３５】
【００３６】
【発明の効果】以上のように、本発明によれば、ＤＦＴ
回路の出力信号に基づき入力信号にクロック成分が含ま
れているか否か判定し、クロック成分が含まれていない
場合には平均化フィルタの動作を停止するので、平均化
フィルタのエネルギーの低下を防ぐことができ、雑音の
影響を抑圧して、入力信号のクロック成分の位相推定の
精度を向上させることができる。
回路の出力信号に基づき入力信号にクロック成分が含ま
れているか否か判定し、クロック成分が含まれていない
場合には平均化フィルタの動作を停止するので、平均化
フィルタのエネルギーの低下を防ぐことができ、雑音の
影響を抑圧して、入力信号のクロック成分の位相推定の
精度を向上させることができる。
【００３７】また次の発明によれば、前記ＤＦＴ回路の
出力信号と平均化フィルタの位相情報とに基づいて平均
化フィルタの動作を停止させるので、位相推定の精度を
一層向上させることができる。
出力信号と平均化フィルタの位相情報とに基づいて平均
化フィルタの動作を停止させるので、位相推定の精度を
一層向上させることができる。
【００３８】また次の発明によれば、位相情報を基に入
力信号のクロック成分のエネルギーを求めて所定のしき
い値と比較判定し、当該エネルギーモニタの比較判定結
果と前記ＤＦＴ回路の出力信号とに基づいて平均化フィ
ルタのを動作を停止させるので、位相推定の精度を一層
向上させることができる。
力信号のクロック成分のエネルギーを求めて所定のしき
い値と比較判定し、当該エネルギーモニタの比較判定結
果と前記ＤＦＴ回路の出力信号とに基づいて平均化フィ
ルタのを動作を停止させるので、位相推定の精度を一層
向上させることができる。
【００３９】また次の発明によれば、位相推定回路から
の位相情報を逆変調してクロックを再生することにより
入力信号の復調データを得ることができる。
の位相情報を逆変調してクロックを再生することにより
入力信号の復調データを得ることができる。
【００４０】また次の発明によれば、位相推定回路から
の位相情報を基に入力信号を間引くことにより入力信号
の復調データを得ることができる。
の位相情報を基に入力信号を間引くことにより入力信号
の復調データを得ることができる。
【図１】 この発明の実施の形態１による位相推定回路
のブロック図である。
のブロック図である。
【図２】 この発明の実施の形態１による位相推定回路
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図３】 この発明の実施の形態２による位相推定回路
のブロック図である。
のブロック図である。
【図４】 この発明の実施の形態２による位相推定回路
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図５】 この発明の実施の形態３による位相推定回路
のブロック図である。
のブロック図である。
【図６】 この発明の実施の形態３による位相推定回路
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図７】 この発明の実施の形態４による位相推定回路
のブロック図である。
のブロック図である。
【図８】 この発明の実施の形態４による位相推定回路
の動作を示すフローチャートである。
の動作を示すフローチャートである。
【図９】 この発明の実施の形態５による復調回路のブ
ロック図である。
ロック図である。
【図１０】 この発明の実施の形態５による復調回路の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図１１】 実施の形態９に示す復調回路をＳ／Ｗで構
成した場合の復調回路のブロック図である。
成した場合の復調回路のブロック図である。
【図１２】 従来の復調回路のブロック図である。
【図１３】 低域通過フィルタの例１を示す図である。
【図１４】 低域通過フィルタの例２を示す図である。
１ 入力端子 ３ 乗算器 ４ 乗算器 ５ 加算器 ６ 加算器 ７ 低域通過フィルタ ８ 低域通過フィルタ ９ 信号発生回路 １０ パターン検出回路 １１ パターン検出回路 １２ 位相検出回路 １３ パターン検出回路 １４ エネルギーモニタ １５ 乗算器 １６ 乗算器 １７ 加算器 ３１ ＤＦＴ回路 ３２ 平均化フィルタ ３３ 逆変調回路 ５１ 出力端子 ５２ 出力端子 ５３ 出力端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−331188（ＪＰ，Ａ) 特開 平６−232933（ＪＰ，Ａ) 特開 平２−230845（ＪＰ，Ａ) 電子情報通信学会技術研究報告，Ｖｏ ｌ．90，Ｎｏ．215，ｐ．13〜26 電子情報通信学会技術研究報告，ＶＩ ｏ．86，Ｎｏ．395，ｐ．31〜38 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (5)
- 【請求項１】 入力信号に含まれるクロック成分の位相
を推定する位相推定回路において、 離散フーリエ変換の回転因子の信号を発生する信号発生
回路と、前記回転因子の信号を用いて、前記入力信号を所定シン
ボル数分に亘り順次離散フーリエ変換処理する ＤＦＴ回
路と、前記ＤＦＴ回路の出力信号を所定時間に亘って順次 平均
化した位相情報を出力する平均化フィルタと、 前記ＤＦＴ回路の出力信号のパターンを予め保持し、該
パターンと前記ＤＦＴ回路の出力信号とを比較して前記
入力信号にクロック成分が含まれているか否か判定し、
クロック成分が含まれていない場合には、前記平均化フ
ィルタの動作を停止させるパターン検出回路とを備える
ことを特徴とする位相推定回路。 - 【請求項２】 請求項１の位相推定回路に、さらに、位
相情報に基づいて前シンボルまでの入力信号のクロック
成分の位相を検出する位相検出回路を備え、 パターン検出回路は、ＤＦＴ回路の出力信号と前記検出
位相とに基づいて平均化フィルタの動作を停止させるこ
とを特徴とする位相推定回路。 - 【請求項３】 請求項１の位相推定回路に、さらに、位
相情報を基に入力信号のクロック成分のエネルギーを求
め、当該エネルギーと所定のしきい値とを比較するエネ
ルギーモニタを備え、 パターン検出回路は、ＤＦＴ回路の出力信号と前記エネ
ルギーモニタの比較判定結果とに基づいて平均化フィル
タの動作を停止させることを特徴とする位相推定回路。 - 【請求項４】 請求項１〜請求項３のいずれかに記載の
位相推定回路と、位相情報と回転因子の信号とに基づいて 再生クロック信
号を生成する逆変調回路と、該再生クロック信号に基づいて入力信号のデータ判定処
理を行う 判定回路とを備えたことを特徴とする復調回
路。 - 【請求項５】 請求項１〜請求項３のいずれかに記載の
位相推定回路と、位相情報に従って入力信号を間引き処理し 復調データを
出力する間引き回路とを備えたことを特徴とする復調回
路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25564797A JP3186665B2 (ja) | 1997-09-19 | 1997-09-19 | 位相推定回路および復調回路 |
| US09/047,416 US5977820A (en) | 1997-09-19 | 1998-03-25 | Phase estimating circuit and demodulating circuit |
| CNB981087515A CN1143492C (zh) | 1997-09-19 | 1998-04-30 | 相位推定电路和解调电路 |
| AU71881/98A AU708424B2 (en) | 1997-09-19 | 1998-06-15 | Phase estimating circuit and demodulating circuit |
| SG1998001431A SG71127A1 (en) | 1997-09-19 | 1998-06-16 | Phase estimating circuit and demodulating circuit |
| EP98111262A EP0903884B1 (en) | 1997-09-19 | 1998-06-18 | Phase estimating circuit and demodulating circuit |
| DE69822391T DE69822391T2 (de) | 1997-09-19 | 1998-06-18 | Schaltung zur Phasenschätzung und Demodulatorschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25564797A JP3186665B2 (ja) | 1997-09-19 | 1997-09-19 | 位相推定回路および復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1198209A JPH1198209A (ja) | 1999-04-09 |
| JP3186665B2 true JP3186665B2 (ja) | 2001-07-11 |
Family
ID=17281665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25564797A Expired - Lifetime JP3186665B2 (ja) | 1997-09-19 | 1997-09-19 | 位相推定回路および復調回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5977820A (ja) |
| EP (1) | EP0903884B1 (ja) |
| JP (1) | JP3186665B2 (ja) |
| CN (1) | CN1143492C (ja) |
| AU (1) | AU708424B2 (ja) |
| DE (1) | DE69822391T2 (ja) |
| SG (1) | SG71127A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6914425B2 (en) * | 2003-04-29 | 2005-07-05 | Teradyne, Inc. | Measurement circuit with improved accuracy |
| JP4602170B2 (ja) * | 2005-06-21 | 2010-12-22 | 三菱電機株式会社 | クロック再生回路およびクロック再生方法 |
| US7606498B1 (en) * | 2005-10-21 | 2009-10-20 | Nortel Networks Limited | Carrier recovery in a coherent optical receiver |
| CN102405614B (zh) * | 2009-08-24 | 2014-08-20 | 华为技术有限公司 | 时钟恢复设备 |
| EP2922262B1 (fr) * | 2014-03-17 | 2016-08-31 | The Swatch Group Research and Development Ltd. | Circuit électronique à démodulateur synchrone d'un signal à modulation de phase |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3898446A (en) * | 1974-09-06 | 1975-08-05 | Us Army | Quadratic phase memory |
| FR2658017B1 (fr) * | 1990-02-06 | 1992-06-05 | France Etat | Procede de diffusion de donnees numeriques, notamment pour la radiodiffusion a haut debit vers des mobiles, a entrelacement temps-frequence et aide a l'acquisition de la commande automatique de frequence, et recepteur correspondant. |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| EP0719002B1 (en) * | 1994-12-22 | 2004-12-08 | Alcatel | Carrier recovery processor |
| DE69719333T2 (de) * | 1996-09-02 | 2003-12-04 | St Microelectronics Nv | Verbesserungen bei, oder in bezug auf, mehrträgerübertragungssysteme |
| US5870438A (en) * | 1996-09-26 | 1999-02-09 | Rockwell Int'l. Corp. | Fast resynchronization system for high-speed data transmission |
-
1997
- 1997-09-19 JP JP25564797A patent/JP3186665B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-25 US US09/047,416 patent/US5977820A/en not_active Expired - Fee Related
- 1998-04-30 CN CNB981087515A patent/CN1143492C/zh not_active Expired - Fee Related
- 1998-06-15 AU AU71881/98A patent/AU708424B2/en not_active Ceased
- 1998-06-16 SG SG1998001431A patent/SG71127A1/en unknown
- 1998-06-18 EP EP98111262A patent/EP0903884B1/en not_active Expired - Lifetime
- 1998-06-18 DE DE69822391T patent/DE69822391T2/de not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＶＩｏ．８６，Ｎｏ．３９５，ｐ．３１〜３８ |
| 電子情報通信学会技術研究報告，Ｖｏｌ．９０，Ｎｏ．２１５，ｐ．１３〜２６ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69822391D1 (de) | 2004-04-22 |
| AU7188198A (en) | 1999-04-15 |
| EP0903884B1 (en) | 2004-03-17 |
| EP0903884A2 (en) | 1999-03-24 |
| AU708424B2 (en) | 1999-08-05 |
| SG71127A1 (en) | 2000-03-21 |
| EP0903884A3 (en) | 2002-09-25 |
| US5977820A (en) | 1999-11-02 |
| CN1143492C (zh) | 2004-03-24 |
| JPH1198209A (ja) | 1999-04-09 |
| CN1212547A (zh) | 1999-03-31 |
| DE69822391T2 (de) | 2005-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3621259B1 (en) | Method and device for fsk/gfsk demodulation | |
| JPH11168516A (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JP3148834B2 (ja) | ディジタル変調信号用キャリヤ再生方法および装置 | |
| JP3186665B2 (ja) | 位相推定回路および復調回路 | |
| US20230144980A1 (en) | Method and apparatus for estimating frequency offset, electronic device and computer-readable medium | |
| JP3207900B2 (ja) | 変調伝送における数値信号の搬送周波数値を評価する方法及び装置 | |
| KR19980071589A (ko) | 에러보정기능을 지닌 차동검파기 | |
| JP2007104589A (ja) | 動的ｄｃオフセット除去装置及び動的ｄｃオフセット除去方法 | |
| JP4277090B2 (ja) | キャリア周波数検出方法 | |
| US5974100A (en) | Method and apparatus in a communication receiver for compensating for channel amplitude and phase distortion | |
| JP4272997B2 (ja) | 入力バースト信号に含まれる付加的ｄｃ成分を検出する回路 | |
| JP3240954B2 (ja) | 位相比較器 | |
| JP2000059332A (ja) | 遅延プロファイル検出回路及び検出方法 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPH0462614B2 (ja) | ||
| JP4602170B2 (ja) | クロック再生回路およびクロック再生方法 | |
| JP2795053B2 (ja) | 復調装置 | |
| JP2002111758A (ja) | 波形整形回路及びその波形整形方法 | |
| JP3411231B2 (ja) | 伝搬路推定回路 | |
| JP2000156655A (ja) | 等化器 | |
| JP2785009B2 (ja) | スペクトル拡散受信方式 | |
| JPH1188449A (ja) | Ａｓｋ復調装置 | |
| US7804916B2 (en) | Detector for detecting a frequency-shift keying signal by digital processing | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| JP3315723B2 (ja) | データ復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |