JPH02132382A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH02132382A JPH02132382A JP28743788A JP28743788A JPH02132382A JP H02132382 A JPH02132382 A JP H02132382A JP 28743788 A JP28743788 A JP 28743788A JP 28743788 A JP28743788 A JP 28743788A JP H02132382 A JPH02132382 A JP H02132382A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- output
- differential amplifier
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 101100063942 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dot-1 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の電気的特性を測定する半導体試験
装置に関し、特にアナログ出力を持つ半導体素子用の試
験装置に関する。
装置に関し、特にアナログ出力を持つ半導体素子用の試
験装置に関する。
従来，この種の半導体試験装置は第３図に示すような回
路構成となっており、アンプ４のゲイン調整は被試験素
子（以下ＤＯＴという）の代わりにジャンパ１３を取付
け、ドライバ８の出力信号を直接差動アンプ３に入れ，
他方の入力端子に電圧発生器７の出力を入力することに
より、直流成分を除き、残った交流成分をアンプ４を通
してアナログ・デジタル・コンバータ（以下ＡＤＣとい
う）５に入力して振幅を読取り、ドライバ８の設定レベ
ルと比較することにより行っていた。
路構成となっており、アンプ４のゲイン調整は被試験素
子（以下ＤＯＴという）の代わりにジャンパ１３を取付
け、ドライバ８の出力信号を直接差動アンプ３に入れ，
他方の入力端子に電圧発生器７の出力を入力することに
より、直流成分を除き、残った交流成分をアンプ４を通
してアナログ・デジタル・コンバータ（以下ＡＤＣとい
う）５に入力して振幅を読取り、ドライバ８の設定レベ
ルと比較することにより行っていた。
しかし、上述した従来の半導体試験装置は、ＤＵＴの駆
動用に設計されたドライバ８を流用するため、差動アン
プ３の入力インピーダンスと整合がとれず、ノイズの発
生やレベルの変化が生じるので、ドライバのレベル設定
値が信用できないものとなり、結局アンプ４の入力をオ
シロスコープ等で確認しなければならなくなる。
動用に設計されたドライバ８を流用するため、差動アン
プ３の入力インピーダンスと整合がとれず、ノイズの発
生やレベルの変化が生じるので、ドライバのレベル設定
値が信用できないものとなり、結局アンプ４の入力をオ
シロスコープ等で確認しなければならなくなる。
また． ＯＵＴの出力レベルは数ｍＶ〜数Ｖというもの
もあり、ＡＤＣ ５の入力範囲を考慮して、アンプゲイ
ンを数種類持つのが一般的であるが、各ゲインに適した
レベルを用いて調整する必要がある。
もあり、ＡＤＣ ５の入力範囲を考慮して、アンプゲイ
ンを数種類持つのが一般的であるが、各ゲインに適した
レベルを用いて調整する必要がある。
しかし、ドライバ８の一般的な出力レベルはＩＶｐ−ｐ
− １５Ｖｐ−ｐ程度であり、調整に必要なレベルを
全てカバーできないという欠点がある。
− １５Ｖｐ−ｐ程度であり、調整に必要なレベルを
全てカバーできないという欠点がある。
本発明の目的は前記課題を解決した半導体試験装置を提
供することにある。
供することにある。
上述した従来の半導体試験装置のドライバ出力を流用す
るというものに対し，本発明はＤＩＩＴの出力信号に似
た擬似信号を用いるという相違点を有する。
るというものに対し，本発明はＤＩＩＴの出力信号に似
た擬似信号を用いるという相違点を有する。
前記目的を達成するため、本発明に係る半導体試験装置
においては、被試験素子から出力される信号の擬似信号
を出力する擬似信号発生器を有するものである。
においては、被試験素子から出力される信号の擬似信号
を出力する擬似信号発生器を有するものである。
以下，本発明の実施例を図により説明する。
（実施例１）
第１図は本発明の実施例１を示す回路ブロック図である
。
。
図において、１は被試験素子（以下ＯＵＴという）、８
はドライバ、９は電源である。前記ＤυＴ１の出力側を
切替スイッチ２を介して差動アンプ３の一方の端子に接
続し，該差動アンプ３の他方の端子に電圧発生器７を接
続する。また差動アンプ３の出力側にアンプ４及びアナ
ログ・デジタル・コンバータ（以下、ＡＤＣという）５
を接続する。
はドライバ、９は電源である。前記ＤυＴ１の出力側を
切替スイッチ２を介して差動アンプ３の一方の端子に接
続し，該差動アンプ３の他方の端子に電圧発生器７を接
続する。また差動アンプ３の出力側にアンプ４及びアナ
ログ・デジタル・コンバータ（以下、ＡＤＣという）５
を接続する。
さらに，本発明はＤＯＴ １から出力される信号の擬似
信号を発生する擬似信号発生器６を備え、該擬似信号発
生器６を切替スイッチ２を介して差動アンプ３の一方の
端子に選択的に切替接続したものである。
信号を発生する擬似信号発生器６を備え、該擬似信号発
生器６を切替スイッチ２を介して差動アンプ３の一方の
端子に選択的に切替接続したものである。
実施例において、ドライバ８と電源９により駆動された
ＤＵＴ １の出力信号はＤＯＴ ｌ側に接続された切替
スイッチ２を経由して差動アンプ３に入力される。差動
アンプ３の他方の入力端子に電圧発生器７の出力を入力
することにより、ＤＵＴ １の出力信号は直流成分を除
かれ、残った交流成分のみがアンプ４に入力される。そ
こで，所定のゲイン分増幅され、ＡＤＣ ５で読取る。
ＤＵＴ １の出力信号はＤＯＴ ｌ側に接続された切替
スイッチ２を経由して差動アンプ３に入力される。差動
アンプ３の他方の入力端子に電圧発生器７の出力を入力
することにより、ＤＵＴ １の出力信号は直流成分を除
かれ、残った交流成分のみがアンプ４に入力される。そ
こで，所定のゲイン分増幅され、ＡＤＣ ５で読取る。
これが通常の測定状態である。アンプ４のゲイン調整を
行う場合は、切替スイッチ２を擬似信号発生器６側に切
換えて、ＤＯＴ １の出力信号の代わりに擬似信号発生
器６の擬似信号を差動アンプ３に入力し、前記と同様に
してＡＤＣ ５で読取ったデータと、擬似信号発生器３
〜 ６に設定されているレベルとを比較することにより行う
。
行う場合は、切替スイッチ２を擬似信号発生器６側に切
換えて、ＤＯＴ １の出力信号の代わりに擬似信号発生
器６の擬似信号を差動アンプ３に入力し、前記と同様に
してＡＤＣ ５で読取ったデータと、擬似信号発生器３
〜 ６に設定されているレベルとを比較することにより行う
。
（実施例２）
第２図は本発明の実施例２を示す回路ブロック図である
。
。
本実施例は、第１図で述べた方法によりＤＵＴ １の出
力信号をＡＤＣ ５で読取り、そのデータをｃｐｕｉ１
を介してメモリ１０に記憶させる。測定終了後、メモリ
１０に記憶させたデータ９をフロッピィ装置１２に送り
フロッピィディスクに記憶させて、そのフロッピィディ
スクを他の同じ本発明の半導体、試験装置のフロッピィ
装置１２に装填するようにしたものである。
力信号をＡＤＣ ５で読取り、そのデータをｃｐｕｉ１
を介してメモリ１０に記憶させる。測定終了後、メモリ
１０に記憶させたデータ９をフロッピィ装置１２に送り
フロッピィディスクに記憶させて、そのフロッピィディ
スクを他の同じ本発明の半導体、試験装置のフロッピィ
装置１２に装填するようにしたものである。
本実施例によれば、フロッピィディスクから読込んだデ
ータをメモリ１０に書込んでそのデータをもとに擬似信
号発生器６で信号を発生させることにより、どの装置で
も同じＤＯＴの出力信号が再現できるという利点がある
。
ータをメモリ１０に書込んでそのデータをもとに擬似信
号発生器６で信号を発生させることにより、どの装置で
も同じＤＯＴの出力信号が再現できるという利点がある
。
以上説明したように本発明は、Ｄ（ＩＴの出力信号に似
た信号を利用するので、ゲイン調整の際のインピーダン
ス不整合によって生じるノイズやレベル変化もなくなり
、オシロスコープでの波形確認も不必要となる。また、
出力レベルもＤ［ＩＴの出力信号と同程度であるので、
総てのゲインに対して適切なレベルでの調整が可能とな
るし、この機能を用いれば、測定系の動作・精度確認も
行えるという利点がある。更に、同じＯＵＴの出力信号
がどの装置でもＤＯＴを使わずに再現できるので、入力
条件に影響されずに半導体試験装置間の相関を取ること
ができる効果を有する。
た信号を利用するので、ゲイン調整の際のインピーダン
ス不整合によって生じるノイズやレベル変化もなくなり
、オシロスコープでの波形確認も不必要となる。また、
出力レベルもＤ［ＩＴの出力信号と同程度であるので、
総てのゲインに対して適切なレベルでの調整が可能とな
るし、この機能を用いれば、測定系の動作・精度確認も
行えるという利点がある。更に、同じＯＵＴの出力信号
がどの装置でもＤＯＴを使わずに再現できるので、入力
条件に影響されずに半導体試験装置間の相関を取ること
ができる効果を有する。
第１図は本発明の実施例１を示す回路ブロック図、第２
図は本発明の実施例２を示す回路ブロック図、第３図は
従来の半導体試験装置を示す回路ブロック図である。 １・・・ＤＵＴ２川スイッチ ３・・・差動アンプ ４・・アンプ５・・・ＡＤ
Ｃ６・り擬似信号発生器 ７・・・電圧発生器 ８・・・ドライバ９・ 電源 １０・・・メモリ １１・・・ＣＰＵ １２・・・フロッピィ装置 １３・・・ジャンパ
図は本発明の実施例２を示す回路ブロック図、第３図は
従来の半導体試験装置を示す回路ブロック図である。 １・・・ＤＵＴ２川スイッチ ３・・・差動アンプ ４・・アンプ５・・・ＡＤ
Ｃ６・り擬似信号発生器 ７・・・電圧発生器 ８・・・ドライバ９・ 電源 １０・・・メモリ １１・・・ＣＰＵ １２・・・フロッピィ装置 １３・・・ジャンパ
Claims (1)
- （１）被試験素子から出力される信号の擬似信号を出力
する擬似信号発生器を有することを特徴とする半導体試
験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287437A JP2827233B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287437A JP2827233B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132382A true JPH02132382A (ja) | 1990-05-21 |
| JP2827233B2 JP2827233B2 (ja) | 1998-11-25 |
Family
ID=17717307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63287437A Expired - Lifetime JP2827233B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827233B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170104910A (ko) * | 2016-03-08 | 2017-09-18 | 삼성전자주식회사 | 반도체 장치 및 그 동작 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108165A (ja) * | 1985-11-06 | 1987-05-19 | Hitachi Electronics Eng Co Ltd | Ｉｃ検査システム |
-
1988
- 1988-11-14 JP JP63287437A patent/JP2827233B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62108165A (ja) * | 1985-11-06 | 1987-05-19 | Hitachi Electronics Eng Co Ltd | Ｉｃ検査システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170104910A (ko) * | 2016-03-08 | 2017-09-18 | 삼성전자주식회사 | 반도체 장치 및 그 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827233B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4119060B2 (ja) | 試験装置 | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US8531187B2 (en) | Compensation circuit and test apparatus | |
| JP4819684B2 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
| KR100555544B1 (ko) | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 | |
| US6657452B2 (en) | Configuration for measurement of internal voltages of an integrated semiconductor apparatus | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
| JPH02132382A (ja) | 半導体試験装置 | |
| JP2986804B2 (ja) | インサーキット機能試験装置及び方法 | |
| JP4859353B2 (ja) | 増幅回路、及び試験装置 | |
| JP4207107B2 (ja) | Ｉｃテスタ | |
| JPH04218787A (ja) | インサーキットテスタ用駆動装置 | |
| JP3000746B2 (ja) | 半導体装置の特性測定方法 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JPH05196678A (ja) | 電気回路試験装置 | |
| JP2612213B2 (ja) | Ｉｃ試験装置 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JP2023147461A (ja) | 測定回路及びこれを用いる測定システム | |
| JPS60144673A (ja) | 雑音尖頭電圧値の測定方法 | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP2000275302A (ja) | Ｉｃ試験用プローブ及びｉｃの直流試験装置 | |
| JPH05109859A (ja) | 半導体装置の測定方法及び測定装置 | |
| JPH03191880A (ja) | 半導体試験方法 |