JP2986804B2 - インサーキット機能試験装置及び方法 - Google Patents
インサーキット機能試験装置及び方法Info
- Publication number
- JP2986804B2 JP2986804B2 JP1083861A JP8386189A JP2986804B2 JP 2986804 B2 JP2986804 B2 JP 2986804B2 JP 1083861 A JP1083861 A JP 1083861A JP 8386189 A JP8386189 A JP 8386189A JP 2986804 B2 JP2986804 B2 JP 2986804B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- output
- voltage
- amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は一般に能動線形素子のインサーキット機能試
験に関するものであり、更に詳細には汎用演算増幅器
（オペアンプ）のインサーキット測定および試験を行う
装置と手順とに関する。
験に関するものであり、更に詳細には汎用演算増幅器
（オペアンプ）のインサーキット測定および試験を行う
装置と手順とに関する。
本発明では、インサーキット試験または測定とは、各
種分離技法を利用して、特定の回路構成あるいは周辺素
子の影響に関係なく個々の演算増幅器について「ピン・
チェック」および「総合機能試験」を行うプリント回路
基板試験手順を言う。「ピン・チェック」とはあらゆる
装置ピン（装置への物理的接続）に関する適切な電気的
活動能力を確認するように特に計画された試験を言う。
「総合機能試験」はピン・チェックより包括的で、ピン
の活動を単に確認する他に部分の基本機能を確認するよ
うに計画された試験を言う。いずれの試験もオペアンプ
素子の仕様の機能試験を完全に行うものではない。能動
線形電子素子、すなわち、増幅、電圧比較などのような
アナログ機能を行うように設計された集積回路が激増し
て、これらの装置を利用するプリント回路基板アセンブ
リに対し、標準の欠陥検出技法が時代遅れとなり、製法
上および品質管理上の問題が発生して来た。この問題の
中心は演算増幅器として知られている素子の部類であ
る。演算増幅器は汎用アナログ装置内で増幅、積分、微
分、および加算の多数の用途に使用されている。従来の
アナログ・インサーキット試験技法（主として受動素子
を試験するように計画されている）は演算増幅器のよう
な能動素子の包括的インサーキット機能試験を行う手段
としては不充分である。他に、アナログ機能試験（演算
増幅器や周辺素子を機能ブロックとして試験するように
計画されたもの）は実施が難しく、良好な故障分離診断
ができない。その結果、演算増幅器を使用しているプリ
ント回路基板アセンブリは、これらの素子に対して周囲
の回路の影響を受けずにインサーキット試験を行うとい
うこれまでの扱いにくい問題のため、試験するのが困難
になっている。
種分離技法を利用して、特定の回路構成あるいは周辺素
子の影響に関係なく個々の演算増幅器について「ピン・
チェック」および「総合機能試験」を行うプリント回路
基板試験手順を言う。「ピン・チェック」とはあらゆる
装置ピン（装置への物理的接続）に関する適切な電気的
活動能力を確認するように特に計画された試験を言う。
「総合機能試験」はピン・チェックより包括的で、ピン
の活動を単に確認する他に部分の基本機能を確認するよ
うに計画された試験を言う。いずれの試験もオペアンプ
素子の仕様の機能試験を完全に行うものではない。能動
線形電子素子、すなわち、増幅、電圧比較などのような
アナログ機能を行うように設計された集積回路が激増し
て、これらの装置を利用するプリント回路基板アセンブ
リに対し、標準の欠陥検出技法が時代遅れとなり、製法
上および品質管理上の問題が発生して来た。この問題の
中心は演算増幅器として知られている素子の部類であ
る。演算増幅器は汎用アナログ装置内で増幅、積分、微
分、および加算の多数の用途に使用されている。従来の
アナログ・インサーキット試験技法（主として受動素子
を試験するように計画されている）は演算増幅器のよう
な能動素子の包括的インサーキット機能試験を行う手段
としては不充分である。他に、アナログ機能試験（演算
増幅器や周辺素子を機能ブロックとして試験するように
計画されたもの）は実施が難しく、良好な故障分離診断
ができない。その結果、演算増幅器を使用しているプリ
ント回路基板アセンブリは、これらの素子に対して周囲
の回路の影響を受けずにインサーキット試験を行うとい
うこれまでの扱いにくい問題のため、試験するのが困難
になっている。
本発明は演算増幅器等の回路素子を含むプリント回路
基板アセンブリに於いて、精度の良い欠陥検出のできる
インサーキット試験装置、及び方法を提供することを目
的とする。
基板アセンブリに於いて、精度の良い欠陥検出のできる
インサーキット試験装置、及び方法を提供することを目
的とする。
本発明は演算増幅器のインサーキット機能試験に関す
る装置と方法論とを提供することにより従来技術の欠点
と制限とを克服している。これは、試験中の演算増幅器
をその付随回路から電気的に切離し（低インピーダンス
直接入力刺激と出力電圧クランピングとによる）、増幅
器の入力を適切なアナログ波形でプログラム的に刺激
し、増幅器の応答をその出力電流を測定することによっ
て評価することにより、行われる。電流の吐き出し（so
urcing）と吸い込み（sinking）とは共にそれぞれ正お
よび負の入力電圧に応じて測定することができる。この
ようにして試験中のオペアンプの周りの下流および上流
の回路に無関係に、全体としての回路の中断がほとんど
無いようにして、演算増幅器の基本的機能試験を行うこ
とが可能である。
る装置と方法論とを提供することにより従来技術の欠点
と制限とを克服している。これは、試験中の演算増幅器
をその付随回路から電気的に切離し（低インピーダンス
直接入力刺激と出力電圧クランピングとによる）、増幅
器の入力を適切なアナログ波形でプログラム的に刺激
し、増幅器の応答をその出力電流を測定することによっ
て評価することにより、行われる。電流の吐き出し（so
urcing）と吸い込み（sinking）とは共にそれぞれ正お
よび負の入力電圧に応じて測定することができる。この
ようにして試験中のオペアンプの周りの下流および上流
の回路に無関係に、全体としての回路の中断がほとんど
無いようにして、演算増幅器の基本的機能試験を行うこ
とが可能である。
第１図は試験中のプリント回路基板アセンブリ６の一
構成要素である演算増幅器10のプログラム的に発生する
インサーキット「ピン・チェック」および「総合機能試
験」を行う試験モジュール８の概要図を示す。演算増幅
器10は関連の受動素子12と関連して典型的な回路構成に
より示してある。試験モジュール８は、コンピュータ・
インタフェース30と試験中の特定の演算増幅器に対して
作られた試験プログラムとを通じて駆動される。そして
試験用取付具（test fixture）およびスキャナ・リレー
14を介して試験中のプリント回路基板６とインタフェー
スされている。
構成要素である演算増幅器10のプログラム的に発生する
インサーキット「ピン・チェック」および「総合機能試
験」を行う試験モジュール８の概要図を示す。演算増幅
器10は関連の受動素子12と関連して典型的な回路構成に
より示してある。試験モジュール８は、コンピュータ・
インタフェース30と試験中の特定の演算増幅器に対して
作られた試験プログラムとを通じて駆動される。そして
試験用取付具（test fixture）およびスキャナ・リレー
14を介して試験中のプリント回路基板６とインタフェー
スされている。
インサーキット試験を行うためには、試験モジュール
８は試験中の演算増幅器10をあらゆる周囲回路12から分
離し、試験中の増幅器10に適切な刺激を加え、測定を行
って増幅器の機能を判定しなければならない。分離技法
は演算増幅器10の反転（−）５および非反転（＋）７の
アナログ入力の他にそのアナログ出力13に対しても行わ
れる。刺激はオペアンプ10のアナログ入力５および７に
加えられ、測定はオペアンプ10のアナログ出力13でその
機能を判定するために行われる。
８は試験中の演算増幅器10をあらゆる周囲回路12から分
離し、試験中の増幅器10に適切な刺激を加え、測定を行
って増幅器の機能を判定しなければならない。分離技法
は演算増幅器10の反転（−）５および非反転（＋）７の
アナログ入力の他にそのアナログ出力13に対しても行わ
れる。刺激はオペアンプ10のアナログ入力５および７に
加えられ、測定はオペアンプ10のアナログ出力13でその
機能を判定するために行われる。
アナログ入力分離信号とアナログ入力刺激信号とはAC
源20から変圧器結合出力18を備えた増幅器16と関連して
供給される。変圧器結合は試験手順の重要な局面のかぎ
である。第１に、これは試験中の演算増幅器10とのAC結
合を行うものであってこれにより入力に周囲回路素子12
で決まる自分自身の静止電圧を探させることにより入力
ノードでの電子的動揺がほとんど無くなる。第２に、変
圧器の低出力インピーダンスは反転（−）端子５および
非反転（＋）端子７を同じDC電位に保持するのに役立
ち、これは分離プロセスにおいて同時に源20からのAC入
力信号を直接これらオペアンプの入力端子に加えること
ができることに役立つ。
源20から変圧器結合出力18を備えた増幅器16と関連して
供給される。変圧器結合は試験手順の重要な局面のかぎ
である。第１に、これは試験中の演算増幅器10とのAC結
合を行うものであってこれにより入力に周囲回路素子12
で決まる自分自身の静止電圧を探させることにより入力
ノードでの電子的動揺がほとんど無くなる。第２に、変
圧器の低出力インピーダンスは反転（−）端子５および
非反転（＋）端子７を同じDC電位に保持するのに役立
ち、これは分離プロセスにおいて同時に源20からのAC入
力信号を直接これらオペアンプの入力端子に加えること
ができることに役立つ。
この小さなAC電圧信号（ピーク・ツー・ピーク100mV
の程度で、周波数は100Hzと1kHzとの間にある）を直接
演算増幅器10の入力５および７に加えた状態で、オペア
ンプの出力は直接入力AC波形に応答して正および負の両
方向に飽和（すなわち、負荷により、最大の出力電圧か
出力電流）となる。この飽和状態は検出され、機能を確
認するため、試験中のオペアンプ10の仕様と比較するこ
とができる。
の程度で、周波数は100Hzと1kHzとの間にある）を直接
演算増幅器10の入力５および７に加えた状態で、オペア
ンプの出力は直接入力AC波形に応答して正および負の両
方向に飽和（すなわち、負荷により、最大の出力電圧か
出力電流）となる。この飽和状態は検出され、機能を確
認するため、試験中のオペアンプ10の仕様と比較するこ
とができる。
試験モジュール８で試験中の演算増幅器10の出力飽和
状態を評価するのに使用される回路は、測定用演算増幅
器すなわちMOA22とその関連のフィードバック抵抗器24
とから構成され、DC電圧源26および波形記録器28と関連
している。MOA22は二つの目的に役立つ。第１に、これ
は能動クランプとして動作し、試験中の増幅器10の出力
をDC電圧源26で決まる一定電圧に効果的に保持する。試
験中のオペアンプ10の出力電圧をこのように固定すれ
ば、オペアンプ10の出力13における電圧変化が周囲回路
12を通って入力にフィードバックされて入力５の刺激を
乱すことのないようにすることができ、オペアンプの分
離技法として役立つ。出力13がクランプされる電圧レベ
ルはDC源26により設定され、試験中のオペアンプの仕様
と用途とによって決まる。通常はすべての演算増幅器に
必要な二つの電源電圧の中間の値に設定される。
状態を評価するのに使用される回路は、測定用演算増幅
器すなわちMOA22とその関連のフィードバック抵抗器24
とから構成され、DC電圧源26および波形記録器28と関連
している。MOA22は二つの目的に役立つ。第１に、これ
は能動クランプとして動作し、試験中の増幅器10の出力
をDC電圧源26で決まる一定電圧に効果的に保持する。試
験中のオペアンプ10の出力電圧をこのように固定すれ
ば、オペアンプ10の出力13における電圧変化が周囲回路
12を通って入力にフィードバックされて入力５の刺激を
乱すことのないようにすることができ、オペアンプの分
離技法として役立つ。出力13がクランプされる電圧レベ
ルはDC源26により設定され、試験中のオペアンプの仕様
と用途とによって決まる。通常はすべての演算増幅器に
必要な二つの電源電圧の中間の値に設定される。
オプアンプの出力電圧13が一定の点にクランプされる
と、試験中の増幅器10は（＋）入力７と（−）入力５と
における刺激に応じて最大電流を交互に吐き出したり吸
い込んだりする（その飽和応答）。MOA22の第２の目的
はこの電流を波形記録器28によって測定するために、電
圧に変換することである。MOAは、その関連するフィー
ドバック抵抗器24で構成されているが、この変換機能を
行う。従って波形記録器28で測定される電圧は試験中の
演算増幅器10の出力電流に正比例する。
と、試験中の増幅器10は（＋）入力７と（−）入力５と
における刺激に応じて最大電流を交互に吐き出したり吸
い込んだりする（その飽和応答）。MOA22の第２の目的
はこの電流を波形記録器28によって測定するために、電
圧に変換することである。MOAは、その関連するフィー
ドバック抵抗器24で構成されているが、この変換機能を
行う。従って波形記録器28で測定される電圧は試験中の
演算増幅器10の出力電流に正比例する。
記録される出力電圧は方形波であり−正のピークは試
験中の増幅器10の最大吸い込み飽和電流に対応し、その
負のピークは増幅器の最大吐き出し飽和電流に対応して
いる。これらの電圧測定値から、関連する出力電流が計
算され、試験中の特定の演算増幅器10の出力電流仕様と
比較されてその機能性が確認される。
験中の増幅器10の最大吸い込み飽和電流に対応し、その
負のピークは増幅器の最大吐き出し飽和電流に対応して
いる。これらの電圧測定値から、関連する出力電流が計
算され、試験中の特定の演算増幅器10の出力電流仕様と
比較されてその機能性が確認される。
第２図は試験中の演算増幅器10の入力分離と刺激とに
使用される変圧器結合駆動回路を示す。この回路は逓降
出力変圧器に結合された中程度の駆動電流能力を備えた
簡単な電圧フォロワである。LM358オペアンプ13は電流
駆動能力を増進させる一対のエミッタ・フォロワ出力ト
ランジスタ15を駆動する。100オームの抵抗17と10Kオー
ムのフィードバック抵抗19とは変動負荷状態下で回路の
安定性を確保する。バイパス・コンデンサ21は＋15ボル
トの供給点31および33で電流の遷移を弱めるのに使用さ
れる。出力変圧器18はAC結合浮動差動出力を発生する
が、逓降構成は更に電流出力能力を増大し、試験中の演
算増幅器10から見た出力インピーダンスを下げる。
使用される変圧器結合駆動回路を示す。この回路は逓降
出力変圧器に結合された中程度の駆動電流能力を備えた
簡単な電圧フォロワである。LM358オペアンプ13は電流
駆動能力を増進させる一対のエミッタ・フォロワ出力ト
ランジスタ15を駆動する。100オームの抵抗17と10Kオー
ムのフィードバック抵抗19とは変動負荷状態下で回路の
安定性を確保する。バイパス・コンデンサ21は＋15ボル
トの供給点31および33で電流の遷移を弱めるのに使用さ
れる。出力変圧器18はAC結合浮動差動出力を発生する
が、逓降構成は更に電流出力能力を増大し、試験中の演
算増幅器10から見た出力インピーダンスを下げる。
第３図は能動クランプ構成の測定演算増幅器（MOA）2
2が試験中の演算増幅器中の出力分離および評価に使用
されているところを示す。LM358オペアンプ23と関連の
エミッタ・フォロワ出力トランジスタ25とは測定オペア
ンプ22を構成し、中程度の電流出力能力を備えている。
この電流能力は試験中の演算増幅器の出力電圧を所要設
定点（LM358の非反転入力端子（＋）に設けられる）に
固定するため、試験中の演算増幅器から利用できる最大
出力電流を吸い込んだり、吐き出したりするのに必要で
ある。100オームの抵抗器27はエミッタ・フォロワの安
定性を確保し、バイパス・コンデンサ29は＋15および−
15ボルトの供給点での電流遷移を弱めるのに使用され
る。50オームのフィードバック抵抗器24はMOAを電流・
電圧フォロワとして構成するが、関連の0.01μＦのコン
デンサ35は変動する負荷状態のもとで回路の安定性を確
保する。試験中の演算増幅器からの電流と波形記録器に
送られる出力電圧との間の関係は 出力電圧＝（入力電流）×（R1） で与えられる。ここでR1は回路内の50オームの抵抗24で
ある。
2が試験中の演算増幅器中の出力分離および評価に使用
されているところを示す。LM358オペアンプ23と関連の
エミッタ・フォロワ出力トランジスタ25とは測定オペア
ンプ22を構成し、中程度の電流出力能力を備えている。
この電流能力は試験中の演算増幅器の出力電圧を所要設
定点（LM358の非反転入力端子（＋）に設けられる）に
固定するため、試験中の演算増幅器から利用できる最大
出力電流を吸い込んだり、吐き出したりするのに必要で
ある。100オームの抵抗器27はエミッタ・フォロワの安
定性を確保し、バイパス・コンデンサ29は＋15および−
15ボルトの供給点での電流遷移を弱めるのに使用され
る。50オームのフィードバック抵抗器24はMOAを電流・
電圧フォロワとして構成するが、関連の0.01μＦのコン
デンサ35は変動する負荷状態のもとで回路の安定性を確
保する。試験中の演算増幅器からの電流と波形記録器に
送られる出力電圧との間の関係は 出力電圧＝（入力電流）×（R1） で与えられる。ここでR1は回路内の50オームの抵抗24で
ある。
この関係により波形記録器で測定した電圧から電流レ
ベルを計算することができる。
ベルを計算することができる。
第４図は演算増幅器のインサーキット「ピン・チェッ
ク」および「総合機能試験」に関して第１図の試験モジ
ュールを構成する試験セットアップ手順の概要流れ図を
開示する。
ク」および「総合機能試験」に関して第１図の試験モジ
ュールを構成する試験セットアップ手順の概要流れ図を
開示する。
試験セットアップはステップ40で適切な構成要素プロ
グラムをロードし、第１図に示すようにスキャナ・リレ
ー14を通って試験中の演算増幅器10までのすべての電気
的接続を行うことから成る。ステップ42で、AC源20が変
圧器結合出力18を備えた増幅器16により試験中の演算増
幅器10の入力端子５および７に接続される。次のステッ
プ44で、測定演算増幅器22は能動クランプ、及び電流・
電圧変換器として構成され、DC源26と波形記録器28とは
試験中の演算増幅器10の出力に接続される。
グラムをロードし、第１図に示すようにスキャナ・リレ
ー14を通って試験中の演算増幅器10までのすべての電気
的接続を行うことから成る。ステップ42で、AC源20が変
圧器結合出力18を備えた増幅器16により試験中の演算増
幅器10の入力端子５および７に接続される。次のステッ
プ44で、測定演算増幅器22は能動クランプ、及び電流・
電圧変換器として構成され、DC源26と波形記録器28とは
試験中の演算増幅器10の出力に接続される。
第５図は第１図の試験モジュールを使用する演算増幅
器10の評価を行う手順ステップを示す。第１に、ステッ
プ48で、AC電圧がAC源20および増幅器16により変圧器結
合出力18を通してオペアンプの入力５および７に加えら
れる。次に、ステップ50で、DC源26は試験中のオペアン
プ10の仕様と特定の試験構成とで決まるその出力13に関
して所要クランプ電圧を設定する。これは普通は演算増
幅器10に必要な正と負との供給電力の中間の点に設定す
る。最後に、ステップ52で、波形記録器28が試験中の演
算増幅器10の出力応答を記録するのに使用される。ここ
で、記録された最大および最小のレベルは試験中のオペ
アンプ10が発生する最大の正および負の電流に対応す
る。この情報は次に評価および予想結果との比較のため
コンピュータ・インタフェース30を通して読み戻され
る。
器10の評価を行う手順ステップを示す。第１に、ステッ
プ48で、AC電圧がAC源20および増幅器16により変圧器結
合出力18を通してオペアンプの入力５および７に加えら
れる。次に、ステップ50で、DC源26は試験中のオペアン
プ10の仕様と特定の試験構成とで決まるその出力13に関
して所要クランプ電圧を設定する。これは普通は演算増
幅器10に必要な正と負との供給電力の中間の点に設定す
る。最後に、ステップ52で、波形記録器28が試験中の演
算増幅器10の出力応答を記録するのに使用される。ここ
で、記録された最大および最小のレベルは試験中のオペ
アンプ10が発生する最大の正および負の電流に対応す
る。この情報は次に評価および予想結果との比較のため
コンピュータ・インタフェース30を通して読み戻され
る。
演算増幅器の試験セットアップのクリーンアップを第
６図に示す。ここで、ステップ54と56とで試験中の演算
増幅器10と試験モジュール８との間の線がすべて切離さ
れる。これはスキャナ・リレー14を開くことによって行
われる。
６図に示す。ここで、ステップ54と56とで試験中の演算
増幅器10と試験モジュール８との間の線がすべて切離さ
れる。これはスキャナ・リレー14を開くことによって行
われる。
それ故本発明は演算増幅器のインサーキット・ピン・
チェックおよび総合機能試験をプログラム的に発生する
独特な手段と方法とを提供している。これらの試験は増
幅器が入っている回路とは無関係であり、従って本発明
はこれら線形装置を備えているプリント回路基板の製造
において品質管理を行う方法を提供する。
チェックおよび総合機能試験をプログラム的に発生する
独特な手段と方法とを提供している。これらの試験は増
幅器が入っている回路とは無関係であり、従って本発明
はこれら線形装置を備えているプリント回路基板の製造
において品質管理を行う方法を提供する。
本発明のこれまでの説明は例示および説明の目的で提
示した。上述の教示に照らして他の修正案や変形が可能
であるから、本発明を徹底的なものとしたり、限定した
りするつもりはない。実施例は本発明の原理およびその
実際的用途を最も良く説明し、これにより当業者が各種
実施例および各種修正案において本発明を企図する特定
の用途に適するものとして最も良く利用することができ
るために選定し、説明した。
示した。上述の教示に照らして他の修正案や変形が可能
であるから、本発明を徹底的なものとしたり、限定した
りするつもりはない。実施例は本発明の原理およびその
実際的用途を最も良く説明し、これにより当業者が各種
実施例および各種修正案において本発明を企図する特定
の用途に適するものとして最も良く利用することができ
るために選定し、説明した。
以上説明したように、本発明を用いることにより、演
算増幅器等を含むプリント回路基板アセンブリに於い
て、該演算増幅器の基本的な機能試験をその周囲の回路
とは独立して行うことができる。
算増幅器等を含むプリント回路基板アセンブリに於い
て、該演算増幅器の基本的な機能試験をその周囲の回路
とは独立して行うことができる。
第１図は本発明の一実施例による試験モジュールの概略
回路図、第２図及び第３図は、それぞれ該試験モジュー
ル内に用いられる変圧器結合駆動回路及び能動クランプ
回路の概略回路図、第４図、第５図、及び第６図は、そ
れぞれ前記試験モジュールを使って試験を行う場合の試
験セットアップ手順、試験手順、及び試験クリーンアッ
プ手順の概略流れ図である。 8:試験モジュール、16:増幅器 18:出力変圧器、20:AC源 22:測定用演算増幅器、26:DC電圧源 28:波形記録器、30:コンピュータ・インタフェース
回路図、第２図及び第３図は、それぞれ該試験モジュー
ル内に用いられる変圧器結合駆動回路及び能動クランプ
回路の概略回路図、第４図、第５図、及び第６図は、そ
れぞれ前記試験モジュールを使って試験を行う場合の試
験セットアップ手順、試験手順、及び試験クリーンアッ
プ手順の概略流れ図である。 8:試験モジュール、16:増幅器 18:出力変圧器、20:AC源 22:測定用演算増幅器、26:DC電圧源 28:波形記録器、30:コンピュータ・インタフェース
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 - 31/3193 G01R 31/00 H03F 3/45
Claims (6)
- 【請求項１】以下の（ａ）ないし（ｆ）を設け、回路内
の他の部品に接続されている演算増幅器を試験する装
置： （ａ）前記演算増幅器の分離及び刺激のための精密交流
電流を生成する交流電圧手段； （ｂ）前記交流電圧手段を前記演算増幅器に結合するた
めのトランス結合駆動増幅器手段； （ｃ）精密直流信号を生成するための直流電圧手段； （ｄ）前記演算増幅器の出力電圧をクランプし前記演算
増幅器の出力電流を電圧に変換する帰還抵抗付きの測定
演算増幅器手段； （ｅ）前記演算増幅器の前記出力電圧を記録するための
波形記録器手段； （ｆ）前記記録された出力を期待される結果と比較して
前記演算増幅器の機能性の表示を与える比較器手段。 - 【請求項２】前記トランス結合駆動増幅器手段は以下の
（ｂ−１）ないし（ｂ−４）を有することを特徴とする
請求項１記載の装置： （ｂ−１）エミッタ・フォロワ・トランジスタを駆動し
て電流をブーストする演算増幅器手段； （ｂ−２）多様な負荷条件下での回路安定性を保証する
ための抵抗手段； （ｂ−３）電流の過渡現象をクランプするバイパス・キ
ャパシタ手段； （ｂ−４）増幅器出力での低インピーダンス交流結合を
提供する出力トランス手段。 - 【請求項３】前記測定演算増幅器は以下の（ｄ−１）な
いし（ｄ−４）を有すること特徴とする請求項１記載の
装置： （ｄ−１）エミッタ・フォロワ・トランジスタを駆動し
て出力電圧を特定の値にクランプする演算増幅器手段； （ｄ−２）トランジスタの安定性を保証する抵抗手段； （ｄ−３）電流の過渡現象をダンピングするバイパス・
キャパシタ手段； （ｄ−４）前記測定演算増幅器手段を電流−電圧フォロ
ワとして構成する帰還抵抗及びそれに関連するキャパシ
タ手段。 - 【請求項４】以下のステップ（ａ）ないし（ｄ）を設
け、演算増幅器の回路内試験を行う方法： （ａ）前記演算増幅器の一対の入力間に低インピーダン
スの駆動手段を介して適切な交流信号を印加する； （ｂ）前記演算増幅器の出力を所望の電圧レベルにクラ
ンプする； （ｃ）前記演算増幅器の出力電流を記録する； （ｄ）前記記録された出力電流を前記演算増幅器に期待
される応答との関係で評価する。 - 【請求項５】前記低インピーダンスの駆動手段はトラン
ス結合出力を有する増幅器であるとともに、以下のステ
ップ（ｅ）を設けたことを特徴とする請求項４記載の方
法： （ｅ）測定演算増幅器、直流電圧源及び波形記録器を前
記演算増幅器の出力端子に接続する。 - 【請求項６】以下のステップ（ｆ）ないし（ｉ）を設け
たことを特徴とする請求項５記載の方法： （ｆ）前記トランス結合増幅器及び交流電圧源を用いて
予め定められた交流電圧を前記演算増幅器に印加する； （ｇ）前記演算増幅器の出力において所望のクランプ・
レベルになるまで前記測定演算増幅器に電力を与えるよ
うに前記直流電圧源を設定する； （ｈ）電流−電圧変換器及び波形記録器を用いて前記演
算増幅器の前記出力電流応答を記録する； （ｉ）前記応答を試験対象の前記演算増幅器について指
定された予期される出力と比較して評価する。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/175,831 US4797627A (en) | 1988-03-31 | 1988-03-31 | Programmatically generated in-circuit test for general purpose operational amplifiers |
| US175,831 | 1988-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01292269A JPH01292269A (ja) | 1989-11-24 |
| JP2986804B2 true JP2986804B2 (ja) | 1999-12-06 |
Family
ID=22641818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1083861A Expired - Fee Related JP2986804B2 (ja) | 1988-03-31 | 1989-03-31 | インサーキット機能試験装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4797627A (ja) |
| JP (1) | JP2986804B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5020134A (en) * | 1989-05-19 | 1991-05-28 | Pecaut Steven C | CATV signal distribution system and local status monitor therefor |
| US5045782A (en) * | 1990-01-23 | 1991-09-03 | Hewlett-Packard Company | Negative feedback high current driver for in-circuit tester |
| FI85784C (fi) * | 1990-09-25 | 1992-05-25 | Telenokia Oy | Foerfarande och anordning foer oevervakning av hoegfrekvensfoerstaerkarens kondition. |
| US5459738A (en) * | 1994-01-26 | 1995-10-17 | Watari; Hiromichi | Apparatus and method for digital circuit testing |
| US7889041B2 (en) * | 2007-11-05 | 2011-02-15 | Schweitzer Engineering Laboratories, Inc. | Systems and methods for forming an isolated transformer |
| US7557655B2 (en) * | 2007-11-05 | 2009-07-07 | Schweitzer Engineering Laboratories, Inc. | Systems and methods for isolating an analog signal |
| CN102931928A (zh) * | 2012-11-06 | 2013-02-13 | 昆山北极光电子科技有限公司 | 一种低功耗程控放大电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2244751A (en) * | 1938-03-10 | 1941-06-10 | Fides Gmbh | Method and arrangement for testing amplifiers |
-
1988
- 1988-03-31 US US07/175,831 patent/US4797627A/en not_active Expired - Lifetime
-
1989
- 1989-03-31 JP JP1083861A patent/JP2986804B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4797627A (en) | 1989-01-10 |
| JPH01292269A (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| US4947106A (en) | Programmatically generated in-circuit test of analog to digital converters | |
| KR930700855A (ko) | 전자 소자 테스트및 리드 검사를 동시에 실행하는 시스템 및 그 방법 | |
| JP2986804B2 (ja) | インサーキット機能試験装置及び方法 | |
| US5359291A (en) | Method and apparatus for detecting short circuits | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
| EP0486114A2 (en) | Electrical testing apparatus | |
| JP4674005B2 (ja) | 電源装置、及び試験装置 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JPH1062463A (ja) | 生体信号測定用電極の接触抵抗測定方法 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| KR19980018177A (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를 이용한 집적회로 검사 방법 | |
| JPS60143787A (ja) | 演算増幅器の試験方法 | |
| JPH05870Y2 (ja) | ||
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH0422306Y2 (ja) | ||
| KR970022342A (ko) | 반도체 장치의 테스트 장치 | |
| JPH04191677A (ja) | 半導体装置の検査装置 | |
| JPS61221681A (ja) | Ｉｃ検査システム | |
| JPH01210874A (ja) | 半導体装置の検査方法 | |
| JPH0792216A (ja) | 実装プリント基板電源ｇｎｄ間の短絡箇所探索装置および短絡箇所探索方法 | |
| JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
| JPH0572259A (ja) | 半導体集積回路装置の測定方法 | |
| JPH0526953A (ja) | 集積回路の検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |