JP2004144490A - Ｉｃテスタ - Google Patents
Ｉｃテスタ Download PDFInfo
- Publication number
- JP2004144490A JP2004144490A JP2002306480A JP2002306480A JP2004144490A JP 2004144490 A JP2004144490 A JP 2004144490A JP 2002306480 A JP2002306480 A JP 2002306480A JP 2002306480 A JP2002306480 A JP 2002306480A JP 2004144490 A JP2004144490 A JP 2004144490A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- calibration
- tester
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】校正用の高精度Ａ／Ｄコンバータを用いることなく、高精度に校正が行えるＩＣテスタを実現することを目的にする。
【解決手段】本発明は、被試験対象を試験するＩＣテスタに改良を加えたものである。本装置は、被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、この出力Ｄ／Ａコンバータの試験信号を校正する少なくとも１つの校正Ｄ／Ａコンバータと、出力Ｄ／Ａコンバータの出力と校正Ｄ／Ａコンバータの出力とを選択する選択部と、この選択部の出力を入力する校正Ａ／Ｄコンバータとを有し、校正Ａ／Ｄコンバータにより、出力Ｄ／Ａコンバータ、校正Ｄ／Ａコンバータを校正することを特徴とする装置である。
【選択図】 図１
【解決手段】本発明は、被試験対象を試験するＩＣテスタに改良を加えたものである。本装置は、被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、この出力Ｄ／Ａコンバータの試験信号を校正する少なくとも１つの校正Ｄ／Ａコンバータと、出力Ｄ／Ａコンバータの出力と校正Ｄ／Ａコンバータの出力とを選択する選択部と、この選択部の出力を入力する校正Ａ／Ｄコンバータとを有し、校正Ａ／Ｄコンバータにより、出力Ｄ／Ａコンバータ、校正Ｄ／Ａコンバータを校正することを特徴とする装置である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、被試験対象を試験するＩＣテスタに関し、校正用の高精度Ａ／Ｄコンバータを用いることなく、高精度に校正が行えるＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、被試験対象（以下ＤＵＴ）、例えば、ＩＣ、ＬＳＩ等に被試験信号を与え、ＤＵＴの出力により、ＤＵＴの良否の判定を行っている。このような装置は例えば特許文献１等に記載されている。以下図３を用いて説明する。
【０００３】
図３において、出力Ｄ／Ａコンバータ１は、図示しないＤＵＴに与える試験信号を出力する。校正Ｄ／Ａコンバータ２は、出力Ｄ／Ａコンバータ１に電圧を出力し、試験信号のゲイン調整を行う。抵抗Ｒ１，Ｒ２は、一端を校正Ｄ／Ａコンバータ２の入力端に接続する。校正Ｄ／Ａコンバータ３は、抵抗Ｒ１の他端に出力端を接続し、校正Ｄ／Ａコンバータ２の出力を調整する。基準電圧源Ｖは、抵抗Ｒ２の他端にプラス端を接続し、マイナス端を接地すると共に、校正Ｄ／Ａコンバータ３に基準電圧を与える。校正Ｄ／Ａコンバータ４は、試験信号のオフセット電圧を出力する。
【０００４】
加算器５は、出力Ｄ／Ａコンバータ１の出力と校正Ｄ／Ａコンバータ４の出力とを加算して、ＤＵＴに出力する。加算器５は、抵抗Ｒ４〜Ｒ６、オペアンプ５１からなる。抵抗Ｒ４は、出力Ｄ／Ａコンバータ１の出力に一端を接続する。抵抗Ｒ５は、校正Ｄ／Ａコンバータ４の出力に一端を接続する。オペアンプ５１は、抵抗Ｒ４，Ｒ５の他端を反転入力端子に接続し、非反転入力端子を接地し、出力端をＤＵＴに電気的に接続する。抵抗Ｒ６は、オペアンプ５１の反転入力端子を一端に接続し、オペアンプ５１の出力端を他端に接続する。
【０００５】
校正Ａ／Ｄコンバータ６は、加算器５（オペアンプ５１）の出力を入力する。コントローラ７は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４の各出力のデジタルデータを与え、校正Ａ／Ｄコンバータ６からデジタルデータを入力し、校正及び試験信号の出力を制御する。
【０００６】
このような装置の動作を以下に説明する。まず、校正動作について説明する。コントローラ７は、出力Ｄ／Ａコンバータ１に０［Ｖ］に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１に０［Ｖ］を出力させる。そして、校正Ａ／Ｄコンバータ６が加算器５の出力を測定し、加算器５の出力が０［Ｖ］になるように、コントローラ７は校正Ｄ／Ａコンバータ４にデータを与え、校正Ｄ／Ａコンバータ４の出力電圧を調整する。
【０００７】
そして、コントローラ７が校正Ｄ／Ａコンバータ３に出力範囲の中心電圧に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１にフルスケールのデータを与える。校正Ａ／Ｄコンバータ６が加算器５の出力を測定し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧（最大電圧）に近くなるように、コントローラ７は校正Ｄ／Ａコンバータ２を調整する。最後に、コントローラ７は、校正Ｄ／Ａコンバータ３を調整し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧になるように微調整する。
【０００８】
そして、コントローラ７は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４に各種デジタルデータを与え、ＤＵＴに各種の試験信号を与え、ＤＵＴの試験を行う。
【０００９】
【特許文献１】
特開平５−１３３９９７号公報
【００１０】
【発明が解決しようとする課題】
このような装置において、例えば、出力Ｄ／Ａコンバータ１の出力範囲が±３［Ｖ］で、校正Ｄ／Ａコンバータ４の出力範囲が±２．５［Ｖ］の出力が可能であっても、加算器５の出力に現れる影響は、±５０［ｍＶ］というように、出力Ｄ／Ａコンバータ１の出力に対する影響を考えると、ごくわずかになってしまう。その他の校正Ｄ／Ａコンバータ２，３も加算器５の出力に出る影響はわずかである。従って、校正Ａ／Ｄコンバータ６は高精度のものが要求されてしまう。高精度なＡ／Ｄコンバータを用いると、高価になると共に、時間がかかってしまう。
【００１１】
また、高精度な校正Ａ／Ｄコンバータ６を用いても、ＩＣテスタは、多くの回路からなっていて、電源も多く、電源のノイズ、多くの回路からのノイズの影響を受け、校正精度に影響を与え、高精度に校正を行うことができなかった。
【００１２】
そこで、本発明の目的は、校正用の高精度Ａ／Ｄコンバータを用いることなく、高精度に校正が行えるＩＣテスタを実現することにある。
【００１３】
【課題を解決するための手段】
請求項１記載の本発明は、
被試験対象を試験するＩＣテスタにおいて、
前記被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、
この出力Ｄ／Ａコンバータの試験信号を校正する少なくとも１つの校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力と校正Ｄ／Ａコンバータの出力とを選択する選択部と、
この選択部の出力を入力する校正Ａ／Ｄコンバータと
を有し、前記校正Ａ／Ｄコンバータにより、前記出力Ｄ／Ａコンバータ、前記校正Ｄ／Ａコンバータを校正することを特徴とするものである。
請求項２記載の本発明は、請求項１記載の本発明において、
校正Ｄ／Ａコンバータは、ゲイン調整またはオフセット調整を行うことを特徴とするものである。
請求項３記載の本発明は、
被試験対象を試験するＩＣテスタにおいて、
前記被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、
この出力Ｄ／Ａコンバータに電圧を与え、ゲイン調整を行う第１の校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力のオフセット電圧を出力する第２の校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力と前記第１、第２の校正Ｄ／Ａコンバータの出力と選択する選択部と、
この選択部の出力を入力する校正Ａ／Ｄコンバータと
を有し、前記校正Ａ／Ｄコンバータにより、前記出力Ｄ／Ａコンバータ、前記第１、第２の校正Ｄ／Ａコンバータを校正することを特徴とするものである。
請求項４記載の本発明は、請求項３記載の本発明において、
出力Ｄ／Ａコンバータの出力と第２の校正Ｄ／Ａコンバータの出力とを加算し、被試験対象または選択部に出力する加算器を設けたことを特徴とするものである。
【００１４】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の第１の実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、マルチプレクサ８は選択部で、出力Ｄ／Ａコンバータ１の出力、校正Ｄ／Ａコンバータ２〜４の出力、加算器５の出力を選択する。校正Ａ／Ｄコンバータ９は、校正Ａ／Ｄコンバータ６の代わりに設けられ、マルチプレクサ８の出力を入力する。コントローラ１０は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４の各出力のデジタルデータを与え、校正Ａ／Ｄコンバータ９からデジタルデータを入力し、校正及び試験信号の出力を制御する。
【００１６】
このような装置の動作を以下で説明する。まず、校正動作について説明する。コントローラ１０は、マルチプレクサ８に出力Ｄ／Ａコンバータ１を選択させる。そして、コントローラ１０は、出力Ｄ／Ａコンバータ１にデジタルデータを与える。校正Ａ／Ｄコンバータ９は、マルチプレクサ８を介して、出力Ｄ／Ａコンバータ１の出力を測定し、コントローラ１０は、出力Ｄ／Ａコンバータ１の動作確認、例えば、ビット落ち等の確認を行う。また、校正Ａ／Ｄコンバータ９の出力によりコントローラ１０は、出力Ｄ／Ａコンバータ１に対して校正を行う。
【００１７】
次に、コントローラ１０は、マルチプレクサ８に校正Ｄ／Ａコンバータ２を選択させる。そして、コントローラ１０は、校正Ｄ／Ａコンバータ２にデジタルデータを与える。校正Ａ／Ｄコンバータ９は、マルチプレクサ８を介して、校正Ｄ／Ａコンバータ２の出力を測定し、コントローラ１０は、校正Ｄ／Ａコンバータ２の動作確認する。また、校正Ａ／Ｄコンバータ９の出力によりコントローラ１０は、校正Ｄ／Ａコンバータ２に対して校正を行う。
【００１８】
同様に、校正Ｄ／Ａコンバータ３，４に対しても、コントローラ９は、マルチプレクサ８に選択させ、動作確認、校正を行う。
【００１９】
次に、コントローラ１０は、マルチプレクサ８に加算器５の出力を選択させる。そして、コントローラ１０は、出力Ｄ／Ａコンバータ１に０［Ｖ］に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１に０［Ｖ］を出力させる。そして、校正Ａ／Ｄコンバータ９が、マルチプレクサ８を介した加算器５の出力を測定し、加算器５の出力が０［Ｖ］になるように、コントローラ１０は校正Ｄ／Ａコンバータ４にデータを与え、校正Ｄ／Ａコンバータ４の出力電圧を調整する。
【００２０】
そして、コントローラ１０が校正Ｄ／Ａコンバータ３に出力範囲の中心電圧に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１にフルスケールのデータを与える。校正Ａ／Ｄコンバータ９が加算器５の出力を測定し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧（最大電圧）に近くなるように、コントローラ７は校正Ｄ／Ａコンバータ２を調整する。最後に、コントローラ１０は、校正Ｄ／Ａコンバータ３を調整し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧になるように微調整する。
【００２１】
そして、コントローラ１０は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４に各種デジタルデータを与え、ＤＵＴに各種の試験信号を与え、ＤＵＴの試験を行う。
【００２２】
このように、マルチプレクサ８により、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４を選択し、校正Ａ／Ｄコンバータ９で測定を行うので、校正Ａ／Ｄコンバータ９に高精度のＡ／Ｄコンバータを必要とせずに、高精度の校正を行うことができる。また、多くのノイズの影響を受けても、校正Ｄ／Ａコンバータ２〜４の出力により校正が行えるので、ノイズの影響を無視でき、高精度に校正が行える。
【００２３】
次に第２の実施例を図２に示し説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。
【００２４】
図２において、外部装置１１は、ＩＣテスタの外部に設けられ、外部Ａ／Ｄコンバータ１１１、コントローラ１１２からなる。外部Ａ／Ｄコンバータ１１１は、マルチプレクサ８の出力を入力する。コントローラ１１２は、外部Ａ／Ｄコンバータ１１１の出力を入力する。コントローラ１２は、コントローラ１０の代わりに設けられ、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４の各出力のデジタルデータを与え、外部Ａ／Ｄコンバータ１１１からデジタルデータをコントローラ１１２を介して入力し、校正及び試験信号の出力を制御する。
【００２５】
このような装置の動作は、図１に示す装置の校正Ａ／Ｄコンバータ９の代わりに、ＩＣテスタの外部に設けられた外部装置１１により測定を行うだけで他の動作は図１に示す装置の動作と同じなので説明を省略する。
【００２６】
なお、本発明はこれに限定されるものではなく、ＩＣテスタの外部に外部基準電圧を設け、図１に示す装置のマルチプレクサ８が外部基準電圧を選択する構成にしてもよい。これにより、外部基準電圧により電圧構成を行うことができる。
【００２７】
また、校正Ｄ／Ａコンバータ２，３を設けた構成を示したが、１つの校正Ｄ／Ａコンバータで構成してもよい。
【００２８】
【発明の効果】
本発明によれば、選択部により、出力Ｄ／Ａコンバータ、校正Ｄ／Ａコンバータを選択し、校正Ａ／Ｄコンバータで測定を行うので、校正Ａ／Ｄコンバータに高精度のＡ／Ｄコンバータを必要とせずに、高精度の校正を行うことができるという効果がある。また、多くのノイズの影響を受けても、校正Ｄ／Ａコンバータの出力により校正が行えるので、ノイズの影響を無視でき、高精度に校正が行える。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】本発明の第２の実施例を示した構成図である。
【図３】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ 出力Ｄ／Ａコンバータ
２〜４ 校正Ｄ／Ａコンバータ
８ マルチプレクサ
９ 校正Ａ／Ｄコンバータ
１０，１２ コントローラ
１１１ 外部Ａ／Ｄコンバータ
【発明の属する技術分野】
本発明は、被試験対象を試験するＩＣテスタに関し、校正用の高精度Ａ／Ｄコンバータを用いることなく、高精度に校正が行えるＩＣテスタに関するものである。
【０００２】
【従来の技術】
ＩＣテスタは、被試験対象（以下ＤＵＴ）、例えば、ＩＣ、ＬＳＩ等に被試験信号を与え、ＤＵＴの出力により、ＤＵＴの良否の判定を行っている。このような装置は例えば特許文献１等に記載されている。以下図３を用いて説明する。
【０００３】
図３において、出力Ｄ／Ａコンバータ１は、図示しないＤＵＴに与える試験信号を出力する。校正Ｄ／Ａコンバータ２は、出力Ｄ／Ａコンバータ１に電圧を出力し、試験信号のゲイン調整を行う。抵抗Ｒ１，Ｒ２は、一端を校正Ｄ／Ａコンバータ２の入力端に接続する。校正Ｄ／Ａコンバータ３は、抵抗Ｒ１の他端に出力端を接続し、校正Ｄ／Ａコンバータ２の出力を調整する。基準電圧源Ｖは、抵抗Ｒ２の他端にプラス端を接続し、マイナス端を接地すると共に、校正Ｄ／Ａコンバータ３に基準電圧を与える。校正Ｄ／Ａコンバータ４は、試験信号のオフセット電圧を出力する。
【０００４】
加算器５は、出力Ｄ／Ａコンバータ１の出力と校正Ｄ／Ａコンバータ４の出力とを加算して、ＤＵＴに出力する。加算器５は、抵抗Ｒ４〜Ｒ６、オペアンプ５１からなる。抵抗Ｒ４は、出力Ｄ／Ａコンバータ１の出力に一端を接続する。抵抗Ｒ５は、校正Ｄ／Ａコンバータ４の出力に一端を接続する。オペアンプ５１は、抵抗Ｒ４，Ｒ５の他端を反転入力端子に接続し、非反転入力端子を接地し、出力端をＤＵＴに電気的に接続する。抵抗Ｒ６は、オペアンプ５１の反転入力端子を一端に接続し、オペアンプ５１の出力端を他端に接続する。
【０００５】
校正Ａ／Ｄコンバータ６は、加算器５（オペアンプ５１）の出力を入力する。コントローラ７は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４の各出力のデジタルデータを与え、校正Ａ／Ｄコンバータ６からデジタルデータを入力し、校正及び試験信号の出力を制御する。
【０００６】
このような装置の動作を以下に説明する。まず、校正動作について説明する。コントローラ７は、出力Ｄ／Ａコンバータ１に０［Ｖ］に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１に０［Ｖ］を出力させる。そして、校正Ａ／Ｄコンバータ６が加算器５の出力を測定し、加算器５の出力が０［Ｖ］になるように、コントローラ７は校正Ｄ／Ａコンバータ４にデータを与え、校正Ｄ／Ａコンバータ４の出力電圧を調整する。
【０００７】
そして、コントローラ７が校正Ｄ／Ａコンバータ３に出力範囲の中心電圧に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１にフルスケールのデータを与える。校正Ａ／Ｄコンバータ６が加算器５の出力を測定し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧（最大電圧）に近くなるように、コントローラ７は校正Ｄ／Ａコンバータ２を調整する。最後に、コントローラ７は、校正Ｄ／Ａコンバータ３を調整し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧になるように微調整する。
【０００８】
そして、コントローラ７は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４に各種デジタルデータを与え、ＤＵＴに各種の試験信号を与え、ＤＵＴの試験を行う。
【０００９】
【特許文献１】
特開平５−１３３９９７号公報
【００１０】
【発明が解決しようとする課題】
このような装置において、例えば、出力Ｄ／Ａコンバータ１の出力範囲が±３［Ｖ］で、校正Ｄ／Ａコンバータ４の出力範囲が±２．５［Ｖ］の出力が可能であっても、加算器５の出力に現れる影響は、±５０［ｍＶ］というように、出力Ｄ／Ａコンバータ１の出力に対する影響を考えると、ごくわずかになってしまう。その他の校正Ｄ／Ａコンバータ２，３も加算器５の出力に出る影響はわずかである。従って、校正Ａ／Ｄコンバータ６は高精度のものが要求されてしまう。高精度なＡ／Ｄコンバータを用いると、高価になると共に、時間がかかってしまう。
【００１１】
また、高精度な校正Ａ／Ｄコンバータ６を用いても、ＩＣテスタは、多くの回路からなっていて、電源も多く、電源のノイズ、多くの回路からのノイズの影響を受け、校正精度に影響を与え、高精度に校正を行うことができなかった。
【００１２】
そこで、本発明の目的は、校正用の高精度Ａ／Ｄコンバータを用いることなく、高精度に校正が行えるＩＣテスタを実現することにある。
【００１３】
【課題を解決するための手段】
請求項１記載の本発明は、
被試験対象を試験するＩＣテスタにおいて、
前記被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、
この出力Ｄ／Ａコンバータの試験信号を校正する少なくとも１つの校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力と校正Ｄ／Ａコンバータの出力とを選択する選択部と、
この選択部の出力を入力する校正Ａ／Ｄコンバータと
を有し、前記校正Ａ／Ｄコンバータにより、前記出力Ｄ／Ａコンバータ、前記校正Ｄ／Ａコンバータを校正することを特徴とするものである。
請求項２記載の本発明は、請求項１記載の本発明において、
校正Ｄ／Ａコンバータは、ゲイン調整またはオフセット調整を行うことを特徴とするものである。
請求項３記載の本発明は、
被試験対象を試験するＩＣテスタにおいて、
前記被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、
この出力Ｄ／Ａコンバータに電圧を与え、ゲイン調整を行う第１の校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力のオフセット電圧を出力する第２の校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力と前記第１、第２の校正Ｄ／Ａコンバータの出力と選択する選択部と、
この選択部の出力を入力する校正Ａ／Ｄコンバータと
を有し、前記校正Ａ／Ｄコンバータにより、前記出力Ｄ／Ａコンバータ、前記第１、第２の校正Ｄ／Ａコンバータを校正することを特徴とするものである。
請求項４記載の本発明は、請求項３記載の本発明において、
出力Ｄ／Ａコンバータの出力と第２の校正Ｄ／Ａコンバータの出力とを加算し、被試験対象または選択部に出力する加算器を設けたことを特徴とするものである。
【００１４】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の第１の実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し説明を省略する。
【００１５】
図１において、マルチプレクサ８は選択部で、出力Ｄ／Ａコンバータ１の出力、校正Ｄ／Ａコンバータ２〜４の出力、加算器５の出力を選択する。校正Ａ／Ｄコンバータ９は、校正Ａ／Ｄコンバータ６の代わりに設けられ、マルチプレクサ８の出力を入力する。コントローラ１０は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４の各出力のデジタルデータを与え、校正Ａ／Ｄコンバータ９からデジタルデータを入力し、校正及び試験信号の出力を制御する。
【００１６】
このような装置の動作を以下で説明する。まず、校正動作について説明する。コントローラ１０は、マルチプレクサ８に出力Ｄ／Ａコンバータ１を選択させる。そして、コントローラ１０は、出力Ｄ／Ａコンバータ１にデジタルデータを与える。校正Ａ／Ｄコンバータ９は、マルチプレクサ８を介して、出力Ｄ／Ａコンバータ１の出力を測定し、コントローラ１０は、出力Ｄ／Ａコンバータ１の動作確認、例えば、ビット落ち等の確認を行う。また、校正Ａ／Ｄコンバータ９の出力によりコントローラ１０は、出力Ｄ／Ａコンバータ１に対して校正を行う。
【００１７】
次に、コントローラ１０は、マルチプレクサ８に校正Ｄ／Ａコンバータ２を選択させる。そして、コントローラ１０は、校正Ｄ／Ａコンバータ２にデジタルデータを与える。校正Ａ／Ｄコンバータ９は、マルチプレクサ８を介して、校正Ｄ／Ａコンバータ２の出力を測定し、コントローラ１０は、校正Ｄ／Ａコンバータ２の動作確認する。また、校正Ａ／Ｄコンバータ９の出力によりコントローラ１０は、校正Ｄ／Ａコンバータ２に対して校正を行う。
【００１８】
同様に、校正Ｄ／Ａコンバータ３，４に対しても、コントローラ９は、マルチプレクサ８に選択させ、動作確認、校正を行う。
【００１９】
次に、コントローラ１０は、マルチプレクサ８に加算器５の出力を選択させる。そして、コントローラ１０は、出力Ｄ／Ａコンバータ１に０［Ｖ］に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１に０［Ｖ］を出力させる。そして、校正Ａ／Ｄコンバータ９が、マルチプレクサ８を介した加算器５の出力を測定し、加算器５の出力が０［Ｖ］になるように、コントローラ１０は校正Ｄ／Ａコンバータ４にデータを与え、校正Ｄ／Ａコンバータ４の出力電圧を調整する。
【００２０】
そして、コントローラ１０が校正Ｄ／Ａコンバータ３に出力範囲の中心電圧に対応するデジタルデータを与え、出力Ｄ／Ａコンバータ１にフルスケールのデータを与える。校正Ａ／Ｄコンバータ９が加算器５の出力を測定し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧（最大電圧）に近くなるように、コントローラ７は校正Ｄ／Ａコンバータ２を調整する。最後に、コントローラ１０は、校正Ｄ／Ａコンバータ３を調整し、加算器５の出力が出力Ｄ／Ａコンバータ１のフルスケール電圧になるように微調整する。
【００２１】
そして、コントローラ１０は、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４に各種デジタルデータを与え、ＤＵＴに各種の試験信号を与え、ＤＵＴの試験を行う。
【００２２】
このように、マルチプレクサ８により、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４を選択し、校正Ａ／Ｄコンバータ９で測定を行うので、校正Ａ／Ｄコンバータ９に高精度のＡ／Ｄコンバータを必要とせずに、高精度の校正を行うことができる。また、多くのノイズの影響を受けても、校正Ｄ／Ａコンバータ２〜４の出力により校正が行えるので、ノイズの影響を無視でき、高精度に校正が行える。
【００２３】
次に第２の実施例を図２に示し説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。
【００２４】
図２において、外部装置１１は、ＩＣテスタの外部に設けられ、外部Ａ／Ｄコンバータ１１１、コントローラ１１２からなる。外部Ａ／Ｄコンバータ１１１は、マルチプレクサ８の出力を入力する。コントローラ１１２は、外部Ａ／Ｄコンバータ１１１の出力を入力する。コントローラ１２は、コントローラ１０の代わりに設けられ、出力Ｄ／Ａコンバータ１、校正Ｄ／Ａコンバータ２〜４の各出力のデジタルデータを与え、外部Ａ／Ｄコンバータ１１１からデジタルデータをコントローラ１１２を介して入力し、校正及び試験信号の出力を制御する。
【００２５】
このような装置の動作は、図１に示す装置の校正Ａ／Ｄコンバータ９の代わりに、ＩＣテスタの外部に設けられた外部装置１１により測定を行うだけで他の動作は図１に示す装置の動作と同じなので説明を省略する。
【００２６】
なお、本発明はこれに限定されるものではなく、ＩＣテスタの外部に外部基準電圧を設け、図１に示す装置のマルチプレクサ８が外部基準電圧を選択する構成にしてもよい。これにより、外部基準電圧により電圧構成を行うことができる。
【００２７】
また、校正Ｄ／Ａコンバータ２，３を設けた構成を示したが、１つの校正Ｄ／Ａコンバータで構成してもよい。
【００２８】
【発明の効果】
本発明によれば、選択部により、出力Ｄ／Ａコンバータ、校正Ｄ／Ａコンバータを選択し、校正Ａ／Ｄコンバータで測定を行うので、校正Ａ／Ｄコンバータに高精度のＡ／Ｄコンバータを必要とせずに、高精度の校正を行うことができるという効果がある。また、多くのノイズの影響を受けても、校正Ｄ／Ａコンバータの出力により校正が行えるので、ノイズの影響を無視でき、高精度に校正が行える。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示した構成図である。
【図２】本発明の第２の実施例を示した構成図である。
【図３】従来のＩＣテスタの構成を示した図である。
【符号の説明】
１ 出力Ｄ／Ａコンバータ
２〜４ 校正Ｄ／Ａコンバータ
８ マルチプレクサ
９ 校正Ａ／Ｄコンバータ
１０，１２ コントローラ
１１１ 外部Ａ／Ｄコンバータ
Claims (4)
- 被試験対象を試験するＩＣテスタにおいて、
前記被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、
この出力Ｄ／Ａコンバータの試験信号を校正する少なくとも１つの校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力と校正Ｄ／Ａコンバータの出力とを選択する選択部と、
この選択部の出力を入力する校正Ａ／Ｄコンバータと
を有し、前記校正Ａ／Ｄコンバータにより、前記出力Ｄ／Ａコンバータ、前記校正Ｄ／Ａコンバータを校正することを特徴とするＩＣテスタ。 - 校正Ｄ／Ａコンバータは、ゲイン調整またはオフセット調整を行うことを特徴とする請求項１記載のＩＣテスタ。
- 被試験対象を試験するＩＣテスタにおいて、
前記被試験対象に与える試験信号を出力する出力Ｄ／Ａコンバータと、
この出力Ｄ／Ａコンバータに電圧を与え、ゲイン調整を行う第１の校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力のオフセット電圧を出力する第２の校正Ｄ／Ａコンバータと、
前記出力Ｄ／Ａコンバータの出力と前記第１、第２の校正Ｄ／Ａコンバータの出力と選択する選択部と、
この選択部の出力を入力する校正Ａ／Ｄコンバータと
を有し、前記校正Ａ／Ｄコンバータにより、前記出力Ｄ／Ａコンバータ、前記第１、第２の校正Ｄ／Ａコンバータを校正することを特徴とするＩＣテスタ。 - 出力Ｄ／Ａコンバータの出力と第２の校正Ｄ／Ａコンバータの出力とを加算し、被試験対象または選択部に出力する加算器を設けたことを特徴とする請求項３記載のＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306480A JP2004144490A (ja) | 2002-10-22 | 2002-10-22 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306480A JP2004144490A (ja) | 2002-10-22 | 2002-10-22 | Ｉｃテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004144490A true JP2004144490A (ja) | 2004-05-20 |
Family
ID=32453208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306480A Pending JP2004144490A (ja) | 2002-10-22 | 2002-10-22 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004144490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016102747A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社アドバンテスト | 測定装置 |
-
2002
- 2002-10-22 JP JP2002306480A patent/JP2004144490A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016102747A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社アドバンテスト | 測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5279724B2 (ja) | 試験装置およびキャリブレーション方法 | |
| CA1280162C (en) | Digital-to-analog calibration system | |
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| WO2005098868A1 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
| JPH0862308A (ja) | 半導体試験装置の測定信号のタイミング校正方法及びその回路 | |
| TW536634B (en) | Testing device and testing method for semiconductor integrated circuits | |
| JPH10253701A (ja) | 半導体試験装置 | |
| JP3508489B2 (ja) | プログラマブル比較器のキャリブレーション装置 | |
| KR100555544B1 (ko) | 피시험 장치의 내부 임피던스 변화에 무관한 전류 소스를갖는 테스트 자극 신호를 발생하는 장치 | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| JP2004028983A (ja) | 測定機器及び測定方法 | |
| JP2004144490A (ja) | Ｉｃテスタ | |
| JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
| JP2009156580A (ja) | 入力容量測定回路 | |
| TWI842062B (zh) | 使用阻抗模擬校準阻抗測量裝置的系統和方法及使用阻抗模擬進行校準的阻抗測量裝置 | |
| JP3690583B2 (ja) | 測定装置 | |
| JPH0743430A (ja) | Ｉｃテスタ用校正装置 | |
| JP3509043B2 (ja) | Ｉｃテスタ | |
| JP4232637B2 (ja) | Ｉｃテスタ | |
| JP2009049681A (ja) | スキュー調整回路 | |
| JP2006071290A (ja) | 半導体試験装置 | |
| TW202309533A (zh) | 使用阻抗類比進行校準的系統和方法 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JPH09133733A (ja) | 半導体集積装置及びその試験方法 | |
| JP2002168902A (ja) | 直流試験装置及びこの試験装置を使用する直流試験方法 |