JP4232637B2

JP4232637B2 - Ｉｃテスタ

Info

Publication number: JP4232637B2
Application number: JP2004008818A
Authority: JP
Inventors: 英樹永沼
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2004-01-16
Filing date: 2004-01-16
Publication date: 2009-03-04
Anticipated expiration: 2024-01-16
Also published as: JP2005201786A

Description

本発明は、入力電圧に対して、比電圧を出力する被試験対象、例えば液晶駆動ドライバを試験するＩＣテスタに関し、精度よく試験が行なえるＩＣテスタに関するものである。

液晶駆動ドライバは、入力電圧に対して、複数ピンから多段階（多階調）の比電圧を出力し、液晶ディスプレイを駆動している。このような液晶駆動ドライバを試験するＩＣテスタは、例えば、特許文献１等に記載されている。以下図２を用いて説明する。

特開平６−３４７１７号公報

図２において、液晶駆動ドライバ（以下ＤＵＴと略す）１は、複数ピンから多段階電圧を出力する。パフォーマンスボードＰＦは、図示しないテストヘッド上に設けられ、ＤＵＴ１を搭載し、ＤＵＴ１を接地する。電圧発生部２，３は、ＤＵＴ１に電圧を供給すると共に、パフォーマンスボードＰＦで接地する。電圧測定部４は、ＤＵＴ１の出力を測定すると共に、パフォーマンスボードＰＦで接地する。レンジ部５は、ラインＬに入力端を接続し、レンジ切替を行う。基準電圧源６は基準電圧を発生する。基準電圧測定部７は、基準電圧源６の基準電圧により校正し、レンジ部５からの出力を測定する。スイッチＳＷ１〜ＳＷ３は、一端をラインＬ１に接続し、それぞれ電圧発生部２，３、電圧測定部４に他端を接続する。

次に、ＤＵＴ１の概略構成を図３を用いて説明する。ここでは、１つの出力ピンに対する構成を説明する。

図３において、抵抗Ｒ１〜Ｒｎが、直列に接続され、電圧Ｖ１，Ｖ２が与えられる。マルチプレクサＭは、各抵抗Ｒ１〜Ｒｎにより分圧される点を選択し、出力する。

このような装置の動作を以下に説明する。まず、始めに、電圧発生部２，３、電圧測定器４は内部の基準電圧により校正を行う。また、基準電圧測定部７は基準電圧源６の基準電圧により校正する。そして、スイッチＳＷ１をオン、スイッチＳＷ２，ＳＷ３をオフの状態で、電圧発生部２は電圧を発生し、レンジ部５を介して、電圧測定部７が測定を行う。この測定結果により、図示しない制御部が、電圧発生部２に対して校正を行う。同様に、スイッチＳＷ２をオン、スイッチＳＷ１，ＳＷ３をオフの状態で、電圧発生部３は電圧を発生し、レンジ部５を介して、基準電圧測定部７が測定を行う。この測定結果により、制御部が、電圧発生部３に対して校正を行う。そして、スイッチＳＷ１をオフ、スイッチＳＷ２，ＳＷ３をオンの状態で、電圧発生部３が電圧を発生し、スイッチＳＷ２，ＳＷ３を介して、電圧測定部４が電圧を測定する。この測定結果により、制御部が電圧測定部４の校正を行う。

次に、スイッチＳＷ１〜ＳＷ３のオフの状態で、電圧発生部２，３が電圧Ｖ１，Ｖ２を発生し、ＤＵＴ１に供給する。ＤＵＴ１は図示しないデジタル信号発生部よりデジタル信号を入力し、マルチプレクサＭにより選択を行い、分圧を出力する。この出力を電圧測定部４が電圧測定を行う。この測定結果により、ＤＵＴ１の良否の判定を行う。

このような装置では、電圧発生部２，３、電圧測定部４がそれぞれ内部の基準電圧により、校正を行い、絶対精度で試験を行なっている。しかし、温度ドリフトにより、電圧発生部２，３、電圧測定部４がそれぞれ内部の基準電圧の誤差が発生してしまうという問題点があった。

そこで、本発明の目的は、精度よく試験を行えるＩＣテスタを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
入力電圧に対して、比電圧を出力する被試験対象を試験するＩＣテスタにおいて、
基準電圧源と、
この基準電圧源の電圧で校正し、前記被試験対象に電圧を供給する電圧発生部と、
前記基準電圧源の電圧で校正し、前記被試験対象が出力する比電圧を測定する電圧測定部と、
前記被試験対象の接地電位に入力端を接続し、前記電圧発生部、前記電圧測定部のグランド端子に出力端を接続するバッファと
を備え、前記電圧発生部は電圧を発生し、この電圧を前記電圧測定部が測定を行い、この測定結果により、制御部が電圧発生部に対して校正を行い、前記基準電圧源により相対精度を保った電圧発生部、電圧測定部により被試験対象の試験を行うことを特徴とするものである。
請求項２記載の発明は、
入力電圧に対して、比電圧を出力する被試験対象を試験するＩＣテスタにおいて、
基準電圧源と、
この基準電圧源の電圧で校正し、前記被試験対象に電圧を供給する電圧発生部と、
前記基準電圧源の電圧で校正し、前記被試験対象が出力する比電圧を測定する電圧測定部と、
前記被試験対象の接地電位に入力端を接続し、前記電圧発生部、前記電圧測定部のグランド端子に出力端を接続するバッファと
を備え、前記電圧発生部は電圧を発生し、この電圧を前記電圧測定部が測定を行い、この測定結果により、制御部が電圧測定部に対して校正を行い、前記基準電圧源により相対精度を保った電圧発生部、電圧測定部により被試験対象の試験を行うことを特徴とするものである。
請求項３記載の発明は、
入力電圧に対して、比電圧を出力する被試験対象を試験するＩＣテスタにおいて、
基準電圧源と、
この基準電圧源の電圧で校正し、前記被試験対象に電圧を供給する電圧発生部と、
前記基準電圧源の電圧で校正し、前記被試験対象の出力を測定する電圧測定部と、
前記被試験対象の接地電位に入力端を接続し、前記電圧発生部、前記電圧測定部のグランド端子に出力端を接続するバッファと
を備えたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
被試験対象は液晶駆動ドライバであることを特徴とするものである。

本発明によれば、基準電圧源により、電圧発生部、電圧測定部の校正を行うので、基準電圧が温度ドリフトしても、相対精度は変化しない。つまり、被試験対象は比電圧を出力しているので、相対精度が保たれていれば、絶対精度がわるくとも、被試験対象の良否の判定に影響せず、精度よく試験を行うことができる。また、１つの基準電圧源だけで校正するので、安価に構成することができる。

また、バッファによりグランド電流が流れることを防止しているので、各電圧発生部、電圧測定部のオフセット誤差を防止することができる。

以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図２，３と同一のものは同一符号を付し説明を省略する。

図１において、電圧発生部８，９は、電圧発生部２，３の代わりに設けられ、基準電圧源６の電圧で校正し、ＤＵＴ１に電圧を供給すると共に、出力端をスイッチＳＷ１，ＳＷ２の他端に接続する。電圧測定部１０は、電圧測定部４の代わりに設けられ、基準電圧源６の電圧で校正し、ＤＵＴ１の出力を測定すると共に、出力端をスイッチＳＷ３の他端に接続する。基準電圧測定部１１は、基準電圧測定部７の代わりに設けられ、基準電圧源６の電圧で校正し、電圧発生器部８，９の電圧を測定し、校正すると共に、ラインＬに入力端を接続する。バッファ１２は、パフォーマンスボードＰＦの接地電位に入力端を接続し、電圧発生部８，９、電圧測定部１０、基準測定部１１のグランド端子に出力端を接続する。

このような装置の動作を以下に説明する。まず、始めに、電圧発生部８，９、電圧測定部１０、基準電圧測定部１１は、基準電圧源６の基準電圧により校正を行う。そして、スイッチＳＷ１をオン、スイッチＳＷ２，ＳＷ３をオフの状態で、電圧発生部８は電圧を発生し、基準電圧測定部１１が測定を行う。この測定結果により、図示しない制御部が、電圧発生部８に対して校正を行う。同様に、スイッチＳＷ２をオン、スイッチＳＷ１，ＳＷ３をオフの状態で、電圧発生部９は電圧を発生し、基準電圧測定部１１が測定を行う。この測定結果により、制御部が、電圧発生部９に対して校正を行う。そして、スイッチＳＷ１をオフ、スイッチＳＷ２，ＳＷ３をオンの状態で、電圧発生部９が電圧を発生し、電圧測定部１０が電圧を測定する。この測定結果により、制御部が電圧測定部１０の校正を行う。

次に、スイッチＳＷ１〜ＳＷ３のオフの状態で、電圧発生部８，９が電圧Ｖ１，Ｖ２を発生し、ＤＵＴ１に供給する。ＤＵＴ１は図示しないデジタル信号発生部よりデジタル信号を入力し、マルチプレクサＭにより選択を行い、分圧、比電圧を出力する。この出力を電圧測定部１０が電圧測定を行う。この測定結果により、ＤＵＴ１の良否の判定を行う。

このように、基準電圧源６により、電圧発生部８，９、電圧測定部１０、基準測定部１１の校正を行うので、基準電圧が温度ドリフトしても、相対精度は変化しない。つまり、ＤＵＴ１は比電圧を出力しているので、相対精度が保たれていれば、絶対精度がわるくとも、ＤＵＴ１の良否の判定に影響せず、精度よく試験を行うことができる。また、１つの基準電圧源６だけで校正するので、安価に構成することができる。

また、バッファ１２によりグランド電流が流れることを防止しているので、各電圧発生器８，９、電圧測定部１０のオフセット誤差を防止することができる。

なお、本発明はこれに限定されるものではなく、基準電圧測定部１１を設けた構成を示したが、電圧測定部１０が基準電圧測定部としてもよい。

また、被試験対象として、液晶駆動ドライバを示したが、Ｄ／Ａ変換器でもよい。

そして、電圧発生部８，９を電圧測定部１０のオフセット電圧加算に用いる構成でもよい。また、電圧発生部８，９とは別にオフセット電圧加算に用いる電圧発生部を設けてもよい。この場合も、電圧発生部は、電圧発生部８，９と同様に、基準電圧源６の電圧で校正し、ラインＬにスイッチを介して接続され、基準電圧測定部１１の基準電圧で校正され、電圧測定部１０にオフセット電圧を供給する。

本発明の一実施例を示した構成図である。従来のＩＣテスタの構成を示した図である。ＤＵＴ１の概略構成を示した図である。

符号の説明

１ＤＵＴ
６基準電圧源
８，９電圧発生器
１０電圧測定器
１２バッファ

Claims

入力電圧に対して、比電圧を出力する被試験対象を試験するＩＣテスタにおいて、
基準電圧源と、
この基準電圧源の電圧で校正し、前記被試験対象に電圧を供給する電圧発生部と、
前記基準電圧源の電圧で校正し、前記被試験対象が出力する比電圧を測定する電圧測定部と、
前記被試験対象の接地電位に入力端を接続し、前記電圧発生部、前記電圧測定部のグランド端子に出力端を接続するバッファと
を備え、前記電圧発生部は電圧を発生し、この電圧を前記電圧測定部が測定を行い、この測定結果により、制御部が電圧発生部に対して校正を行い、前記基準電圧源により相対精度を保った電圧発生部、電圧測定部により被試験対象の試験を行うことを特徴とするＩＣテスタ。
入力電圧に対して、比電圧を出力する被試験対象を試験するＩＣテスタにおいて、
基準電圧源と、
この基準電圧源の電圧で校正し、前記被試験対象に電圧を供給する電圧発生部と、
前記基準電圧源の電圧で校正し、前記被試験対象が出力する比電圧を測定する電圧測定部と、
前記被試験対象の接地電位に入力端を接続し、前記電圧発生部、前記電圧測定部のグランド端子に出力端を接続するバッファと
を備え、前記電圧発生部は電圧を発生し、この電圧を前記電圧測定部が測定を行い、この測定結果により、制御部が電圧測定部に対して校正を行い、前記基準電圧源により相対精度を保った電圧発生部、電圧測定部により被試験対象の試験を行うことを特徴とするＩＣテスタ。
入力電圧に対して、比電圧を出力する被試験対象を試験するＩＣテスタにおいて、
基準電圧源と、
この基準電圧源の電圧で校正し、前記被試験対象に電圧を供給する電圧発生部と、
前記基準電圧源の電圧で校正し、前記被試験対象の出力を測定する電圧測定部と、
前記被試験対象の接地電位に入力端を接続し、前記電圧発生部、前記電圧測定部のグランド端子に出力端を接続するバッファと
を備えたことを特徴とするＩＣテスタ。
被試験対象は液晶駆動ドライバであることを特徴とする請求項１〜３のいずれかに記載のＩＣテスタ。