JPH0743430A - Icテスタ用校正装置 - Google Patents
Icテスタ用校正装置Info
- Publication number
- JPH0743430A JPH0743430A JP5205794A JP20579493A JPH0743430A JP H0743430 A JPH0743430 A JP H0743430A JP 5205794 A JP5205794 A JP 5205794A JP 20579493 A JP20579493 A JP 20579493A JP H0743430 A JPH0743430 A JP H0743430A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- calibration
- reference resistance
- board
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 実際のデバイス測定と同一の印加点で正確な
校正を行うことのできるICテスタ用校正装置を提供す
る。 【構成】 ICテスタ1の試料用電源から基準抵抗3に
所定の電流(又は電圧)を印加し、基準抵抗3の両端電
圧(又は通過電流)を測定することによりICテスタ1
を校正するICテスタ用校正装置において、ICテスタ
1のテストヘッド6に装着され、テストヘッド6からの
校正用信号を受けるテストボード7と、テストボード7
と配線により接続され、前記校正用信号を搭載された基
準抵抗3に印加する校正用ボード5と、ICテスタ1に
GP−IB接続され、基準抵抗3に印加された前記校正
用信号に基づいて測定を行う計測器4とを設ける。
校正を行うことのできるICテスタ用校正装置を提供す
る。 【構成】 ICテスタ1の試料用電源から基準抵抗3に
所定の電流(又は電圧)を印加し、基準抵抗3の両端電
圧(又は通過電流)を測定することによりICテスタ1
を校正するICテスタ用校正装置において、ICテスタ
1のテストヘッド6に装着され、テストヘッド6からの
校正用信号を受けるテストボード7と、テストボード7
と配線により接続され、前記校正用信号を搭載された基
準抵抗3に印加する校正用ボード5と、ICテスタ1に
GP−IB接続され、基準抵抗3に印加された前記校正
用信号に基づいて測定を行う計測器4とを設ける。
Description
【0001】
【産業上の利用分野】この発明はICテスタ用校正装置
についてのものであり、特にICテスタの試料用電源又
は直流特性測定器(以下、試料用電源という)の出力値
を校正するために用いられるICテスタ用校正装置につ
いてのものである。
についてのものであり、特にICテスタの試料用電源又
は直流特性測定器(以下、試料用電源という)の出力値
を校正するために用いられるICテスタ用校正装置につ
いてのものである。
【0002】
【従来の技術】通常、ICテスタには測定試料に直流電
圧を供給するための試料用電源が備えられており、この
試料用電源の電圧又は電流の出力値を校正するための校
正装置が内蔵されている。
圧を供給するための試料用電源が備えられており、この
試料用電源の電圧又は電流の出力値を校正するための校
正装置が内蔵されている。
【0003】つぎに、従来の内蔵校正装置の概略構成図
を図2に示す。図2で、ICテスタ1の本体内には試料
用電源としてDC(直流特性測定)ユニット2が内蔵さ
れており、このDCユニット2内に校正のための基準抵
抗3が組み込まれている。そしてICテスタ1の校正時
にはICテスタ1内のDCユニット2から所定の出力値
(電圧又は電流)が基準抵抗3に印加され、DCユニッ
ト2によって測定が行われる。通常は基準抵抗3に所定
の電流を流してその両端電圧を測定するか、あるいは所
定の電圧を印加してその通過電流を測定するかによって
出力値の校正を行う。
を図2に示す。図2で、ICテスタ1の本体内には試料
用電源としてDC(直流特性測定)ユニット2が内蔵さ
れており、このDCユニット2内に校正のための基準抵
抗3が組み込まれている。そしてICテスタ1の校正時
にはICテスタ1内のDCユニット2から所定の出力値
(電圧又は電流)が基準抵抗3に印加され、DCユニッ
ト2によって測定が行われる。通常は基準抵抗3に所定
の電流を流してその両端電圧を測定するか、あるいは所
定の電圧を印加してその通過電流を測定するかによって
出力値の校正を行う。
【0004】このように従来の校正装置ではICテスタ
内で出力値の校正を行っていた。
内で出力値の校正を行っていた。
【0005】
【発明が解決しようとする課題】従来の校正装置では、
テスタ内に内蔵されるDCユニット内で校正が行われる
ため、ICテスタの使用時にテストヘッド上でデバイス
に印加される状態での校正を行ったことにはならず、校
正した状態と実際にICテスタを使用した状態とではズ
レが生ずるという問題がある。また、従来の校正装置は
ICテスタ内に内蔵されている基準抵抗により校正を行
っているため、実際のデバイス測定と同じ印加点での校
正が困難であり、基準抵抗に電流を印加してその両端電
圧を測定するような場合には電流印加側と電圧測定側の
両方の誤差が積み重なるため、校正のズレや不具合の発
見ができないという問題がある。
テスタ内に内蔵されるDCユニット内で校正が行われる
ため、ICテスタの使用時にテストヘッド上でデバイス
に印加される状態での校正を行ったことにはならず、校
正した状態と実際にICテスタを使用した状態とではズ
レが生ずるという問題がある。また、従来の校正装置は
ICテスタ内に内蔵されている基準抵抗により校正を行
っているため、実際のデバイス測定と同じ印加点での校
正が困難であり、基準抵抗に電流を印加してその両端電
圧を測定するような場合には電流印加側と電圧測定側の
両方の誤差が積み重なるため、校正のズレや不具合の発
見ができないという問題がある。
【0006】この発明は、実際のデバイス測定と同一の
印加点で正確な校正を行うことのできるICテスタ用校
正装置を提供することを目的とする。
印加点で正確な校正を行うことのできるICテスタ用校
正装置を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に、この発明は、ICテスタ1の試料用電源から基準抵
抗3に所定の電流(又は電圧)を印加し、基準抵抗3の
両端電圧(又は通過電流)を測定することによりICテ
スタ1を校正するICテスタ用校正装置において、IC
テスタ1のテストヘッド6に装着され、テストヘッド6
からの校正用信号を受けるテストボード7と、このテス
トボード7と配線により接続され、前記校正用信号を搭
載された基準抵抗3に印加する校正用ボード5と、IC
テスタ1にGP−IB(General Purpos
e Interface Bus:汎用インターフェイ
スバス)接続され、基準抵抗3に印加された前記校正用
信号に基づいて測定を行う計測器4とを設けたものであ
る。
に、この発明は、ICテスタ1の試料用電源から基準抵
抗3に所定の電流(又は電圧)を印加し、基準抵抗3の
両端電圧(又は通過電流)を測定することによりICテ
スタ1を校正するICテスタ用校正装置において、IC
テスタ1のテストヘッド6に装着され、テストヘッド6
からの校正用信号を受けるテストボード7と、このテス
トボード7と配線により接続され、前記校正用信号を搭
載された基準抵抗3に印加する校正用ボード5と、IC
テスタ1にGP−IB(General Purpos
e Interface Bus:汎用インターフェイ
スバス)接続され、基準抵抗3に印加された前記校正用
信号に基づいて測定を行う計測器4とを設けたものであ
る。
【0008】
【作用】この発明では校正用信号が供給されるテストボ
ードと、校正のための校正用ボードとが配線により接続
されて外部に設けられている。そしてこの校正用ボード
に搭載された基準抵抗に校正用の信号がテストボードを
介して印加される。そして測定はICテスタ本体との間
でGP−IB接続されたデジタル・マルチ・メータ(D
MM)等の計測器を用いて行う。これにより実際のデバ
イス測定と同一条件で校正が可能となる。
ードと、校正のための校正用ボードとが配線により接続
されて外部に設けられている。そしてこの校正用ボード
に搭載された基準抵抗に校正用の信号がテストボードを
介して印加される。そして測定はICテスタ本体との間
でGP−IB接続されたデジタル・マルチ・メータ(D
MM)等の計測器を用いて行う。これにより実際のデバ
イス測定と同一条件で校正が可能となる。
【0009】
【実施例】つぎに、この発明の一実施例の概略構成図を
図1に示す。図1で、DCユニット2はICテスタ1の
テストヘッド6に装着されており、テストヘッド6から
の校正用信号を受け取る。校正用ボード5は基準抵抗3
を搭載しており、テストボード7と配線により接続され
てICテスタ1の外部に設けられている。そして校正用
信号はテストボード7から校正用ボード5へこの配線を
通して供給される。校正用信号は校正用ボード5の基準
抵抗3に供給され、その両端電圧あるいは通過電流は計
測器4により測定される。
図1に示す。図1で、DCユニット2はICテスタ1の
テストヘッド6に装着されており、テストヘッド6から
の校正用信号を受け取る。校正用ボード5は基準抵抗3
を搭載しており、テストボード7と配線により接続され
てICテスタ1の外部に設けられている。そして校正用
信号はテストボード7から校正用ボード5へこの配線を
通して供給される。校正用信号は校正用ボード5の基準
抵抗3に供給され、その両端電圧あるいは通過電流は計
測器4により測定される。
【0010】計測器4はICテスタ1にGP−IB接続
され、ICテスタ1からの制御のもとに校正用ボード5
の測定を行い、その測定結果をICテスタ1に転送す
る。これにより実際のデバイス測定と同じ条件でテスト
ボード7から校正用ボード5へ出力された校正用信号に
基づいて測定が行われ、その測定結果が計測器4を介し
てICテスタ1に伝達される。この結果を見ながら必要
に応じてICテスタ1内に内蔵されている校正用電源の
調整を行って校正を行う。
され、ICテスタ1からの制御のもとに校正用ボード5
の測定を行い、その測定結果をICテスタ1に転送す
る。これにより実際のデバイス測定と同じ条件でテスト
ボード7から校正用ボード5へ出力された校正用信号に
基づいて測定が行われ、その測定結果が計測器4を介し
てICテスタ1に伝達される。この結果を見ながら必要
に応じてICテスタ1内に内蔵されている校正用電源の
調整を行って校正を行う。
【0011】
【発明の効果】以上説明したようにこの発明では、テス
トヘッドからテストボードを通して校正用ボードに印加
される校正用信号をICテスタとの間でGP−IB接続
された計測器で測定して校正を行うようにしたため、実
際のデバイス測定と同じ条件で校正が行われる。また外
部の計測器を用いて校正を行うためテスタ毎の器差がな
くなるという利点もある。
トヘッドからテストボードを通して校正用ボードに印加
される校正用信号をICテスタとの間でGP−IB接続
された計測器で測定して校正を行うようにしたため、実
際のデバイス測定と同じ条件で校正が行われる。また外
部の計測器を用いて校正を行うためテスタ毎の器差がな
くなるという利点もある。
【図1】この発明の一実施例を示す構成ブロック図であ
る。
る。
【図2】従来の出力電圧補正回路の構成ブロック図であ
る。
る。
1 ICテスタ 3 基準抵抗 4 計測器 5 校正用ボード 6 テストヘッド 7 テストボード
Claims (1)
- 【請求項1】 ICテスタ(1) の試料用電源から基準抵
抗(3) に所定の電流(又は電圧)を印加し、基準抵抗
(3) の両端電圧(又は通過電流)を測定することにより
ICテスタ(1) を校正するICテスタ用校正装置におい
て、 ICテスタ(1) のテストヘッド(6) に装着され、テスト
ヘッド(6) からの校正用信号を受けるテストボード(7)
と、 テストボード(7) と配線により接続され、前記校正用信
号を搭載された前記基準抵抗(3) に印加する校正用ボー
ド(5) と、 ICテスタ(1) にGP−IB接続され、基準抵抗(3) に
印加された前記校正用信号に基づいて測定を行う計測器
(4) を設ける事を特徴とするICテスタ用校正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5205794A JPH0743430A (ja) | 1993-07-28 | 1993-07-28 | Icテスタ用校正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5205794A JPH0743430A (ja) | 1993-07-28 | 1993-07-28 | Icテスタ用校正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0743430A true JPH0743430A (ja) | 1995-02-14 |
Family
ID=16512797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5205794A Pending JPH0743430A (ja) | 1993-07-28 | 1993-07-28 | Icテスタ用校正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0743430A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100352113B1 (ko) * | 2000-10-13 | 2002-09-12 | 주식회사 케이이씨 | 트랜지스터 테스트용 캘리브레이션 키트 |
WO2003021277A3 (en) * | 2001-08-30 | 2003-07-10 | Teradyne Inc | Method and apparatus for calibration and validation of high performance dut power supplies |
JP2006270063A (ja) * | 2005-02-28 | 2006-10-05 | Seiko Instruments Inc | 半導体ウェハおよびそれを用いた半導体検査装置の校正方法 |
JP2015055516A (ja) * | 2013-09-11 | 2015-03-23 | 日置電機株式会社 | 基板検査装置、及び標準器 |
KR102013644B1 (ko) * | 2018-11-13 | 2019-08-23 | 한국항공우주연구원 | 계측기 자동교정장비의 오차저감 장치 |
JP2021135228A (ja) * | 2020-02-28 | 2021-09-13 | 日本電産リード株式会社 | 較正治具 |
-
1993
- 1993-07-28 JP JP5205794A patent/JPH0743430A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100352113B1 (ko) * | 2000-10-13 | 2002-09-12 | 주식회사 케이이씨 | 트랜지스터 테스트용 캘리브레이션 키트 |
WO2003021277A3 (en) * | 2001-08-30 | 2003-07-10 | Teradyne Inc | Method and apparatus for calibration and validation of high performance dut power supplies |
JP2006270063A (ja) * | 2005-02-28 | 2006-10-05 | Seiko Instruments Inc | 半導体ウェハおよびそれを用いた半導体検査装置の校正方法 |
JP2015055516A (ja) * | 2013-09-11 | 2015-03-23 | 日置電機株式会社 | 基板検査装置、及び標準器 |
KR102013644B1 (ko) * | 2018-11-13 | 2019-08-23 | 한국항공우주연구원 | 계측기 자동교정장비의 오차저감 장치 |
JP2021135228A (ja) * | 2020-02-28 | 2021-09-13 | 日本電産リード株式会社 | 較正治具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6870359B1 (en) | Self-calibrating electrical test probe | |
JP4119060B2 (ja) | 試験装置 | |
EP1440328B1 (en) | Method and apparatus for calibration and validation of high performance dut power supplies | |
US7180314B1 (en) | Self-calibrating electrical test probe calibratable while connected to an electrical component under test | |
JP2000009792A (ja) | テストバーンインシステム、及びテストバーンインシステム校正方法 | |
US4841229A (en) | Method of and circuit for ohmmeter calibration | |
JPH0743430A (ja) | Icテスタ用校正装置 | |
JP3216171B2 (ja) | Ic試験装置の較正方法 | |
JP2928534B2 (ja) | インサーキット試験装置および方法 | |
JP3628789B2 (ja) | 半導体テストシステムの自動校正装置 | |
KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
JP3208195B2 (ja) | エージング中におけるデバイス駆動電流の測定装置 | |
US20060066322A1 (en) | Semiconductor testing | |
US8903687B1 (en) | Dielectric absorption compensation for a measurement instrument | |
JP2517456Y2 (ja) | アナログicテスタの校正用治具 | |
JP3461258B2 (ja) | 導電率またはpHを測定する装置 | |
JP3669516B2 (ja) | 電源供給装置及び電源供給方法 | |
JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
JPS60253883A (ja) | 定電流負荷兼定電圧印加電流測定器 | |
KR101044257B1 (ko) | 전압/전류 발생장치 | |
JPH07151611A (ja) | 物理量測定装置の表示調整方法 | |
JP3209753B2 (ja) | 半導体素子の検査方法 | |
JP2537030Y2 (ja) | Lsiテスタ | |
JPH04303940A (ja) | 半導体装置 | |
JPH0690270B2 (ja) | Icテスト用直流源の校正装置 |