JP3209753B2 - 半導体素子の検査方法 - Google Patents
半導体素子の検査方法Info
- Publication number
- JP3209753B2 JP3209753B2 JP02123491A JP2123491A JP3209753B2 JP 3209753 B2 JP3209753 B2 JP 3209753B2 JP 02123491 A JP02123491 A JP 02123491A JP 2123491 A JP2123491 A JP 2123491A JP 3209753 B2 JP3209753 B2 JP 3209753B2
- Authority
- JP
- Japan
- Prior art keywords
- dut
- measurement
- conductive path
- tester
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の機能特性
などを検査する半導体素子の検査方法に関するものであ
る。
などを検査する半導体素子の検査方法に関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子を検査する検査装置
は、テスタの近傍に設けられたスイッチ部と、被測定用
の半導体素子（以下、ＤＵＴという）との間を複数本の
長尺導電路で結び、その長尺導電路毎に設けられた各ス
イッチ部を必要に応じて閉成するように構成していた
（実公昭５２−１５７３５号公報を参照）。また、それ
を使った測定方法は絶対値を測定する絶対値測定法が中
心であった。
は、テスタの近傍に設けられたスイッチ部と、被測定用
の半導体素子（以下、ＤＵＴという）との間を複数本の
長尺導電路で結び、その長尺導電路毎に設けられた各ス
イッチ部を必要に応じて閉成するように構成していた
（実公昭５２−１５７３５号公報を参照）。また、それ
を使った測定方法は絶対値を測定する絶対値測定法が中
心であった。
【０００３】ここで、ＤＵＴを測定する従来の検査装置
および検査方法について、図面を参照しながら説明す
る。図４は、従来の検査装置の構成を示すブロック図で
ある。
および検査方法について、図面を参照しながら説明す
る。図４は、従来の検査装置の構成を示すブロック図で
ある。
【０００４】同図において、テスタ１はリレーユニット
２に接続され、リレーユニット２に制御信号を出力し、
リレーユニット２内の各リレーを制御する。また、リレ
ーユニット２内の各リレーによって動作する複数のリレ
ー接点で構成されたスイッチ部４は、短尺導電路３を介
してテスタ１に接続される一方、長尺導電路５を介して
ＤＵＴ６に接続されている。
２に接続され、リレーユニット２に制御信号を出力し、
リレーユニット２内の各リレーを制御する。また、リレ
ーユニット２内の各リレーによって動作する複数のリレ
ー接点で構成されたスイッチ部４は、短尺導電路３を介
してテスタ１に接続される一方、長尺導電路５を介して
ＤＵＴ６に接続されている。
【０００５】そして、テスタ１は、リレーユニット２に
制御信号を与えて、スイッチ部３内の複数のリレー接点
のオンオフを制御し、ＤＵＴ６の機能特性を検査する。
図５は、図４で示された検査装置の具体例を示す回路図
である。
制御信号を与えて、スイッチ部３内の複数のリレー接点
のオンオフを制御し、ＤＵＴ６の機能特性を検査する。
図５は、図４で示された検査装置の具体例を示す回路図
である。
【０００６】図５において、テスタ１はスイッチ部４と
してのリレー接点７の一方端に複数の短尺導電路３を介
してそれぞれ接続され、各リレー接点７の他方端は複数
の長尺導電路３を介してＤＵＴ６の各端子にそれぞれ接
続されている。
してのリレー接点７の一方端に複数の短尺導電路３を介
してそれぞれ接続され、各リレー接点７の他方端は複数
の長尺導電路３を介してＤＵＴ６の各端子にそれぞれ接
続されている。
【０００７】このように、複数の短尺導電路３と複数の
長尺導電路５との間にそれぞれ接続されたリレー接点７
は、短尺導電路３と長尺導電路５との導電路を必要に応
じて閉成するように構成されている。
長尺導電路５との間にそれぞれ接続されたリレー接点７
は、短尺導電路３と長尺導電路５との導電路を必要に応
じて閉成するように構成されている。
【０００８】ここで、テスタ１とスイッチ部４間の配線
は長さを極小とした構成であり、各リレーはそれぞれ必
要な時にのみプログラムに応じて動作するようになって
いる。このように、テスタ１とスイッチ部４間の配線の
長さを極小にするため、両者間の配線をプリント配線化
して、スイッチ部４をテスタ１の近傍に配置している。
は長さを極小とした構成であり、各リレーはそれぞれ必
要な時にのみプログラムに応じて動作するようになって
いる。このように、テスタ１とスイッチ部４間の配線の
長さを極小にするため、両者間の配線をプリント配線化
して、スイッチ部４をテスタ１の近傍に配置している。
【０００９】上記の構成により、各リレーの接点７はそ
れぞれプログラムに応じて動作し、テスタ１とＤＵＴ６
の間で測定項目毎に電気信号の授受を行い、ＤＵＴ６の
機能特性試験を実現している。また、その試験方法も、
短尺導電路３と長尺導電路５とを介してＤＵＴ６の出力
の絶対値を直接に測定する絶対値測定法を採用してい
る。
れぞれプログラムに応じて動作し、テスタ１とＤＵＴ６
の間で測定項目毎に電気信号の授受を行い、ＤＵＴ６の
機能特性試験を実現している。また、その試験方法も、
短尺導電路３と長尺導電路５とを介してＤＵＴ６の出力
の絶対値を直接に測定する絶対値測定法を採用してい
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、スイッチ部４がテスタ１の近傍に配置さ
れるため、スイッチ部４の各リレー接点７を切ったとし
てもＤＵＴ６の各端子には長尺導電路５が接続されたま
まとなり、長尺導電路５の持つ不要インピーダンスがＤ
ＵＴ６の動作を不安定にさせ、動作波形を歪ませたり、
最悪の場合には発振してしまうような悪影響が存在す
る。
来の構成では、スイッチ部４がテスタ１の近傍に配置さ
れるため、スイッチ部４の各リレー接点７を切ったとし
てもＤＵＴ６の各端子には長尺導電路５が接続されたま
まとなり、長尺導電路５の持つ不要インピーダンスがＤ
ＵＴ６の動作を不安定にさせ、動作波形を歪ませたり、
最悪の場合には発振してしまうような悪影響が存在す
る。
【００１１】また、長尺導電路５を介してＤＵＴ６にバ
イアスを与える時、長尺導電路５の抵抗成分（不要イン
ピーダンス）での電圧降下が、オフセット電圧としてＤ
Ｃ電圧の測定値に付加され、ＤＣ電圧を測定する際の誤
差要因となる。
イアスを与える時、長尺導電路５の抵抗成分（不要イン
ピーダンス）での電圧降下が、オフセット電圧としてＤ
Ｃ電圧の測定値に付加され、ＤＣ電圧を測定する際の誤
差要因となる。
【００１２】さらには、ＤＵＴ６に接続された長尺導電
路５間の寄生容量（不要インピーダンス）がＤＵＴ６の
周波数特性を悪化させたり、測定ユニット（ＡＣ電圧計
やＡＣ電流計）の周波数特性が影響して、ＤＵＴ６の出
力を絶対値測定する際に測定誤差の要因になり、ＤＵＴ
６の正確な機能特性が測定できないという問題点があっ
た。このことは、ＤＵＴ６に小さな入力信号の検査条件
で測定したり、小さな出力信号を測定する時、特に無視
できなくなる。
路５間の寄生容量（不要インピーダンス）がＤＵＴ６の
周波数特性を悪化させたり、測定ユニット（ＡＣ電圧計
やＡＣ電流計）の周波数特性が影響して、ＤＵＴ６の出
力を絶対値測定する際に測定誤差の要因になり、ＤＵＴ
６の正確な機能特性が測定できないという問題点があっ
た。このことは、ＤＵＴ６に小さな入力信号の検査条件
で測定したり、小さな出力信号を測定する時、特に無視
できなくなる。
【００１３】本発明は、上記従来の問題を解決するもの
で、高精度で且つ再現性の良い半導体素子の検査方法を
提供するものである。
で、高精度で且つ再現性の良い半導体素子の検査方法を
提供するものである。
【００１４】
【課題を解決するための手段】本発明の半導体装置の検
査方法は、オペアンプと、前記オペアンプの出力に接続
された長尺導電路とを介してＡＣ電圧計を接続し、被測
定用半導体素子のＡＣ特性を検査する方法であって、前
記オペアンプの入力を前記被測定用半導体素子の入力側
に接続した第１の状態と、出力側に接続した第２の状態
とに切り換えて前記ＡＣ電圧計の指示を読み取り、前記
第１の状態で読み取った第１の電圧値と、前記第２の状
態で読み取った第２の電圧値との比を求めるものであ
る。
査方法は、オペアンプと、前記オペアンプの出力に接続
された長尺導電路とを介してＡＣ電圧計を接続し、被測
定用半導体素子のＡＣ特性を検査する方法であって、前
記オペアンプの入力を前記被測定用半導体素子の入力側
に接続した第１の状態と、出力側に接続した第２の状態
とに切り換えて前記ＡＣ電圧計の指示を読み取り、前記
第１の状態で読み取った第１の電圧値と、前記第２の状
態で読み取った第２の電圧値との比を求めるものであ
る。
【００１５】
【作用】上記の構成により、同一の測定ユニットを用い
て、被測定用半導体素子の出力信号を複数の測定点で測
定し、測定した複数の測定値を演算して、被測定半導体
素子の良否を判定するので、測定ユニットや導電路など
による誤差要因がキャンセルされ、高精度で且つ再現性
の良い測定が可能となる。
て、被測定用半導体素子の出力信号を複数の測定点で測
定し、測定した複数の測定値を演算して、被測定半導体
素子の良否を判定するので、測定ユニットや導電路など
による誤差要因がキャンセルされ、高精度で且つ再現性
の良い測定が可能となる。
【００１６】
【実施例】以下、本発明の半導体素子の検査方法を具体
的な実施例に基づいて説明する。図１は、一参考例の検
査装置の構成を示すブロック図である。
的な実施例に基づいて説明する。図１は、一参考例の検
査装置の構成を示すブロック図である。
【００１７】図１において、被測定半導体素子としての
ＤＵＴ１１の検査に用いるテスタ１２は、リレーユニッ
ト１３に接続され、測定項目に対応して発生する制御信
号をリレーユニット１３に出力する。また、テスタ１２
は、測定ヘッド１４および測定周辺回路部１５を介して
ＤＵＴ１１に接続される。
ＤＵＴ１１の検査に用いるテスタ１２は、リレーユニッ
ト１３に接続され、測定項目に対応して発生する制御信
号をリレーユニット１３に出力する。また、テスタ１２
は、測定ヘッド１４および測定周辺回路部１５を介して
ＤＵＴ１１に接続される。
【００１８】そして、測定ヘッド１４は、ＤＵＴ１１の
外部リードに接続される配線の長さを極小にし、且つ、
スイッチ手段としての複数のリレー接点を有しており、
測定周辺回路部１５は、スイッチ手段としての複数のリ
レー接点を有するとともに、ＤＵＴ１１の実使用状態と
同等の周辺回路を有し、且つ、測定ヘッド１４と並列に
接続されるものであり、取り換え可能になっている。
外部リードに接続される配線の長さを極小にし、且つ、
スイッチ手段としての複数のリレー接点を有しており、
測定周辺回路部１５は、スイッチ手段としての複数のリ
レー接点を有するとともに、ＤＵＴ１１の実使用状態と
同等の周辺回路を有し、且つ、測定ヘッド１４と並列に
接続されるものであり、取り換え可能になっている。
【００１９】このように構成された検査装置は、測定項
目に応じてリレーユニット１３に制御信号を与えて、測
定ヘッド１４および測定周辺回路部１５内のリレー接点
をオンオフ制御し、テスタ１２内の測定ユニットにより
ＤＵＴ１１の機能特性を検査する。
目に応じてリレーユニット１３に制御信号を与えて、測
定ヘッド１４および測定周辺回路部１５内のリレー接点
をオンオフ制御し、テスタ１２内の測定ユニットにより
ＤＵＴ１１の機能特性を検査する。
【００２０】図２は、図１の検査装置の具体構成を示す
回路図である。図２において、テスタ１２に接続された
複数の長尺導電路の中の両側の長尺導電路１６ａおよび
１６ｂは、短尺導電路１７ａおよび１７ｂを介してＤＵ
Ｔ１１の電源端子１１ａおよび接地端子１１ｂに直接に
接続され、ＤＵＴ１１に対する電源供給を行う配線であ
る。長尺導電路１６ａと１６ｂとの間に配置された６本
に長尺導電路１８は、測定ヘッド１４内の各リレー接点
１９の一方端子にそれぞれ接続され、各リレー接点１９
の他方端子はそれぞれ複数の短尺導電路２０を介してＤ
ＵＴ１１の各端子にそれぞれ接続される。各リレー接点
１９のオンオフによって、テスタ１２とＤＵＴ１１との
間の導通を制御している。
回路図である。図２において、テスタ１２に接続された
複数の長尺導電路の中の両側の長尺導電路１６ａおよび
１６ｂは、短尺導電路１７ａおよび１７ｂを介してＤＵ
Ｔ１１の電源端子１１ａおよび接地端子１１ｂに直接に
接続され、ＤＵＴ１１に対する電源供給を行う配線であ
る。長尺導電路１６ａと１６ｂとの間に配置された６本
に長尺導電路１８は、測定ヘッド１４内の各リレー接点
１９の一方端子にそれぞれ接続され、各リレー接点１９
の他方端子はそれぞれ複数の短尺導電路２０を介してＤ
ＵＴ１１の各端子にそれぞれ接続される。各リレー接点
１９のオンオフによって、テスタ１２とＤＵＴ１１との
間の導通を制御している。
【００２１】測定ヘッド１４は、複数のリレー接点１９
を有したプリント基板で構成され、プリント配線によっ
てＤＵＴ１１の外部リードと各リレー接点１９までの配
線長を極小にしている。そして、この測定ヘッド１４の
各リレー接点１９と並列に測定周辺回路部１５が自由に
取り換え可能な構成になっている。すなわち、両側の長
尺導電路１６ａ，１６ｂと並列に導電路２１ａ，２１ｂ
がそれぞれ接続され、残り６本の各長尺導電路１８と並
列に導電路２２が接続される一方、複数の短尺導電路２
０と並列に複数の導電路２４がそれぞれ接続され、複数
の導電路２２と２４との間をオンオフ制御する複数のリ
レー接点２３が配置される。さらに、各導電路２２には
ＤＵＴ１１の実使用状態と同等の周辺回路が設けられて
いる。
を有したプリント基板で構成され、プリント配線によっ
てＤＵＴ１１の外部リードと各リレー接点１９までの配
線長を極小にしている。そして、この測定ヘッド１４の
各リレー接点１９と並列に測定周辺回路部１５が自由に
取り換え可能な構成になっている。すなわち、両側の長
尺導電路１６ａ，１６ｂと並列に導電路２１ａ，２１ｂ
がそれぞれ接続され、残り６本の各長尺導電路１８と並
列に導電路２２が接続される一方、複数の短尺導電路２
０と並列に複数の導電路２４がそれぞれ接続され、複数
の導電路２２と２４との間をオンオフ制御する複数のリ
レー接点２３が配置される。さらに、各導電路２２には
ＤＵＴ１１の実使用状態と同等の周辺回路が設けられて
いる。
【００２２】すなわち、この周辺回路とは、例えば、ビ
デオ用ＩＣやオーディオ用ＩＣなどの測定対象となるＩ
Ｃ（被測定半導体素子）の製品規格で規定される外部部
品を取り付けた実使用状態での回路であり、また、それ
らのＩＣの製品規格で規定されるＩＣの外部端子の電圧
や電流を供給したり、ＩＣの外部端子における信号レベ
ルを測定するために使用する回路でもある。
デオ用ＩＣやオーディオ用ＩＣなどの測定対象となるＩ
Ｃ（被測定半導体素子）の製品規格で規定される外部部
品を取り付けた実使用状態での回路であり、また、それ
らのＩＣの製品規格で規定されるＩＣの外部端子の電圧
や電流を供給したり、ＩＣの外部端子における信号レベ
ルを測定するために使用する回路でもある。
【００２３】以下、その具体的な回路構成の一例につい
て図２を用いて説明する。導電路２１ａと導電路２２ａ
との間および、導電路２２ｂと２２ｃとの間に発振防止
用または外付け用のコンデンサ２５，２６が設けられて
いる。また、導電路２２ｂにはリレー接点のアーク防止
用の抵抗２７を介してオペアンプ２８の入力端が接続さ
れ、オペアンプ２８の入力端と導電路２１ａとの間に電
源電圧比較用の抵抗２９が接続されている。さらに、導
電路２２ｅにはオペアンプ３０の入力端が接続され、そ
の出力端は抵抗３１を介して導電路２１ａに接続される
とともに、抵抗３２を介して導電路２２ｅに対応したリ
レー接点２３の一方端子に接続されている。そして、リ
レー接点１９および２３は、複数の長尺導電路１８と複
数の短尺導電路２０との間を直に接続したり、周辺回路
を介して接続するように、プログラムに応じて閉成され
るものであり、テスタ１２とＤＵＴ１１との間の信号の
授受を可能にしている。また、信号の授受を行う時、テ
スタ１２からＤＵＴ１１までの配線長の影響を避けるた
め、ＤＵＴ１１と測定ヘッド１４との間の導電路１７
ａ，１７ｂ及び短尺導電路２０の配線長を極小にした構
成である。
て図２を用いて説明する。導電路２１ａと導電路２２ａ
との間および、導電路２２ｂと２２ｃとの間に発振防止
用または外付け用のコンデンサ２５，２６が設けられて
いる。また、導電路２２ｂにはリレー接点のアーク防止
用の抵抗２７を介してオペアンプ２８の入力端が接続さ
れ、オペアンプ２８の入力端と導電路２１ａとの間に電
源電圧比較用の抵抗２９が接続されている。さらに、導
電路２２ｅにはオペアンプ３０の入力端が接続され、そ
の出力端は抵抗３１を介して導電路２１ａに接続される
とともに、抵抗３２を介して導電路２２ｅに対応したリ
レー接点２３の一方端子に接続されている。そして、リ
レー接点１９および２３は、複数の長尺導電路１８と複
数の短尺導電路２０との間を直に接続したり、周辺回路
を介して接続するように、プログラムに応じて閉成され
るものであり、テスタ１２とＤＵＴ１１との間の信号の
授受を可能にしている。また、信号の授受を行う時、テ
スタ１２からＤＵＴ１１までの配線長の影響を避けるた
め、ＤＵＴ１１と測定ヘッド１４との間の導電路１７
ａ，１７ｂ及び短尺導電路２０の配線長を極小にした構
成である。
【００２４】次に、検査方法について説明する。電圧測
定時には同一の電圧計（例えばデジボル等の電圧測定ユ
ニットを用い、電流測定時には同一の電流計（電流測定
ユニット）を用いて条件の異なる複数の測定点で測定
し、それらの測定値の相対値を演算して、測定ユニット
や導電路などが持つ誤差をキャンセルさせ、その相対値
が所定規格の範囲内に入るか否かによって良否判定を行
う。即ち、同一の測定ユニットを使用することによっ
て、複数の測定ユニットを使用する場合に生じる誤差を
解消し、基準値からの変動率を演算するため、特にバイ
ポーラＩＣなどリニアリティのある半導体素子の電気的
特性については容易に判定できる。
定時には同一の電圧計（例えばデジボル等の電圧測定ユ
ニットを用い、電流測定時には同一の電流計（電流測定
ユニット）を用いて条件の異なる複数の測定点で測定
し、それらの測定値の相対値を演算して、測定ユニット
や導電路などが持つ誤差をキャンセルさせ、その相対値
が所定規格の範囲内に入るか否かによって良否判定を行
う。即ち、同一の測定ユニットを使用することによっ
て、複数の測定ユニットを使用する場合に生じる誤差を
解消し、基準値からの変動率を演算するため、特にバイ
ポーラＩＣなどリニアリティのある半導体素子の電気的
特性については容易に判定できる。
【００２５】以下、本発明の検査方法に係る具体例につ
いて、図３を用いて詳しく説明する。図３（Ａ）にはＤ
Ｃ電圧を測定する場合の等価回路図を示している。同図
（Ａ）において、テスタ１２内のＤＣ電圧計３３でＤＣ
電圧を測定する場合、長尺導電路１８である数メートル
のケーブルの影響を無くすために、測定周辺回路部１５
内のオペアンプ２８をボルテージフォロアとして使用す
る。このとき使用するオペアンプ２８では、その入力端
を接地しても出力端に数ミリボルトのオフセット電圧が
発生するため、このオフセット電圧の影響は無視でき
ず、微小電圧を測定する場合の誤差要因となる。
いて、図３を用いて詳しく説明する。図３（Ａ）にはＤ
Ｃ電圧を測定する場合の等価回路図を示している。同図
（Ａ）において、テスタ１２内のＤＣ電圧計３３でＤＣ
電圧を測定する場合、長尺導電路１８である数メートル
のケーブルの影響を無くすために、測定周辺回路部１５
内のオペアンプ２８をボルテージフォロアとして使用す
る。このとき使用するオペアンプ２８では、その入力端
を接地しても出力端に数ミリボルトのオフセット電圧が
発生するため、このオフセット電圧の影響は無視でき
ず、微小電圧を測定する場合の誤差要因となる。
【００２６】これを解決するために、まず、オペアンプ
２８の入力端が接地された時のオペアンプ２８の出力端
の電圧Ｖｏｆｆをテスタ１２内のＤＣ電圧計３３で測定
する。
２８の入力端が接地された時のオペアンプ２８の出力端
の電圧Ｖｏｆｆをテスタ１２内のＤＣ電圧計３３で測定
する。
【００２７】この次に、リレー接点であるスイッチ３４
をＤＵＴ３５側に倒して、同じオペアンプ２８をＤＵＴ
３５の出力に接続してテスタ１２内のＤＣ電圧計で測定
し、測定した電圧をＶｏｕｔとする。
をＤＵＴ３５側に倒して、同じオペアンプ２８をＤＵＴ
３５の出力に接続してテスタ１２内のＤＣ電圧計で測定
し、測定した電圧をＶｏｕｔとする。
【００２８】そして、テスタ１２において、Ｖｏ＝Ｖｏ
ｕｔ−Ｖｏｆｆの演算処理を行って、オペアンプ２８で
主に生じるオフセット電圧（誤差）をキャンセルさせ、
正確なＤＵＴ３５の出力電圧Ｖｏを求める。
ｕｔ−Ｖｏｆｆの演算処理を行って、オペアンプ２８で
主に生じるオフセット電圧（誤差）をキャンセルさせ、
正確なＤＵＴ３５の出力電圧Ｖｏを求める。
【００２９】次に、図３（Ｂ）にはＡＣ電圧を測定する
場合の等価回路を示している。同図（Ｂ）において、テ
スタ１２内のＡＣ電圧計３６でＡＣ電圧を測定する場
合、導電路の途中に存在する長尺導電路１８や、ドライ
バー用のオペアンプ２８などの周波数特性によって、周
波数が高くなるほど信号レベルが減衰し、測定誤差に大
きな影響を与える。これを解決するために、まず、ＤＵ
Ｔ３７に入力されるＡＣ電圧Ｖｉを、オペアンプ２８を
介してテスタ１２内のＡＣ電圧計３６で測定する。次
に、リレー接点であるスイッチ３８をＤＵＴ３７側に倒
して、ＤＵＴ３７の出力電圧ＶｏをＡＣ電圧計３６で測
定する。そして、テスタ１２において演算処理を行っ
て、ＶｏとＶｉとの比（Ｖｏ／Ｖｉ）を求めることによ
り、ケーブルやドライバーなどの周波数特性が無視でき
る測定を行って、ＤＵＴ３７の電気的特性を保証する。
場合の等価回路を示している。同図（Ｂ）において、テ
スタ１２内のＡＣ電圧計３６でＡＣ電圧を測定する場
合、導電路の途中に存在する長尺導電路１８や、ドライ
バー用のオペアンプ２８などの周波数特性によって、周
波数が高くなるほど信号レベルが減衰し、測定誤差に大
きな影響を与える。これを解決するために、まず、ＤＵ
Ｔ３７に入力されるＡＣ電圧Ｖｉを、オペアンプ２８を
介してテスタ１２内のＡＣ電圧計３６で測定する。次
に、リレー接点であるスイッチ３８をＤＵＴ３７側に倒
して、ＤＵＴ３７の出力電圧ＶｏをＡＣ電圧計３６で測
定する。そして、テスタ１２において演算処理を行っ
て、ＶｏとＶｉとの比（Ｖｏ／Ｖｉ）を求めることによ
り、ケーブルやドライバーなどの周波数特性が無視でき
る測定を行って、ＤＵＴ３７の電気的特性を保証する。
【００３０】
【発明の効果】以上のように本発明によれば、同一の測
定ユニットを用いて、被測定用半導体素子の端子出力を
複数の測定点で測定し、測定した複数の測定値を演算し
て、被測定半導体素子の良否を判定するので、測定ユニ
ットや導電路などによる誤差要因がキャンセルされ、高
精度で且つ再現性の良い測定が可能となる。
定ユニットを用いて、被測定用半導体素子の端子出力を
複数の測定点で測定し、測定した複数の測定値を演算し
て、被測定半導体素子の良否を判定するので、測定ユニ
ットや導電路などによる誤差要因がキャンセルされ、高
精度で且つ再現性の良い測定が可能となる。
【図１】参考例の検査装置の構成を示すブロック図
【図２】図１における検査装置の具体例を示す回路図
【図３】半導体素子の検査方法を説明するための検査装
置の回路図であり、 （Ａ）はＤＣ電圧を測定する場合の回路図 （Ｂ）はＡＣ電圧を測定する場合の回路図
置の回路図であり、 （Ａ）はＤＣ電圧を測定する場合の回路図 （Ｂ）はＡＣ電圧を測定する場合の回路図
【図４】従来の検査装置の構成を示すブロック図
【図５】図４における検査装置の具体例を示す回路図
１１，３５，３７ ＤＵＴ １２ テスタ １３ リレーユニット １４ 測定ヘッド １５ 測定周辺回路部 １６ａ，１６ｂ，１８ 長尺導電路 １７ａ，１７ｂ，２０ 短尺導電路 １９，２３ リレー接点 ２５，２６ コンデンサ ２７，２９，３１，３２ 抵抗 ２８，３０ オペアンプ ３３ ＤＣ電圧計 ３４，３８ スイッチ ３６ ＡＣ電圧計
フロントページの続き (56)参考文献 特開 昭64−6777（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66
Claims (1)
- 【請求項１】 オペアンプと、前記オペアンプの出力に接
続された長尺導電路とを介してＡＣ電圧計を接続し、被
測定用半導体素子のＡＣ特性を検査する方法であって、 前記オペアンプの入力を前記被測定用半導体素子の入力
側に接続した第１の状態と、出力側に接続した第２の状
態とに切り換えて前記ＡＣ電圧計の指示を読み取り、 前記第１の状態で読み取った第１の電圧値と、前記第２
の状態で読み取った第２の電圧値との比を求めることを
特徴とする半導体素子の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02123491A JP3209753B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体素子の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02123491A JP3209753B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体素子の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04260346A JPH04260346A (ja) | 1992-09-16 |
| JP3209753B2 true JP3209753B2 (ja) | 2001-09-17 |
Family
ID=12049347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02123491A Expired - Fee Related JP3209753B2 (ja) | 1991-02-15 | 1991-02-15 | 半導体素子の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209753B2 (ja) |
-
1991
- 1991-02-15 JP JP02123491A patent/JP3209753B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04260346A (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791344B2 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| JPH06160457A (ja) | 回路板試験装置 | |
| US5325068A (en) | Test system for measurements of insulation resistance | |
| JPH08242100A (ja) | 製造欠陥分析装置 | |
| JP3209753B2 (ja) | 半導体素子の検査方法 | |
| CN213210440U (zh) | 一种用于集成电路自动测试机的小电流量测校准架构 | |
| US6263294B1 (en) | Impedance spectroscopy measurement system | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JP3241777B2 (ja) | インサーキットテスタ用オープンテスト装置 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JP2655824B2 (ja) | インピーダンス測定方法およびインピーダンス測定装置 | |
| JP2580064Y2 (ja) | 四端子測定回路 | |
| KR0184891B1 (ko) | 직류 정전압을 이용한 저항측정회로 | |
| JPH0634705Y2 (ja) | Ｉｃ試験装置 | |
| JP3469369B2 (ja) | 電気計測器 | |
| KR20020094117A (ko) | 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법 | |
| SU1606115A1 (ru) | Реоплетизмограф | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JPH03252565A (ja) | 配線基板検査装置 | |
| JPH01199173A (ja) | 静電容量測定式基板検査装置 | |
| SU382092A1 (ru) | 8сесоюзная i | |
| Shihab et al. | Partial discharge measuring system for on-line condition monitoring of high voltage equipment | |
| JPH07151611A (ja) | 物理量測定装置の表示調整方法 | |
| JPH04190175A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |