JPH08242100A - 製造欠陥分析装置 - Google Patents
製造欠陥分析装置Info
- Publication number
- JPH08242100A JPH08242100A JP7277953A JP27795395A JPH08242100A JP H08242100 A JPH08242100 A JP H08242100A JP 7277953 A JP7277953 A JP 7277953A JP 27795395 A JP27795395 A JP 27795395A JP H08242100 A JPH08242100 A JP H08242100A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- voltage
- lead wire
- signal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 多くの半導体素子を有するプリント回路板上
の故障を検出する方法を提供すること。 【構成】 プリント回路板（１０２）上の半導体素子の
信号ピン（１０６）を対にして選択する。これらのピン
（１０６）とグランドとの間の共通モードの抵抗値の指
標を一連の電流測定から計算する。この共通モード抵抗
値が所定の範囲の外にある場合には、エラーが検出され
る。既知の適切な回路板に関して複数回の測定を行うこ
とによって、試験に用いるリード線（１０９）の対を選
択する、学習モードも開示されている。
の故障を検出する方法を提供すること。 【構成】 プリント回路板（１０２）上の半導体素子の
信号ピン（１０６）を対にして選択する。これらのピン
（１０６）とグランドとの間の共通モードの抵抗値の指
標を一連の電流測定から計算する。この共通モード抵抗
値が所定の範囲の外にある場合には、エラーが検出され
る。既知の適切な回路板に関して複数回の測定を行うこ
とによって、試験に用いるリード線（１０９）の対を選
択する、学習モードも開示されている。
Description
【０００１】
【産業上の利用分野】本発明は、広くは、自動的試験装
置に関し、更に詳しくは、プリント回路板上で欠陥を有
する接続を位置決めする方法及び装置に関する。
置に関し、更に詳しくは、プリント回路板上で欠陥を有
する接続を位置決めする方法及び装置に関する。
【０００２】
【従来の技術】プリント回路板（ＰＣＢ）の製造におい
ては、多数の電気的素子が回路板にはんだ付けされる。
素子のプリント回路板への接続で欠陥を有するものが、
完成したＰＣＢにおける欠陥の大きなパーセンテージを
占める。欠陥を有する素子もまた、完成したプリント回
路板における欠陥の原因である。
ては、多数の電気的素子が回路板にはんだ付けされる。
素子のプリント回路板への接続で欠陥を有するものが、
完成したＰＣＢにおける欠陥の大きなパーセンテージを
占める。欠陥を有する素子もまた、完成したプリント回
路板における欠陥の原因である。
【０００３】これらのタイプの欠陥に対して試験をする
ために、ＰＣＢ製造業者は、ＰＣＢの欠陥を検出するた
めに自動試験装置（以下では、テスタという）を伝統的
に用いてきた。従来のテスタは、ＰＣＢを保持するため
の固定装置（フィクスチャ）を含む。この固定装置は、
アレー状に配列された多数の導電性ピンから成る「ネイ
ルのベッド」（ｂｅｄ ｏｆ ｎａｉｌｓ）を含み、ネ
イル・ベッド型固定装置と称することとする。ＰＣＢが
固定装置内に置かれたときに、各ピンは、ＰＣＢ上の特
定の位置又は「ノード」に接触する。このようにして、
テスタは、ＰＣＢに対して電気的に接触する。
ために、ＰＣＢ製造業者は、ＰＣＢの欠陥を検出するた
めに自動試験装置（以下では、テスタという）を伝統的
に用いてきた。従来のテスタは、ＰＣＢを保持するため
の固定装置（フィクスチャ）を含む。この固定装置は、
アレー状に配列された多数の導電性ピンから成る「ネイ
ルのベッド」（ｂｅｄ ｏｆ ｎａｉｌｓ）を含み、ネ
イル・ベッド型固定装置と称することとする。ＰＣＢが
固定装置内に置かれたときに、各ピンは、ＰＣＢ上の特
定の位置又は「ノード」に接触する。このようにして、
テスタは、ＰＣＢに対して電気的に接触する。
【０００４】テスタは、信号源と測定デバイスとを含
む。デジタル信号を発生する信号源もあるし、交流又は
直流電圧又は電流を発生する信号源もある。測定デバイ
スは、同じタイプの信号を受信する。
む。デジタル信号を発生する信号源もあるし、交流又は
直流電圧又は電流を発生する信号源もある。測定デバイ
スは、同じタイプの信号を受信する。
【０００５】信号源と測定デバイスとは、スイッチング
・ネットワークを介して、ピンに接続される。このよう
にして、種々の信号をＰＣＢ上の選択されたノードに印
加することができ、選択されたノードにおいて信号が測
定され得る。
・ネットワークを介して、ピンに接続される。このよう
にして、種々の信号をＰＣＢ上の選択されたノードに印
加することができ、選択されたノードにおいて信号が測
定され得る。
【０００６】信号源と、測定デバイスと、スイッチング
・ネットワークとは、制御回路に接続される。制御回路
は、試験技術者によってプログラムされた試験を実行す
る。試験の最中には、テスタは、ＰＣＢの選択された部
分に、信号を印加する。適切に機能しているＰＣＢのこ
れらの信号に対する応答は、制御回路の中にプログラム
されている。応答が測定され、測定された応答がプログ
ラムされた予測の応答と一致しないときには、エラーが
指示される。このテスタを用いることによって、適切に
機能していない素子や素子の欠陥を有する接続に起因す
る欠陥が検出できる。
・ネットワークとは、制御回路に接続される。制御回路
は、試験技術者によってプログラムされた試験を実行す
る。試験の最中には、テスタは、ＰＣＢの選択された部
分に、信号を印加する。適切に機能しているＰＣＢのこ
れらの信号に対する応答は、制御回路の中にプログラム
されている。応答が測定され、測定された応答がプログ
ラムされた予測の応答と一致しないときには、エラーが
指示される。このテスタを用いることによって、適切に
機能していない素子や素子の欠陥を有する接続に起因す
る欠陥が検出できる。
【０００７】近年では、電子素子の製造における品質管
理が増加してきた。また、新しい検査技術によれば、Ｐ
ＣＢ上に取り付けるのに先立って欠陥のある素子を除去
することができる。その結果として、欠陥を有する素子
に関してＰＣＢを試験することの重要性は低下してい
る。むしろ、製造業者は、ＰＣＢの試験を、ある場合に
は、素子の接続に欠陥があるものを探すことだけに限定
することを選択している。素子の適切な動作は問題にせ
ずに、素子の接続における欠陥だけを検出するテスタ
は、「製造欠陥分析装置」と称されている。
理が増加してきた。また、新しい検査技術によれば、Ｐ
ＣＢ上に取り付けるのに先立って欠陥のある素子を除去
することができる。その結果として、欠陥を有する素子
に関してＰＣＢを試験することの重要性は低下してい
る。むしろ、製造業者は、ＰＣＢの試験を、ある場合に
は、素子の接続に欠陥があるものを探すことだけに限定
することを選択している。素子の適切な動作は問題にせ
ずに、素子の接続における欠陥だけを検出するテスタ
は、「製造欠陥分析装置」と称されている。
【０００８】製造欠陥分析装置の幾つかでは、半導体電
子素子は該素子とグランドとの各リード線の間にダイオ
ードを形成するような態様で構成されているという事実
を利用している。これらのダイオードは、このデバイス
の通常の動作の間には、逆バイアスがかけられ、よって
非導通である。しかし、その存在によって、適切に接続
された素子においては、導通経路の形成が可能になる。
その導通経路を検出することによって、リード線が適切
に接続されていることが確認できる。
子素子は該素子とグランドとの各リード線の間にダイオ
ードを形成するような態様で構成されているという事実
を利用している。これらのダイオードは、このデバイス
の通常の動作の間には、逆バイアスがかけられ、よって
非導通である。しかし、その存在によって、適切に接続
された素子においては、導通経路の形成が可能になる。
その導通経路を検出することによって、リード線が適切
に接続されていることが確認できる。
【０００９】米国特許第４７７９０４１号（Ｗｉｌｌｉ
ａｍｓｏｎ）は、半導体素子の１つのリード線に接続さ
れるべきＰＣＢ上のノードに電流を与え、そのリード線
に付随する寄生ダイオードに順バイアスをかける。次
に、そのノードでの電圧が、測定される。測定された電
圧は、ダイオードの両端での電圧降下と半導体素子の物
質に亘る電圧降下とを加えたものを反映しているはずで
ある。同時に、より大きな電流がこのデバイスの第２の
リード線に接続されるべきノードに加えられる。この電
流もまた、基板を流れ更に大きな電圧降下を生じるはず
である。この両方のリード線がＰＣＢに適切に接続され
ている場合には、電圧の増加が第１のリード線において
測定されるはずである。電圧の増加が観測できない場合
には、リード線の少なくとも一方がＰＣＢに接続されて
いないことを示す。
ａｍｓｏｎ）は、半導体素子の１つのリード線に接続さ
れるべきＰＣＢ上のノードに電流を与え、そのリード線
に付随する寄生ダイオードに順バイアスをかける。次
に、そのノードでの電圧が、測定される。測定された電
圧は、ダイオードの両端での電圧降下と半導体素子の物
質に亘る電圧降下とを加えたものを反映しているはずで
ある。同時に、より大きな電流がこのデバイスの第２の
リード線に接続されるべきノードに加えられる。この電
流もまた、基板を流れ更に大きな電圧降下を生じるはず
である。この両方のリード線がＰＣＢに適切に接続され
ている場合には、電圧の増加が第１のリード線において
測定されるはずである。電圧の増加が観測できない場合
には、リード線の少なくとも一方がＰＣＢに接続されて
いないことを示す。
【００１０】この試験のアプローチには、幾つかの短所
がある。第１に、ＰＣＢ上の各ノードは、複数のデバイ
スのリード線に接続されることが多い。試験されている
リード線に加えられた電流は、実際には、同じノードに
接続されたすべてのリード線に共有されることになる。
結果として、試験されているリード線を流れる電流は、
著しく減少し、よって、測定される信号は比較的小さく
なる。小さな測定された信号は、ノイズに起因する誤っ
た測定の可能性を増大させ、そうでなければ、高価な測
定装置を必要とする。
がある。第１に、ＰＣＢ上の各ノードは、複数のデバイ
スのリード線に接続されることが多い。試験されている
リード線に加えられた電流は、実際には、同じノードに
接続されたすべてのリード線に共有されることになる。
結果として、試験されているリード線を流れる電流は、
著しく減少し、よって、測定される信号は比較的小さく
なる。小さな測定された信号は、ノイズに起因する誤っ
た測定の可能性を増大させ、そうでなければ、高価な測
定装置を必要とする。
【００１１】従来技術の方法の第２の短所は、試験のた
めに電流が加えられる２つのノードがその回路板の別の
素子を介して相互に接続されている場合に生じる。ある
素子では、一方のリード線に加えられた電流は、他方の
リード線における電圧変化を生じさせる。この場合に
は、従来技術の方法では、リード線が適切に接続されて
いるかどうかとは無関係に、第２の素子を介して結合さ
れる信号によって、両方のリード線が回路板に適切に接
続されていると表示される。誤った読み取りを回避する
ために、「ガーディング」と呼ばれる技術を用いなけれ
ばならない。このガーディングによって、プリント回路
板上の２つのノードの間の接続は接地され、それによっ
て、第２のリード線に加えられた電流が第１のリード線
での電圧に影響し得る方法は、試験されているデバイス
を介してとなる。しかし、ガーディングが常に可能であ
るとは限らない。たとえば、第１及び第２のリード線の
間の接続が１つの抵抗を介するものである場合には、ガ
ーディングは効果を発揮しない。また、非常に小さな信
号レベルが関係している場合には、ガーディングが有効
でないことがある。更に、ガーディングは、プリント回
路板を分析しどの素子のどのリード線が各測定を行うた
めに接地されなければならないかを判断するのに複雑な
プログラム発生器を必要とする。そのようなプログラム
は、遅く不正確であることが多い。結果として、試験技
術者は、これらのプログラムの提供するガーディング方
式を手でチェックして適切な変更を施さなければならな
い。この問題は、ＰＣＢ上のすべての素子のすべてのリ
ード線について試験をしなければならない製造欠陥分析
装置では、深刻である。
めに電流が加えられる２つのノードがその回路板の別の
素子を介して相互に接続されている場合に生じる。ある
素子では、一方のリード線に加えられた電流は、他方の
リード線における電圧変化を生じさせる。この場合に
は、従来技術の方法では、リード線が適切に接続されて
いるかどうかとは無関係に、第２の素子を介して結合さ
れる信号によって、両方のリード線が回路板に適切に接
続されていると表示される。誤った読み取りを回避する
ために、「ガーディング」と呼ばれる技術を用いなけれ
ばならない。このガーディングによって、プリント回路
板上の２つのノードの間の接続は接地され、それによっ
て、第２のリード線に加えられた電流が第１のリード線
での電圧に影響し得る方法は、試験されているデバイス
を介してとなる。しかし、ガーディングが常に可能であ
るとは限らない。たとえば、第１及び第２のリード線の
間の接続が１つの抵抗を介するものである場合には、ガ
ーディングは効果を発揮しない。また、非常に小さな信
号レベルが関係している場合には、ガーディングが有効
でないことがある。更に、ガーディングは、プリント回
路板を分析しどの素子のどのリード線が各測定を行うた
めに接地されなければならないかを判断するのに複雑な
プログラム発生器を必要とする。そのようなプログラム
は、遅く不正確であることが多い。結果として、試験技
術者は、これらのプログラムの提供するガーディング方
式を手でチェックして適切な変更を施さなければならな
い。この問題は、ＰＣＢ上のすべての素子のすべてのリ
ード線について試験をしなければならない製造欠陥分析
装置では、深刻である。
【００１２】ほとんどのＰＣＢでは各ノードに複数の電
気的素子が接続されていることにより、別の問題が生じ
る。試験電流が第２のノードに加えられるときに、第１
のノードにおいて誘導される電圧は、試験の行われてい
る部分の基板を流れる電流と、その部分を接地するＰＣ
Ｂ上のトレースを流れる電流と、に関係する。他の素子
が第２のノードに接続されると、電流がＰＣＢ上のトレ
ースに流れる。この電流は、試験に用いられる第１のノ
ードにおいて検出され得る電圧を誘導する。よって、第
２のリード線がＰＣＢ又はデバイスに適切に接続されて
いない場合には、誤信号が生じ得る。
気的素子が接続されていることにより、別の問題が生じ
る。試験電流が第２のノードに加えられるときに、第１
のノードにおいて誘導される電圧は、試験の行われてい
る部分の基板を流れる電流と、その部分を接地するＰＣ
Ｂ上のトレースを流れる電流と、に関係する。他の素子
が第２のノードに接続されると、電流がＰＣＢ上のトレ
ースに流れる。この電流は、試験に用いられる第１のノ
ードにおいて検出され得る電圧を誘導する。よって、第
２のリード線がＰＣＢ又はデバイスに適切に接続されて
いない場合には、誤信号が生じ得る。
【００１３】もう１つの問題は、従来技術のアプローチ
では、２つの電流信号を独立に提供するテスタが必要に
なる。多くの市販のテスタは、この能力を有していな
い。
では、２つの電流信号を独立に提供するテスタが必要に
なる。多くの市販のテスタは、この能力を有していな
い。
【００１４】欧州特許出願０ ５７５ ０６１ Ａ１
（Ａｌｅｘａｎｄｅｒ）では、半導体素子における寄生
ダイオードを利用している。この欧州特許出願では、半
導体素子の電力及び接地ピンが、基準電圧に接続されて
いる。交流電圧が、別のピンに印加される。すべてのピ
ンが適切に接続されている場合には、印加された電圧
は、ダイオードを逆バイアスし、電流が半導体素子の内
部を流れる。この電流は、素子の上に置かれたプローブ
によって間接的に感知される。
（Ａｌｅｘａｎｄｅｒ）では、半導体素子における寄生
ダイオードを利用している。この欧州特許出願では、半
導体素子の電力及び接地ピンが、基準電圧に接続されて
いる。交流電圧が、別のピンに印加される。すべてのピ
ンが適切に接続されている場合には、印加された電圧
は、ダイオードを逆バイアスし、電流が半導体素子の内
部を流れる。この電流は、素子の上に置かれたプローブ
によって間接的に感知される。
【００１５】このアプローチは、プローブが試験される
素子の上に設置されることを要求するという問題を有す
る。そのような構成は、テスタの設計を複雑にする。特
に、通常は容易に入手できる素子であるネイル・ベッド
型固定装置を、プローブを保持しそのプローブへの電気
的接続を備えるように修正しなければならない。更なる
問題が、部品の上に複数の接地及び電力源帰路がある場
合に生じる。これらの複数の帰路は、既に非常に小さい
信号のレベルを低下させるからである。
素子の上に設置されることを要求するという問題を有す
る。そのような構成は、テスタの設計を複雑にする。特
に、通常は容易に入手できる素子であるネイル・ベッド
型固定装置を、プローブを保持しそのプローブへの電気
的接続を備えるように修正しなければならない。更なる
問題が、部品の上に複数の接地及び電力源帰路がある場
合に生じる。これらの複数の帰路は、既に非常に小さい
信号のレベルを低下させるからである。
【００１６】
【発明の概要】以上を念頭に置くと、本発明の目的は、
試験対象であるＰＣＢの上で保持装置への付加的な固定
を必要とせずに、開回路を検出する単純な製造欠陥分析
装置を提供することである。
試験対象であるＰＣＢの上で保持装置への付加的な固定
を必要とせずに、開回路を検出する単純な製造欠陥分析
装置を提供することである。
【００１７】本発明の更なる目的は、市販のテスタの中
にプログラム可能な製造欠陥検出方法を提供することで
ある。
にプログラム可能な製造欠陥検出方法を提供することで
ある。
【００１８】本発明の更なる方法は、ＰＣＢの上に設置
される素子や試験のために選択されるノードのタイプと
はおおむね独立の製造欠陥を検出する正確で信頼性の高
い方法を提供することである。
される素子や試験のために選択されるノードのタイプと
はおおむね独立の製造欠陥を検出する正確で信頼性の高
い方法を提供することである。
【００１９】以上の及びそれ以外の目的は、電力源とＰ
ＣＢ上の選択されたノードの間に接続され得る電流メー
タとを有するテスタにおいて達成される。本発明の方法
によれば、電圧源は、１つの素子の２つのリード線に接
続され、電圧源を流れる電流が測定される。同じ電圧源
と電流メータとは、また、同じ２つのリード線に個別に
接続され、電流が測定される。これらの測定値から、リ
ード線の間の共通の抵抗の指標が計算される。この共通
の抵抗値が所定の範囲内にある場合には、半導体素子の
２つの選択されたリード線と接地リード線とは、ＰＣＢ
に適切に接続されていると判断される。本発明の１つの
実施例では、この方法が、市販のネイル・ベッド型のテ
スタをプログラムすることによって実行される。
ＣＢ上の選択されたノードの間に接続され得る電流メー
タとを有するテスタにおいて達成される。本発明の方法
によれば、電圧源は、１つの素子の２つのリード線に接
続され、電圧源を流れる電流が測定される。同じ電圧源
と電流メータとは、また、同じ２つのリード線に個別に
接続され、電流が測定される。これらの測定値から、リ
ード線の間の共通の抵抗の指標が計算される。この共通
の抵抗値が所定の範囲内にある場合には、半導体素子の
２つの選択されたリード線と接地リード線とは、ＰＣＢ
に適切に接続されていると判断される。本発明の１つの
実施例では、この方法が、市販のネイル・ベッド型のテ
スタをプログラムすることによって実行される。
【００２０】本発明の別の実施例では、２つの異なる電
圧源が、別個の複数のリード線に与えられる。１つだけ
の電圧源がリード線を駆動する場合と両方の電圧源がリ
ード線を駆動する場合との１つのリード線への電流の差
が測定される。測定された電流差は、両方のリード線の
適切な接続の指標として用いられる。
圧源が、別個の複数のリード線に与えられる。１つだけ
の電圧源がリード線を駆動する場合と両方の電圧源がリ
ード線を駆動する場合との１つのリード線への電流の差
が測定される。測定された電流差は、両方のリード線の
適切な接続の指標として用いられる。
【００２１】本発明の別の特徴によれば、製造欠陥分析
装置が、信号の小さな変化を正確に測定できる回路を用
いて実現される。この回路は、サンプル・ホールド回路
に接続された入力を有する差動増幅器によって実現され
る。スイッチが、入力信号を、最初に、サンプル・ホー
ルド回路に接続し、次に、直接に、差動増幅器の第２の
入力に接続する。
装置が、信号の小さな変化を正確に測定できる回路を用
いて実現される。この回路は、サンプル・ホールド回路
に接続された入力を有する差動増幅器によって実現され
る。スイッチが、入力信号を、最初に、サンプル・ホー
ルド回路に接続し、次に、直接に、差動増幅器の第２の
入力に接続する。
【００２２】
【実施例】図１は、本発明による製造欠陥分析装置とし
て動作するようにプログラムされ得るテスタ１００を示
す。図１は、テスタ１００に取り付けられた固定装置１
０４に設置されたプリント回路板（ＰＣＢ）１０２を示
している。固定装置１０４は、従来のネイル・ベッド型
の固定装置であり、複数のネイルないしピン１０６を含
む。
て動作するようにプログラムされ得るテスタ１００を示
す。図１は、テスタ１００に取り付けられた固定装置１
０４に設置されたプリント回路板（ＰＣＢ）１０２を示
している。固定装置１０４は、従来のネイル・ベッド型
の固定装置であり、複数のネイルないしピン１０６を含
む。
【００２３】ＰＣＢ１０２は、多数の半導体素子１０８
を有する。素子１０８のリード線１０９は、正しく製造
された回路板では、ＰＣＢ１０２上の導電性トレース
に、はんだ付けされている。ピン１０６は、試験信号を
印加し又は印加された試験信号への応答を確認する目的
で、これらの導電性トレースに接触する。
を有する。素子１０８のリード線１０９は、正しく製造
された回路板では、ＰＣＢ１０２上の導電性トレース
に、はんだ付けされている。ピン１０６は、試験信号を
印加し又は印加された試験信号への応答を確認する目的
で、これらの導電性トレースに接触する。
【００２４】ピン１０６は、スイッチング・ネットワー
ク１１４を介して、信号源１１６と信号受信装置１１８
とのどちらか一方に接続される。信号源１１６は、適切
な時間に試験信号を提供する。同様に、信号受信装置１
１８は、適切な時間に信号を受信し、その信号をプログ
ラムされた予測値と比較する。試験コントローラ１２０
は、制御信号を、信号源１１６、信号受信装置１１８及
びスイッチング・ネットワーク１１４に提供し、任意の
時間にどの信号がどのピン１０６に印加されるか、ま
た、任意の時間にピン１０６の中のどれがどの信号受信
装置１１８に接続されるかを制御する。
ク１１４を介して、信号源１１６と信号受信装置１１８
とのどちらか一方に接続される。信号源１１６は、適切
な時間に試験信号を提供する。同様に、信号受信装置１
１８は、適切な時間に信号を受信し、その信号をプログ
ラムされた予測値と比較する。試験コントローラ１２０
は、制御信号を、信号源１１６、信号受信装置１１８及
びスイッチング・ネットワーク１１４に提供し、任意の
時間にどの信号がどのピン１０６に印加されるか、ま
た、任意の時間にピン１０６の中のどれがどの信号受信
装置１１８に接続されるかを制御する。
【００２５】テスタ１００の動作は、制御ステーション
１１２を介して、人間であるユーザによってプログラム
される。制御ステーション１１２は、デジタル・バス等
を介して、信号源１１６、信号受信装置１１８及び試験
コントローラ１２０に接続され、これらの構成要素に制
御情報を与える。
１１２を介して、人間であるユーザによってプログラム
される。制御ステーション１１２は、デジタル・バス等
を介して、信号源１１６、信号受信装置１１８及び試験
コントローラ１２０に接続され、これらの構成要素に制
御情報を与える。
【００２６】制御ステーション１１２は、キーボードや
ディスプレイ端末など（図示せず）のユーザ・インター
フェースを備えた汎用コンピュータである。ディスク・
ドライブ（図示せず）などのデータ記憶装置も含まれ
る。試験プログラムがこれらのデバイスに記憶されてお
り、コンピュータ内のプロセッサによって実行される。
制御ステーション１１２は、また、試験の最中に発生さ
れたデータを受け取り、それを人間であるオペレータに
とって便利なフォーマットで表示する。
ディスプレイ端末など（図示せず）のユーザ・インター
フェースを備えた汎用コンピュータである。ディスク・
ドライブ（図示せず）などのデータ記憶装置も含まれ
る。試験プログラムがこれらのデバイスに記憶されてお
り、コンピュータ内のプロセッサによって実行される。
制御ステーション１１２は、また、試験の最中に発生さ
れたデータを受け取り、それを人間であるオペレータに
とって便利なフォーマットで表示する。
【００２７】好適実施例においては、テスタ１００は、
たとえば、米国カリフォルニア州ウォルナット・クリー
クのテラダイン社の製造によるＺ１８００、又は、他の
製造業者によって販売される同等な製品などの、市販の
回路板テスタである。しかし、本発明の長所は、その簡
潔性（シンプルさ）である。本発明の方法による試験を
行うためには、必要であるのは、信号源１１６が１つの
電圧源を含み信号受信装置１１８が１つの電流測定回路
を含むことだけである。別個の試験コントローラ１２０
は、本発明では必須でない。制御ステーション１１２
は、信号源１１６の内部の電圧源、信号受信装置１１８
の内部の電流メータ、及びスイッチング・ネットワーク
１１４を直接に制御することもできる。
たとえば、米国カリフォルニア州ウォルナット・クリー
クのテラダイン社の製造によるＺ１８００、又は、他の
製造業者によって販売される同等な製品などの、市販の
回路板テスタである。しかし、本発明の長所は、その簡
潔性（シンプルさ）である。本発明の方法による試験を
行うためには、必要であるのは、信号源１１６が１つの
電圧源を含み信号受信装置１１８が１つの電流測定回路
を含むことだけである。別個の試験コントローラ１２０
は、本発明では必須でない。制御ステーション１１２
は、信号源１１６の内部の電圧源、信号受信装置１１８
の内部の電流メータ、及びスイッチング・ネットワーク
１１４を直接に制御することもできる。
【００２８】次に図２〜図４に移ると、テスタ１００の
プログラミングが更に詳細に記載されている。図２は、
半導体素子１０８の一部と等価な電気回路を示す。３本
のリード線１０９（１）、１０９（２）、１０９（３）
が示されている。リード線１０９（３）は、素子１０８
の接地リード線である。すべての信号リード線は、通常
の半導体素子では、半導体基板を介して接地されてい
る。この接続は、ダイオードＤ１又はＤ２と抵抗ＲＳと
を介するように示されている。ＲＳは、基板自体の抵抗
の全体とピンと接地との間の経路に付随するそれ以外の
抵抗とを表している。
プログラミングが更に詳細に記載されている。図２は、
半導体素子１０８の一部と等価な電気回路を示す。３本
のリード線１０９（１）、１０９（２）、１０９（３）
が示されている。リード線１０９（３）は、素子１０８
の接地リード線である。すべての信号リード線は、通常
の半導体素子では、半導体基板を介して接地されてい
る。この接続は、ダイオードＤ１又はＤ２と抵抗ＲＳと
を介するように示されている。ＲＳは、基板自体の抵抗
の全体とピンと接地との間の経路に付随するそれ以外の
抵抗とを表している。
【００２９】図２〜図４は、半導体素子１０８の内部の
回路の他の部分は示していない。しかし、典型的な半導
体素子が、その素子に機能を提供する多数のトランジス
タ又はそれ以外のデバイスを含むことは理解されよう。
これらの付加的な素子は、本明細書で述べる試験方法に
影響を与えないので、図示されていない。本明細書に記
載される方法論によれば、プリント回路板上に取り付け
られる素子のタイプとは無関係に、製造上の欠陥を検出
することができる。
回路の他の部分は示していない。しかし、典型的な半導
体素子が、その素子に機能を提供する多数のトランジス
タ又はそれ以外のデバイスを含むことは理解されよう。
これらの付加的な素子は、本明細書で述べる試験方法に
影響を与えないので、図示されていない。本明細書に記
載される方法論によれば、プリント回路板上に取り付け
られる素子のタイプとは無関係に、製造上の欠陥を検出
することができる。
【００３０】試験の第１のステップでは、電圧源Ｖ１が
リード線１０９（１）とリード線１０９（３）との間に
接続される。図１から分かるように、信号源１１６は、
スイッチング・ネットワーク１１４を介して、ＰＣＢ１
０２上の導電性トレース１１０に接触するピン１０６の
１つに接続される。導電性トレース１１０は、所望のリ
ード線が接続されるべきものとして選択される。ここで
は、リード線が接続されるべきトレースへの接続を、そ
のリード線に接続すると称する。しかし、この試験の１
つの目的は当該リード線が実際にそのトレースに接続さ
れているかどうかを決定することである。同様に、図２
〜図４は、接続は直接にリード線１０９になされている
ことを示しており、その接続が断絶している可能性は反
映されていない。
リード線１０９（１）とリード線１０９（３）との間に
接続される。図１から分かるように、信号源１１６は、
スイッチング・ネットワーク１１４を介して、ＰＣＢ１
０２上の導電性トレース１１０に接触するピン１０６の
１つに接続される。導電性トレース１１０は、所望のリ
ード線が接続されるべきものとして選択される。ここで
は、リード線が接続されるべきトレースへの接続を、そ
のリード線に接続すると称する。しかし、この試験の１
つの目的は当該リード線が実際にそのトレースに接続さ
れているかどうかを決定することである。同様に、図２
〜図４は、接続は直接にリード線１０９になされている
ことを示しており、その接続が断絶している可能性は反
映されていない。
【００３１】電圧源Ｖ１は、好ましくは、−０．１Ｖと
−５Ｖとの間の出力電圧を有する。更には、−０．７Ｖ
と−１．２Ｖとの間の電圧を有するのが好ましい。しか
し、用いられる厳密な電圧は、試験の対象であるデバイ
スのタイプに依存して変動し得る。この電圧レベルは、
好ましくは、１０ｍＡから１Ａの範囲の電流に対しては
０．０１％の範囲内で一定であり、それによって、種々
の素子からの複数のリード線を同じノードに接続するこ
とができて試験の間は電流をすべてシンクすることが可
能になる。電圧源Ｖ１は、ダイオードＤ１とダイオード
Ｄ２とに順バイアスをかける極性をもって接続される。
−５Ｖとの間の出力電圧を有する。更には、−０．７Ｖ
と−１．２Ｖとの間の電圧を有するのが好ましい。しか
し、用いられる厳密な電圧は、試験の対象であるデバイ
スのタイプに依存して変動し得る。この電圧レベルは、
好ましくは、１０ｍＡから１Ａの範囲の電流に対しては
０．０１％の範囲内で一定であり、それによって、種々
の素子からの複数のリード線を同じノードに接続するこ
とができて試験の間は電流をすべてシンクすることが可
能になる。電圧源Ｖ１は、ダイオードＤ１とダイオード
Ｄ２とに順バイアスをかける極性をもって接続される。
【００３２】電流メータ２０２は、電圧源Ｖ１と直列に
接続される。電流メータ２０２は、好ましくは、電圧源
Ｖ１からの電流を示すデジタル出力信号を生じる。電流
メータ２０２は、好ましくは、少なくとも１０ｍＡから
１Ａの範囲を有し、この範囲に亘って１０マイクロアン
ペアごとに分解するのに十分な精度を有する。
接続される。電流メータ２０２は、好ましくは、電圧源
Ｖ１からの電流を示すデジタル出力信号を生じる。電流
メータ２０２は、好ましくは、少なくとも１０ｍＡから
１Ａの範囲を有し、この範囲に亘って１０マイクロアン
ペアごとに分解するのに十分な精度を有する。
【００３３】図２に示した第１の測定では、リード線１
０９（１）とリード線１０９（２）とが相互に接続され
ている。この構成によって、電流Ｉ１が測定され、その
値が記録される。
０９（１）とリード線１０９（２）とが相互に接続され
ている。この構成によって、電流Ｉ１が測定され、その
値が記録される。
【００３４】図３は、この試験の次のステップを示す。
図３では、電圧源Ｖ１と電流メータ２０２とが、リード
線１０９（１）とリード線１０９（３）との間で直列に
接続されている。電流Ｉ２が測定され、記録される。
図３では、電圧源Ｖ１と電流メータ２０２とが、リード
線１０９（１）とリード線１０９（３）との間で直列に
接続されている。電流Ｉ２が測定され、記録される。
【００３５】図４は、この試験の次のステップを示す。
このステップでは、電圧源Ｖ１と電流メータ２０２と
が、リード線１０９（２）とリード線１０９（３）との
間で直列に接続されている。電流Ｉ３が測定され、記録
される。
このステップでは、電圧源Ｖ１と電流メータ２０２と
が、リード線１０９（２）とリード線１０９（３）との
間で直列に接続されている。電流Ｉ３が測定され、記録
される。
【００３６】いったん、３つの電流Ｉ１、Ｉ２、Ｉ３が
測定されると、リード線１０９（１）及び１０９（２）
とグランドとの間の共通の抵抗が計算できる。この計算
された抵抗をＲＳとする。測定された値は、制御ステー
ション１１２に提供され、そこで、計算を行うコンピュ
ータ・プログラムが実行される。共通の抵抗を計算する
のに必要な方程式は、Ｉ１を計算するのには、オームの
法則を図２の回路に適用することによって導かれる。す
なわち、
測定されると、リード線１０９（１）及び１０９（２）
とグランドとの間の共通の抵抗が計算できる。この計算
された抵抗をＲＳとする。測定された値は、制御ステー
ション１１２に提供され、そこで、計算を行うコンピュ
ータ・プログラムが実行される。共通の抵抗を計算する
のに必要な方程式は、Ｉ１を計算するのには、オームの
法則を図２の回路に適用することによって導かれる。す
なわち、
【数１】Ｉ１＝（Ｖ１−ＶＤ）／（Ｒ1｜｜Ｒ2＋ＲＳ） ここで、Ｒ1及びＲ2は、それぞれ、リード線１０９
（１）、１０９（２）の中への差動モードの抵抗であ
り、記号Ｒ1｜｜Ｒ2は、抵抗が並列であることを意味す
る。ＶＤは、順バイアスをかけたダイオードの両端での
電圧降下である。
（１）、１０９（２）の中への差動モードの抵抗であ
り、記号Ｒ1｜｜Ｒ2は、抵抗が並列であることを意味す
る。ＶＤは、順バイアスをかけたダイオードの両端での
電圧降下である。
【００３７】この方程式は、次のように書き直すことが
できる。すなわち、
できる。すなわち、
【数２】 ＲＳ＝｛（Ｖ１−ＶＤ）−Ｉ１（Ｒ1｜｜Ｒ2）｝／Ｉ１ 図３及び図４の構成に関してなされる測定によって、Ｒ
1及びＲ2を測定された値によって表現することが可能に
なる。すなわち、
1及びＲ2を測定された値によって表現することが可能に
なる。すなわち、
【数３】Ｉ２＝（Ｖ１−ＶＤ）／（Ｒ1＋ＲＳ）
【数４】Ｉ３＝（Ｖ１−ＶＤ）／（Ｒ2＋ＲＳ） であり、これらは、次のように書き直すことができる。
【００３８】
【数５】ＲＳ＝｛（Ｖ１−ＶＤ）−Ｉ２ＲＳ）｝／Ｉ２
【数６】ＲＳ＝｛（Ｖ１−ＶＤ）−Ｉ３ＲＳ）｝／Ｉ３ 以上の方程式から、ＲＳは、次のように表現できる。
【００３９】
【数７】ＲＳ＝Ｖ１（Ｉ２＋Ｉ３−Ｉ１）／２Ｉ２Ｉ３ この方程式は、ＲＳが（Ｒ1＋Ｒ2）よりもはるかに小さ
い場合に有効である。この条件は、Ｒ1及びＲ2はダイオ
ードの抵抗を表しＲＳは半導体物質の抵抗を表すので、
通常は成立している。
い場合に有効である。この条件は、Ｒ1及びＲ2はダイオ
ードの抵抗を表しＲＳは半導体物質の抵抗を表すので、
通常は成立している。
【００４０】この最後の方程式は、電流の測定値と印加
された電圧とだけによって表現されている。ＲＳは、し
たがって、この方程式を用いて計算され得る。
された電圧とだけによって表現されている。ＲＳは、し
たがって、この方程式を用いて計算され得る。
【００４１】ＲＳの値を実際に計算する必要はない。電
流の差である（Ｉ２＋Ｉ３−Ｉ１）が物質の抵抗の十分
な指標であり、ＲＳの実際の値をオームで計算する必要
はない。以下の記述では、電流の差である（Ｉ２＋Ｉ３
−Ｉ１）もまた、ＲＳと称することにする。図１のテス
タでは、ＲＳの計算は、制御ステーション１１２におい
て行われる。
流の差である（Ｉ２＋Ｉ３−Ｉ１）が物質の抵抗の十分
な指標であり、ＲＳの実際の値をオームで計算する必要
はない。以下の記述では、電流の差である（Ｉ２＋Ｉ３
−Ｉ１）もまた、ＲＳと称することにする。図１のテス
タでは、ＲＳの計算は、制御ステーション１１２におい
て行われる。
【００４２】リード線１０９（１）とリード線１０９
（２）とがＰＣＢに適切に接続されているかどうかを判
断するためには、ＲＳの計算値をその測定に対する既知
の適切な値の範囲と比較する。既知の適切な値は、典型
的には、正しく組み立てられていることが分かっている
回路板上で、測定を反復することによって、決定され
る。測定された電流差が予測値の範囲よりも著しく低い
場合には、リード線１０９（１）、１０９（２）、又は
１０９（３）の中の１つがＰＣＢに適切に接続されてお
らず、エラーが指示される。典型的には、既知の適切な
値の約３分の１の値がスレショルドとして用いられる。
（２）とがＰＣＢに適切に接続されているかどうかを判
断するためには、ＲＳの計算値をその測定に対する既知
の適切な値の範囲と比較する。既知の適切な値は、典型
的には、正しく組み立てられていることが分かっている
回路板上で、測定を反復することによって、決定され
る。測定された電流差が予測値の範囲よりも著しく低い
場合には、リード線１０９（１）、１０９（２）、又は
１０９（３）の中の１つがＰＣＢに適切に接続されてお
らず、エラーが指示される。典型的には、既知の適切な
値の約３分の１の値がスレショルドとして用いられる。
【００４３】試験されているリード線がＰＣＢ上の他の
素子に接続されているときには、試験されているリード
線が接続されているノードから流れる電流が存在するこ
とが理解できるだろう。これらの電流は、図２〜図４で
は、ＩL1、ＩL2として示されている。これらの電流は、
試験技術の精度には影響しないが、その理由は、測定さ
れた電流の差がリード線１０９（１）、１０９（２）の
間の物質を介しての共通抵抗にだけ比例するからであ
る。
素子に接続されているときには、試験されているリード
線が接続されているノードから流れる電流が存在するこ
とが理解できるだろう。これらの電流は、図２〜図４で
は、ＩL1、ＩL2として示されている。これらの電流は、
試験技術の精度には影響しないが、その理由は、測定さ
れた電流の差がリード線１０９（１）、１０９（２）の
間の物質を介しての共通抵抗にだけ比例するからであ
る。
【００４４】ＰＣＢを試験するには、各素子のリード線
を対として試験のために選択することが必要である。各
リード線は、少なくとも１つの対に含まれていなければ
ならない。回路板の全体を試験するために、スイッチン
グ・ネットワーク１１４は、最初に、リード線の１つの
対を試験するように構成されている。電流の測定が行わ
れて、ピンの間の共通抵抗が計算され、予測値と比較さ
れる。エラーが存在する場合には、任意の適宜の態様で
報告される。試験は、次に、別の対を選択することによ
って先に進み、ＰＣＢ上のすべてのリード線が対に含ま
れるまで試験は継続される。
を対として試験のために選択することが必要である。各
リード線は、少なくとも１つの対に含まれていなければ
ならない。回路板の全体を試験するために、スイッチン
グ・ネットワーク１１４は、最初に、リード線の１つの
対を試験するように構成されている。電流の測定が行わ
れて、ピンの間の共通抵抗が計算され、予測値と比較さ
れる。エラーが存在する場合には、任意の適宜の態様で
報告される。試験は、次に、別の対を選択することによ
って先に進み、ＰＣＢ上のすべてのリード線が対に含ま
れるまで試験は継続される。
【００４５】試験対象のＰＣＢ上に半導体集積回路以外
の他の素子が存在する場合には、従来型の回路内試験技
術に従って試験される。抵抗やコンデンサなどの素子の
適切な接続を確認する試験技術は、広く知られている。
の他の素子が存在する場合には、従来型の回路内試験技
術に従って試験される。抵抗やコンデンサなどの素子の
適切な接続を確認する試験技術は、広く知られている。
【００４６】上述した素子試験方法は、接地リード線と
共にリード線を対で選択することに関する。ＰＣＢを試
験する際には、試験技術者は、通常は、「ネット・リス
ト」と呼ばれるものへのアクセスを有する。ネット・リ
ストは、どのリード線が相互に接続されているか、すな
わち同じネット上にあるかどうかを記載したものであ
る。ＰＣＢ上の１つのネットは接地ネットであり、それ
によって、各素子のどのリード線が接地されているかを
知ることができる。試験に用いられるリード線の対はラ
ンダムに選択し得るが、その理由は、本発明による試験
方法が、素子上のリード線の任意の対に対して機能する
からである。しかし、「学習モード」を用いることが望
まれることもある。学習モードでは、既知の適切なＰＣ
Ｂが試験用固定装置内に置かれ、リード線の対に対する
測定が、試験で用いられるリード線対が作成されるま
で、行われる。
共にリード線を対で選択することに関する。ＰＣＢを試
験する際には、試験技術者は、通常は、「ネット・リス
ト」と呼ばれるものへのアクセスを有する。ネット・リ
ストは、どのリード線が相互に接続されているか、すな
わち同じネット上にあるかどうかを記載したものであ
る。ＰＣＢ上の１つのネットは接地ネットであり、それ
によって、各素子のどのリード線が接地されているかを
知ることができる。試験に用いられるリード線の対はラ
ンダムに選択し得るが、その理由は、本発明による試験
方法が、素子上のリード線の任意の対に対して機能する
からである。しかし、「学習モード」を用いることが望
まれることもある。学習モードでは、既知の適切なＰＣ
Ｂが試験用固定装置内に置かれ、リード線の対に対する
測定が、試験で用いられるリード線対が作成されるま
で、行われる。
【００４７】リード線対のこのリストは、可能な限り短
いことが好ましく、それによって、試験を迅速に完了す
ることができる。また、選択された対によって、試験が
可能な限り正確でなければならない。試験を可能な限り
正確にすることができるような対の選択には幾つかの方
法がある。１つの方法は、比較的高い電流差（Ｉ２＋Ｉ
３−Ｉ１）を生じる対だけを選択することである。こう
することにより、測定は、ノイズによる影響を受けにく
くなる。また、最初の測定が失敗である場合には、１本
のリード線を試験するのに複数の対を用いることもでき
る。これにより、スプリアス信号又はＰＣＢ上の素子に
おける偏差に起因する欠陥は報告されなくなる。試験を
更に正確にする更なる方法は、ピンの各対に対して、そ
のピンの対を最も正確に試験する電圧レベルを学習する
ことである。試験をより正確にする更に別の方法は、ネ
ット上の他の素子が誤った正の信号を生じないことを保
証することである。
いことが好ましく、それによって、試験を迅速に完了す
ることができる。また、選択された対によって、試験が
可能な限り正確でなければならない。試験を可能な限り
正確にすることができるような対の選択には幾つかの方
法がある。１つの方法は、比較的高い電流差（Ｉ２＋Ｉ
３−Ｉ１）を生じる対だけを選択することである。こう
することにより、測定は、ノイズによる影響を受けにく
くなる。また、最初の測定が失敗である場合には、１本
のリード線を試験するのに複数の対を用いることもでき
る。これにより、スプリアス信号又はＰＣＢ上の素子に
おける偏差に起因する欠陥は報告されなくなる。試験を
更に正確にする更なる方法は、ピンの各対に対して、そ
のピンの対を最も正確に試験する電圧レベルを学習する
ことである。試験をより正確にする更に別の方法は、ネ
ット上の他の素子が誤った正の信号を生じないことを保
証することである。
【００４８】図５及び図６は、学習モードの間のテスタ
１００（図１）の動作の流れ図を示す。この２つの図は
一体であるが単に便宜的に２つに分離されており、記号
Ｂの箇所で連続する。プログラムは、ネットリストから
既知の適切なＰＣＢ上の素子の１つを選択することによ
って、ステップ３０２で開始する。ステップ３０４で
は、選択された素子の上の１本の信号リード線が選択さ
れる。ステップ３０６では、素子上の第２のリード線が
選択され、先にステップ３０４で選択されたリード線と
対を生じる。
１００（図１）の動作の流れ図を示す。この２つの図は
一体であるが単に便宜的に２つに分離されており、記号
Ｂの箇所で連続する。プログラムは、ネットリストから
既知の適切なＰＣＢ上の素子の１つを選択することによ
って、ステップ３０２で開始する。ステップ３０４で
は、選択された素子の上の１本の信号リード線が選択さ
れる。ステップ３０６では、素子上の第２のリード線が
選択され、先にステップ３０４で選択されたリード線と
対を生じる。
【００４９】ステップ３０８では、選択された対に対す
る電流差（Ｉ２＋Ｉ３−Ｉ１）が測定される。その測定
方法は、図２〜図４に関して上述した通りである。
る電流差（Ｉ２＋Ｉ３−Ｉ１）が測定される。その測定
方法は、図２〜図４に関して上述した通りである。
【００５０】ステップ３１０では、測定された電流差
が、試験での使用に適切な範囲と比較される。典型的な
回路板では、この範囲は、好ましくは、１μＡから１０
μＡである。測定された電流差が受け入れ可能な範囲内
であれば、このリード線の対はリード線対のデータベー
スに加えられる。
が、試験での使用に適切な範囲と比較される。典型的な
回路板では、この範囲は、好ましくは、１μＡから１０
μＡである。測定された電流差が受け入れ可能な範囲内
であれば、このリード線の対はリード線対のデータベー
スに加えられる。
【００５１】次はステップ３１４に進む。ステップ３０
４で選択されたリード線と対にできる信号リード線が更
にある場合には、別のリード線がステップ３０６で選択
される。ステップ３０８及びステップ３１０が、更に、
指示があればステップ３１２が、反復される。
４で選択されたリード線と対にできる信号リード線が更
にある場合には、別のリード線がステップ３０６で選択
される。ステップ３０８及びステップ３１０が、更に、
指示があればステップ３１２が、反復される。
【００５２】最初に選択されたリード線と対を作ること
のできるリード線がない場合には、ステップ３１６に進
む。対の第１のリード線としてまだ用いられていない素
子上のリード線が更にある場合には、ステップ３０４に
戻る。ステップ３０４で、新たなリード線が対の第１の
リード線として選択される。ステップ３０６、３０８、
３１０、３１２が、更に、必要であれば３１４が、反復
され、データベースに更なるリード線対を加える。
のできるリード線がない場合には、ステップ３１６に進
む。対の第１のリード線としてまだ用いられていない素
子上のリード線が更にある場合には、ステップ３０４に
戻る。ステップ３０４で、新たなリード線が対の第１の
リード線として選択される。ステップ３０６、３０８、
３１０、３１２が、更に、必要であれば３１４が、反復
され、データベースに更なるリード線対を加える。
【００５３】１つの素子上のすべてのリード線が対にな
ると、ステップ３１８に進む。ネット・リストに更に素
子が記載されている場合には、ステップ３０２に戻り、
そこで別の素子が選択される。このプロセスは、所望の
範囲における共通モードの抵抗値を有する可能なすべて
の対が識別されるまで、反復される。
ると、ステップ３１８に進む。ネット・リストに更に素
子が記載されている場合には、ステップ３０２に戻り、
そこで別の素子が選択される。このプロセスは、所望の
範囲における共通モードの抵抗値を有する可能なすべて
の対が識別されるまで、反復される。
【００５４】流れ図は図６に進み、図５から継続するこ
の図では、図５におけるプロセスのステップによって作
成されたデータベースから、試験において用いられたリ
ード線の対を選択するのに必要なステップを示してい
る。ステップ３２０では、１つの素子がネット・リスト
から選択される。
の図では、図５におけるプロセスのステップによって作
成されたデータベースから、試験において用いられたリ
ード線の対を選択するのに必要なステップを示してい
る。ステップ３２０では、１つの素子がネット・リスト
から選択される。
【００５５】ステップ３２２では、選択された素子が別
の素子に並列に接続されているかどうかを判断する。２
つの素子が並列に接続されているとは、一方の素子の２
以上のリード線が他方の素子の２以上のリード線に接続
されていることである。配列接続の例は、アドレス・バ
スに接続されたチップである。アドレス・バスは、１６
の別々の信号線を有し得る。各信号線は、そのバスに接
続された各素子の１つのリード線に至る。素子Ｕ１及び
Ｕ２が共にそのバスに接続されている場合には、素子Ｕ
１のリード線Ｌ１、Ｌ１６は、バスの複数の線に接続さ
れている可能性があり、他方で、Ｕ２のリード線Ｌ１
７、Ｌ３２もバスの複数の線に接続されている可能性が
ある。よって、Ｕ１のリード線Ｌ１〜Ｌ１６は、それぞ
れが、Ｕ２のリード線Ｌ１７〜Ｌ３２の中の１つに接続
されている。
の素子に並列に接続されているかどうかを判断する。２
つの素子が並列に接続されているとは、一方の素子の２
以上のリード線が他方の素子の２以上のリード線に接続
されていることである。配列接続の例は、アドレス・バ
スに接続されたチップである。アドレス・バスは、１６
の別々の信号線を有し得る。各信号線は、そのバスに接
続された各素子の１つのリード線に至る。素子Ｕ１及び
Ｕ２が共にそのバスに接続されている場合には、素子Ｕ
１のリード線Ｌ１、Ｌ１６は、バスの複数の線に接続さ
れている可能性があり、他方で、Ｕ２のリード線Ｌ１
７、Ｌ３２もバスの複数の線に接続されている可能性が
ある。よって、Ｕ１のリード線Ｌ１〜Ｌ１６は、それぞ
れが、Ｕ２のリード線Ｌ１７〜Ｌ３２の中の１つに接続
されている。
【００５６】本発明による試験のためには、他の素子と
共有された線に接続されている組からリード線対を選択
することは望ましくない。たとえば、素子Ｕ１のリード
線Ｌ１、Ｌ２は、素子Ｕ２のリード線Ｌ１７、Ｌ１８に
接続されている。リード線Ｌ１、Ｌ２が試験のための対
として選択され試験の結果として適切な接続であると判
断されたとしても、Ｕ１上のＬ１、Ｌ２は適切に接続さ
れているので、又は、Ｕ２上のＬ１７、Ｌ１８は適切に
接続されているので、このテストが正しい接続を報告し
ているかどうかは判断できない。したがって、Ｕ１を試
験するためにＬ１、Ｌ２を選択しても、エラーを発見で
きない。
共有された線に接続されている組からリード線対を選択
することは望ましくない。たとえば、素子Ｕ１のリード
線Ｌ１、Ｌ２は、素子Ｕ２のリード線Ｌ１７、Ｌ１８に
接続されている。リード線Ｌ１、Ｌ２が試験のための対
として選択され試験の結果として適切な接続であると判
断されたとしても、Ｕ１上のＬ１、Ｌ２は適切に接続さ
れているので、又は、Ｕ２上のＬ１７、Ｌ１８は適切に
接続されているので、このテストが正しい接続を報告し
ているかどうかは判断できない。したがって、Ｕ１を試
験するためにＬ１、Ｌ２を選択しても、エラーを発見で
きない。
【００５７】ステップ３２２で判断されたように、選択
された素子への並列接続が存在する場合には、ステップ
３２４に進む。ステップ３２４では、一意的（ユニー
ク）なリード線が識別される。一意的なリード線とは、
当該素子上の別のリード線と対を作ることができその両
方が別の素子上のリード線には接続されていないリード
線である。上述の例では、素子Ｕ１のリード線Ｌ１７
は、素子Ｕ２には接続されていないならば、試験のため
にリード線Ｌ１〜Ｌ１６と対を作ることのできるユニー
クなリード線である。
された素子への並列接続が存在する場合には、ステップ
３２４に進む。ステップ３２４では、一意的（ユニー
ク）なリード線が識別される。一意的なリード線とは、
当該素子上の別のリード線と対を作ることができその両
方が別の素子上のリード線には接続されていないリード
線である。上述の例では、素子Ｕ１のリード線Ｌ１７
は、素子Ｕ２には接続されていないならば、試験のため
にリード線Ｌ１〜Ｌ１６と対を作ることのできるユニー
クなリード線である。
【００５８】次にステップ３２６に進み、ここでは、分
離した（ｄｉｓｊｏｉｎｔ）対が選択される。分離した
対とは、最大で、１つよりも多くの対を作るリード線を
有さないリード線対である。たとえば、１つの素子が１
０の信号リード線を有する場合には、これらのリード線
は５つの分離した対にグループ分けできる。しかし、こ
の素子が別の素子と並列に接続されている場合には、１
つの一意的なリード線を、複数の対がその一意的なリー
ド線を共有するように、複数の対で用いる必要がある。
同様に、ステップ３１０（図５）での判断の結果とし
て、分離した対を作成するのに必要な対は、ピンの対の
データベースには含まれていない可能性がある。しか
し、選択されたピンの対の組は、可能な限り小さな重複
で対を選択することによって、最小化できる。
離した（ｄｉｓｊｏｉｎｔ）対が選択される。分離した
対とは、最大で、１つよりも多くの対を作るリード線を
有さないリード線対である。たとえば、１つの素子が１
０の信号リード線を有する場合には、これらのリード線
は５つの分離した対にグループ分けできる。しかし、こ
の素子が別の素子と並列に接続されている場合には、１
つの一意的なリード線を、複数の対がその一意的なリー
ド線を共有するように、複数の対で用いる必要がある。
同様に、ステップ３１０（図５）での判断の結果とし
て、分離した対を作成するのに必要な対は、ピンの対の
データベースには含まれていない可能性がある。しか
し、選択されたピンの対の組は、可能な限り小さな重複
で対を選択することによって、最小化できる。
【００５９】次にステップ３２８に進む。いったん対の
組が選択され素子上のすべてのリード線が試験される
と、一次的な対による試験が故障を指示している場合に
は、二次的な対が試験に用いられる。たとえば、リード
線Ｌ１、Ｌ１７が一次的な対として用いられたとする。
この対が、試験の結果として、エラーがあるとの指示を
生じた場合には、リード線Ｌ１、Ｌ１７を含む他の二次
的な対が試験される。この付加的な試験によって、実際
にはエラーは存在しないとか、又は、エラーは当初の一
次的な対におけるリード線の１つに限定されることがわ
かる。好適実施例では、６つの二次的な対が選択されて
いる。
組が選択され素子上のすべてのリード線が試験される
と、一次的な対による試験が故障を指示している場合に
は、二次的な対が試験に用いられる。たとえば、リード
線Ｌ１、Ｌ１７が一次的な対として用いられたとする。
この対が、試験の結果として、エラーがあるとの指示を
生じた場合には、リード線Ｌ１、Ｌ１７を含む他の二次
的な対が試験される。この付加的な試験によって、実際
にはエラーは存在しないとか、又は、エラーは当初の一
次的な対におけるリード線の１つに限定されることがわ
かる。好適実施例では、６つの二次的な対が選択されて
いる。
【００６０】選択された素子が他の素子と並列に接続さ
れていない場合には、ステップ３３０に進む。ステップ
３３０では、分離した対が選択される。ステップ３３０
は、ステップ３２６と、ステップ３３０では一意的な対
を用いることについて考える必要がない点を除いて、同
一である。次にステップ３３２に進み、ここでは、二次
的な対が選択される。ステップ３３２は、一意的な対を
用いることについて考える必要がない点を除いて、ステ
ップ３２８に類似する。
れていない場合には、ステップ３３０に進む。ステップ
３３０では、分離した対が選択される。ステップ３３０
は、ステップ３２６と、ステップ３３０では一意的な対
を用いることについて考える必要がない点を除いて、同
一である。次にステップ３３２に進み、ここでは、二次
的な対が選択される。ステップ３３２は、一意的な対を
用いることについて考える必要がない点を除いて、ステ
ップ３２８に類似する。
【００６１】いったん二次的な対が選択されると、ステ
ップ３３４に進む。ステップ３３４では、更なる素子が
存在しない場合には、ステップ３２０に戻り、そこで別
の素子が選択される。分離した二次的な対を選択するプ
ロセスは、すべての残りの対について継続される。
ップ３３４に進む。ステップ３３４では、更なる素子が
存在しない場合には、ステップ３２０に戻り、そこで別
の素子が選択される。分離した二次的な対を選択するプ
ロセスは、すべての残りの対について継続される。
【００６２】試験を行うための対がいったん選択される
と、ステップ３３６に進む。試験で用いられるリード線
の第１の対が選択される。これらのリード線は、図２〜
図４に示されるように、電圧源と電流メータとに接続さ
れる。第１の電圧が回路に印加され、電流が測定され
る。次に、電圧を上昇させ、更に電流を測定する。
と、ステップ３３６に進む。試験で用いられるリード線
の第１の対が選択される。これらのリード線は、図２〜
図４に示されるように、電圧源と電流メータとに接続さ
れる。第１の電圧が回路に印加され、電流が測定され
る。次に、電圧を上昇させ、更に電流を測定する。
【００６３】ステップ３４０では、印加された電圧と測
定された電流とが比較される。電流が電圧の上昇に伴っ
て実質的に線形に増加していない場合には、印加された
電圧が、ダイオードＤ１及びＤ２のターンオン電圧に近
いか又はそれよりも低いことを示している。第１の電圧
がダイオードのターンオン電圧に近い場合には、電流
は、電圧よりもはるかに大きなパーセンテージで増加し
なければならない。そのような場合には、更に高い電圧
を試験のために用いることが推奨される。そうでなけれ
ば、試験に用いた電圧源における僅かな変動が、誤った
結果を生じさせ得る。したがって、ステップ３４０で電
流の非線形の増加が検出される場合には、ステップ３４
２に進み、そこで、そのリード線対に関しては更に高い
電圧が用いられるべきであるという指示が記憶される。
定された電流とが比較される。電流が電圧の上昇に伴っ
て実質的に線形に増加していない場合には、印加された
電圧が、ダイオードＤ１及びＤ２のターンオン電圧に近
いか又はそれよりも低いことを示している。第１の電圧
がダイオードのターンオン電圧に近い場合には、電流
は、電圧よりもはるかに大きなパーセンテージで増加し
なければならない。そのような場合には、更に高い電圧
を試験のために用いることが推奨される。そうでなけれ
ば、試験に用いた電圧源における僅かな変動が、誤った
結果を生じさせ得る。したがって、ステップ３４０で電
流の非線形の増加が検出される場合には、ステップ３４
２に進み、そこで、そのリード線対に関しては更に高い
電圧が用いられるべきであるという指示が記憶される。
【００６４】この更に高い電圧を所定の値にし得る。ま
た、この更に高い電圧を適合的に選択し得る。適合的に
電圧を選択するために、当初の電圧をゼロ又は非常に低
い値に選択することができる。次に、電圧を小さなステ
ップで、電流の非線形な増加が観測されるまで上昇させ
ることができる。電流のこの非線形な増加は、ダイオー
ドのブレークダウン電圧に達していることを示してい
る。次に、電圧をこのブレークダウン電圧の僅かに上ま
で増加させ得る。電圧は、電圧源の予測される可変可能
性よりも大きな値だけブレークダウン電圧よりも高く設
定されるべきである。しかし、試験を行っている素子を
損傷し得る電流を生じるほどの高い値に、電圧を設定し
てはならない。
た、この更に高い電圧を適合的に選択し得る。適合的に
電圧を選択するために、当初の電圧をゼロ又は非常に低
い値に選択することができる。次に、電圧を小さなステ
ップで、電流の非線形な増加が観測されるまで上昇させ
ることができる。電流のこの非線形な増加は、ダイオー
ドのブレークダウン電圧に達していることを示してい
る。次に、電圧をこのブレークダウン電圧の僅かに上ま
で増加させ得る。電圧は、電圧源の予測される可変可能
性よりも大きな値だけブレークダウン電圧よりも高く設
定されるべきである。しかし、試験を行っている素子を
損傷し得る電流を生じるほどの高い値に、電圧を設定し
てはならない。
【００６５】次にステップ３４４に進み、そこでは、更
なる対がチェックされる必要があるかどうかが判断され
る。更に対が残っている場合には、ステップ３３６に戻
り、別の対が選択されてプロセスが反復される。
なる対がチェックされる必要があるかどうかが判断され
る。更に対が残っている場合には、ステップ３３６に戻
り、別の対が選択されてプロセスが反復される。
【００６６】以上で本発明の好適実施例を説明してきた
が、種々の別の実施例も可能であることは、当業者には
明らかであろう。たとえば、図７は、２つのリード線の
間の共通モード抵抗の値を示す電流を測定する別の方法
を示している。図７には、リード線１０９（１）に接続
された電流メータ４０６が示されている。電圧源４０４
は、電流メータ４０６と直列に接続されている。電流源
４０４がオンされると、第１の電流が測定される。次
に、電圧源４０２が、リード線１０９（２）に接続され
る。両方の電圧源４０２、４０４が共にオンされると、
電流が、再びメータ４０６によって測定される。電流の
変化が共通モード抵抗を示す。電流の変化が、リード線
１０９（１）、１０９（２）、１０９（３）が適切に接
続されていることを示す。
が、種々の別の実施例も可能であることは、当業者には
明らかであろう。たとえば、図７は、２つのリード線の
間の共通モード抵抗の値を示す電流を測定する別の方法
を示している。図７には、リード線１０９（１）に接続
された電流メータ４０６が示されている。電圧源４０４
は、電流メータ４０６と直列に接続されている。電流源
４０４がオンされると、第１の電流が測定される。次
に、電圧源４０２が、リード線１０９（２）に接続され
る。両方の電圧源４０２、４０４が共にオンされると、
電流が、再びメータ４０６によって測定される。電流の
変化が共通モード抵抗を示す。電流の変化が、リード線
１０９（１）、１０９（２）、１０９（３）が適切に接
続されていることを示す。
【００６７】電圧源４０２、４０４の電圧レベルは、固
定することもできるし、上述の技術の１つに従って変動
させることもできる。多くのタイプの集積回路につい
て、電圧源４０４に関しては０．９Ｖ、電圧源４０２に
関しては１．２Ｖが適切であることがわかっている。
定することもできるし、上述の技術の１つに従って変動
させることもできる。多くのタイプの集積回路につい
て、電圧源４０４に関しては０．９Ｖ、電圧源４０２に
関しては１．２Ｖが適切であることがわかっている。
【００６８】図７に示した方法は、図２〜図４に示した
方法よりも、測定の回数が少なく計算量も少なくてもよ
いという長所を有している。したがって、回路板の試験
をより迅速に行うのに用いることができる。逆に、図７
の方法は、正確に測定し得る信号レベルのために、２つ
の別個の電圧源を必要とする。
方法よりも、測定の回数が少なく計算量も少なくてもよ
いという長所を有している。したがって、回路板の試験
をより迅速に行うのに用いることができる。逆に、図７
の方法は、正確に測定し得る信号レベルのために、２つ
の別個の電圧源を必要とする。
【００６９】試験速度と精度とを高めるためには、図８
の回路が用いられる。その回路は、信号の変化を正確に
測定する。図８は、電流メータ４０６などのメータを代
替し、また、２つの異なる測定から電流差を別個に計算
することを不要にする回路を示している。
の回路が用いられる。その回路は、信号の変化を正確に
測定する。図８は、電流メータ４０６などのメータを代
替し、また、２つの異なる測定から電流差を別個に計算
することを不要にする回路を示している。
【００７０】図８の回路は、信号センサを含む。電流信
号の変化を感知するためには、信号センサは、抵抗又は
磁気ピックアップであり得る。バッファ増幅器又はそれ
以外の標準的な技術もまた用いられ得る。電圧信号の変
化を測定する際には、信号センサは除くことができる。
号の変化を感知するためには、信号センサは、抵抗又は
磁気ピックアップであり得る。バッファ増幅器又はそれ
以外の標準的な技術もまた用いられ得る。電圧信号の変
化を測定する際には、信号センサは除くことができる。
【００７１】信号センサ５０２によって生じる電圧信号
は、スイッチ５０４に至る。当初は、スイッチ５０４
は、信号センサ５０２を、サンプル・ホールド回路５０
６に接続するように構成される。サンプル・ホールド回
路５０６は、第１回目の信号のレベルを記憶する。
は、スイッチ５０４に至る。当初は、スイッチ５０４
は、信号センサ５０２を、サンプル・ホールド回路５０
６に接続するように構成される。サンプル・ホールド回
路５０６は、第１回目の信号のレベルを記憶する。
【００７２】スイッチ５０４は、次に、信号センサ５０
２を差動増幅器５０８の第１の入力に接続するように切
り替えられる。差動増幅器５０８の第２の入力は、サン
プル・ホールド回路５０６に接続されている。このよう
にして、サンプル増幅器５０８は、入力信号が変化した
量を計算する。この値は、アナログ・デジタル・コンバ
ータ５１０によってデジタル形式に変換される。このデ
ジタル値は、直接に制御ステーション１１２に与えられ
得る。上述のように変化を測定しこれらの測定値を試験
対象の回路への電圧源の接続に関して調整するのに必要
な制御信号は、明示的には示されていない。そのような
制御手段が必要であり標準的な設計慣行に従って実現さ
れ得ることは理解されよう。
２を差動増幅器５０８の第１の入力に接続するように切
り替えられる。差動増幅器５０８の第２の入力は、サン
プル・ホールド回路５０６に接続されている。このよう
にして、サンプル増幅器５０８は、入力信号が変化した
量を計算する。この値は、アナログ・デジタル・コンバ
ータ５１０によってデジタル形式に変換される。このデ
ジタル値は、直接に制御ステーション１１２に与えられ
得る。上述のように変化を測定しこれらの測定値を試験
対象の回路への電圧源の接続に関して調整するのに必要
な制御信号は、明示的には示されていない。そのような
制御手段が必要であり標準的な設計慣行に従って実現さ
れ得ることは理解されよう。
【００７３】更に、別の変更も可能である。たとえば、
３回の電流測定がなされることが既に説明されている。
この測定を行う順序が結果に対して意味をもたないこと
は理解されよう。更に、２つのリード線を用いて共通モ
ードの抵抗値測定をすることが説明された。任意の数の
ピンを用いることができる。また、好適実施例で用いら
れる電圧源の精度は所与である。この精度は、本発明に
とって重要ではなく、電圧源の精度が劣れば、試験の結
果の精度も低下するだけである。また、電圧源は一定で
ある必要はない。電圧源の変動が予測できて電流測定を
その電圧源の変化に比例してスケーリングできれば、正
確な結果が達成できる。同様のことは、試験に用いられ
る電流メータの精度に関しても当てはまる。メータの精
度が劣る場合には、既知の信号処理技術を用いて、試験
をより正確にすることができる。たとえば、測定する前
に信号を増幅し、測定プロセスにおける不完全性の効果
を減少させることができる。また、測定エラーの効果
は、複数の電流測定を行いその平均を取ることによって
減少させ得る。
３回の電流測定がなされることが既に説明されている。
この測定を行う順序が結果に対して意味をもたないこと
は理解されよう。更に、２つのリード線を用いて共通モ
ードの抵抗値測定をすることが説明された。任意の数の
ピンを用いることができる。また、好適実施例で用いら
れる電圧源の精度は所与である。この精度は、本発明に
とって重要ではなく、電圧源の精度が劣れば、試験の結
果の精度も低下するだけである。また、電圧源は一定で
ある必要はない。電圧源の変動が予測できて電流測定を
その電圧源の変化に比例してスケーリングできれば、正
確な結果が達成できる。同様のことは、試験に用いられ
る電流メータの精度に関しても当てはまる。メータの精
度が劣る場合には、既知の信号処理技術を用いて、試験
をより正確にすることができる。たとえば、測定する前
に信号を増幅し、測定プロセスにおける不完全性の効果
を減少させることができる。また、測定エラーの効果
は、複数の電流測定を行いその平均を取ることによって
減少させ得る。
【００７４】また、ＰＣＢに逆向きに挿入された素子を
識別する技術もある。素子が対称的でない場合には、そ
の素子が逆向きに挿入され試験されたすべての対が開回
路を示すならば、その接地リード線は、予測される位置
にないことになる。素子が対称的であれば、逆向きに挿
入されているとしても、接地リード線への接続はなされ
る。しかし、各ピン対で測定された予測される共通モー
ド抵抗値を記憶することによって、ＰＣＢ上で組み立て
られる各素子のプロフィールを作成できる。素子が逆向
きに挿入されている場合には、測定された共通モードの
抵抗値は、その素子のすべてのリード線は接続されてい
るが記憶されたプロフィールには合致しないことを示し
得る。このようにして、逆向きに挿入された対称的なチ
ップを検出できる。
識別する技術もある。素子が対称的でない場合には、そ
の素子が逆向きに挿入され試験されたすべての対が開回
路を示すならば、その接地リード線は、予測される位置
にないことになる。素子が対称的であれば、逆向きに挿
入されているとしても、接地リード線への接続はなされ
る。しかし、各ピン対で測定された予測される共通モー
ド抵抗値を記憶することによって、ＰＣＢ上で組み立て
られる各素子のプロフィールを作成できる。素子が逆向
きに挿入されている場合には、測定された共通モードの
抵抗値は、その素子のすべてのリード線は接続されてい
るが記憶されたプロフィールには合致しないことを示し
得る。このようにして、逆向きに挿入された対称的なチ
ップを検出できる。
【００７５】したがって、本発明は、冒頭の特許請求の
範囲によってのみ画定されるべきである。
範囲によってのみ画定されるべきである。
【図１】本発明を利用するようにプログラムし得るテス
タのブロック図である。
タのブロック図である。
【図２】試験の最中のある時点で形成される等価回路の
回路図である。
回路図である。
【図３】試験の最中のある時点で形成される等価回路の
回路図である。
回路図である。
【図４】試験の最中のある時点で形成される等価回路の
回路図である。
回路図である。
【図５】学習モードの間に本発明によるテスタを動作さ
せるソフトウェアの流れ図の前半である。
せるソフトウェアの流れ図の前半である。
【図６】図５に続く、学習モードの間に本発明によるテ
スタを動作させるソフトウェアの流れ図の後半である。
スタを動作させるソフトウェアの流れ図の後半である。
【図７】本発明の別の実施例の回路図である。
【図８】信号における小さな変化を測定するのに有用な
回路の回路図である。
回路の回路図である。
フロントページの続き (71)出願人 595151567 Ｏｔｔｅｒｍａｒｓｈ， Ｂｏｕｓｌｅｙ Ｒｉｓｅ， Ｏｔｔｅｒｓｈａｗ， Ｃ ｈｅｒｔｓｅｙ， Ｓｕｒｒｅｙ， ＫＴ 16 ０ＬＢ， Ｅｎｇｌａｎｄ
Claims (25)
- 【請求項１】 複数の素子を有するプリント回路板上の
開回路を検出する方法であって、前記素子のそれぞれが
複数の信号リード線と前記プリント回路板上の導電性ト
レースに接続された少なくとも１本の接地リード線とを
有する方法において、 （ａ）電圧源の１つの端子を前記接地リード線に、前記
電圧源の第２の端子を２つの信号リード線に接続し、所
定の電圧レベルを印加する間に前記電圧源を流れる電流
を測定するステップと、 （ｂ）前記電圧源の１つの端子を前記接地リード線に、
前記第２の端子を前記２つの信号リード線の第１のもの
に接続し、前記所定の電圧レベルを印加する間に前記電
圧源を流れる電流を測定するステップと、 （ｃ）前記電圧源の１つの端子を前記接地リード線に、
前記第２の端子を前記２つの信号リード線の第２のもの
に接続し、前記所定の電圧レベルを印加する間に前記電
圧源を流れる電流を測定するステップと、 （ｄ）前記２つの信号リード線と前記接地リード線との
間の共通モード抵抗値の指示を計算するステップと、 （ｅ）前記共通モード抵抗値の指示が所定の範囲の外に
ある場合には欠陥を指示するステップと、 を含むことを特徴とする方法。 - 【請求項２】 請求項１記載の方法において、共通モー
ド抵抗値の前記指示は、ステップ（ａ）で測定された前
記電流とステップ（ｂ）及び（ｃ）で測定された前記電
流の和との間の差を計算することによって計算されるこ
とを特徴とする方法。 - 【請求項３】 請求項２記載の方法において、欠陥を指
示する前記ステップは、前記計算された指示が所定のス
レショルドよりも低いときには開回路故障を指示するス
テップを含むことを特徴とする方法。 - 【請求項４】 請求項１記載の方法において、電圧源を
接続する前記３つのステップは、同一の電圧源を接続す
るステップを含むことを特徴とする方法。 - 【請求項５】 請求項４記載の方法において、電圧源を
接続する前記３つのステップは、ネイル・ベッド型固定
装置を介して、１つの電圧源を前記プリント回路板に接
続するステップを含むことを特徴とする方法。 - 【請求項６】 請求項１記載の方法において、前記プリ
ント回路板に設置された複数の素子上の信号リード線の
複数の対に対して、ステップ（ａ）からステップ（ｅ）
を反復するステップを含むことを特徴とする方法。 - 【請求項７】 請求項６記載の方法において、前記所定
の電圧は変更され、前記プリント回路板に設置された複
数の素子の一部の上の信号リード線の対に対して電流を
測定することを特徴とする方法。 - 【請求項８】 その上で複数の半導体電子素子が接続さ
れているプリント回路板を試験する方法において、 （ａ）既知の良好なプリント回路板を回路内テスタの固
定装置に設置するステップと、 （ｂ）試験信号を前記プリント回路板に印加し、前記半
導体電子素子上のリード線群に対する指標（ｉｎｄｉｃ
ａｔｏｒ）値を計算するステップと、 （ｃ）各群が所定の範囲内に指標値を有する複数のリー
ド線群を選択するステップと、 （ｄ）試験中のプリント回路板を回路内テスタの固定装
置に設置するステップと、 （ｅ）試験信号を前記プリント回路板に印加し、選択さ
れたリード線群に対する指標値を測定するステップと、 （ｆ）前記指標値が所定の範囲の外にあるときには、エ
ラーを指示するステップと、 を含むことを特徴とする方法。 - 【請求項９】 請求項８記載の方法において、各リード
線群は、少なくとも２本のリード線を含むことを特徴と
する方法。 - 【請求項１０】 請求項８記載の方法において、各リー
ド線群は、２本のリード線を含むことを特徴とする方
法。 - 【請求項１１】 請求項８記載の方法において、複数の
リード線群を選択する前記ステップは、１つの素子上の
リード線群をサーチするステップを含むことを特徴とす
る方法。 - 【請求項１２】 請求項１１記載の方法において、複数
のリード線群を選択する前記ステップは、少なくとも１
つのリード線群における各素子の各信号リード線を含む
最小の数のリード線群をサーチするステップを含むこと
を特徴とする方法。 - 【請求項１３】 請求項１１記載の方法において、複数
のリード線群を選択する前記ステップは、選択された各
リード線群に対して、そのどれもが第２の素子上のリー
ド線にすべてのリード線が接続されていることはないリ
ード線群を選択するステップを含むことを特徴とする方
法。 - 【請求項１４】 請求項１３記載の方法において、複数
のリード線群を選択する前記ステップは、そのどれもが
第２の素子上のリード線にすべてのリード線が接続され
ていることはなく少なくとも１つのリード線群における
各素子の各信号リード線を含む最小の数のリード線群を
サーチするステップを含むことを特徴とする方法。 - 【請求項１５】 請求項８記載の方法において、選択さ
れた各リード線群に対して、試験信号の適切なレベルを
決定するステップを含むことを特徴とする方法。 - 【請求項１６】 請求項１５記載の方法において、試験
信号の適切なレベルを決定する前記ステップは、 （ａ）第１のレベルの電圧を少なくとも１本のリード線
に印加し、前記電圧によって誘導された電流を測定する
ステップと、 （ｂ）前記印加された電圧のレベルを第２のレベルに変
化させ、前記誘導された電流を測定するステップと、 （ｃ）前記誘導された電流が電圧の前記変化に応答して
非線形に変化したかどうかを決定するステップと、 （ｄ）前記誘導された電流が非線形に変化したときに
は、前記第１及び第２の電圧レベルの大きな方を前記適
切な電圧レベルとして選択し、前記誘導された電流が線
形に変化したときには、前記第１及び第２の電圧レベル
の小さな方を前記適切な電圧レベルとして選択するステ
ップと、 を含むことを特徴とする方法。 - 【請求項１７】 請求項１５記載の方法において、試験
信号の適切なレベルを決定する前記ステップは、 （ａ）電圧を少なくとも１本のリード線に印加し、前記
電圧によって誘導された電流を測定するステップと、 （ｂ）前記印加された電圧のレベルを変動させ、前記誘
導された電流の変化を決定するステップと、 （ｃ）誘導された電流の前記変化が前記印加された電圧
の変化に応答して非線形に変動する電圧の範囲を識別す
るステップと、 （ｄ）前記識別された範囲よりも上の電圧を、試験信号
の適切なレベルとして選択するステップと、 を含むことを特徴とする方法。 - 【請求項１８】 その上で複数の半導体電子素子が接続
されているプリント回路板を試験する方法において、 （ａ）既知の良好なプリント回路板を回路内テスタの固
定装置に設置するステップと、 （ｂ）試験信号を前記プリント回路板に印加し、前記半
導体電子素子上のリード線群に対する指標値を計算する
ステップと、 （ｃ）各群が所定の範囲内に指標値を有する第１の複数
のリード線群を選択するステップと、 （ｄ）各リード線群が前記第１の複数のリード線群の中
のリード線群の少なくとも１つの中のリード線の少なく
とも１本に付随し、各群が所定の範囲内に指標値を有す
る第２の複数のリード線群を選択するステップと、 （ｅ）試験中のプリント回路板を回路内テスタの固定装
置に設置するステップと、 （ｆ）試験信号を前記プリント回路板に印加し、前記第
１の複数のリード線群の中のリード線群に対する指標値
を測定するステップと、 （ｇ）前記第１のリード線群に対する前記測定された指
標値が所定の範囲の外にあるときには、試験信号を前記
プリント回路板に印加し、前記第１のリード線群におけ
るリード線の中の少なくとも１つに付随する前記第２の
複数のリード線群の中の少なくとも１つのリード線群に
対する指標値を測定するステップと、 （ｈ）前記第２の複数のリード線群の中の前記リード線
群に対する前記測定された指標値が所定の範囲の外にあ
るときには、故障を指示するステップと、 を含むことを特徴とする方法。 - 【請求項１９】 請求項１８記載の方法において、前記
指標値は、前記リード線群の中のリード線とグランドと
の間の共通モード抵抗の指標を含むことを特徴とする方
法。 - 【請求項２０】 それぞれが複数の信号リード線と少な
くとも１つの接地リード線とをその上に設置した複数の
半導体電子素子を有するプリント回路板を試験する方法
において、 （ａ）１つの半導体電子素子の第１の信号リード線と接
地リード線との間に第１の電圧を印加するステップと、 （ｂ）前記半導体電子素子の少なくとも第２の信号リー
ド線と接地リード線との間に第２の電圧を印加するステ
ップと、 （ｃ）前記第１の電圧が前記第１のリード線に接続され
た時と前記第２の電圧が前記第２のリード線に接続され
ている間に前記第１の電圧が前記第１のリード線に接続
された時との間の前記第１のリード線における電流の変
化を測定するステップと、 を含むことを特徴とする方法。 - 【請求項２１】 請求項２０記載の方法において、測定
する前記ステップは、 （ａ）前記第１のリード線における電流を示す信号をサ
ンプル・ホールド回路に接続するステップと、 （ｂ）前記第１のリード線における電流を示す前記信号
を差動増幅器の第１の入力に接続するステップと、 （ｃ）前記サンプル・ホールド回路を前記差動増幅器の
第２の入力に接続するステップと、 を含むことを特徴とする方法。 - 【請求項２２】 少なくとも１つのコンピュータ・コン
トローラと、ネイル・ベッド型固定装置と、前記ネイル
・ベッド型固定装置に接続された電子回路と、を有する
タイプの改良型の製造欠陥分析装置において、 （ａ）第１及び第２の入力と出力とを有する差動増幅器
と、 （ｂ）前記差動増幅器の前記第２の入力に接続されたサ
ンプル・ホールド回路と、 （ｃ）前記ネイル・ベッド型固定装置に接続された入力
と、前記差動増幅器の第１の入力に接続された第１の出
力と、前記サンプル・ホールド回路に接続された第２の
出力と、を有するスイッチと、 を備えていることを特徴とする製造欠陥分析装置。 - 【請求項２３】 請求項２２記載の製造欠陥分析装置に
おいて、前記差動増幅器の前記出力に接続された入力
と、コンピュータ・コントローラに接続された出力と、
を有するアナログ・デジタル・コンバータを更に備えて
いることを特徴とする製造欠陥分析装置。 - 【請求項２４】 請求項２３記載の製造欠陥分析装置に
おいて、前記スイッチと前記サンプル・ホールド回路と
は、コンピュータ・コントローラに接続された制御入力
を有していることを特徴とする製造欠陥分析装置。 - 【請求項２５】 請求項２４記載の製造欠陥分析装置に
おいて、コンピュータ・コントローラが、信号源を前記
ネイル・ベッド型固定装置に接続し時間の経過と共に変
化する信号を生じるようにプログラムされており、前記
信号は前記ネイル・ベッド型固定装置を介して前記スイ
ッチに結合されることを特徴とする製造欠陥分析装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/329,031 US5521513A (en) | 1994-10-25 | 1994-10-25 | Manufacturing defect analyzer |
| US329031 | 2002-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242100A true JPH08242100A (ja) | 1996-09-17 |
| JP3816975B2 JP3816975B2 (ja) | 2006-08-30 |
Family
ID=23283569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27795395A Expired - Fee Related JP3816975B2 (ja) | 1994-10-25 | 1995-10-25 | 製造欠陥分析装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5521513A (ja) |
| EP (1) | EP0714032B1 (ja) |
| JP (1) | JP3816975B2 (ja) |
| DE (1) | DE69534364T2 (ja) |
| TW (1) | TW283205B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018150482A1 (ja) * | 2017-02-15 | 2018-08-23 | 株式会社Ｆｕｊｉ | 測定装置、測定方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736862A (en) * | 1995-06-22 | 1998-04-07 | Genrad, Inc. | System for detecting faults in connections between integrated circuits and circuit board traces |
| US5966020A (en) * | 1996-10-30 | 1999-10-12 | Intel Corporation | Method and apparatus for facilitating detection of solder opens of SMT components |
| US6227957B1 (en) * | 1998-05-22 | 2001-05-08 | Nilfisk-Advance, Inc. | Battery powered, riding, floor burnishing machine |
| US6266787B1 (en) * | 1998-10-09 | 2001-07-24 | Agilent Technologies, Inc. | Method and apparatus for selecting stimulus locations during limited access circuit test |
| US6783620B1 (en) | 1998-10-13 | 2004-08-31 | Matsushita Electronic Materials, Inc. | Thin-laminate panels for capacitive printed-circuit boards and methods for making the same |
| US6114015A (en) * | 1998-10-13 | 2000-09-05 | Matsushita Electronic Materials, Inc. | Thin-laminate panels for capacitive printed-circuit boards and methods for making the same |
| US6661242B1 (en) * | 2001-12-20 | 2003-12-09 | Xilinx, Inc. | Using a DUT pin at known voltage to determine channel path resistance in automated test equipment test channels |
| GB2389471B (en) * | 2002-06-06 | 2005-09-21 | Sun Microsystems Inc | Latent fault detection in redundant power supply systems |
| US6948140B2 (en) * | 2002-09-01 | 2005-09-20 | Agilent Technologies, Inc. | Methods and apparatus for characterizing board test coverage |
| GB2394780B (en) * | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
| CN100437130C (zh) * | 2005-04-06 | 2008-11-26 | 华硕电脑股份有限公司 | 制造缺陷分析系统及其检测方法 |
| TWI275812B (en) * | 2005-04-11 | 2007-03-11 | Asustek Comp Inc | Test converting card and test apparatus with test converting card |
| US7279907B2 (en) * | 2006-02-28 | 2007-10-09 | Freescale Semiconductor, Inc. | Method of testing for power and ground continuity of a semiconductor device |
| US7496466B2 (en) * | 2007-01-19 | 2009-02-24 | Huntron, Inc. | System for fault determinations for high frequency electronic circuits |
| FR2928060B1 (fr) * | 2008-02-25 | 2010-07-30 | Groupe Des Ecoles De Telecommunications Get Ecole Nat Superieure Des Telecommunications Enst | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit. |
| TWI375809B (en) * | 2008-04-07 | 2012-11-01 | King Yuan Electronics Co Ltd | Method for continuity test of integrated circuit |
| CN101571570B (zh) * | 2008-04-29 | 2013-05-22 | 京元电子股份有限公司 | 集成电路连续性测试方法及集成电路接触电阻的测量方法 |
| TWI461715B (zh) * | 2012-12-06 | 2014-11-21 | Wistron Corp | 測試裝置以及電子裝置的測試方法 |
| US9664728B2 (en) | 2013-04-14 | 2017-05-30 | Infineon Technologies Austria Ag | Detection of defective electrical connections |
| CN110967615B (zh) * | 2018-09-30 | 2022-06-21 | 鸿富锦精密电子（成都）有限公司 | 电路板故障诊断装置及诊断方法 |
| US11191152B2 (en) * | 2019-01-18 | 2021-11-30 | Hewlett Packard Enterprise Development Lp | Printed circuit board signal layer testing |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3763430A (en) * | 1972-01-14 | 1973-10-02 | Burroughs Corp | Circuit testing method and apparatus |
| AT391762B (de) * | 1985-11-26 | 1990-11-26 | Alcatel Austria Ag | Vorrichtung zum pruefen von leiterplatten |
| US4864219A (en) * | 1987-03-19 | 1989-09-05 | Genrad, Inc. | Method and apparatus for verifying proper placement of integrated circuits on circuit boards |
| US4779041A (en) * | 1987-05-20 | 1988-10-18 | Hewlett-Packard Company | Integrated circuit transfer test device system |
| US4779043A (en) * | 1987-08-26 | 1988-10-18 | Hewlett-Packard Company | Reversed IC test device and method |
| US4894605A (en) * | 1988-02-24 | 1990-01-16 | Digital Equipment Corporation | Method and on-chip apparatus for continuity testing |
| FR2660072B1 (fr) * | 1990-03-21 | 1992-07-24 | Int Market Dev | Appareil de test de circuit imprime. |
| US5072175A (en) * | 1990-09-10 | 1991-12-10 | Compaq Computer Corporation | Integrated circuit having improved continuity testability and a system incorporating the same |
| US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| DE4110551C1 (ja) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
| US5426361A (en) * | 1991-09-09 | 1995-06-20 | Simmons; Selwyn D. | Electronic reconfigurable interconnect system |
| US5469064A (en) * | 1992-01-14 | 1995-11-21 | Hewlett-Packard Company | Electrical assembly testing using robotic positioning of probes |
| IT1259395B (it) * | 1992-05-29 | 1996-03-13 | Luciano Bonaria | Metodo di rilevamento di connesioni erronee in schede elettroniche |
| GB9212646D0 (en) * | 1992-06-15 | 1992-07-29 | Marconi Instruments Ltd | A method of and equipment for testing the electrical conductivity of a connection |
| US5294883A (en) * | 1992-08-04 | 1994-03-15 | International Business Machines Corporation | Test detector/shutoff and method for BiCMOS integrated circuit |
| JP3214766B2 (ja) * | 1992-08-06 | 2001-10-02 | アジレント・テクノロジーズ・インク | 接続検査のための装置 |
| US5357191A (en) * | 1992-11-09 | 1994-10-18 | Probot, Inc. | Method and apparatus for testing circuit boards |
| US5420500A (en) * | 1992-11-25 | 1995-05-30 | Hewlett-Packard Company | Pacitive electrode system for detecting open solder joints in printed circuit assemblies |
-
1994
- 1994-10-25 US US08/329,031 patent/US5521513A/en not_active Expired - Lifetime
-
1995
- 1995-09-18 TW TW084109754A patent/TW283205B/zh not_active IP Right Cessation
- 1995-10-23 DE DE69534364T patent/DE69534364T2/de not_active Expired - Lifetime
- 1995-10-23 EP EP95307508A patent/EP0714032B1/en not_active Expired - Lifetime
- 1995-10-25 JP JP27795395A patent/JP3816975B2/ja not_active Expired - Fee Related
- 1995-11-20 US US08/560,854 patent/US5554928A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018150482A1 (ja) * | 2017-02-15 | 2018-08-23 | 株式会社Ｆｕｊｉ | 測定装置、測定方法 |
| JPWO2018150482A1 (ja) * | 2017-02-15 | 2019-11-07 | 株式会社Ｆｕｊｉ | 測定装置、測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69534364D1 (de) | 2005-09-15 |
| EP0714032A2 (en) | 1996-05-29 |
| US5521513A (en) | 1996-05-28 |
| US5554928A (en) | 1996-09-10 |
| EP0714032A3 (en) | 1997-04-09 |
| TW283205B (ja) | 1996-08-11 |
| EP0714032B1 (en) | 2005-08-10 |
| DE69534364T2 (de) | 2006-06-14 |
| JP3816975B2 (ja) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3816975B2 (ja) | 製造欠陥分析装置 | |
| JP3363951B2 (ja) | インサーキット・テスト装置システム | |
| US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US7385410B2 (en) | Method of and apparatus for testing for integrated circuit contact defects | |
| JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
| JPH01112179A (ja) | 回路板検査装置および方法 | |
| EP1039389B1 (en) | Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time | |
| US20210311118A1 (en) | Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| US5869977A (en) | Defect insertion testability mode for IDDQ testing methods | |
| CN213210440U (zh) | 一种用于集成电路自动测试机的小电流量测校准架构 | |
| CN109270480B (zh) | 检测源监控单元的方法 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| US7084648B2 (en) | Semiconductor testing | |
| JPH06160487A (ja) | Ｃｍｏｓ型集積回路のテストパターンおよび試験方法，テストパターンの作成方法 | |
| Schrift | Digital bus faults measuring techniques | |
| KR100476566B1 (ko) | 저 저항 측정기의 저항 측정 방법 | |
| WO2000002057A1 (en) | Apparatus for detecting electrical shorts and opens on circuit boards having a plurality of bus lines | |
| JPH04253351A (ja) | 接触抵抗の測定方法 | |
| Turner | Don't Fail Good Boards | |
| CN114487909A (zh) | 用于测试接口单元的短路检测方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050614 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051020 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060119 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |