CN101571570B

CN101571570B - 集成电路连续性测试方法及集成电路接触电阻的测量方法

Info

Publication number: CN101571570B
Application number: CN 200810096116
Authority: CN
Inventors: 倪建青
Original assignee: King Yuan Electronics Co Ltd
Current assignee: King Yuan Electronics Co Ltd
Priority date: 2008-04-29
Filing date: 2008-04-29
Publication date: 2013-05-22
Anticipated expiration: 2028-04-29
Also published as: CN101571570A

Abstract

本发明是有关于一种集成电路连续性测试方法及集成电路接触电阻的测量方法，是提供一种集成电路测试的方法，包含提供一集成电路，其包含一静电放电元件，利用该集成电路的两接脚以测量该静电放电元件的一电流值，得以精准计算出该集成电路的接触电阻。该测试方法包含下列步骤：首先，提供一测试元件，其具有一第一接脚，一第二接脚，与一静电放电元件，并将该第二接脚接零参考电位；然后，外加一电压在该测试元件的一第一接脚，以对静电放电元件施加一反向电压以产生一崩溃电流；最后，在一第二接脚与该第一接脚间测量一静电放电元件的一崩溃电流值。藉此，本发明可以对测试元件进行较精准的测量，而可以确保测试元件的品质。

Description

集成电路连续性测试方法及集成电路接触电阻的测量方法

技术领域

本发明涉及一种集成电路连续性测试方法及集成电路接触电阻的测量方法，特别是涉及一种利用电流量测集成电路以进行连续性测试的集成电路连续性测试方法及集成电路接触电阻的测量方法。

背景技术

集成电路(Integrated Circuit，简称IC)是将电晶体、静电放电元件(electrostatic discharge，简称ESD)和电容器等电子元件整合至硅晶片上，以形成完整且符合逻辑的电路，可具有控制、计算及记忆等的功能，广泛地应用于各种电子产品。集成电路的制作过程，包含设计、拉晶、晶圆切片、抛光、氧化、扩散、沉积、光罩、蚀刻、晶圆侦测、晶粒切割、晶粒贴附、打线、封装与测试等步骤。其中，测试步骤是对集成电路的电性等特性进行测试，以确保该集成电路的品质。因此，在集成电路的制作过程中，测试步骤是一相当重要的步骤。

请参阅图1所示，是现有习知的集成电路测试方法的示意图，绘示为现有传统的集成电路开/断路测试的方法，以导入一直流电流于一测试元件(device under test，简称DUT)101来量测其电压值，以决定该测试元件的导通性是否良好。如图1所示，电流由该测试元件的一第一接脚102进入该测试元件101，然后由该测试元件的一第二接脚103离开，藉此测量该第一接脚102与该第二接脚103之间电压差的数值。而其对测量结果的判断为若该电压差介于0.3伏特(voltage)至1.5伏特，则该测试元件的测试结果为通过(pass)，若在此一范围之外则为失败(fail)。

如图1所示，该电压差亦等同于通过一静电放电元件104的电压差，当外加电流为100微安培(μA)而该静电放电元件的接触电阻105(contactresistance)为900欧姆(Ω)的情况下，则所得到的测试电压值仅会增加0.09伏特，这个增加的数值对于上述的开路/断路测试而言是在会被判定为通过的范围内，但是，一测试元件具有900欧姆的接触电阻则可能让此测试元件在功能测试(functional test)时的结果被判定为异常。

由此可知，由于现有传统的开路/断路测试方法无法针对电阻105进行量测，而会造成在判断上的出现错误进而影响到测试元件整体的品质。因此，亟需提出一种集成电路测试的方法，以解决传统技术上无法量测电阻的问题，并改善量测中对测试元件的接触电阻无法精准测量的问题，以确保测试元件的品质。因此如何能创设一种新的集成电路连续性测试方法及集成电路接触电阻的测量方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的集成电路测试方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的集成电路连续性测试方法及集成电路接触电阻的测量方法，能够改进一般现有的集成电路测试方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的集成电路测试方法存在的缺陷，而提供一种新的集成电路连续性测试方法及集成电路接触电阻的测量方法，所要解决的技术问题是使其可以解决传统集成电路测试技术上无法量测电阻的问题，并可改善量测中对测试元件的接触电阻无法精准测量的问题，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路连续性测试方法，其包括以下步骤：提供一测试元件，该测试元件包含一静电放电元件；将该测试元件的一第二接脚接零参考电位；外加一电压于该测试元件的一第一接脚，以对该静电放电元件施加一反向电压以产生一崩溃电流，其中该电压大于该静电放电元件的一临界电压；以及测量该第一接脚及该第二接脚间的该静电放电元件的该崩溃电流值；藉此，在施加该电压至该测试元件后可形成一具有高量测精确度的测试回路，而对测试元件进行较精准的测量，以确保测试元件的品质。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的集成电路连续性测试方法，其中所述的外加电压为该测试元件的临界电压值加上0.2伏特。

前述的集成电路连续性测试方法，其中所述的测试元件的临界电压包含为0.7伏特。

前述的集成电路连续性测试方法，其中所述的外加电压导入后可形成一测试回路。

前述的集成电路连续性测试方法，其中所述的测试元件可以为记忆体(memory，记忆体即存储介质，存储器，内存等，本文均称为记忆体)、系统单晶片(system on chip，SOC)、液晶荧幕显示器驱动晶片、电荷耦合元件(Charge Coupled Device，CCD)、混讯或是射频集成电路。

前述的集成电路连续性测试方法，其中更包含利用该外加电压除以该电流值以得到一接触电阻值。

本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种集成电路接触电阻的测量方法，包括以下步骤：提供一测试元件，该测试元件包含一静电放电元件；将该测试元件的一第二接脚接零参考电位；外加一电压在该测试元件的一第一接脚，以对该静电放电元件施加一反向电压以产生一崩溃电流，其中该电压大于该静电放电元件的一临界电压；测量该第一接脚及该第二接脚间的该静电放电元件的该崩溃电流值；以及利用该崩溃电流值计算出该测试元件的一接触电阻；藉此，对测试元件进行较精准的测量，以确保测试元件的品质。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

为达到上述目的，本发明提供一种集成电路测试的方法，是利用集成电路的二接脚，量测该集成电路的一静电放电元件的电流值，以间接得到接触电阻的方法。该方法包含下列步骤：首先，提供一测试元件；然后，将该测试元件的一第二接脚接零参考电位；以及，外加一电压在该测试元件的一第一接脚；最后，在该测试元件的该第一接脚与该第二接脚间测量出所对应的一电流值。藉此，则可由该电流值与该电压来得出该测试元件的电阻值，因此该测试元件的测量可得出较精准的结果，以确保测试元件的品质。

借由上述技术方案，本发明集成电路连续性测试方法及集成电路接触电阻的测量方法至少具有下列优点及有益效果：以本发明的方法来对集成电路进行连续性测试，可以解决现有传统集成电路测试技术上无法量测电阻的问题，并且可以改善量测中对测试元件的接触电阻无法精准测量的问题，而可以确保测试元件的品质。

综上所述，本发明是有关于一种集成电路连续性测试方法及集成电路接触电阻的测量方法，是提供一种集成电路测试的方法，包含提供一集成电路，其包含一静电放电元件，利用该集成电路的两接脚以测量该静电放电元件的一电流值，得以精准计算出该集成电路的接触电阻。该测试方法包含下列步骤：首先，提供一测试元件，其具有一第二接脚，并将该第二接脚接零参考电位；然后，外加一电压在该测试元件的一第一接脚；最后，在一第二接脚与该第一接脚间测量一静电放电元件的一电流值。藉此，对测试元件进行较精准的测量，以确保测试元件的品质。本发明具有上述诸多优点及实用价值，其不论在方法或功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的集成电路测试方法具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是现有习知的集成电路测试方法的示意图。

图2是本发明集成电路测试方法的示意图。

图3是本发明集成电路测试方法的流程图。

图4是量测集成电路所得的电压及电流关系的示意图。

图5是本发明集成电路进阶测试方法的示意图。

图6是本发明集成电路进阶测试方法的流程图。

图7是集成电路电流崩溃的电压电流关系的示意图。

101：测试元件 102：第一接脚

103：第二接脚 104：静电放电元件

105：电阻 201：测试元件

202：第一接脚 203：第二接脚

204：静电放电元件 205：电阻

S301：提供一测试元件 S302：将该测试元件的一第二接地

S303：外加一电压装置在该测试元件的一第一接脚

S304：测量该第一接脚及该第二接脚间的一电流值

501：测试元件 502：第一接脚

503：电阻 504：静电放电元件

505：第二接脚 S601：提供一测试元件

S602：外加一电压在该测试元件的一第一接脚

S603：在该第一接脚与一第二接脚间测量一静电放电元件的一电流值

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的集成电路连续性测试方法及集成电路接触电阻的测量方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

请参阅图2、图3所示，图2是本发明较佳实施例的集成电路测试方法的示意图，一测试元件201具有一第一接脚202、一第二接脚203以及一静电放电元件204；图3是本发明的集成电路测试方法的流程图。现请参阅图3并配合参阅图2对本发明的测试方法流程详细说明如下。本发明较佳实施例的集成电路测试方法，包括以下步骤：

步骤S301为提供一测试元件201，其中该测试元件201可是记忆体、系统单晶片(system on chip，简称SOC)、液晶荧幕显示器驱动晶片、电荷耦合元件(Charge Coupled Device，简称CCD)、混讯或射频集成电路。

步骤S302为将该测试元件201的一第二接脚203接地，其中接地的目的为当外加一电压导入该测试元件201后，可形成一测试回路，以利于后续电流的测量。

步骤S303为外加一电压在该测试元件201的一第一接脚202，如此可形成一电流，如图2所示。该电流的方向为由该第二接脚202往该第一接脚203。

步骤S304为测量通过该第二接脚203及该第一接脚202之间的一电流值。在该测试回路形成后，可以藉由任何习知的方法对该第二接脚203及该第一接脚202间的电流或该静电放电元件204的电流值进行测量，以得到该测试元件201的电流值。因此，可以利用该电流值计算出该测试元件201的一接触电阻205。计算的方式即为将所测量出来的电流值代入电压等于电流乘以电阻(V＝RI)的公式，以此计算出该测试元件201的接触电阻205的值。得到该接触电阻205的资料后，使用者可以根据不同规格的测试元件201及其特性来判断测试元件201与对应接触电阻205的关系，进而了解测试元件201的电性品质。

请参阅图4所示，为一量测集成电路所得到的电压及电流关系的示意图，是用以说明本发明的集成电路测试方法由外加电压装置进行测量的原因。如图2中所示的该静电放电元件204为一等同二极管的结构，即为一具有方向性的元件。而对该集成电路进行电压及电流关系的量测则相当于对该静电放电元件204进行电压及电流关系的量测。然而，当对二极管元件施加一反向电压，当该电压达到一临界电压值(threshold voltage)时，则会造成一崩溃电流(breakdown current)现象。如图4所示，该集成电路的电压及电流关系图中，当该电压达到该集成电路的临界电压V_T时，则随着电压增加，所对应的电流会呈现剧烈的变化，也因此当所给予的电压大于该集成电路的临界电压时，其所对应的电流值可达毫安培(mA)等级，则在测量时可轻易测得精准的数值。在本发明的一较佳实施例中，所给予的外加电压为(V_T+0.2)伏特时，则可准确量测到一对应的电流值。因此，当一集成电路的临界电压为0.7伏特时，则施予一0.9伏特的外加电压于该集成电路，而可精准测得一对应的电流值，将该电压值与电流值代入公式中，即可得到准确的该集成电路的电阻值。

请参阅图5所示，是本发明的集成电路进阶测试方法的示意图。当外加一电压V在一测试元件501的一第一接脚502，由于静电放电元件504与电流反向，因此可以利用一第二接脚505测量该静电放电元件504的电流值。

请参阅图6所示，是本发明的集成电路进阶测试方法的流程图，请配合参阅图5所示，现详细说明如下。本发明较佳实施例的集成电路进阶测试方法，包括以下步骤：

步骤S601为提供一测试元件501，步骤S602为外加一电压在该测试元件501的一第一接脚502，此二步骤的操作方式及原理与前述的步骤S301及步骤S303相同，故在此不再赘述，惟在此实施例中，该测试元件501不接地，改为由以第二接脚505接零参考电位以将电流导出来形成测试回路。

步骤S603为在该第一接脚502与一第二接脚505之间测量一静电放电元件504的一电流值。在该实施例中，因为使该静电放电元件504与电流反向之故，且所外加的电压为(V_T+0.2)伏特，因此所对应的电流为毫安培等级而可准确的测得。其中得到该电流值后的运算与前述的步骤S304相同，故在此不再赘述。

请参阅图7所示，是集成电路电流崩溃的电压电流关系示意图，在图5中的静电放电元件504，因为其方向与电流方向相反，对静电放电元件504外加电压装置时，会如图7电压轴左半部负值的电流表现一样，先维持在一微小逆向电流，待电压值到达临界电压时，电流会瞬间增大成为崩溃电流，而本发明所需测量的，就是到达崩溃之后的电流值，如图7中的C点所示，此一电流值为毫安培(mA)等级。

本发明的优势为利用外加电压装置配合电压及电流曲线的特性，可以克服接触电阻难以测量的问题。另外，藉由本发明的集成电路测试方法(如图3所示)以及本发明的集成电路进阶测试方法(如图6所示)，可以分别建立一元一次的电压电流方程式，并藉此两组方程式可以进一步判断集成电路的电性及品质，非常适于实用。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1.一种集成电路连续性测试方法，其特征在于其包括以下步骤：

提供一测试元件，该测试元件包含一静电放电元件；

将该测试元件的一第二接脚接零参考电位；

外加一电压于该测试元件的一第一接脚，以对该静电放电元件施加一反向电压以产生一崩溃电流，其中该电压大于该静电放电元件的一临界电压；以及

测量该第一接脚及该第二接脚间的该静电放电元件的一崩溃电流值；

藉此，在施加该电压至该测试元件后可形成一具有高量测精确度的测试回路，而对测试元件进行较精准的测量，以确保测试元件的品质。

2.根据权利要求1所述的集成电路连续性测试方法，其特征在于其中外加于该测试元件的该第一接脚的电压为所述的静电放电元件的临界电压值加上0.2伏特。

3.根据权利要求2所述的集成电路连续性测试方法，其特征在于其中所述静电放电元件的临界电压为0.7伏特。

4.根据权利要求1所述的集成电路连续性测试方法，其特征在于其中外加于该测试元件的该第一接脚的电压导入后可形成一测试回路。

5.根据权利要求1所述的集成电路连续性测试方法，其特征在于其中所述测试元件是记忆体、系统单晶片、液晶荧幕显示器驱动晶片、电荷耦合元件、混讯或是射频集成电路。

6.根据权利要求1所述的集成电路连续性测试方法，其特征在于其中更包含利用外加于该测试元件的该第一接脚的电压除以该电流值以得到一接触电阻值。

7.一种集成电路接触电阻的测量方法，其特征在于其包括以下步骤：

提供一测试元件，该测试元件包含一静电放电元件；

将该测试元件的一第二接脚接零参考电位；

外加一电压在该测试元件的一第一接脚，以对该静电放电元件施加一反向电压以产生一崩溃电流，其中该电压大于该静电放电元件的一临界电压；

测量该第一接脚及该第二接脚间的该静电放电元件的一崩溃电流值；以及

利用该崩溃电流值计算出该测试元件的一接触电阻；

藉此，对测试元件进行较精准的测量，以确保测试元件的品质。