CN1125482A - 用于与电路板连接的集成电路的试验系统及方法 - Google Patents
用于与电路板连接的集成电路的试验系统及方法 Download PDFInfo
- Publication number
- CN1125482A CN1125482A CN94192444A CN94192444A CN1125482A CN 1125482 A CN1125482 A CN 1125482A CN 94192444 A CN94192444 A CN 94192444A CN 94192444 A CN94192444 A CN 94192444A CN 1125482 A CN1125482 A CN 1125482A
- Authority
- CN
- China
- Prior art keywords
- collector
- voltage
- integrated circuit
- pin
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
Abstract
本发明为用于试验集成电路的接脚与电路的印制线线路的适当连接的试验系统及方法。其做法是:通过对互补金属氧化物半导体(CMOS)一集成电路中的附加二极—并联连接晶体管相应的被检测集电极电流的校正,对寄生晶体管进行测量。
Description
本发明涉及到在权利要求1至3中说明的一种类型的试验系统以及在权利要求8至10中说明的同类型的一种试验方法。
这样一种试验系统和相应的方法在
DE4110551C1中有叙述。
在研究中,通过集成电路的多个接脚进入的寄生晶体管是这样确定的:在集成电路中这些晶体管通过该基片和地之间的二极管形成。这些二极管为寄生二极管,由此构成的晶体管成为寄生晶体管或横向晶体管。
该晶体管测量是在被称为接地发射极极结构中完成的。在这种结构中,该晶体管的发射极与试验器的接地端子连接。在此方法中,晶体管的基极(该集成电路的GND接脚(接地接脚)),不与地连接。通常情况下,取而代之是将导通晶体管的基极电压加到它上面。该集成电路的两个信号接脚分别作为发射极和集电极连接。GND和信号接脚之间的各二极管分别构成该晶体管的发射极和集电极二极管。该集电极电流被测量。试验中的该晶体管在下文中称为“试验晶体管”。
相对于上述的试验方法(例如节点阻抗测量)此方法的优点在于提高能力以对复杂电路极上、特别是那些带有总线结构的电路(电路中许多集成电路接脚是并联的)上集成电路的接脚的正确连接进行可靠验证。
两种双极技术制造的集成电路,例如TTL包含试验晶体管,这种集成电路很适用于这种试验方法。然而当试验互补金属氧化物半导体(CMOS)技术制造的集成电路时,就碰到了诸多困难,而此技术正在扩大其使用。现今几乎所有高密度集成电路是用互补金属氧化物半导体(CMOS)技术生产的。
其结果,对互补金属氧化物半导体(CMOS)集成电路,甚至通过开路接脚(即它们没连到电路时)测量单独的集成电路时,由于已知的文献中“背景电流”的影响,会出现一些问题当测量一个互补金属氧化物半导体集成电路中的试验晶体管时,产生出比来自该试验晶体管本身预计的电流高得多电流。明显流过该试验晶体管的附加电流(下文称为附加电流)在文献中称为“背景电流”。该附加电流很大程度上取决于集成电路的制造参数,如不同的生产厂家或不同的批料。
很难或不可能将试验晶体管的电流与该附加电流分开。因为该附加电流常常显著地离于该试验晶体管的电流,从而不可能对该试验晶体管的特性做出可靠推断。
如果,由于集成电路的多个接脚之间并连接,几个试验晶体管并联,且由于一个试验晶体管的电流已知,就可以从流过并联电路中的总电流推断出试验晶体管的数量,因为通常一个集成电路的各试验晶体管呈现相似的特性。然而如果流过的附加电流非常大,就不可能推断有关并联连接的试验晶体管数量。
本发明的目的是提供试验系统和方法。该系统和方法也用于互补金属氧化物半导体(CMOS)集成电路,使得试验晶体管的测量可能具有高精度,特别是对附加电流具有高度鉴别力。
本发明达到的目的具有权利1至3的系统和权利要求6至8的方法的特征。
本发明是以这样的发现为基础,即一个晶体管具有一个信号接脚作为发射极,具有GND作为基极和另一个信号接脚作为集电极。当互补金属氧化半导体(CMOS)集成电路中一个试验晶体管导通时,一个附加晶体管(下文介绍称为附加晶体管)将总是导通的,并且这呈现出没有试验系统与该集成电路的任何其他接脚连接。该附加晶体管是这样一个晶体管,在电源接脚Vcc上有其集电极。在所有集成电路中,不管是用互补金属氧化物半导体(CMOS)技术制造的,还是双极技术制造,都存在的这种附加晶体管,它由位于GND和Vcc之间的一个寄生二极管组成。该寄生二极管存在于所有集成电路中,并作为集电极二极管与任何存在于GND和作为发射极与地连接的信号接脚之间的二极管组合工作。当构成一个带有集电极、基极和发射极连接的试验晶体管时,该附加晶体管由此具有相同的发射极和相同的基极、而Vcc接脚作为它的集电极。
如果双极集成电路的电压接脚Vcc没有外部连接,该附加晶体管就没有集电极电压,这不是用于互补金属氧化物半导体(CMOS)集成电路的情况。
在互补金属氧化物半导体(CMOS)集成电路中,在每个信号接脚和电源接脚Vcc之间存在有一个寄生二极管,二极管的正向为由信号接脚到电源接脚。所以如果在互补金属氧化物半导体(CMOS)集成电路的任何一个信号接脚上加上一个集电极电压,电流就流到电源接脚Vcc并产生一个电压,尽管由于反向二极管该电压较小一些。但也足以起到该附加晶体管的集电极电压作用,下文中把它称为附加电压。在作为集电极连接的信号接脚处测量的集电极电源,由流过该试验晶体管的电流一部分和经提及的二极管流过该附加晶体管的电流组成。
设置在GND和Vcc之间的二极管通常其不令人满意的导电特性比GND和用作集电极二极管的信号接脚之间的二极管还强得多。因此该附加晶体管通常具有比任何试验晶体管高得多的电流放大倍数。如果在对一个试验晶体管的集电极电流进行测量时,测量该试验晶体管和附加晶体管的电流之和,然后有价值的电流,即由该试验晶体管提供的电流,与总的电流相比是非常小,所以不可能对该试验晶体管的电流和多种特性作出可靠确定,流过该附加晶体管的附加电流在近代文献中称为“背景电流”。
尤其不适宜的是,配有集成电路的电路板通常具有分别并联连接的接地接脚和电源接脚Vcc。而且,特别是带有总线的结构情况,几个集成电路的接脚是并联连接的。如果并联连接的各信号接脚用作为正被测量的试验晶体管的发射极,于是在几个集成电路中的各附加晶体管并联,且在该试验晶体管测量期间,这些附加晶体管将被导通。因此产生大的附加电流,则即使最精确的试验系统也不再可能去确定该试验晶体管的集成电极电流。
藉助本发明,可以区分出试验晶体管的集电极电流和附加电流,以使试验晶体管的测量具有很高精度。
利用权利要求1的一个试验系统和权利要求8的方法,首先用常规方法确定该试验晶体管的集电极电流,这电流由通过实际试验晶体管的电流之和及来自附加晶体管的电流总和构成。由于该二极管在作为集电极的信号接脚和电源接脚之间,则测量出了该电源接脚Vcc处出现的附加电压。而在第二步中,断开该试验晶体管的集电极,然后靠施加前面测量的附加电压和前面用过的基极电压,单独驱动该附加晶体管,为此用了与驱动试验晶体管相同的参数驱动该附加晶体管。侧得该附加电流,然后从前面测量的集电极电流中减去该电流,就得到校正的集电极电流,它正好是流过该试验晶体管的电流。该试验系统正如权利要求4叙述的,可以自动地对这个差值进行测定。
换言之,该附加电流可以用权利要求2中的试验系统或用权利要求9中的方法确定。根据这一点,该试验晶体管再用传统方法(包括附加电流)进行测量,确定Vcc处的电压,且在断开基极和发射极以后,只施加前面所用的集电极电压和前面所测量电源接脚Vcc处的附加电压。然后该附加电源流过在这些接脚之间存在的二极管,且然后就可以被测量,接着从先前得出的集电极电流中减去,此方法具有权利要求5的自动做试验的优点。
最后,根据权利要求3的另一个可用的试验系统或根据权利要求10的相应方法,与该试验晶体管的传统测量的同时,一个来自单独的电压源与集电极电压相同量极的适当的附加电压加到电源接脚Vcc上。现在在作为集电极连接的信号接脚和电源接脚之间设置的二极管被隔离开,在它的两端出现相同的电压。于是,充电流流过该二极管。该试验晶体管的集电极电流和通过附加晶体管的附加电流来自不同的单独的电源,以使该校正的集电极电流可以在该试验晶体管的集电极处直接测定,而与该附加电流无关。
如果该附加电流的测量结果被校正,且该电源可以超过该试验晶体管的电流几个数量级,从而保证该试验晶体管的测量非常精确。由此可以得出结论:在一个集成电路的不同试验晶体管中会造成差别。在几个晶体管并联时,可能确定有几个晶体管,例如是否在三个并联的晶体管中少了一个。
一个显著的优点是:同类型但来自不同的生产厂家或不同产品批料的集成电路之间大的差别,这种差别已不再影响表现为背景电流的差别,这样就可以对任意集聚同类型集成电路的电路板进行试验,这些同类型集成电路是从不同生产厂家或不同产品批料生产的。
当接通一个特定的试验晶体管与该试验器用以检验连接的各接脚与它相应的电路制线的正确连接时,该试验器可以检验该接通的试验晶体管是否起着一个晶体管的作用。例如,可以测量其电流增益,可以得出以几项测量为基础的晶体管特性曲线或其他某些典型晶体管特性。如果检验确信,该接通的试验晶体管起到一个晶体管作用,则也就确信,接通的接脚连接正确,且该集成电路的各个内连接完好,例如没有因过高的焊接温度而受到损坏。
还可以只用一种测量,测量与该试验器接通的一个试验晶体管的集电极电流,并判定该试验晶体管的集电极电流是否与所施加的基极和集电极电压的预期值相应。
在没有进一步测量和没有辅助的计算步骤情况下,只用一个电流测量对每个试验晶体管就足够了,例如得出电流增益或评估测量曲线。然而,用这种简单方法的缺点是:被试验的一个集成电路的一个特定试验晶体管的集电极电流,在同类型但由不同生产厂家或不同产品批料生产的集成电路之间会有很大的不同。各电流相差可以远远超过10倍。因此如果要试验的电路板集聚的集成电路来自不同生产厂家或不同产品批料,则这种方法会带来许多问题。
这些问题可以用根据权利要求6的一种试验系统或根据权利要求11的一种试验方法解决。用该规定的方法得出的标称集电极电流,例如,对于一个试验晶体管可以指示至平均值的1.2倍的电流,与生产厂家和批料不同无关,因为各个试验晶体管的电流值变化与该平均值的变化相同。
例如,如果一个被测量的试验晶体管其标称集电极电流是平均值的1.2倍,这与来自某一生产厂家的一个集成电路的集电极电流是50微安,还是来自另一个不同的生产厂家的集成电路的集电极电流是2毫安无关。
但是根据权利要求7或权利要求12,最好只用这样的各组试验晶体管的平均值,这些晶体管具有相同型式接脚的集电极和相同型式接脚的发射极。具有一个输入接脚I作为集电极和一个输出接脚O作为发射极的试验晶体管从而属于I—O组,而带有一个输出接脚O作为集电极及输入接脚I作为发射极的试验晶体管属于O—I组。其他的组是,例如I—I,O—O或由其他型式接脚,例如启动接脚或芯片选择接脚组成的组。如果用这样方式,各平均值是由具有彼此间非常相拟的试验晶体管的组组成,那么肯定,对于来自不同生产厂家或不同批料的集成电路,其平均值将随着各个试验晶体管的集电极电流非常精确地变化。因此由考虑到不同生产厂家和不同批料之间,各组的平均值可以有不同的变化。
根据权利要求13的方法的好处,首先在于所有试验晶体管的标称电流是用已知的一块好电路板得出的,且将标称电流的这个列表与由相应的要试验的一块电路板上的各晶体管所得出的标称电流进行比较,通过简单的列表比较,即可判定“好”或“损坏”。
在附图中,通过举例和图示描述本发明如下:
图1是一个互补金属氧化物半导体(CMOS)集成电路的二极管等效电路;
图2是以晶体管表示的图1与试验连接的等效电路;
图3是根据图1的一个集成电路带有两倍数量接脚的等效电路;
图4是图3以晶体管表示的等效电路图,以及
图5是并联连接在一个电路板上的两个图4表示的集成电路。
图1示出一个互补金属氧化物半导体(CMOS)集成电路的二极管等效电路。为了简化叙述,仅表示带两个信号接脚I和O(输入、输出)的集成电路。电源接脚用Vcc表示。该集成电路的接地脚用GND表示。示出的D1和D5二极管可以通过在各接脚之间进行测量在外确定。这些是在集成电路基片中的双极性二极管,通常是寄生二极管,不是那些由集成电路制作者们设置在内部的二极管,而是由于集成电路的结构,在基片中形成的二极管。
因此二极管D1和D2总是如所示的极性出现在信号接脚和GND之间,二极管D4和D5在信号接脚和Vcc之间,而二极管D3在Vcc和GND之间。
这些二极管是低内阻的双极二极管,与互补金属氧化物半导体(CMOS)集成电路高度复杂的金属氧化物半导体场效应晶体管(MOSFET)电路(未示出)中流过的电流比较,系在低电压下流过高电流。当考虑的电流流过所示二极管D1至D5时,该集成电路略去的整个互补金属氧化物半导体(CMOS)逻辑电路从而可以忽略不计。同样,出现在该集成电路中适用于金属氧化物半导体场效应晶体管(MOSFET)电路中低电流水平的所有欧姆电阻或电容是微小的,且当考虑电流通过二极管D1到D5时,它们可以忽略不计。用于保护目的设置的所谓钳位二极管,由于通常它们配有一个串联电阻,从而只允许相对小的(即微小)的电流流过,因此也不会带来问题。如果在Vcc处的电压太高,金属氧化物半导体场效应管(MOS-FET)电路会带来的唯一问题是会使金属氧化物半导体场效应管(MOSFET)导通。如果Vcc处的电流电压低,在此电压下使该互补金属氧化物半导体(CMOS)逻辑电路场效应管导通,图1的该二极管等效电路才是无效的。对于传统的互补金属氧化物半导体(CMOS)集成电路,该电压大约为2伏,而对于用于电池供电设备的现代的集成电路可以小于1伏。在确定施加的试验电压时,这是必须考虑的。
由于该二极管D1和D2存在于同一基片中,它们可以构成一个试验晶体管,该晶体管具有它作为接地接脚的基极,由此I可以是集电极,而O可以是该发射极,或反之亦然。图2为以传统晶体管表示(电路)描绘。该试验晶体管的基极在接地接脚(GND)处。D2构成该集电极二极管,而D1构成该发射极二极管。
图2示出的试验器T,将集电极输出C与该信号接脚I连接,基极端子B与接地接脚(GND)连接,而用作发射极的接地端子E与该信号接脚O连接。明确地说,该接地脚I、GND和O被表示成与集电极C、基极B和发射极E一样的连接。这是一个发射极接地的共发射极电路的晶体管。
现在叙述试验晶体管的电路结构,该电路由二极管D2和D1构成,它可以是双极集成电路。在此电路中省掉了二极管D5,以便在由D2和D1构成的该试验晶体管上进行精确测量。然而对于互补金属氧化物半导体(CMOS)集成电路来说,因为存在二极管D5,这是不可能的。
基于这些二极管的极性,由二极管D1和D2构成的该试验晶体管是一个NPN晶体管。因此,该集电极电压相对于该发射极为正。在互补金属氧化物半导体(CMOS)集成电路中存在的二极管D5为正向,所以Vcc呈现的电压等效于集电极电压减去在二极管D5两端的正向电压降。然而,如果在Vcc处出现与集电极电压相当的电压,那末,构成了一个由二极管D3和D1的附加晶体管,带有Vcc处的集电极、O处的发射极,以及GND处的基极。
图2中表示的这些关系表明了图1的电路的另一种形式。该晶体管(电路)示出一个接地的发射极二极管D1和两个集电极二极管D2和D3。该试验晶体管的集电极在I处,该附加晶体管的集电极在Vcc处。
在这些考虑中,前面未提到的二极管D4在所有情况下都处于反向,因而可忽略。
用作附加晶体管D3、D1的集电极二极管的二极管D3,偏巧具有不希望有的作用,由它构成的晶体管的电流增益比所有具有一个信号接脚作为集电极的试验晶体管都明显地高。尽管该附加晶体管的集电极电压稍低一些,但这使得电流显著地大。其电流增益β实际上明显地高出几个数量级。关于该试验晶体管D2、D1的特性,例如关于它的电流增益并不能做出结论,因为该电流增益和由此该附加晶体管D3、D1的电流在回型集成电路之间,例如,在来自不同生产厂家或不同产品配料的集成电路之间变化是很大的。
如果对该试验晶体管进行测量,为此造成非常高的背景电流通过该附加晶体管D3、D1,从而干扰测量。为了补偿这种情况,该试验器T具有一个与Vcc连接的附加端子Z。
该试验器是通过下述方式装备的,即可以在以下两种工作方式之间切换。
在第一种工作方式下,正如已经介绍的,一个集电极电压加到I和该试验器的集电极端子C上,一个基极电压加到GND和该试验器的基极端子B上,该集成电路的O与该试验器的接地端子E(发射极)连接。现在测量流过C的集电极电流。正如已经介绍的,这电流由通过该试验晶体管D2、D1和通过该附加晶体管D3、D1的电流之和组成,而且,在第一种工作方式的这种测量中,Vcc处的电压是用该试验器的附加端子Z来测量的。
然后将试验器切换到第二种工作方式。在这种方式中,该集电极连接C是断路的,在第一种工作方式下测量过的Vcc电压通过该试验器的附加端子Z加到了Vcc上。GND处的基极电压设定到如在第一种工作方式时相同的数值。
由此确信,在第二种工作方式下,在集电极C处无电流存在,且在该附加晶体管D3、D1的集电极Z、基极B和发射极E处,其I况与第一工作方式完全相同。现在,附加晶体管的集电极电流、即附加电流,在该试验器的端子Z处确定。
然后,在两种工作方式下,C和Z处确定的电流相互是分开的。所以该附加晶体管D3、D1的附加电流得从总的集电极电流中减去,总的集电极电流是由该试验晶体管D2、D1和附加晶体管D3、D1并联而产生的。结果,得出了该试验晶体管的校正后的集电极电流。
由于两个晶体管的总集电极电流和该附加电流是用相同的参数确定的,通过这样校正就可高度精确试验晶体管单独的集电极电流。因此可以用适当的测量方法,例如比较基极电流和集电极电流去确定电流增益β,或者可通过测量几个工作的接脚确定晶体管特性曲线,每次适当地较正附加电流,达到每次以两种工作方式进行测量。
在图2中,考虑进行晶体管试验,接脚I作为集电极连接,而接脚O作为发射极连接。正如在图1中所示,由于二极管布置得相对于信号接脚I和O完全对称,所以O也可以用作为集电极,而I可以作为发射极。如果O是该晶体管的集电极,现在导通的二极管D4使其与Vcc连接,此时D5切断。在图2中示出的晶体管结构,表示一个晶体管带发射极二极管D1和二个并联的集电极二极管D2和D3,这表示其结构与刚才所叙述的情况不相同。D2构成发射极二极管,而D3和D1构成并联的集电极二极管。
对于图1,正如已经提到的,要注意的是:在Vcc处出现的使附加晶体管D3、D1导通的电压并不太大,以至于内部的互补金属氧化物半导体(CMOS)逻辑电路并不导通。即在它的输出处呈现出低电阻。因此必须要注意,根据互补金属氧化物半导体(CMOS)的类型,在Vcc处出现的附加电压不超过大约1伏或大约2伏。另外,在GND处的基极电压不应该太大,因为这会把Vcc处电压提到足以可使该互补金属氧化物半导体(CMOS)逻辑电路导通的水平。
所以至今所叙述的试验方式是(见图2)首选连接作为发射极的信号脚接O和作为基极的接地连接接脚GND,以及作为集电极的该信号接脚I,并对电流进行测量。然后将I开路,上述测量的电压加到Vcc处,并测量附加电流。接着将该附加电流从前面测量的集电极电流中减去。这就得到了只流过该试验晶体管D2、D1的校正了的集电极电流。
该试验晶体管的实际电流可以用另一种方法替代进行测量:
第一步1正如已经叙述过的,该试验晶体管接脚O,GND和I与E、B和C接通,并确定该集电极电流。正如已叙述的,同时测量Vcc处的附加电压。
第二步测量是不相同的,这一步不测量晶体管。O和GND开路,恰好前面所用的集电极电压被施加到I上,且前面测量过的附加电压加到Vcc上。然后,前面测量中供给附加晶体管D3、D1作为集电极电流的电流正好流过二极管D5。因此流过D5的附加电流就精确地被确定。这是在试验器T的C或Z端子处测量的,其后可从前面测量的过的两个晶体管的在I处的总集电极电流中减去。
另一种不同的测量方法可以采用以下不同的试验系统连接:
在简单的测量步骤中,如图2所示,该试验晶体管接脚I、GND和O与C、B、E连接。同时,集成电路的电流电压接脚Vcc与该试验器T的附加端子Z接通。换句话说,附加电压完全相应于I处的集电极电压。为此,试验器T的该附加连接必须由分开的电压源组成,以便可以分别地确定在端子C和端子Z处流过的电流。
用此种测量方法,在I和Vcc处出现了相同的电压,无电流流过D5。结果I和Vcc处流过的电流彼此无关。于是在I处,即是在试验器T的集电极端子C处,该试验晶体管D2、D1的该集电极电流可以测量而与该附加电流无关。因此无须专门确定该附加电流及其后进行差值的计算。
在图1和图2中示出的该集成电路只带有两个信号接脚,体现了一种为说明用的简化。通常商业用的集成电路一般具有很多的信号接脚。对于现代高度集成电路,其信号接脚数可以远远超过100个。为了说明一个集成电路中许多信号接脚的关系,在图3和图4中示出一种集成电路,适用表示有4个(如需要可以是输入或输出)信号接脚。在图中,他们由I1、I2、O1和O2表示。
图3中,示出双极性二极管,即根据图1编号,每个编号对应于接脚部有一个第二个标数。但在Vcc和GND之间只有一个二极管D3。每个信号接脚与一个与GND连接的二极管连接,且与一个与Vcc连接的二极管连接。因此可理解为有几个试验晶体管,它们具有基极(在GND处)、集电极(在一个信号接脚处)及发射极(在任何其它要求的信号接脚处)。
对于可以如此构成的每个晶体管,在一个信号接脚处有集电极,而发射极在另一个信号接脚处。总存在一个附加晶体管,与Vcc处的集电极并联并通过二极管从作为集电极连接的信号接脚到Vcc提供电压。
如果仅是信号接脚I1和I2用作为集电极,且信号接脚O1及O2作为发射极,由此给出图4在电路中表示晶体管的晶体管表示法,该晶体管具有集电极二极管D22、D21和D3,以及发射极二极管D11和12。且在所有情况下都具有在GND处的基极。
图3再一次示出,信号接脚I1、I2和O2具有相同的二极管连接,晶体管的集电极不必总是与I接脚连接,以及发射极不必总连接到O接脚。一个晶体管例如可以在O1和O2之间构成,由此该二极管D11和D12相应地构成集电极或发射极二极管。图4的晶体管表示法于是必须适当地重新画出。最好只用输入接脚I作为集电极和输出接脚O作为发射极,因为构成的所有试验晶体管彼此具有相似特性。
为了说明实际的试验情况,图5示出根据图4表示法的两个集成电路,而每个带有5个信号接脚。两个集成电路与一个电路板连接,该电路板没有示出(它的接脚电气上与电路的印制线连接)。为了清楚起见,两个集成电路的各信号接脚按顺序在上边和下边进行适当编号。与各接脚相连的电路印制线相应地在前面加上字母“L”标记。
左边集成电路的信号接脚I1单独与电路印制线LI1连接。左面集成电路的信号接脚I2和右面集成电路的信号接脚I5一起与电路印制线LI2.5连接。左面集成电路的信号接脚I3与右面集成电路的信号接脚I6一起与该电路印制线LI3.6连接。右面集成电路的信号接脚I4单独与电路印制线LI4连接。左右集成电路的该信号接脚O1和右面集成电路的该信号接脚O3一起与电路印制线LO1.3连接。左面集成电路的信号接脚O2与右面集成电路的信号接脚O4一起与电路印制线LO2.4连接。两个信号接脚Vcc和GND连接到公用电路印制线LVcc和LGND上。
这代表一个典型的并联连接的集成电路并联电路,在此电路中,许许多多信号接脚并联连接到总线上。此电路板与图2所示的该试验器的端子接通。这些端子是端子B(基极)、E(发射极=试验器地端)、C(集电极)和Z(附加)。试验是通过测量晶体管电流确定是否该集成电路的所有接脚均正确地与该电路印制线接通。同时,该电路印制线在各种情况下,在图5右侧所示的其各接点处进行连接。
由于被测量的晶体管的基极总是在GND上,Z总是在LVcc上,因此该LGND总是与B接通。C和E可以与信号接脚所连接的任何电路印制线连接。
在所示的例子中,C与电路印制线LI1连接,而E与电路印制线LO2.4连接。这是一个很好的选择例子,因为仅有一个信号接脚I1与该试验器的端子C连接。这样,就将构成的试验晶体管由左侧集成电路的二极管D21(作为集电极二极管)连接起来。然而,因为二极管D51导电,像右侧集成电路相应的附加晶体管一样,左侧集成电路的附加晶体管与基并联。因为O2与O4联接,且两个集成电路的Vcc连接。
在I1处的该集电极电流非常小,该电流完全被两个集成电路的两个并联附加晶体管的背景电流所掩盖,因此不检测出来。但是,在图2中所示的该试验器T,它的附加端子与Vcc连接并完成前面所述的测量,在测量中,用I1处的集电极能确定试验晶体管的集电极电流,而与所示的两个集成电路中两个附加晶体管的附加电流无关。它可以用所介绍的三个方法中任一个,但最好是用第一种方法,在第一种方法中,成功地确定出运行的附加晶体管的总电流和附加电流,且然后,为了定出该试验晶体管的校正后的集电极电流,从前面已确定的总电流中减去该附加电流,此方法本身已表明在试验中是特别适用的。
用这样的测量,可以精确地测量由I1上的集电极构成的试验晶体管的多种特性,例如,电流增益、特性曲线等等。并要确定出该晶体管连接是否正确,如果在这种情况下,能得出结论,则集成电路的接脚,即I1和O2正确地与相应的电路印制线连接。
为了检验所示的两个集成电路的正确连接,最好使用仅其集电极或发射极与一个电路印制线连接的晶体管,所以最好用接脚I4作为集电极。
如果用与电路印制线LI2.5连接在一起的信号接脚I2和I5作为集电极,结果是一个试验晶体管带两个集电极,也因此带了两倍的电流。由于I2和I5构成的两个集电极给出了两倍的集电极电流,正如带I1或I4集电极的单个试验晶体管试验中一样,可以推断出I2和I5处的两个集电极连接是否正确。因此如在右边所示的集成电路中,可以用信号接脚I4作为集电极,且用信号接脚I5作为发射极。然后可以作出两个这样的信号接脚正确接通的结论。
在用I1作为集电极和O1作为发射极时,即E加到LO1.3上,得出O1接触正确的结论。如果用I1作为集电极,O2通过LO2.4与E连接,则可以得出O2正确接通的结论。相应地可以用I4作为集电极进行O3和O4的检验。
在所途述的方法中,该校正的集电极电流可以在所有可行的试验晶体管上进行测量,那些电流中流过每个相应的晶体管。校正出多个附加晶体管的附加电流一般很大,这些电流通常由并联集成电路的多个并联附加晶体管引进的。
当该试验器与一个特定的晶体管连接时,为了判定彼接触的接脚是否确实与该电路印制线连接,可以定出典型晶体管的多个特性,例如电流增益或晶体管多种特性曲线。然后可以做出正确起作用的晶体管是否实际上连接的结论。如果这种情况下是肯定的,则所述的接脚与电路印制线连接是正确的。
然而也可以只在单独测量中确定一个试验晶体管的该集电极电流,并用施加基极和集电极的电压验证被测量的集电极电流是否与来自这个试验晶体管的预计的电流相符。由于一种集成电路型式的试验晶体管的集电极电流对不同生产厂家或来自不同产品配料的集成电路来说会大不相同,就带来了困难。所以作为举例,当测量图5中与I1连接作为集电极和与O1连接作为发射极的试验晶体管的校正过的集电极电流时,一个生产厂家的集成电路可以流过10毫安的集电极电流,而对于不同生产厂家的同类型集成电路的相同试验晶体管,施加相同的基极和集电极电压,可能仅流过10微安集电极电流。在许多电路板的进行全面常规试验时,会提供各种不同生产厂家的集成电路,在上面第二情况中,所以既不能判定是否10微安的集电极电流是第二生产厂家的集成电路正确的集电极电流,或判定是否第一个生产厂家的集成电路显示的集电极电流应该是10毫安,测量值太小而无能为力。但是,为了是测量一个晶体管的简单方法确定其正确值,要利用这样的知识:即不同生产厂家或不同产品配料的同类型的集成电路,所有集成电路的不同试验晶体管的集电极电流都或多或少会有相应的变化。如果将这些试验晶体管的单个集电极电流与所有试验晶体管的平均集电极电流进行比较,那么这些标称值就与生产厂家或批料无关。
然而,对于不同生产厂家或批料的集成电路,不同组的试验晶体管的平均值变化不同,例如,带一个输入接脚作为集电极和一个输出接脚作为发射极的各试验晶体管,比一组带有一个输出接脚作为集电极和一个输入接脚作为发射极的试验晶体管,它的平均集电极电流变化大小相同,因此该试验晶体管的集电极电流最好与相应组的试验晶体管的平均值比较,在这些试验晶体管中集电极和发射极由同类型接脚组成。常见的接脚是输入接脚、输出接脚、启动接脚、芯片选择接脚等。
现在用图5中的例子加以说明。对左边集成电路所有接脚,已验证与电路印制正确接触,由此用该试验器对各试验晶体管对应的被校正的集电极电流进行测量,通过测量四个试验晶体管,从而可以检验所有的5个接脚I1、I2、I3、O1和O2。这些是相应地用符号“集电极—发射极”显示的晶体管,即晶体管I1—O1、I1—O2、I2—I1和I1—I1。
有代表性的测量结果在下面表1中示出。该表的第一列表示作为集电极连接的接脚,第二列表示作为发射极连接的接脚,在第三列中显示出相应的校正集电极电流。第四列含有平均集电极电流,而最后列是每个试验晶体管相对于平均值的标称集电极电流,即是集电极电流与平均值的比值。
该表被分成两组,上面一组I—O包括两个试验晶体管,这两个晶体管,该集电极分别是一个I—接脚,而发射极是O—接脚。第二组I—I包括两个试验晶体管,对于这两试验晶体管,集电极及发射极均是I—接脚。
表1中对生产厂家A的一种集成电路进行了调查研究。显示出每个晶体管的集电极电流,即是该生产厂家的集成电路呈现出微安范围内的非常低的集电极电源。表中给出了两组的平均值和标称值,对四个被测的试验晶体管其标称值从上到下的值为0.93、1.06、0.90和1.09。
表1
生产厂家A
集电极 发射极 集电极电流 平均值 标称值
I—O组
I1 O1 20微安 0.93
I1 O2 23微安 21.5微安 1.06
I—I组
I3 I1 10微安 0.90
I2 I1 12微安 11微安 1.09
表2中的相同的表格编排的是被测量的相同型式集成电路的相同试验晶体管,它们带有相同的基极和集电极电压。但是,该集成电路来自生产厂家B。对于生产厂家B,正如该表所示,其集电极电流明显地高,即在毫安范围内。再一次对两组的平均值作为估算,且对标称值进行了计算。可以看出,这些试验晶体管的标称值与表1中那些标称值相符合。
表2生产厂家B
集电极 发射极 集电极电流 平均值 标称值
I—O组
I1 O1 5.O微安 0.93
I1 O2 5.7微安 5.35微安 1.06
I—I组
I3 I1 3.0微安 0.93
I2 I1 3.5微安 3.2微安 1.09
在一个试验工序的开始,对一个特定的电路板进行检验,可以对发现是好的电路板(被称为好的电路板)进行测量,并将所有要测量的不同集成电路的试验晶体管分成上述的几组,如表1或表2中所显示那样,得出各试验晶体管的标称值并存在一个表格中。然后对要试验的各电路板进行试验,且将每个试验晶体管的标称值与好的电路板的相应的试验晶体管的标称值作比较。正如表1与表2的比较示出,从而可以准确地监测出各个故障,与集成电路的产品批料或生产厂家相同或不同。
Claims (13)
1.试验系统,该系统用于检验与电路板的印制线连接的集成电路接脚的正确连接,包括一个试验器(T),该试验器(T)可连接到电路板的印制线上,可将它的接地端子(E)连接到集成电路信号接脚中的一个,可将基极端子(B)连接到集成电路的接地接脚(GND),传送用于导通一个晶体管的基极电压,并可将集电极端子(C)连接到集成电路的另一个信号接脚(I),该试验器(T)可以供给适用于产生适当的集电极电流的集电极电压,并测量相应的集电极电流,该试验系统的特征在于:该试验器(T)具有一个可与该集成电路的电源电压接脚(Vcc)中的一个连接的附加端子(Z),并可在两种工作方式之间切换,两种工作方式下通过该基极端(B)施加相同的电压,在第一种方式下,该集电极端子(C)施加一个集电极电压并对产生的集电极电流进行测量,同时该附加端子(Z)不传送电流,而用于测量在该集成电路电源电压接脚(Vcc)处产生的附加电压。但在第二种工作方式下,该集电极端子(C)开路,且该附加端子(Z)将在第一工作方式中测量的附加电压施加到该电源电压接脚(Vcc)上,并对从那里产生的附加电流进行测量。
2.试验系统,该系统用于检验与电路板的印制线连接的集成电路接脚的正确连接,它包括一个试验器(T),该试验器(T)可连接到电路板的印制线,可将它的接地端子(E)连接到集成电路信号接脚中的一个,可将基极端(B)连接到集成电路的接地接脚(GND),传送用于导通一个晶体管的基极电压,并可将集电极端子(C)连接到集成电路的另一个信号接脚(I),该试验器(T)供给适用于产生适当的集电极电流的集电极电压,并测量相应的集电极电流,该试验系统的特征在于:试验器(T)具有一个附加端子(Z),可与该集成电路的电流电压接脚(Vcc)中的一个连接,并可在两种工作方式之间切换,在两种工作方式下,该集电极端子(C)施加相同的电压,并对由此产生的集电极电流进行测量,在第一种方式下,该基极端子(B)施加一个基极电压,该试验器接地端子(E)被连接,该附加端(Z)不传送电流,而对在电源电压接脚(Vcc)处的该附加电压进行测量,而在第二种工作方式下,基极连接和试验器接地连接两者处于开路,且该附加端(Z)施加在第一工作广大下测量的附加电压。
3.试验系统,该系统用于检验与电路板各印制线线路连接的集成电路接脚的正确连接,它包括一个试验器(T),该试验器(T)可连接到电路板的印制线上,可将它的接地端子(E)连接到集成电路信号接脚中的一个上,可将基极端子(B)连接到集成电路的接地接脚(GND),传送用于导通一个晶体管的基极电压,并可将集电极端子(C)连接到集成电路的另一个信号接脚(I),该试验器(T)可以供给适用于产生适当的集电极电流的集电极电压,并测量相应的集电极电流,该试验系统的特征在于,该试验器(T)包括一个与它的其他端子分开的,并可与电源电压接脚(Vcc)连接的附加端子,并设计成基极端子(B)、集电极端子(C)施加一个集电极电压,且测量相应的集电极电流,而附加端子(Z)施加一个与集电极电压幅值相同的附加电压。
4.根据权利要求1的试验系统,其特征在于该试验器(T)配置成为:它成功地进行两种工作方式下的测量,并计算由集电极电流和附加电源之间的差值产生的校正的集电极电流。
5.根据权利要求2的试验系统,其特征在于该试验器设计成:它成功地进行在两种工作方式下的测量,并计算由两个被测量集电极电流之间的差值产生的校正后的集电电极电流。
6.根据前述的权利要求中任一个的试验系统,其特征在于该试验器(T)通过将从所有晶体管(I1—O1、I1—O2、I3—I1、I2—I1)测得的校正的集电极电流除以它们的算术平均值返回到标称集电极电流。
7.根据要求6的试验系统,其特征在于该试验器(T)利用相应组试验晶体管组的集电级电流平均值实现标称化,这些晶体管具有相同型式接脚组合(I—O、O—I、I—I、O—O)的集电极和发射极。
8.试验方法,该方法用于检验一个集成电路的接脚与一个电路板的印制适当的连接,其方法是通过使集成电路的信号接脚(O)接地,将一个基极电压(B)加到该集成电路的接地接脚(GND)上,使晶体管(D2、D1)导通,以及将一个集电极电压(C)加到该集成电路的另一个信号接脚(I)上,并测量集电极电流,该方法特征在于:同时测量在集成电路电流电压接脚(Vcc)处出现的附加电压,并同样的接脚(O,GND)上,在去掉集电极电压用相同接地连接和施加基极电压后,前面测量的附加电压加到电源电压接脚(Vcc)上,测量向该处流动的附加电流,且由该集电极电流和该附加电流之间的差值确定校正的集电极电流。
9.试验方法,该方法用于检验一个集成电路的接脚与一个电路板的印制线适当的连接,其方法是通过集成电路的信号接脚(O)接地,将一个基极电压(B)加到该集成电路的接地接脚(GND)上,使晶体管(D2、D1)导通,以及将一个集电极电压(C)加到该集成电路的另一个信号接脚(I)上,并测量集电极电流,该方法的特征在于:同时测量在该集成电路的电流电压接脚(Vcc)处出现的附加电压,并在去掉接地和该基极电压后,将前面测量的附加电压加到该电源电压接脚(Vcc)上,将前面使用的集电极电压加到与前面相同的接脚(I)上,且由此产生的集电极电流,并由两个测量的集电极电流之间的差值,确定校正后的集电极电流。
10.试验方法,该方法用于检验一个集成电路的接脚与一个电路板的印制线适当的连接,其方法是通过使集成电路的信号接脚(O)接地,将一个基极电压(B)加到该集成电路的接地接脚(GND)上,使晶体管(D2、D1)导通,以及将一个集电极电压(C)加到该集成电路的另一个信号接脚(I)上,并测量集电极电流,该方法的特征在于用一个分开的电压流(Z)同时将相应于该集电极电压的一个附加电压到电流电压接脚(Vcc)上。
11.根据权利要求8至10中的任一个的试验方法,其特征在于在一个集成电路上被测量的所有试验晶体管(I1—O1、I1—O2、I3—I1、I2—I1)的被校正集电极电流除以集电极电流的算术平均值并返回这些标称集电极电流。
12.根据权利要求11的试验方法,其特征在于用每组试验晶体管集电极电流平均值进行集电极电流的标称化,构成的每组试验晶体管具有相同型式接脚组合(I—O、O—I、I—I、O—O)。
13.根据权利要求11的或12的试验方法,其特征在于在试验中的一个集成电路上测量的晶体管标称集电极电流与前面测量的无故障极上的各相同晶体管以相同方式标称化的集电极电流进行比较。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEP4319710.8 | 1993-06-15 | ||
DE4319710A DE4319710C1 (de) | 1993-06-15 | 1993-06-15 | Testverfahren für einen auf einer Platine eingelöteten IC und Testvorrichtung zum Durchführen des Testverfahrens |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1125482A true CN1125482A (zh) | 1996-06-26 |
CN1044644C CN1044644C (zh) | 1999-08-11 |
Family
ID=6490332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN94192444A Expired - Fee Related CN1044644C (zh) | 1993-06-15 | 1994-06-11 | 用于与电路板连接的集成电路的试验系统及方法 |
Country Status (13)
Country | Link |
---|---|
US (1) | US6188235B1 (zh) |
EP (1) | EP0705439B1 (zh) |
JP (1) | JPH08511345A (zh) |
KR (1) | KR960703232A (zh) |
CN (1) | CN1044644C (zh) |
AT (1) | ATE157776T1 (zh) |
AU (1) | AU686639B2 (zh) |
CA (1) | CA2164415A1 (zh) |
DE (2) | DE4319710C1 (zh) |
DK (1) | DK0705439T3 (zh) |
ES (1) | ES2107236T3 (zh) |
TW (1) | TW249843B (zh) |
WO (1) | WO1994029738A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100445759C (zh) * | 2004-05-25 | 2008-12-24 | 乐金电子(中国)研究开发中心有限公司 | 移动通信终端的lcd连接器检查装置 |
CN101571570B (zh) * | 2008-04-29 | 2013-05-22 | 京元电子股份有限公司 | 集成电路连续性测试方法及集成电路接触电阻的测量方法 |
CN107424549A (zh) * | 2017-09-28 | 2017-12-01 | 京东方科技集团股份有限公司 | 阈值电压漂移的检测方法和装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720774B2 (en) * | 2002-07-29 | 2004-04-13 | Sun Microsystems, Inc. | Interchangeable fan control board with fault detection |
GB2394780B (en) * | 2002-10-29 | 2006-06-14 | Ifr Ltd | A method of and apparatus for testing for integrated circuit contact defects |
US7279907B2 (en) * | 2006-02-28 | 2007-10-09 | Freescale Semiconductor, Inc. | Method of testing for power and ground continuity of a semiconductor device |
DE102008020667A1 (de) * | 2008-04-24 | 2010-05-20 | Continental Automotive Gmbh | Verfahren zur Fehlerüberwachung an einem Beleuchtungsausgang eines Kraftfahrzeuges |
CN101825681B (zh) * | 2010-04-29 | 2013-07-31 | 上海宏力半导体制造有限公司 | 一种双极型晶体管电流放大系数测量方法 |
RU173641U1 (ru) * | 2017-03-27 | 2017-09-04 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Тестовый планарный p-n-p транзистор |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779043A (en) * | 1987-08-26 | 1988-10-18 | Hewlett-Packard Company | Reversed IC test device and method |
US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
DE4110551C1 (zh) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
JP3157683B2 (ja) * | 1994-08-30 | 2001-04-16 | 株式会社 沖マイクロデザイン | 半導体集積回路の静止時電流測定法、半導体集積回路 |
-
1993
- 1993-06-15 DE DE4319710A patent/DE4319710C1/de not_active Expired - Fee Related
-
1994
- 1994-06-11 KR KR1019950705708A patent/KR960703232A/ko not_active Application Discontinuation
- 1994-06-11 WO PCT/EP1994/001902 patent/WO1994029738A1/de active IP Right Grant
- 1994-06-11 DE DE59403978T patent/DE59403978D1/de not_active Expired - Lifetime
- 1994-06-11 AT AT94919624T patent/ATE157776T1/de active
- 1994-06-11 JP JP7501337A patent/JPH08511345A/ja active Pending
- 1994-06-11 CA CA002164415A patent/CA2164415A1/en not_active Abandoned
- 1994-06-11 ES ES94919624T patent/ES2107236T3/es not_active Expired - Lifetime
- 1994-06-11 CN CN94192444A patent/CN1044644C/zh not_active Expired - Fee Related
- 1994-06-11 EP EP94919624A patent/EP0705439B1/de not_active Expired - Lifetime
- 1994-06-11 DK DK94919624.0T patent/DK0705439T3/da active
- 1994-06-11 AU AU70715/94A patent/AU686639B2/en not_active Ceased
- 1994-06-11 US US08/557,039 patent/US6188235B1/en not_active Expired - Lifetime
- 1994-09-02 TW TW083108101A patent/TW249843B/zh active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100445759C (zh) * | 2004-05-25 | 2008-12-24 | 乐金电子(中国)研究开发中心有限公司 | 移动通信终端的lcd连接器检查装置 |
CN101571570B (zh) * | 2008-04-29 | 2013-05-22 | 京元电子股份有限公司 | 集成电路连续性测试方法及集成电路接触电阻的测量方法 |
CN107424549A (zh) * | 2017-09-28 | 2017-12-01 | 京东方科技集团股份有限公司 | 阈值电压漂移的检测方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
DE4319710C1 (de) | 1994-09-29 |
KR960703232A (ko) | 1996-06-19 |
DE59403978D1 (de) | 1997-10-09 |
TW249843B (zh) | 1995-06-21 |
EP0705439A1 (de) | 1996-04-10 |
ATE157776T1 (de) | 1997-09-15 |
CA2164415A1 (en) | 1994-12-22 |
CN1044644C (zh) | 1999-08-11 |
JPH08511345A (ja) | 1996-11-26 |
WO1994029738A1 (de) | 1994-12-22 |
ES2107236T3 (es) | 1997-11-16 |
US6188235B1 (en) | 2001-02-13 |
AU7071594A (en) | 1995-01-03 |
EP0705439B1 (de) | 1997-09-03 |
AU686639B2 (en) | 1998-02-12 |
DK0705439T3 (da) | 1998-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1186643C (zh) | 测试集成电路晶片和晶片测试器间信号通路的方法和设备 | |
CN1084878C (zh) | 测试集成电路器件的设备和方法 | |
CN110763981B (zh) | 集成电路芯片的检测系统和方法 | |
CN1044644C (zh) | 用于与电路板连接的集成电路的试验系统及方法 | |
CN1926743A (zh) | 电池连接检测电路 | |
CN1714295A (zh) | 集成电路接触缺陷的测试方法和测试装置 | |
JP4194969B2 (ja) | 自動伝送ラインパルスシステム | |
CN111751700A (zh) | 用于自动测试电子元件的装置及其方法 | |
US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
CN107942177A (zh) | 一种有源信息组件测试装置及测试方法 | |
US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
CN1847870A (zh) | 电路检查方法 | |
CN1107375C (zh) | 半导体器件 | |
Deligente | Defect Localization on MIM Capacitor Array by Circuit Edit using Focused-Ion Beam (FIB) | |
CN1089439C (zh) | 漏电流校正电路 | |
RU2269790C1 (ru) | Способ выделения интегральных схем повышенной надежности | |
JPH0629394A (ja) | ラッチアップ検証装置 | |
US10942225B2 (en) | Wiring open detection circuit | |
CN117761381A (zh) | 一种晶圆测试电压检测方法和检测装置 | |
US7009870B2 (en) | Semiconductor integrated circuit apparatus | |
JP3157733B2 (ja) | 集積回路内蔵大電力モノリシック半導体装置の検査方法 | |
JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
CN117607734A (zh) | 芯片引脚短路的检测方法及设备 | |
Hsu et al. | Cumulative electrostatic discharge induced degradation of power-rail ESD clamp device in high-voltage CMOS/DMOS technologies | |
US20080007269A1 (en) | Testing method and testing device for an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |