RU173641U1 - Тестовый планарный p-n-p транзистор - Google Patents
Тестовый планарный p-n-p транзистор Download PDFInfo
- Publication number
- RU173641U1 RU173641U1 RU2017110116U RU2017110116U RU173641U1 RU 173641 U1 RU173641 U1 RU 173641U1 RU 2017110116 U RU2017110116 U RU 2017110116U RU 2017110116 U RU2017110116 U RU 2017110116U RU 173641 U1 RU173641 U1 RU 173641U1
- Authority
- RU
- Russia
- Prior art keywords
- base
- transistor
- emitter
- additional
- test
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 27
- 238000005275 alloying Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010041067 Small cell lung cancer Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007751 thermal spraying Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
Abstract
Полезная модель относится к полупроводниковой технике и может быть использована для контроля процесса изготовления кремниевых планарных p-n-p транзисторов. Техническим результатом данной полезной модели является повышение оперативности контроля с помощью предлагаемого тестового планарного p-n-p транзистора. В отличие от известных тестовых планарных p-n-p транзисторов, содержащих рабочий транзистор с базовым переходом, эмиттерным переходом, слоем изолирующего окисла на рабочей поверхности, область дополнительного легирования базы, окно в окисле для дополнительного легирования базы, контактные окна к областям базы, эмиттера и коллектора, в предлагаемом слое изолирующего окисла содержится дополнительное контактное окно над эмиттером, сформированное одновременно с контактным окном в окисле для дополнительного легирования базы. 1 ил.
Description
Полезная модель относится к полупроводниковой технике, а именно - может быть использована для контроля процесса изготовления кремниевых планарных p-n-p транзисторов.
Известен тестовый планарный транзистор, содержащий базовый переход, эмиттерный переход, слой изолирующего окисла на рабочей поверхности, контактные окна к областям базы, эмиттера и коллектора (см. патент США 3774088, класс H01L 19/00 от 20.11.1973 г.).
В данном аналоге тестовый транзистор одинаков по структуре с рабочим транзистором, но для удобства контроля параметров зондами контактные площадки к областям тестового транзистора выполнены в несколько раз больше, чем контактные площадки к рабочим транзисторам.
Однако контроль параметров планарных транзисторов с помощью данного тестового транзистора возможно производить только после операции «Вскрытие контактных окон», вследствие чего корректировать режимы диффузии для получения необходимых параметров планарных транзисторов (коэффициент усиления, пробивное напряжение) достаточно трудоемко и с существенной задержкой по времени. Поэтому существенным недостатком данного аналога является низкая оперативность контроля процесса изготовления планарных транзисторов и существенная погрешность измерений из-за наличия дополнительных контактных площадок большой площади.
Наиболее близким к предлагаемой полезной модели является тестовый планарный транзистор, содержащий рабочий транзистор с базовым переходом, эмиттерным переходом, слоем изолирующего окисла на рабочей поверхности (см. патент США 3666573, класс H01L 21/00 от 30.05.1972 г.).
Контроль параметров транзисторов проводят, подключая измерительную систему через зонды к контактным окнам базы, эмиттера и коллектора транзистора.
Однако оперативность контроля с помощью такого тестового транзистора особенно при изготовлении планарных p-n-p транзисторов также достаточна низкая, так как p-n-p транзисторы кроме базового перехода, эмиттерного перехода, слоя изолирующего окисла на рабочей поверхности содержит окно в окисле для дополнительного легирования базы, область дополнительного легирования базы при формировании омического контакта. Область по дополнительному легированию базового контакта формируют после формирования эмиттера. Контроль параметров транзистора проводят через контактные окна к области дополнительного легирования базы и эмиттеру. Наличие добавочных операций по формированию дополнительного легирования базы снижает оперативность контроля и затрудняет корректировку процесса диффузии в эмиттер для получения нужных значений коэффициента усиления и пробивных напряжений.
Техническим результатом данной полезной модели является повышение оперативности контроля с помощью предлагаемого тестового планарного p-n-p транзистора.
Указанный технический результат достигается тем, что в отличие от известных тестовых планарных p-n-p транзисторов, содержащих рабочий транзистор с базовым переходом, эмиттерным переходом, слоем изолирующего окисла на рабочей поверхности, область дополнительного легирования базы, окно в окисле для дополнительного легирования базы, контактные окна к областям базы, эмиттера и коллектора в предлагаемом в слое изолирующего окисла содержится дополнительное контактное окно над эмиттером, сформированное одновременно с контактным окном в окисле для дополнительного легирования базы.
Наличие в предлагаемом тестовом p-n-p транзисторе дополнительного контактного окна над эмиттером, сформированного одновременно с контактным окном в окисле для дополнительного легирования базы позволяет контролировать параметры транзистора, в частности, коэффициент усиления, непосредственно перед формированием слоя дополнительного легирования базы, что повышает оперативность контроля. Если коэффициент усиления ниже нормы, проводят дополнительную диффузию эмиттера путем прямого отжига структуры в диффузионной печи, например, в инертной атмосфере.
Сущность предлагаемой полезной модели поясняется рисунком. На фиг. 1 приведен разрез пластины с тестовым планарным p-n-p транзистором. Позициями на фиг. 1 обозначены:
1 - кремниевая подложка p-типа проводимости;
2 - эпитаксиальная пленка p-типа проводимости;
3 - тестовый транзистор;
4 - рабочий транзистор;
5 - окно к базе для дополнительного легирования;
6 - область базы n-типа;
7 - область эмиттера;
8 - изолирующий окисел;
9 - дополнительное контактное окно над эмиттером;
10 - зонды для контроля параметров транзисторов;
11 - измерительная схема контроля коэффициента усиления транзисторов;
12 - контакт коллектора.
Ниже описана конструкция предлагаемого тестового планарного p-n-p транзистора и основные этапы его изготовления.
На кремниевой подложке p-типа проводимости 1 ориентации 111 сформирована эпитаксиальная пленка p-типа проводимости 2 толщиной 12 мкм и сопротивлением 9 Ом⋅см. Через маску из изолирующего окисла 8 методом ионной имплантации формируется область базы n-типа 6 тестовых транзисторов 3 и рабочих транзисторов 4 - доза фосфора 25 мкКл/см2, энергия 60 кэВ; разгонка фосфора происходит при температуре 1150°C в течение 85 минут до глубины 3,0-3,2 мкм и поверхностного сопротивления 100-120 Ом/см2. Далее методом ионной имплантации формируется область эмиттера 7 тестовых транзисторов 3 и рабочих транзисторов 4 - доза бора 1200 мкКл/см2, энергия 40 кэВ; разгонка бора происходит при температуре 1100°C до глубины 1,5-2,0 мкм и поверхностного сопротивления 10-15 Ом/ см2. Далее вскрывают окна к базе для дополнительного легирования 5 тестового транзистора 3 и рабочего транзистора 4. Для проведения операции дополнительного легирования базы, одновременно в тестовом транзисторе 3 вскрывают дополнительное контактное окно над эмиттером 9. Контакт коллектора 12 с обратной стороны подложки сформирован термическим напылением золота толщиной 0,7 мкм. Затем проводят измерения коэффициента усиления на тестовом транзисторе 3 зондами 10 с помощью измерительной схемы контроля коэффициента усиления транзисторов 11.
Если коэффициент усиления недостаточен, то проводят дополнительную термообработку эмиттера в инертной атмосфере и снова контролируют коэффициент усиления тестового транзистора.
Затем проводят дополнительное легирование базы диффузией фосфора при температуре 950°C течение 25 минут. Далее вскрывают контактные окна над областями базы и эмиттера, наносят слой металла, проводят фотолитографию, термообработку и разбраковку транзисторов по электрическим параметрам.
Предлагаемый тестовый планарный p-n-p транзистор позволяет проводить контроль коэффициента усиления транзисторов не в конце процесса изготовления, а непосредственно после формирования области эмиттера, что позволяет повысить оперативность контроля процесса изготовления планарных p-n-p транзисторов.
После изготовления пластины с транзисторами на рабочем транзисторе замеряют коэффициент усиления. Если коэффициент усиления получился больше, чем необходимо, то его корректируют известными методами (например, обработкой электронами с энергией 1-2 МэВ).
Таким образом, тестовый транзистор позволяет оперативно корректировать коэффициент усиления при пониженных его значениях (после диффузии эмиттера), а рабочий транзистор позволяет корректировать коэффициент усиления при его повышенных значения, уже после изготовления транзисторов.
Предлагаемый тестовый планарный p-n-p транзистор служит только для контроля качества диффузии при формировании эмиттера и не пригоден в качестве рабочего транзистора, т.к. область эмиттера содержит слой дополнительного легирования базы. Потери рабочих транзисторов от применения тестового транзистора невелики и составляют 0,06% при использовании пластин диаметром 100 мм, рабочих транзисторов площадью 1 мм2 и 5 тестовых транзисторов.
Claims (1)
- Тестовый планарный p-n-p транзистор, содержащий рабочий транзистор с базовым переходом, эмиттерным переходом, слоем изолирующего окисла на рабочей поверхности, область дополнительного легирования базы, окно в окисле для дополнительного легирования базы, контактные окна к областям базы, эмиттера и коллектора, отличающийся тем, что в слое изолирующего окисла содержится дополнительное контактное окно над эмиттером, сформированное одновременно с контактным окном в окисле для дополнительного легирования базы.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017110116U RU173641U1 (ru) | 2017-03-27 | 2017-03-27 | Тестовый планарный p-n-p транзистор |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2017110116U RU173641U1 (ru) | 2017-03-27 | 2017-03-27 | Тестовый планарный p-n-p транзистор |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU173641U1 true RU173641U1 (ru) | 2017-09-04 |
Family
ID=59798369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2017110116U RU173641U1 (ru) | 2017-03-27 | 2017-03-27 | Тестовый планарный p-n-p транзистор |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU173641U1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU190700U1 (ru) * | 2019-04-01 | 2019-07-09 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Тестовый планарный транзистор |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3666573A (en) * | 1969-12-17 | 1972-05-30 | Rca Corp | Method for making transistors including gain determining step |
| RU2098839C1 (ru) * | 1992-06-05 | 1997-12-10 | Институт проблем кибернетики РАН | Способ разбраковки транзисторов по величине токов утечки |
| US6188235B1 (en) * | 1993-06-15 | 2001-02-13 | Scorpion Technologies Ag | System and method for verifying proper connection of an integrated circuit to a circuit board |
| US6605825B1 (en) * | 2002-02-14 | 2003-08-12 | Innovative Technology Licensing, Llc | Bipolar transistor characterization apparatus with lateral test probe pads |
| US20160071962A1 (en) * | 2014-09-04 | 2016-03-10 | Globalfoundries Inc. | Symmetrical lateral bipolar junction transistor and use of same in characterizing and protecting transistors |
-
2017
- 2017-03-27 RU RU2017110116U patent/RU173641U1/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3666573A (en) * | 1969-12-17 | 1972-05-30 | Rca Corp | Method for making transistors including gain determining step |
| RU2098839C1 (ru) * | 1992-06-05 | 1997-12-10 | Институт проблем кибернетики РАН | Способ разбраковки транзисторов по величине токов утечки |
| US6188235B1 (en) * | 1993-06-15 | 2001-02-13 | Scorpion Technologies Ag | System and method for verifying proper connection of an integrated circuit to a circuit board |
| US6605825B1 (en) * | 2002-02-14 | 2003-08-12 | Innovative Technology Licensing, Llc | Bipolar transistor characterization apparatus with lateral test probe pads |
| US20160071962A1 (en) * | 2014-09-04 | 2016-03-10 | Globalfoundries Inc. | Symmetrical lateral bipolar junction transistor and use of same in characterizing and protecting transistors |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU190700U1 (ru) * | 2019-04-01 | 2019-07-09 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Тестовый планарный транзистор |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6428945B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9263529B2 (en) | Semiconductor device with vertically inhomogeneous heavy metal doping profile | |
| US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
| CN107957299B (zh) | 一种碳化硅线性温度传感器及其测温方法和制造方法 | |
| US11038020B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
| JPH1027807A (ja) | 半導体デバイス製造方法 | |
| RU173641U1 (ru) | Тестовый планарный p-n-p транзистор | |
| US5223442A (en) | Method of making a semiconductor device of a high withstand voltage | |
| CN205376538U (zh) | 恒流二极管结构 | |
| JP2002203965A (ja) | 半導体装置 | |
| CN105609569B (zh) | 恒流二极管结构及其形成方法 | |
| JP2015207733A (ja) | 逆導通型ｉｇｂｔの製造方法 | |
| JP3977676B2 (ja) | 半導体装置及びその製造方法 | |
| JP3157122B2 (ja) | 炭化ケイ素へのイオン注入方法および炭化ケイ素半導体装置 | |
| JP2018082017A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2011210774A (ja) | 半導体装置の製造方法 | |
| JPH11307545A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN205542795U (zh) | 一种恒流二极管结构 | |
| RU190700U1 (ru) | Тестовый планарный транзистор | |
| JPS5817678A (ja) | 半導体装置の製造方法 | |
| WO2019017034A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| Kim et al. | Optimizing Collector-Emitter Saturation Voltage at 3000 V Insulated Gate Bipolar Transistors Using Laser Thermal Annealing | |
| US20240162285A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN114530377B (zh) | 一种集成PiN结构温度传感器的MOSFET器件及其制备方法 | |
| JPS62219664A (ja) | Ｍｏｓ型半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM9K | Utility model has become invalid (non-payment of fees) |
Effective date: 20200328 |