RU190700U1 - Тестовый планарный транзистор - Google Patents

Тестовый планарный транзистор Download PDF

Info

Publication number
RU190700U1
RU190700U1 RU2019109469U RU2019109469U RU190700U1 RU 190700 U1 RU190700 U1 RU 190700U1 RU 2019109469 U RU2019109469 U RU 2019109469U RU 2019109469 U RU2019109469 U RU 2019109469U RU 190700 U1 RU190700 U1 RU 190700U1
Authority
RU
Russia
Prior art keywords
base
transistor
emitter
working
test
Prior art date
Application number
RU2019109469U
Other languages
English (en)
Inventor
Николай Александрович Брюхно
Виктория Викторовна Стрекалова
Алина Юрьевна Фроликова
Original Assignee
Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" filed Critical Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ"
Priority to RU2019109469U priority Critical patent/RU190700U1/ru
Application granted granted Critical
Publication of RU190700U1 publication Critical patent/RU190700U1/ru

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Полезная модель относится к полупроводниковой технике. Тестовый планарный транзистор содержит слой базы, повторяющий его слой эмиттера, как и в рабочем транзисторе, контакты к базе, при этом контакт к базе выполнен в слое эмиттера таким образом, что его площадь равна сумме площадей базовых контактов в рабочем транзисторе. Технический результат заключается в повышении точности измерения коэффициента усиления при изготовлении транзисторов. 5 ил.

Description

Полезная модель относится к полупроводниковой технике, а именно может быть использована для контроля процесса изготовления кремниевых планарных транзисторов с «островковой» базой.
Известен тестовый планарный транзистор, состоящий из слоя базы, повторяющего его слоя эмиттера, как и в рабочем транзисторе, контактов к базе (см. патент США 3774088, класс H01L 19/00 от 20.11.1973 г.).
В данном аналоге тестовый планарный транзистор одинаков по структуре с рабочим транзистором, но для удобства контроля параметров зондами контактные площадки к областям тестового транзистора выполнены в несколько раз больше, чем контактные площадки к рабочим транзисторам.
Однако контроль параметров планарных транзисторов с помощью данного тестового транзистора, возможно производить только после операции «Вскрытие контактных окон», вследствие чего корректировать режимы диффузии для получения необходимых параметров планарных транзисторов (коэффициент усиления, пробивное напряжение) достаточно трудоемко и с существенной задержкой по времени. Поэтому существенным недостатком данного аналога является низкая оперативность контроля процесса изготовления планарных транзисторов и существенная погрешность измерений из-за наличия дополнительных контактных площадок большой площади.
Известен тестовый планарный транзистор, содержащий рабочий транзистор с базовым переходом, эмиттерным переходом, слоем изолирующего окисла на рабочей поверхности (см. патент США 3666573, класс H01L 21/00 от 30.05.1972 г.).
Контроль параметров транзисторов проводят, подключая измерительную систему через зонды к контактным окнам базы, эмиттера и коллектора транзистора.
Однако оперативность контроля с помощью такого тестового транзистора, особенно при изготовлении планарных p-n-р транзисторов, также достаточна низкая, так как p-n-р транзисторы кроме базового перехода, эмиттерного перехода, слоя изолирующего окисла, на рабочей поверхности содержат окно в окисле для дополнительного легирования базы, область дополнительного легирования базы при формировании омического контакта. Область по дополнительному легированию базового контакта формируют после формирования эмиттера. Контроль параметров транзистора проводят через контактные окна к области дополнительного легирования базы и эмиттеру. Наличие добавочных операций по формированию дополнительного легирования базы снижает оперативность контроля и затрудняет корректировку процесса диффузии в эмиттер для получения нужных значений коэффициента усиления и пробивных напряжений.
Особенно сложно проводить контроль на транзисторах, конструкция которых содержит «островковую» базу. В биполярном кремниевом планарном транзисторе, состоящем из области коллектора, в которой сформирована область базы, сплошной области эмиттера, вписанной в базу, с системой отверстий под контакт к базе, защитного окисла, покрывающего области коллектора, базы и эмиттера, контактных окон в защитном окисле к эмиттеру и к базе в местах отверстий в эмиттере под контакт к базе (см., например, каталог фирмы Sanyo «For Displays and Projectors. Ultra-high Quality Output Devices», июнь 1997 г., стр. 9).
В такой структуре биполярного кремниевого планарного транзистора линейные размеры эмиттера на две ошибки совмещения меньше базы, что резко уменьшает пассивную площадь базы и увеличивает быстродействие.
Транзистор представляет собой совокупность базовых контактов, равномерно распределенных по всей площади эмиттера, что увеличивает общую площадь и длину периферии эмиттера. Это способствует равномерному распределению плотности тока базы, а также позволяет работать при больших токах.
Однако, из-за малых размеров «островков» (∅≈5-20 мкм), где размещены контакты к базе, технически осуществлять контроль коэффициента усиления практически невозможно, т.к. сложно обеспечить надежный контакт транзистора к базе. Для надежного контакта необходимо, чтобы размеры контакта к базе были не менее 60×60 мкм, либо имели ∅70 мкм. Для обеспечения надежного контроля коэффициента усиления часто в линии разделения пластины с рабочими транзисторами на кристаллы формируют небольшой тестовый транзистор с контактами к базе, эмиттеру и коллектору размером не менее 60×60 мкм, либо ∅70 мкм. Однако величина коэффициента усиления на этом тестовом транзисторе будет отличаться от коэффициента усиления на рабочем транзисторе. Причем, коэффициент усиления на тестовом транзисторе будет меньше, чем на рабочих транзисторах из-за большой площади пассивной базы, что затрудняет управление величиной коэффициента усиления рабочих транзисторов.
Техническим результатом данной полезной модели является повышение точности измерения коэффициента усиления при изготовлении транзисторов с помощью предлагаемого тестового планарного транзистора.
Указанный технический результат достигается тем, что в отличие от известных тестовых планарных транзисторов, состоящих из слоя базы, повторяющего его слоя эмиттера, как и в рабочем транзисторе, контактов к базе, в предлагаемом контакте к базе выполнен в слое эмиттера таким образом, что его площадь равна сумме площадей базовых контактов в рабочем транзисторе.
В предлагаемом тестовом транзисторе площадь контакта к базе равна сумме площадей базовых контактов в рабочем транзисторе.
Таким образом, отношение площади эмиттера к площади базы в рабочем транзисторе равно отношению площади эмиттера к площади базы в тестовом транзисторе. Поэтому снижение коэффициента усиления в области малых токов у тестового и рабочего транзисторов из-за соотношения площади эмиттера и площади базы будет одинаково.
Сущность предлагаемой полезной модели поясняется фигурами. На фиг. 1 приведен вид сверху рабочего транзистора с «островковой» базой, на фиг. 2 приведен вид сверху тестового транзистора с «островковой» базой, на фиг. 3 приведен график зависимости коэффициента усиления рабочего транзистора от тока коллектора со сформированной металлизацией на коллекторе, эмиттере и базе, на фиг. 4 приведен вид сверху тестового транзистора с улучшенным контактом к базе, на фиг. 5 приведена эквивалентная схема транзистора с улучшенным контактом к базе.
Позициями на фигурах обозначены:
1 - граница области базы;
2 - граница области эмиттера;
3 - контактные окна к базе в слое эмиттера;
4 - дополнительная область эмиттера, которая обеспечивает контакт с базой при измерении коэффициента усиления;
5 - диод в цепи базы, образованный областью 4 и базой;
Imax - максимальный ток коллектора, при котором коэффициент усиления остается максимальным;
(0,001-0,1) Imax - ток, при котором коэффициент усиления на рабочем и тестовом транзисторах будет одинаков (при измерении без металлизации). Соотношение подбирают экспериментально.
Ниже описана конструкция предлагаемого тестового планарного р-n-р транзистора и основные этапы его изготовления.
На кремниевой подложке р-типа проводимости и ориентации 111 сформирована эпитаксиальная пленка р-типа проводимости толщиной 12 мкм и сопротивлением 9 Ом⋅см. Через маску из изолирующего окисла методом ионной имплантации формируется область базы n-типа с границей 1 в тестовых и рабочих транзисторах - доза фосфора 25 мкКл/см2, энергия 60 кэВ; разгонка фосфора происходит при температуре 1150°С в течение 85 минут до глубины 3,0-3,2 мкм и поверхностного сопротивления 100-120
Figure 00000001
Далее методом диффузии формируется область эмиттера с границей 2 тестовых и рабочих транзисторов - доза бора 1200 мкКл/см2, энергия 40 кэВ; разгонка бора происходит при температуре 1100°С до глубины 1,5-2,0 мкм и поверхностного сопротивления 10-15
Figure 00000002
Как видно из фиг. 1 и фиг. 2 площадь контактных окон к базе в слое эмиттера 3 в рабочем и тестовом транзисторах одинакова.
Для измерения коэффициента усиления после диффузии эмиттера зондами подводят контакт к подложке р-типа проводимости, области эмиттера с границей 2 и контактному окну 3 на тестовом транзисторе (см. фиг. 2). При этом зондами прокалывают образовавший на поверхности эмиттера и базе слой оксида кремния. Измерения проводят на токе (0,001-0,1) Imax (см. фиг. 3), т.к. металлизация отсутствует и не вся площадь эмиттера является рабочей.
Предлагаемый тестовый планарный транзистор позволяет проводить контроль коэффициента усиления транзисторов не в конце процесса изготовления, а непосредственно после формирования области эмиттера, что позволяет повысить оперативность контроля процесса изготовления планарных транзисторов.
После изготовления пластины с транзисторами, на рабочем транзисторе замеряют коэффициент усиления. Если коэффициент усиления получился больше, чем необходимо, то его корректируют известными методами (например, обработкой электронами с энергией 1-2 МэВ).
Таким образом, тестовый транзистор позволяет оперативно корректировать коэффициент усиления при пониженных его значениях (после диффузии эмиттера), а рабочий транзистор позволяет корректировать коэффициент усиления при его повышенных значениях, уже после изготовления транзисторов.
При зондовом контроле на тестовом транзисторе может возникнуть проблема, что слой оксида кремния в контактном окне над базой не прокалывается зондом, так как он имеет повышенную толщину по сравнению с эмиттерным окислом. Поэтому на фиг. 4 приведена модификация предлагаемого тестового транзистора с дополнительной областью эмиттера 4, которая обеспечивает контакт с базой при измерении коэффициента усиления.
Как видно из электрической схемы на фиг. 5, диод 5, образованный областью 4 и базой, не мешает измерению коэффициента усиления, так как к базе подключается генератор тока базы.
Предлагаемый тестовый планарный транзистор служит только для контроля качества диффузии при формировании эмиттера и не пригоден в качестве рабочего транзистора, т.к. область эмиттера содержит слой дополнительного легирования базы. Потери рабочих транзисторов от применения тестового транзистора невелики и составляют 0,06% при использовании пластин диаметром 100 мм, рабочих транзисторов площадью 1 мм2 и 5 тестовых транзисторов.
Предлагаемый тестовый транзистор был изготовлен на пластине совместно с рабочими транзисторами с Iк=100 мА. Измерения коэффициента усиления на тестовом транзисторе проводились на токе Iк=5 мА. Коэффициент усиления был равен 115. После нанесения металлизации на рабочие транзисторы коэффициент усиления на рабочих транзисторах с Iк=100 мА оказался равен 115-120.

Claims (1)

  1. Тестовый планарный транзистор, состоящий из слоя базы, повторяющего его слоя эмиттера, как и в рабочем транзисторе, контактов к базе, отличающийся тем, что контакт к базе выполнен в слое эмиттера таким образом, что его площадь равна сумме площадей базовых контактов в рабочем транзисторе.
RU2019109469U 2019-04-01 2019-04-01 Тестовый планарный транзистор RU190700U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019109469U RU190700U1 (ru) 2019-04-01 2019-04-01 Тестовый планарный транзистор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019109469U RU190700U1 (ru) 2019-04-01 2019-04-01 Тестовый планарный транзистор

Publications (1)

Publication Number Publication Date
RU190700U1 true RU190700U1 (ru) 2019-07-09

Family

ID=67216204

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019109469U RU190700U1 (ru) 2019-04-01 2019-04-01 Тестовый планарный транзистор

Country Status (1)

Country Link
RU (1) RU190700U1 (ru)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62297762A (ja) * 1986-06-17 1987-12-24 Matsushita Electronics Corp 半導体装置の検査方法
US5063427A (en) * 1987-10-13 1991-11-05 Northrop Corporation Planar bipolar transistors including heterojunction transistors
SU1393264A1 (ru) * 1985-10-14 1994-09-15 В.И. Жильцов Мощный планарный транзистор
RU173641U1 (ru) * 2017-03-27 2017-09-04 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Тестовый планарный p-n-p транзистор

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1393264A1 (ru) * 1985-10-14 1994-09-15 В.И. Жильцов Мощный планарный транзистор
JPS62297762A (ja) * 1986-06-17 1987-12-24 Matsushita Electronics Corp 半導体装置の検査方法
US5063427A (en) * 1987-10-13 1991-11-05 Northrop Corporation Planar bipolar transistors including heterojunction transistors
RU173641U1 (ru) * 2017-03-27 2017-09-04 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Тестовый планарный p-n-p транзистор

Similar Documents

Publication Publication Date Title
CN107957299B (zh) 一种碳化硅线性温度传感器及其测温方法和制造方法
GB842103A (en) Improvements in transistors and the manufacture thereof
CN111354779A (zh) 半导体装置及半导体装置的制造方法
JP2013201357A (ja) 炭化珪素半導体装置とその製造方法
CN103151281A (zh) 一种离子注入工艺的监测方法
JP2021128065A (ja) 半導体装置の試験方法
RU190700U1 (ru) Тестовый планарный транзистор
Römer et al. Counterdoping with patterned ion implantation
CN109341880B (zh) 一种环形温度传感器
US2916408A (en) Fabrication of junction transistors
RU173641U1 (ru) Тестовый планарный p-n-p транзистор
JP2020072162A (ja) 半導体装置の製造方法
JP7251616B2 (ja) 半導体装置および製造方法
Caussanel et al. Doping-Type Dependence of Damage in Silicon Diodes Exposed to X-Ray, Proton, and He $^{+} $ Irradiations
JP2012156178A (ja) 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路
CN112466770A (zh) 基于异质结器件热电子效应测试结构及表征方法
JP2020136583A (ja) Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
JPS5871655A (ja) 半導体装置
RU2783629C1 (ru) Стабилитрон на структуре "кремний на изоляторе"
JP7036198B2 (ja) 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP3101364B2 (ja) 絶縁ゲートバイポーラトランジスタのテストデバイス
CN115274436B (zh) 一种快恢复二极管及其制备方法
CN113540222B (zh) 一种高压双极晶体管
Reisch Carrier multiplication and avalanche breakdown in self-aligned bipolar transistors
Rajen Measuring Charged Particle Beam Fluence Beyond 1015 neq/cm2 Using Planar and 3D Silicon Diodes

Legal Events

Date Code Title Description
MM9K Utility model has become invalid (non-payment of fees)

Effective date: 20200402