JP7251616B2 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP7251616B2
JP7251616B2 JP2021515833A JP2021515833A JP7251616B2 JP 7251616 B2 JP7251616 B2 JP 7251616B2 JP 2021515833 A JP2021515833 A JP 2021515833A JP 2021515833 A JP2021515833 A JP 2021515833A JP 7251616 B2 JP7251616 B2 JP 7251616B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
oxygen concentration
region
semiconductor device
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021515833A
Other languages
English (en)
Other versions
JPWO2020217683A1 (ja
Inventor
智幸 小幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020217683A1 publication Critical patent/JPWO2020217683A1/ja
Application granted granted Critical
Publication of JP7251616B2 publication Critical patent/JP7251616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および製造方法に関する。
従来、半導体基板に、トランジスタまたはダイオード等の半導体素子を形成した半導体装置が知られている（例えば、特許文献１－４参照）。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１０－１６５７７２号公報
特許文献２ 特開２０１２－２３８９０４号公報
特許文献３ 特開２０１８－１３７４５４号公報
特許文献４ 特開２０１５－１９８１６６号公報
 解決しようとする課題
半導体基板に含まれている酸素の濃度によって、半導体装置の特性がばらつく場合がある。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、酸素を含む半導体基板を備える半導体装置を提供する。半導体基板の深さ方向における酸素濃度分布は、半導体基板の深さ方向における中央よりも上面側において、半導体基板の下面よりも酸素濃度が高い高酸素濃度部を有してよい。
高酸素濃度部は、酸素濃度分布において濃度ピークを有してよい。
酸素濃度は、濃度ピークから半導体基板の下面に向かって、半導体基板の下面における酸素濃度と同一の濃度になるまで減少してよい。
半導体基板の深さ方向における結晶欠陥の密度分布は、半導体基板の上面側において上面側密度ピークを有してよい。上面側密度ピークは、酸素濃度が濃度ピークにおけるピーク値の５０％以上となる深さ範囲に配置されていてよい。上面側密度ピークは、酸素濃度が濃度ピークにおけるピーク値の８０％以上となる深さ範囲に配置されていてよい。
酸素濃度分布において、酸素濃度が濃度ピークにおけるピーク値の５０％以上となる深さ範囲が、１０μｍ以上であってよい。
濃度ピークは、上面側密度ピークと半導体基板の上面との間に配置されていてよい。
酸素濃度分布における酸素濃度の最小値に対して、濃度ピークにおけるピーク値が１．５倍以上であってよい。酸素濃度分布における酸素濃度の最小値に対して、濃度ピークにおけるピーク値が５倍以上であってよい。
酸素濃度分布における濃度ピークと、半導体基板の上面との距離が、５μｍ以上、２０μｍ以下であってよい。
半導体装置は、半導体基板の上面に設けられたゲート導電部と、ゲート導電部と半導体基板とを絶縁するゲート絶縁膜とを備えてよい。
半導体装置は、半導体基板の下面と接して設けられた第１導電型のカソード領域と、半導体基板の上面と接して設けられた第２導電型のアノード領域とを備えてよい。
本発明の第２の態様においては、酸素を含む半導体基板を備える半導体装置の製造方法を提供する。製造方法は、初期基板に対する酸素の固溶限濃度が、初期基板における現在の酸素濃度より高くなるように、初期基板をアニールするアニール段階を備えてよい。製造方法は、初期基板の下面側から初期基板を薄化して半導体基板を形成する薄化段階を備えてよい。
製造方法は、初期基板としてＭＣＺ基板を準備する準備段階を備えてよい。製造方法は、初期基板としてＦＺ基板を準備する準備段階を備えてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００を模式的に示す断面図である。 半導体基板１０の深さ方向における酸素濃度分布の一例を示している。 半導体基板１０の深さ方向における酸素濃度分布の他の例を示している。 半導体装置１００の製造方法における一部の工程を示す図である。 本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図５における領域Ａの拡大図である。 図６におけるｂ－ｂ断面の一例を示す図である。 図６におけるｂ－ｂ断面の他の例を示す図である。 図８のＪ－Ｊ断面における酸素濃度分布および結晶欠陥密度分布の一例を示す。 深さ方向においてほぼ一様な酸素濃度分布を有する半導体基板に、図８に示したような上面側ライフタイム制御領域９２を形成した場合の、酸素濃度と順方向電圧Ｖｆとの関係を示す図である。 酸素の初期濃度が異なる２つの半導体基板１０を用いて製造した半導体装置１００の特性を比較する図である。 半導体装置１００の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造バラツキ等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドーピング濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドーピング濃度としてよい。また、ドーピング濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドーピング濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドーピング濃度がほぼ均一な場合等においては、ドーピング濃度の平均値を当該領域におけるドーピング濃度としてよい。また、本明細書においてドーパントの濃度とは、ドナーおよびアクセプタのそれぞれの濃度を指す。
図１は、本発明の一つの実施形態に係る半導体装置１００を模式的に示す断面図である。半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、互いに対向する２つの主面である。図１においては、上面２１および下面２３を結ぶ方向（すなわち、半導体基板１０の深さ方向）をＺ軸方向とする。また、上面２１および下面２３と平行な２つの直交軸をＸ軸およびＹ軸とする。半導体基板１０には、トランジスタおよびダイオード等の半導体素子が形成されているが、図１では省略している。
半導体装置１００は、上面側電極１４１および下面側電極１４２を備えてよい。上面側電極１４１は、上面２１の上方に配置された金属電極である。下面側電極１４２は、下面２３の下方に配置された金属電極である。上面側電極１４１および下面側電極１４２は、半導体基板１０に接して設けられていてよく、上面側電極１４１および下面側電極１４２と半導体基板１０との間に層間絶縁膜が設けられていてもよい。図１においては、層間絶縁膜を省略している。
半導体基板１０は、酸素を含んでいる。酸素は、半導体基板１０の全体に含まれていてよい。半導体基板１０に含まれている酸素の濃度に依存して、半導体装置１００の特性がばらついてしまう。
例えば半導体基板１０に、キャリアのライフタイムを調整するための欠陥準位を形成する場合がある。欠陥準位は、半導体基板１０にヘリウムイオンまたは水素イオン（例えばプロトン）等の粒子、または、電子線等を照射することで形成できる。ヘリウムイオン等の粒子を照射すると、半導体基板１０に空孔（Ｖ）が生じ、空孔と酸素とが結合することでＶＯ欠陥が生じる。キャリアがＶＯ欠陥等と再結合することで、キャリアのライフタイムが低減する。ＶＯ欠陥が生成される密度は、半導体基板１０における酸素濃度に依存するので、同様の条件でヘリウムイオン等を照射した場合でも、半導体基板１０における酸素濃度にバラツキが生じていると、キャリアのライフタイム等の特性にバラツキが生じる。
半導体基板１０は、例えばＭＣＺ（Ｍａｇｎｅｔｉｃｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法、または、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法等の方法で形成されたインゴットからウエハを切り出し、ウエハから個片化されたチップである。半導体基板１０には、製造工程において意図的にまたは意図せずに導入された酸素が含まれている。しかし、製造条件のバラツキ等により、半導体基板１０に含まれる酸素濃度には、バラツキが生じてしまう。
本例では、ウエハまたはチップの状態の基板に対して、所定のアニール温度および所定のアニール時間でアニールを行う。アニール時において基板の表面は、酸素含有雰囲気に露出しているか、または、酸化膜が形成されている。アニール時間は、当該アニール温度に応じた固溶限の濃度の酸素が基板中に導入される程度に長い時間である。アニール時間は、１時間以上であってよく、２時間以上であってよく、１０時間以上であってもよい。酸素の固溶限とは、基板に溶け込める酸素の限界の濃度を指しており、アニール温度に依存して変化する。
一定以上のアニール時間でアニールすることで、少なくとも基板の表面近傍においては、固溶限とほぼ一致した濃度の酸素が導入される。このため、所望の酸素濃度に応じた固溶限となるようにアニール温度を管理することで、半導体基板１０の酸素濃度を制御できる。また、アニール温度は、比較的に容易に管理できるので、基板間の酸素濃度のバラツキも小さくできる。
図２は、半導体基板１０の深さ方向における酸素濃度分布の一例を示している。図２における縦軸は、単位体積当たりの酸素濃度を示す対数軸であり、横軸は、半導体基板１０における深さ位置を示す線形軸である。図２は、図１におけるＫ－Ｋ断面における酸素濃度分布である。図２においては、上述したアニール処理前における、半導体基板１０の酸素濃度を初期濃度Ｏｂとしている。初期濃度Ｏｂは、ウエハ状態における基板の酸素濃度に対応している。
アニール処理により、上面２１から半導体基板１０の内部に酸素が導入される。なおアニール温度は、固溶限が初期濃度Ｏｂより高くなる温度である。上面２１から半導体基板１０の内部に向かって酸素が拡散するので、酸素濃度は、上面２１から離れるほど小さくなっている。
半導体基板１０の下面２３からも同様に酸素が導入されるが、本例の半導体基板１０は、アニール処理の後に下面２３側から半導体基板１０を研削して、半導体基板１０の厚みを調整している。本例では、下面２３側から酸素が導入される深さ範囲よりも大きい範囲を研削している。このため、図２に示す酸素濃度分布においては、下面２３に近くなるほど、酸素濃度は低くなっている。
半導体基板１０における酸素濃度分布は、半導体基板１０の深さ方向における中央Ｄｃよりも上面２１側において、半導体基板１０の下面２３よりも酸素濃度が高い高酸素濃度部１４３を有している。図２の例では、半導体基板１０の下面２３における酸素濃度をＯ２３としている。上述したように、固溶限が初期濃度Ｏｂより大きくなるアニール温度でアニール処理することで、半導体基板１０の上面２１から所定の距離内には固溶限に応じた濃度の酸素が導入され、上面２１から離れるに従って酸素濃度が低下する。このため、半導体基板１０の上面２１側には、下面２３よりも酸素濃度が高い高酸素濃度部１４３が形成される。このような構成により、半導体基板１０の酸素濃度を、アニール温度によって精度よく制御できる。
高酸素濃度部１４３は、酸素濃度分布において濃度ピーク１４４を有してよい。濃度ピーク１４４は、酸素濃度分布において酸素濃度が最大値となる点である。本例では、濃度ピーク１４４における酸素濃度をＯｍａｘとする。酸素濃度Ｏｍａｘは、アニール温度によって定まる固溶限と一致していてよい。
アニール処理が終了して半導体基板１０の温度を室温にもどす過程では、半導体基板１０の上面２１の近傍における酸素が、半導体基板１０の外部に放出される場合がある。これにより、本例の半導体基板１０における酸素濃度分布には、濃度ピーク１４４が生じている。酸素濃度分布は、濃度ピーク１４４と上面２１との間の上面側スロープ１４６、および、濃度ピーク１４４と下面２３との間の下面側スロープ１４５を有する。各スロープは、濃度ピーク１４４から離れるに従って酸素濃度が低下する領域である。
半導体基板１０の深さ方向における酸素濃度分布は、濃度ピーク１４４から半導体基板１０の下面２３に向かって、半導体基板１０の下面２３における酸素濃度Ｏ２３と同一の濃度になるまで減少してよい。本例の下面側スロープ１４５における酸素濃度は、濃度ピーク１４４から、下面２３まで連続して減少している。下面側スロープ１４５の傾きは、上面側スロープ１４６の傾きよりも緩やかであってよい。これにより、半導体基板１０の広い領域において、酸素濃度の変化を緩やかにできる。
半導体基板１０の上面２１における酸素濃度をＯ２１とする。本例の上面側スロープ１４６における酸素濃度は、濃度ピーク１４４における酸素濃度Ｏｍａｘから、上面２１における酸素濃度Ｏ２１まで連続して減少している。酸素濃度Ｏ２１は、初期濃度Ｏｂより高くてよい。酸素濃度Ｏ２１は、酸素濃度Ｏ２３より低くてよく、高くてもよい。酸素濃度Ｏ２１は、半導体基板１０における酸素濃度の最小値Ｏｍｉｎと一致していてよい。
濃度ピーク１４４と、上面２１との深さ方向における距離は、５μｍ以上、２０μｍ以下であってよい。濃度ピーク１４４の深さ位置は、アニール温度およびアニール時間によって制御できる。濃度ピーク１４４の深さ位置は、半導体基板１０の深さ方向の厚みの１／４以下であってよく、１／５以下であってよく、１／１０以下であってもよい。濃度ピーク１４４は、一定の深さ範囲に渡って設けられてもよい。つまり酸素濃度分布には、酸素濃度Ｏｍａｘとなる領域が、所定の深さ範囲に渡って設けられてよい。
図３は、半導体基板１０の深さ方向における酸素濃度分布の他の例を示している。本例における酸素濃度分布においても、濃度ピーク１４４から半導体基板１０の下面２３に向かって、半導体基板１０の下面２３における酸素濃度Ｏ２３と同一の濃度になるまで酸素濃度が減少している。ただし、酸素濃度分布は、下面２３から所定の深さ範囲にわたって、酸素濃度がＯ２３と一致する平坦領域１４７を有している。平坦領域１４７は、半導体基板１０の下面２３側の領域（つまり、中央位置Ｄｃから下面２３までの領域）内に配置されていてよく、上面２１側の領域（つまり、中央位置Ｄｃから上面２１までの領域）まで延伸して配置されていてもよい。
アニール条件によっては、基板内部には、上面２１からの酸素が拡散しない領域が存在する。当該領域の酸素濃度は、初期濃度Ｏｂとほぼ等しい。当該領域を残すように下面２３側を研削することで、図３に示すような酸素濃度分布を有する半導体基板１０を形成できる。
図２および図３の例において、下面側スロープ１４５は、上面２１側の領域から、下面２３側の領域にわたって設けられてよい。下面側スロープ１４５の深さ方向における長さは、半導体基板１０の深さ方向における厚みの１／５以上であってよく、１／４以上であってよく、１／３以上であってよく、１／２以上であってもよい。下面側スロープ１４５の深さ方向における長さは、２０μｍ以上であってよく、３０μｍ以上であってよく、４０μｍ以上であってよく、５０μｍ以上であってもよい。下面側スロープ１４５の深さ方向における長さは、上面側スロープ１４６の深さ方向における長さの２倍以上であってよく、４倍以上であってよく、１０倍以上であってもよい。
図４は、半導体装置１００の製造方法における一部の工程を示す図である。本例の製造方法においては、準備段階Ｓ４００において初期基板を準備する。初期基板は、ＭＣＺ法により形成されたＭＣＺ基板であってよく、ＦＺ法で形成されたＦＺ基板であってよく、他の方法で形成された基板であってもよい。上述したように初期基板は、ウエハまたはチップの状態である。初期基板の酸素濃度は、初期濃度Ｏｂである。
次に、アニール段階Ｓ４０１において、初期基板をアニールする。アニール段階Ｓ４０１において初期基板は酸素含有雰囲気でアニールされるか、または、表面に自然酸化膜が形成された状態でアニールされる。アニール段階Ｓ４０１においては、初期基板に対する酸素の固溶限濃度が、初期基板における現在の酸素濃度より高くなるように、所定のアニール温度およびアニール時間で初期基板をアニールする。現在の酸素濃度とは、アニール処理前の初期濃度Ｏｂである。アニール後において、初期基板の上面側における酸素濃度分布は、図２または図３に示した分布と同様である。また、初期基板の下面側における酸素濃度分布は、図２または図３における横軸を、下面を基準とした深さ位置に置き換えた分布と同様である。
シリコン基板に対する酸素の固溶限は、アニール温度が１０００℃の場合に２×１０１７／ｃｍ３程度であり、１１５０℃の場合に５×１０１７／ｃｍ３程度である。アニール段階Ｓ４０１においては、初期基板の初期酸素濃度と、初期基板の材料とに応じて、固溶限が初期酸素濃度よりも大きくなるアニール温度を設定する。
次に、上面側構造形成段階Ｓ４０２において、半導体装置１００の上面側の構造を形成する。上面側の構造とは、半導体基板１０の上面２１の上方に配置される電極および絶縁膜、ならびに、半導体基板１０の内部に形成されるドーピング領域等を含む。ドーピング領域とは、ドーパントが注入された領域である。例えば半導体装置１００がトランジスタの場合、上面２１側の構造には、エミッタ電極、層間絶縁膜、ゲート導電部、ゲート絶縁膜、Ｎ型のエミッタ領域、Ｐ型のベース領域等が含まれる。なおアニール段階Ｓ４０１は、上面側構造形成段階Ｓ４０２の途中で行われてよい。アニール段階Ｓ４０１は、初期基板の上面にエミッタ電極を形成するより前に行ってよい。また、アニール段階Ｓ４０１は、例えばドーパントを活性化させるための他のアニール段階と共通の段階であってよく、異なる段階であってもよい。
次に、薄化段階Ｓ４０３において、初期基板の下面側から初期基板を薄化して、半導体基板１０を形成する。薄化段階Ｓ４０３においては、ＣＭＰ等により初期基板を薄化してよい。これにより、半導体基板１０の酸素濃度分布は、図２または図３に示したような分布となる。
次に、下面側構造形成段階Ｓ４０４において、半導体装置１００の下面側の構造を形成する。下面側の構造とは、半導体基板１０の下面２３の下方に配置される電極、ならびに、半導体基板１０の内部に形成されるドーピング領域等を含む。例えば半導体装置１００がトランジスタの場合、下面２３側の構造には、Ｐ型のコレクタ領域等が含まれる。
このような工程により、図２または図３に示したような酸素濃度分布を有する半導体装置１００を製造できる。なお、半導体基板１０の上面２１側の酸素濃度は、アニール温度により比較的に精度よく制御できる。一方で、半導体基板１０の下面２３側の酸素濃度は、初期濃度Ｏｂの影響が大きくなるので、上面２１側よりも酸素濃度のバラツキが大きくなりやすい。半導体基板１０の上面２１側にトランジスタのチャネル等を含む構造を形成することで、半導体装置１００の特性のバラツキを更に低減できる。
半導体基板１０の深さ方向における酸素濃度分布における酸素濃度の最小値Ｏｍｉｎに対して、濃度ピーク１４４における濃度ピーク値Ｏｍａｘが１．５倍以上となるように、アニール段階Ｓ４０１における条件を設定してよい。濃度ピーク値Ｏｍａｘは、アニール温度に対応する固溶限とほぼ等しい。酸素濃度の最小値Ｏｍｉｎは、初期濃度Ｏｂと等しいか、初期濃度Ｏｂよりも大きい。このため、濃度ピーク値Ｏｍａｘを、最小値Ｏｍｉｎの１．５倍以上とすることで、初期濃度Ｏｂよりも十分高い固溶限で、初期基板をアニールできる。これにより、半導体基板１０における酸素濃度のバラツキを小さくできる。なお、複数の半導体装置１００を製造する場合、複数の初期基板の初期濃度Ｏｂのうち、最大の初期濃度Ｏｂ値に対して、１．５倍の固溶限となるアニール条件を設定してよい。それぞれの初期基板に対して、設定した共通のアニール条件でアニール処理する。これにより、初期濃度Ｏｂのバラツキの影響を抑制して、それぞれの基板の酸素濃度のバラツキを低減できる。
濃度ピーク値Ｏｍａｘは、最小値Ｏｍｉｎの５倍以上であってよく、１０倍以上であってもよい。これにより、半導体基板１０における酸素濃度のバラツキをより小さくできる。
図５は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図５においては、各部材を半導体基板１０の上面に投影した位置を示している。図５においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図５においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０の上方には、エミッタ電極が設けられているが図５では省略している。
活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、ＦＷＤ等のダイオード素子を含むダイオード部８０が設けられている。図５においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、所定の配列方向（図５ではＸ軸方向）に沿って並んで配置されている。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図５ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の長手方向と、後述するトレンチ部の長手方向とは同一であってよく、異なっていてもよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、ゲートパッド１１２の他、アノードパッド、カソードパッドおよび電流検出パッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１２０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図５においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１２０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１２０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１２０に設けられている。活性部１２０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１２０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１２０を横切るように、Ｘ軸方向に延伸して設けられている。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１２０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、外周ゲート配線１３０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図６は、図５における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。活性部１２０と外周ゲート配線１３０とが隣り合う領域においては、活性側ゲート配線１３１に代えて外周ゲート配線１３０が配置されていてよい。
本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図６では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図６においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図６においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図６における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図６に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。本明細書では、各トレンチ部の各直線部分を、１つのトレンチ部として扱う場合がある。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
メサ部６０のうち、ゲートトレンチ部４０に接しており、且つ、エミッタ領域１２が設けられたメサ部６０をゲートメサ部と称する。本例においては、トランジスタ部７０のメサ部６０は、全てゲートメサ部である。他の例においては、トランジスタ部７０は、ゲートトレンチ部４０に接していないか、または、エミッタ領域１２が設けられていないダミーメサ部を有していてもよい。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図６においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
トランジスタ部７０において、ダイオード部８０と接する領域には、緩衝領域が設けられてもよい。緩衝領域のメサ部は、ダイオード部８０のメサ部６１と同一の構造を有するダミーメサ部である。ただし緩衝領域のダミーメサ部の下面には、コレクタ領域２２が設けられる。緩衝領域を設けることで、カソード領域８２と、ゲートメサ部とを離して配置でき、ゲートメサ部とカソード領域８２との間におけるキャリアの流れを抑制できる。
緩衝領域のメサ部は、半導体基板１０の上面において、ダイオード部８０のベース領域１４の少なくとも一部に代えて、コンタクト領域１５を有していてもよい。緩衝領域のメサ部は、上面におけるコンタクト領域１５の面積が、一つのメサ部６０の上面におけるコンタクト領域１５の面積よりも大きくてよい。これにより、トランジスタ部７０のターンオフ時等にホール等のキャリアをエミッタ電極５２側に引き抜きやすくなる。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図６においては、カソード領域８２およびコレクタ領域２２の境界を一点鎖線で示している。
図７は、図６におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図６において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は、半導体基板１０の上面２１と、ドリフト領域１８との間に配置されている。エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ダイオード部８０のベース領域１４は、ダイオード部８０のアノード領域として機能する。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０は、深さ方向のドーピング濃度分布において、複数のピークを有してよく、単一のピークを有してもよい。
トランジスタ部７０において、バッファ領域２０の下にはＰ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下にはＮ＋型のカソード領域８２が設けられる。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。
本例においてトランジスタ部７０とダイオード部８０とのＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。図７の例では、トランジスタ部７０のＸ軸方向における端には、ダミートレンチ部３０が配置されている。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
本例の半導体装置１００は、トレンチ型のゲート構造を有しているが、他の例における半導体装置１００は、プレナー型のゲート構造を有していてもよい。つまりゲート導電部４４は、半導体基板１０の上面２１の上方に設けられてよい。ゲート絶縁膜４２は、ゲート導電部４４と、半導体基板１０の上面２１との間に設けられてよい。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
トランジスタ部７０において、半導体基板１０の深さ方向（Ｋ－Ｋ）における酸素濃度分布は、図２または図３に示した酸素濃度分布と同様である。また、ダイオード部８０において、半導体基板１０の深さ方向（Ｋ－Ｋ）における酸素濃度分布は、図２または図３に示した酸素濃度分布と同様である。これにより、酸素濃度を精度よく制御した半導体基板１０を用いて、トランジスタ部７０およびダイオード部８０を形成できる。このため、半導体装置１００の特性のバラツキを低減できる。
図５から図７の例における半導体装置１００は、一つの半導体基板１０にトランジスタ部７０およびダイオード部８０の両方を備えていた。他の例においては、半導体装置１００は、トランジスタ部７０を備え、ダイオード部８０を備えていなくてよい。この場合、トランジスタ部７０の構造は、図６および図７に示したトランジスタ部７０と同様である。また、半導体装置１００は、ダイオード部８０を備え、トランジスタ部７０を備えていなくてよい。この場合、ダイオード部８０の構造は、図６および図７に示したダイオード部８０と同様である。
図８は、図６におけるｂ－ｂ断面の他の例を示す図である。本例の半導体装置１００は、図７において説明した半導体装置１００の構成に加えて、上面側ライフタイム制御領域９２を有する。上面側ライフタイム制御領域９２は、半導体基板１０の上面２１側に設けられており、キャリアのライフタイムを低減させる領域である。上面側ライフタイム制御領域９２は、ＶＯ欠陥等の結晶欠陥を含んでいる。半導体基板１０のキャリアが、結晶欠陥と再結合することで、キャリアのライフタイムが低減される。図８においては、深さ方向における結晶欠陥の密度のピーク位置をバツ印で示している。上面側ライフタイム制御領域９２は、結晶欠陥の密度のピーク位置を含む領域である。結晶欠陥は、ヘリウムイオンまたは水素イオン等の不純物を、半導体基板１０の上面２１または下面２３側から照射することで形成できる。結晶欠陥の密度のピーク位置は、結晶欠陥を形成するために照射した不純物の濃度ピーク位置に対応している。
上面側ライフタイム制御領域９２は、ダイオード部８０に設けられる。上面側ライフタイム制御領域９２は、Ｘ軸方向においてダイオード部８０の全体に設けられてよい。ダイオード部８０に上面側ライフタイム制御領域９２を設けることで、ダイオード部８０における逆回復時間を低減して、逆回復損失を低減できる。
上面側ライフタイム制御領域９２は、トランジスタ部７０にも設けられてよい。上面側ライフタイム制御領域９２は、ダイオード部８０と、トランジスタ部７０のうちダイオード部８０に接する部分とに、Ｘ軸方向に連続して設けられてよい。トランジスタ部７０のうちダイオード部８０に接する部分にも上面側ライフタイム制御領域９２を設けることで、トランジスタ部７０の上面側からカソード領域８２へのキャリアの流れを抑制できる。
図９は、図８のＪ－Ｊ断面における酸素濃度分布および結晶欠陥密度分布の一例を示す。Ｊ－Ｊ断面は、上面側ライフタイム制御領域９２を通過するＹＺ断面である。ダイオード部８０において上面側ライフタイム制御領域９２が設けられた領域と、トランジスタ部７０において上面側ライフタイム制御領域９２が設けられた領域とは、ともに図９に示す分布を有してよい。
図９に示す酸素濃度分布は、図２または図３に示した酸素濃度分布と同様である。ただし図９における酸素濃度分布の縦軸は、濃度ピーク１４４における酸素濃度Ｏｍａｘを１００％とした場合の、各酸素濃度をパーセントで示した軸である。また、図９における酸素濃度分布は、濃度ピーク１４４の近傍を拡大している。図９に示す結晶欠陥密度分布の縦軸は対数軸であり、横軸は深さ方向における位置を示す線形軸である。
半導体基板１０の深さ方向における結晶欠陥密度分布は、半導体基板１０の上面２１側の領域（つまり、半導体基板１０の中央位置Ｄｃから上面２１までの領域）において上面側密度ピーク１５４を有する。結晶欠陥密度分布は、上面側密度ピーク１５４から上面２１に向かう上面側スロープ１５６と、上面側密度ピーク１５４から下面２３に向かう下面側スロープ１５５とを有する。本例の結晶欠陥は、半導体基板１０の上面２１側からヘリウム等のイオンを注入することで形成されている。この場合、ヘリウム等のイオンが通過した領域にも結晶欠陥が形成されるので、上面側スロープ１５６の傾きは、下面側スロープ１５５の傾きよりも緩やかになる。上面側密度ピーク１５４の深さ位置は、結晶欠陥を形成するために照射したヘリウム等のイオンの濃度分布のピーク位置とほぼ一致している。他の例においては、結晶欠陥は、半導体基板１０の下面２３側からヘリウム等のイオンを注入することで形成されてもよい。この場合、下面側スロープ１５５の傾きは、上面側スロープ１５６の傾きよりも緩やかになる。
酸素濃度分布において、濃度ピーク１４４における酸素濃度Ｏｍａｘの５０％以上の酸素濃度となる深さ範囲をＲ１とし、酸素濃度Ｏｍａｘの８０％以上の酸素濃度となる深さ範囲をＲ２とする。上面側密度ピーク１５４は、深さ範囲Ｒ１に配置されていることが好ましい。
深さ範囲Ｒ１における酸素濃度は、酸素濃度Ｏｍａｘとの差が小さく、アニール温度によって酸素濃度が精度よく制御されている。このため、深さ範囲Ｒ１に、結晶欠陥を形成するためのヘリウム等のイオンの飛程を設定することで、酸素濃度のバラツキが小さい領域にヘリウム等のイオンを注入できる。形成される結晶欠陥の密度は酸素濃度により変動するので、上面側密度ピーク１５４における密度ピーク値Ｖｍａｘのバラツキを小さくできる。
上面側密度ピーク１５４は、深さ範囲Ｒ２に配置されていてもよい。これにより、密度ピーク値Ｖｍａｘのバラツキを更に小さくできる。
なお、酸素濃度分布における濃度ピーク１４４は、上面側密度ピーク１５４と半導体基板１０の上面２１との間に配置されていてよい。つまり、上面側密度ピーク１５４は、酸素濃度分布における下面側スロープ１４５と重なる位置に配置されていてよい。これにより、酸素濃度分布において傾きの小さい領域に、上面側密度ピーク１５４を配置できる。従って、上面側密度ピーク１５４の深さ方向における位置にバラツキが生じても、位置バラツキに起因する酸素濃度バラツキを小さくでき、密度ピーク値Ｖｍａｘのバラツキを小さくできる。この場合においても、上面側密度ピーク１５４は、範囲Ｒ１またはＲ２内に配置されることが好ましい。
また、深さ範囲Ｒ１の深さ方向における長さは、１０μｍ以上であってよい。深さ範囲Ｒ１を長く設けることにより、深さ範囲Ｒ１に上面側密度ピーク１５４を設けることが容易となり、密度ピーク値Ｖｍａｘのバラツキを低減できる。また、深さ範囲Ｒ２の深さ方向における長さが、１０μｍ以上であってもよい。これにより、密度ピーク値Ｖｍａｘのバラツキを更に小さくできる。深さ範囲Ｒ１またはＲ２の長さは、１５μｍ以上であってよく、２０μｍ以上であってもよい。
深さ範囲Ｒ１またはＲ２の長さは、アニール条件等により制御できる。例えばアニール時間をより長くすることで、半導体基板１０のより深い位置まで、固溶限に近い濃度で酸素を分布させることができる。このため、深さ範囲Ｒ１またはＲ２を長くできる。アニール時間は、１時間以上であってよく、５時間以上であってよく、１０時間以上であってもよい。
また、酸素濃度分布における濃度ピーク１４４と、半導体基板１０の上面２１との距離Ｌ１は、５μｍ以上、２０μｍ以下であってよい。距離Ｌ１をある程度小さくすることで、比較的に酸素濃度分布の変化が急峻な領域の長さを小さくできる。距離Ｌ１は、１０μｍ以下であってよい。また、距離Ｌ１は、図５等に示したダミートレンチ部３０の深さ方向における長さよりも小さくてよい。一方で、上面側密度ピーク１５４と上面２１との距離は、ダミートレンチ部３０の深さ方向における長さよりも大きくてよい。これにより、上面側密度ピーク１５４が、酸素濃度分布の下面側スロープ１４５と重なる位置に配置される。
なお図８に示した半導体装置１００は、半導体基板１０の上面２１側に上面側ライフタイム制御領域９２を有しており、下面２３側には、ライフタイム制御領域を有していない。つまり、半導体基板１０の下面２３側においては、深さ方向における結晶欠陥密度分布、ライフタイム分布等はピークまたは谷等の極値を有していない。
半導体基板１０の下面２３側においては、上面２１側に比べて初期酸素濃度の影響が強くなり、酸素濃度のバラツキが大きくなりやすい。下面２３側にライフタイム制御領域を設けないことで、半導体装置１００の特性のバラツキを低減できる。
図１０は、深さ方向においてほぼ一様な酸素濃度分布を有する半導体基板に、図８に示したような上面側ライフタイム制御領域９２を形成した場合の、酸素濃度と順方向電圧Ｖｆとの関係を示す図である。図１０に示すように、半導体基板の酸素濃度によって、結晶欠陥密度は変動し、順方向電圧Ｖｆも変動する。
このため、図１から図９に示したような酸素濃度分布を有さない半導体基板を用いて半導体装置を製造する場合、準備した半導体基板の酸素濃度を予め測定して、酸素濃度に応じて基板をランク分けしている場合がある。そして、半導体装置の用途に応じたランクの半導体基板を用いていた。ＭＣＺ法、ＦＺ法等によって製造された半導体基板の酸素濃度はバラツキやすく、所定の酸素濃度の半導体基板を安定して準備することが困難であった。
これに対して、図１から図９に示した例のように、半導体基板１０の初期濃度よりも高い固溶限となる条件で半導体基板１０をアニールすることで、半導体基板１０の酸素濃度を所定の濃度にし、且つ、基板間の酸素濃度バラツキを小さくできる。このため、半導体装置１００の性能バラツキを抑制し、また、半導体基板の準備コストを低減できる。
図１１は、酸素の初期濃度が異なる２つの半導体基板１０を用いて製造した半導体装置１００の特性を比較する図である。サンプル１の半導体基板１０の初期酸素濃度は４×１０１６／ｃｍ３であり、サンプル２の半導体基板１０の初期酸素濃度は４×１０１７／ｃｍ３である。半導体装置１００の構造は、図８の例と同様である。サンプル１の半導体基板１０は、ＦＺ法で製造された基板であり、サンプル２の半導体基板１０は、ＭＣＺ法で製造された基板である。
これらの半導体基板１０に対して、固溶限が４×１０１７／ｃｍ３の１．５倍以上となる条件でアニール処理を行った。サンプル１および２に対するアニール条件は同一である。製造したサンプル１および２の半導体装置１００について、コレクタ－エミッタ間電圧（Ｖｃｅ）と、コレクタ電流（Ｉｃ）との関係を、２５℃および１７５℃の雰囲気で測定した。いずれの温度においても、サンプル１および２の特性は、ほぼ同一となった。
このように、図１から図９において説明した半導体装置１００によれば、初期酸素濃度のバラツキによる特性のバラツキを低減できる。また、ＭＣＺ法およびＦＺ法のように異なる製造方法で製造した半導体基板１０を用いても、ほぼ同一の特性の半導体装置１００を製造できる。
図１２は、半導体装置１００の他の例を示す図である。本例の半導体装置１００は、下面側ライフタイム制御領域９３を備える点で、図８に示した半導体装置１００の構造と相違する。下面側ライフタイム制御領域９３以外の構成は、図８に示した例と同一である。
下面側ライフタイム制御領域９３は、半導体基板１０の下面２３側（すなわち、半導体基板１０の深さ方向の中央位置Ｄｃから下面２３までの領域）に配置されている。本例の下面側ライフタイム制御領域９３は、バッファ領域２０と重なる位置に設けられてよい。また、下面側ライフタイム制御領域９３は、Ｘ軸方向において、上面側ライフタイム制御領域９２よりも広い範囲に設けられてよい。本例の下面側ライフタイム制御領域９３は、Ｘ軸方向において、ダイオード部８０およびトランジスタ部７０の全体に設けられている。
下面側ライフタイム制御領域９３の構造および形成方法は、上面側ライフタイム制御領域９２と同様である。ただし、下面側ライフタイム制御領域９３は、半導体基板１０の下面２３側からヘリウム等のイオンを照射して形成してよい。
下面側ライフタイム制御領域９３を設けることで、半導体基板１０におけるキャリアライフタイムをより精度よく制御できる。なお、下面側ライフタイム制御領域９３は、酸素濃度分布における下面側スロープ１４５と重なる位置に設けられることが好ましい。つまり、下面側ライフタイム制御領域９３は、図３に示した平坦領域１４７には設けられないことが好ましい。これにより、初期酸素濃度のバラツキの影響を低減できる。ただし、下面側ライフタイム制御領域９３は、平坦領域１４７に設けられていてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・上面側ライフタイム制御領域、９３・・・下面側ライフタイム制御領域、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１２０・・・活性部、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１４１・・・上面側電極、１４２・・・下面側電極、１４３・・・高酸素濃度部、１４４・・・濃度ピーク、１４５・・・下面側スロープ、１４６・・・上面側スロープ、１４７・・・平坦領域、１５４・・・上面側密度ピーク、１５５・・・下面側スロープ、１５６・・・上面側スロープ

Claims (21)

  1. 酸素を含む半導体基板を備える半導体装置であって、
    前記半導体基板の深さ方向における酸素濃度分布は、前記半導体基板の深さ方向における中央よりも上面側において、前記半導体基板の下面よりも酸素濃度が高い高酸素濃度部を有し、
    前記高酸素濃度部は、前記酸素濃度分布において濃度ピークを有し、
    前記酸素濃度分布における前記濃度ピークと、前記半導体基板の上面との距離が、５μｍ以上、２０μｍ以下である
    半導体装置。
  2. 酸素を含む半導体基板を備える半導体装置であって、
    前記半導体基板の深さ方向における酸素濃度分布は、前記半導体基板の深さ方向における中央よりも上面側において、前記半導体基板の下面よりも酸素濃度が高い高酸素濃度部を有し、
    前記半導体基板の上面に設けられたゲート導電部と、
    前記ゲート導電部と前記半導体基板とを絶縁するゲート絶縁膜と
    を更に備える半導体装置。
  3. 酸素を含む半導体基板を備える半導体装置であって、
    前記半導体基板の深さ方向における酸素濃度分布は、前記半導体基板の深さ方向における中央よりも上面側において、前記半導体基板の下面よりも酸素濃度が高い高酸素濃度部を有し、
    前記半導体基板の下面と接して設けられた第１導電型のカソード領域と、
    前記半導体基板の上面と接して設けられた第２導電型のアノード領域と
    を更に備える半導体装置。
  4. 酸素を含む半導体基板を備える半導体装置の製造方法であって、
    初期基板に対する酸素の固溶限濃度が、前記初期基板における現在の酸素濃度より高くなるように、前記初期基板をアニールするアニール段階と、
    前記初期基板の下面側から前記初期基板を薄化して前記半導体基板を形成する薄化段階と
    を備える製造方法。
  5. 前記初期基板としてＭＣＺ基板を準備する準備段階を更に備える
    請求項４に記載の製造方法。
  6. 前記初期基板としてＦＺ基板を準備する準備段階を更に備える
    請求項４に記載の製造方法。
  7. 酸素を含む半導体基板を備える半導体装置であって、
    前記半導体基板の深さ方向における酸素濃度分布は、前記半導体基板の深さ方向における中央よりも上面側において、前記半導体基板の下面よりも酸素濃度が高い高酸素濃度部を有し、
    前記半導体基板の上面における前記酸素濃度は前記半導体基板における前記酸素濃度の最小値と一致している半導体装置。
  8. 酸素を含む半導体基板を備える半導体装置であって、
    前記半導体基板の深さ方向における酸素濃度分布は、前記半導体基板の深さ方向における中央よりも上面側において、前記半導体基板の下面よりも酸素濃度が高い高酸素濃度部を有し、
    前記酸素濃度分布は、前記半導体基板の前記下面から前記半導体基板の深さ方向における中央よりも上面側まで、前記酸素濃度が前記半導体基板の前記下面の前記酸素濃度と一致する平坦領域を有している半導体装置。
  9. 前記高酸素濃度部は、前記酸素濃度分布において濃度ピークを有する
    請求項７または８に記載の半導体装置。
  10. 前記酸素濃度は、前記濃度ピークから前記半導体基板の下面に向かって、前記半導体基板の下面における前記酸素濃度と同一の濃度になるまで減少する
    請求項９に記載の半導体装置。
  11. 前記半導体基板の深さ方向における結晶欠陥の密度分布は、前記半導体基板の上面側において上面側密度ピークを有し、
    前記上面側密度ピークは、前記酸素濃度が前記濃度ピークにおけるピーク値の５０％以上となる深さ範囲に配置されている
    請求項１、９または１０のいずれか一項に記載の半導体装置。
  12. 前記上面側密度ピークは、前記酸素濃度が前記濃度ピークにおけるピーク値の８０％以上となる深さ範囲に配置されている
    請求項１１に記載の半導体装置。
  13. 前記酸素濃度分布において、前記酸素濃度が前記濃度ピークにおけるピーク値の５０％以上となる深さ範囲が、１０μｍ以上である
    請求項１１に記載の半導体装置。
  14. 前記濃度ピークは、前記上面側密度ピークと前記半導体基板の上面との間に配置されている
    請求項１１から１３のいずれか一項に記載の半導体装置。
  15. 前記酸素濃度分布における前記酸素濃度の最小値に対して、前記濃度ピークにおけるピーク値が１．５倍以上である
    請求項１または９から１４のいずれか一項に記載の半導体装置。
  16. 前記酸素濃度分布における前記酸素濃度の最小値に対して、前記濃度ピークにおけるピーク値が５倍以上である
    請求項１５に記載の半導体装置。
  17. 前記半導体基板には、活性部と前記活性部を囲むエッジ終端構造部とが設けられ、
    前記活性部には、トランジスタ部とダイオード部とが設けられる
    請求項１または７から１６のいずれか一項に記載の半導体装置。
  18. 前記トランジスタ部と前記ダイオード部は、配列方向に交互に配置される
    請求項１７に記載の半導体装置。
  19. 前記トランジスタ部および前記ダイオード部は、
    前記半導体基板の上面と接して設けられた第２導電型のベース領域
    を有し、
    前記トランジスタ部は、
    前記半導体基板の下面と接して設けられた第２導電型のコレクタ領域
    を有し、
    前記ダイオード部は、
    前記半導体基板の下面と接して設けられた第１導電型のカソード領域
    を有し、
    前記ダイオード部に設けられた前記ベース領域は、アノード領域として機能する
    請求項１７または１８に記載の半導体装置。
  20. 前記トランジスタ部には、ゲートトレンチ部が設けられ、
    前記トランジスタ部および前記ダイオード部には、ダミートレンチ部が設けられ、
    前記ゲートトレンチ部は、
    前記半導体基板の上面に設けられたゲートトレンチと、
    前記ゲートトレンチの内壁を覆うゲート絶縁膜と、
    前記ゲートトレンチの内部において前記ゲート絶縁膜より内側に設けられるゲート導電部と
    を有し、
    前記ダミートレンチ部は、
    前記半導体基板の上面に設けられたダミートレンチと、
    前記ダミートレンチの内壁を覆うダミー絶縁膜と、
    前記ダミートレンチの内部において前記ダミー絶縁膜より内側に設けられるダミー導電部と
    を有する
    請求項１７から１９のいずれか一項に記載の半導体装置。
  21. 前記ダイオード部には、前記半導体基板の深さ方向における中央よりも上面側に上面側ライフタイム制御領域が設けられる
    請求項１７から１９のいずれか一項に記載の半導体装置。
JP2021515833A 2019-04-26 2020-02-20 半導体装置および製造方法 Active JP7251616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019086038 2019-04-26
JP2019086038 2019-04-26
PCT/JP2020/006920 WO2020217683A1 (ja) 2019-04-26 2020-02-20 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JPWO2020217683A1 JPWO2020217683A1 (ja) 2021-10-14
JP7251616B2 true JP7251616B2 (ja) 2023-04-04

Family

ID=72942405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021515833A Active JP7251616B2 (ja) 2019-04-26 2020-02-20 半導体装置および製造方法

Country Status (5)

Country Link
US (2) US11710766B2 (ja)
EP (1) EP3842574B1 (ja)
JP (1) JP7251616B2 (ja)
CN (1) CN112752871B (ja)
WO (1) WO2020217683A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230335410A1 (en) * 2020-12-15 2023-10-19 Mitsubishi Electric Corporation Semiconductor device manufacturing method, and semiconductor device
WO2024122541A1 (ja) * 2022-12-08 2024-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177296A (ja) 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP2011222550A (ja) 2010-04-02 2011-11-04 Toyota Central R&D Labs Inc Ｐｉｎダイオード
JP2016111337A (ja) 2014-10-09 2016-06-20 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
JP2018137454A (ja) 2015-06-17 2018-08-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019078131A1 (ja) 2017-10-18 2019-04-25 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP5124964B2 (ja) * 2006-03-27 2013-01-23 サンケン電気株式会社 半導体装置の製法
JP2010165772A (ja) 2009-01-14 2010-07-29 Toshiba Corp 半導体装置の製造方法
EP2695184B1 (en) * 2011-04-06 2018-02-14 Oxford University Innovation Limited Processing a wafer for an electronic circuit
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6083412B2 (ja) 2014-04-01 2017-02-22 信越半導体株式会社 再結合ライフタイムの制御方法及びシリコン基板の製造方法
JP6268117B2 (ja) * 2015-03-27 2018-01-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
JP6109432B2 (ja) * 2015-04-02 2017-04-05 三菱電機株式会社 電力用半導体装置の製造方法
CN107851584B (zh) * 2016-02-23 2021-06-11 富士电机株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177296A (ja) 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、ｐｎダイオード、ｉｇｂｔ、及びそれらの製造方法
JP2011222550A (ja) 2010-04-02 2011-11-04 Toyota Central R&D Labs Inc Ｐｉｎダイオード
JP2016111337A (ja) 2014-10-09 2016-06-20 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
JP2018137454A (ja) 2015-06-17 2018-08-30 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019078131A1 (ja) 2017-10-18 2019-04-25 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20230361167A1 (en) 2023-11-09
CN112752871A (zh) 2021-05-04
CN112752871B (zh) 2023-09-22
EP3842574B1 (en) 2024-03-27
EP3842574A1 (en) 2021-06-30
EP3842574A4 (en) 2021-11-17
US11710766B2 (en) 2023-07-25
WO2020217683A1 (ja) 2020-10-29
US20210210595A1 (en) 2021-07-08
JPWO2020217683A1 (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
JP7327541B2 (ja) 半導体装置および半導体装置の製造方法
JP7268743B2 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
US20230361167A1 (en) Semiconductor device and manufacturing method
JP2023041915A (ja) 半導体装置
JP7279846B2 (ja) 半導体装置
CN113544857B (zh) 半导体装置以及制造方法
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
JP7395844B2 (ja) 半導体装置および製造方法
JP7473075B2 (ja) 半導体装置
JP2023119676A (ja) 半導体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
WO2024166492A1 (ja) 半導体装置
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
WO2023224059A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
JP2024035557A (ja) 半導体装置
JP2024067536A (ja) 半導体装置
JP2022161357A (ja) 半導体装置および製造方法
CN117561610A (zh) 半导体装置及制造方法
CN114127930A (zh) 半导体装置
CN117096184A (zh) 半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221223

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7251616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150