JP2011222550A - Pinダイオード - Google Patents

Pinダイオード Download PDF

Info

Publication number
JP2011222550A
JP2011222550A JP2010086328A JP2010086328A JP2011222550A JP 2011222550 A JP2011222550 A JP 2011222550A JP 2010086328 A JP2010086328 A JP 2010086328A JP 2010086328 A JP2010086328 A JP 2010086328A JP 2011222550 A JP2011222550 A JP 2011222550A
Authority
JP
Japan
Prior art keywords
region
high resistance
interface
oxygen
pin diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010086328A
Other languages
English (en)
Other versions
JP5523901B2 (ja
Inventor
Yusuke Yamashita
侑佑 山下
Takahide Sugiyama
隆英 杉山
Tadashi Misumi
忠司 三角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2010086328A priority Critical patent/JP5523901B2/ja
Publication of JP2011222550A publication Critical patent/JP2011222550A/ja
Application granted granted Critical
Publication of JP5523901B2 publication Critical patent/JP5523901B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 PINダイオードにおいて、リーク電流の増加を抑制しながら逆回復電荷を低減させる。
【解決手段】 PINダイオード10は、アノード領域4とカソード領域15の間に高抵抗領域8を有する。アノード領域4と高抵抗領域8が接する第1界面6からカソード領域15と高抵抗領域8が接する第2界面12までの距離は50μm以上である。高抵抗領域8の全域に酸素が含まれている。酸素の濃度は、第1界面6の近傍で最大値を示すとともにカソード領域15に向けて単調減少している。酸素の濃度は、第2界面12において2.0×1016cm−3以上で5.0×1016cm−3以下である。PINダイオード10では、酸素の濃度に応じて、高抵抗領域8内に原子空孔と酸素が結合した複合欠陥が形成されている。
【選択図】図1

Description

本発明は、アノード領域とカソード領域の間に高抵抗領域を有するPINダイオードに関する。
アノード領域とカソード領域の間に高抵抗領域を有するPINダイオード(P-Intrinsic-N diode)が開発されている。PINダイオードをオンすると、アノード領域から高抵抗領域に正孔が注入され、カソード領域から高抵抗領域に電子が注入され、高抵抗領域で伝導度変調が生じる。PINダイオードをオフすると、高抵抗領域に存在するキャリア(正孔と電子)がアノード領域とカソード領域から排出され、PINダイオードが非導通となる。PINダイオードでは、オフしたときのキャリア(正孔と電子)のライフタイムを短くするために、高抵抗領域内に結晶欠陥を形成する技術が知られている。高抵抗領域内に結晶欠陥を形成することにより、PINダイオードのスイッチング損失を低減させることができる。高抵抗領域内に結晶欠陥を形成するPINダイオードの一例が、特許文献1及び特許文献2に開示されている。
特許文献1の技術では、アノード領域側とカソード領域側の両方から高抵抗領域に向けてプロトンを照射し、アノード領域と高抵抗領域の界面及びカソード領域と高抵抗領域の界面の双方に結晶欠陥を形成する。特許文献1の技術によると、PINダイオードをオフしたときの逆回復電荷を低減させ、スイッチング損失を低減させることができる。なお、「逆回復電荷」とは、逆回復電流を時間で積分した値のことをいう。
特許文献2の技術では、アノード領域と高抵抗領域の界面近傍の高抵抗領域内に、酸素を高濃度に含む酸素富裕層を形成する。そして、高抵抗領域に電子線を照射することにより、酸素富裕層を形成した部分に局所的な結晶欠陥を形成する。特許文献2の技術では、局所的な結晶欠陥によって、PINダイオードをオフしたときの逆回復電荷を低減させ、スイッチング損失を低減させている。
特開平8−102545号公報 特開2007−266103号公報
上記したように、特許文献1及び特許文献2の技術は、高抵抗領域内に結晶欠陥を形成するという点が共通している。しかしながら、特許文献1と特許文献2では、高抵抗領域内に形成される結晶欠陥の種類が相違する。特許文献1の技術では、プロトンを高抵抗領域内に留まるように照射する。その結果、プロトンが導入された箇所に主として原子空孔同士が結合した複空孔欠陥が形成される。複空孔欠陥は、逆回復電荷を低減させるためには有効であるが、リーク電流が生じやすいという欠点を有している。そのため、特許文献1の技術では、逆回復電荷の低減に伴ってリーク電流の増加を招く。特許文献2の技術では、高抵抗領域内に主として原子空孔と酸素が結合した複合欠陥が形成される。この複合欠陥は、複空孔欠陥に比べてリーク電流が生じにくいが、高抵抗領域内に酸素が存在しないと形成することができない。そのため、特許文献2の技術では、逆回復電荷の低減効果が限定的である。すなわち、酸素富裕層が形成されていない部分では、逆回復電荷を低減させる効果が得られない。なお、以下の説明では、複空孔欠陥のことをV−V欠陥と称し、原子空孔と酸素が結合した複合欠陥のことをV−O欠陥と称すことがある。
近年、高耐圧のPINダイオードを実現するために、高抵抗領域の厚み(アノード領域と高抵抗領域の界面からカソード領域と高抵抗領域の界面までの距離)が厚いPINダイオードが開発されている。例えば高抵抗領域の厚みが50μm以上のダイオードの場合、ダイオードがオンしているときに高抵抗領域内に存在するキャリアの量も多くなる。そのため、特許文献2のように高抵抗領域内に局所的な酸素富裕層を設けても、逆回復電荷を十分に低減させることができない。高抵抗領域の厚みが厚いPINダイオードにおいては、高抵抗領域内に局所的な酸素富裕層を設けるだけでは、PINダイオードをオフしたときのスイッチング損失を低減させることができない。本明細書に開示する技術は、上記の問題を解決するためのものであり、高抵抗領域の厚みが50μm以上のPINダイオードにおいて、リーク電流の増加を抑制しながら逆回復電荷を低減させることを目的とする。
まず、V−V欠陥とV−O欠陥の違いについて説明する。半導体層に向けて荷電粒子をその半導体層の内部に留まるように照射すると、荷電粒子が留まった箇所にV−V欠陥が形成される。荷電粒子が通過した範囲には、V−V欠陥はほとんど形成されない。一方、酸素を含む半導体層に向けて荷電粒子を照射すると、荷電粒子が通過した範囲にV−O欠陥が形成される。この場合、荷電粒子が半導体層を突き抜けると、半導体層の全体にV−O欠陥が形成される。また、酸素を含む半導体層の内部に荷電粒子が留まると、荷電粒子が通過した範囲にV−O欠陥が形成されるとともに、荷電粒子が留まった箇所にV−V欠陥が形成される。なお、荷電粒子の例として、ヘリウムイオン等の軽元素イオン、電子、陽子(水素イオン)が挙げられる。
本明細書に開示する技術は、アノード領域とカソード領域の間に高抵抗領域を有するPINダイオードに適用することができる。本明細書で開示するPINダイオードは、アノード領域と高抵抗領域が接する第1界面からカソード領域と高抵抗領域が接する第2界面までの距離が50μm以上であり、高抵抗領域の全域に酸素が含まれている。酸素の濃度は、第1界面の近傍で最大値を示すとともにカソード領域に向けて単調減少している。そして、酸素の濃度は、第2界面において2.0×1016cm−3以上で5.0×1016cm−3以下である。本明細書で開示するPINダイオードでは、酸素の濃度に応じて、高抵抗領域内に原子空孔と酸素が結合した複合欠陥(V−O欠陥)が形成されている。
上記のPINダイオードは、高抵抗領域の長さが50μm以上なので、高耐圧が要求される機器に使用することができる。また、高抵抗領域の全域にV−O欠陥が形成されているので、高抵抗領域内に局所的にV−O欠陥が形成されている従来のPINダイオード(従来技術2のようなPINダイオード)よりも逆回復電荷を低減することができる。さらに、V−V欠陥によって逆回復電荷を低減させる従来のPINダイオード(従来技術1のようなPINダイオード)のように、逆回復電荷を低減させることによりリーク電流が増加することもない。すなわち、上記のPINダイオードは、リーク電流を増加させることなく、逆回復電荷を低減することができる。なお、上記PINダイオードでは、酸素の濃度が、第2界面において2.0×1016cm−3以上である。そのため、第2界面に至るまで十分な量のV−O欠陥を形成することができる。さらに、酸素の濃度が、第2界面において5.0×1016cm−3以下である。そのため、第2界面のV−O欠陥が増加しすぎることにより、第2界面近傍のキャリアが急速に消失することを抑制することができる。活発な伝動度変調を利用して低いオン抵抗を維持することができ、さらに、逆回復電流の変化を緩やかにすることができ、サージ電圧が増大することを抑制することができる。
本発明で開示するPINダイオードでは、最大値における酸素の濃度が、1.0×1017cm−3以上で2.0×1017cm−3以下であることが好ましい。一般的に、逆回復電荷は、高抵抗領域内に形成されている結晶欠陥が多いほど低減する。しかしながら、高抵抗領域内の結晶欠陥を増加させると、その結晶欠陥がV−O欠陥であってもリーク電流の増加が避けられない。高抵抗領域内に形成することができるV−O欠陥の総量には限界がある。すなわち、高抵抗領域内に含ませることができる酸素の総量には限界がある。高抵抗領域の全域にV−O欠陥を形成する場合には、最大値における酸素の濃度を2.0×1017cm−3以下とすることが好ましい。また、高抵抗領域内に形成されているV−O欠陥の総量が同じであっても、第1界面近傍に形成されるV−O欠陥の量が少ないと、相対的に第2界面近傍のV−O欠陥が増加する。上記したように、第2界面近傍のV−O欠陥が増加しすぎると、サージ電圧が増加する。サージ電圧の増加を抑制するために、第1界面の近傍における酸素の濃度、すなわち、最大値における酸素の濃度は、1.0×1017cm−3以上であることが好ましい。
本発明で開示するPINダイオードでは、酸素の濃度が、第1界面で最大値を示していることが好ましい。アノード領域内及びカソード領域内に形成されているV−O欠陥は、逆回復電荷の低減に寄与しない。酸素の濃度が第1界面で最大値を示していれば、V−O欠陥の量をアノード領域と高抵抗領域の界面で最大にすることができる。アノード領域と高抵抗領域の界面(第1界面)のV−O欠陥の量を増加させると、逆回復電流を低減することができる。
本発明で開示するPINダイオードでは、第1界面の近傍の高抵抗領域内に、さらに複空孔欠陥(V−V欠陥)が形成されていてもよい。高抵抗領域内に含まれる酸素の総量を増加させることなく、逆回復電荷をさらに低減させることができる。
本明細書で開示する技術によると、高耐圧のPINダイオードにおいて、リーク電流を増加させることなく、逆回復電荷を低減させることができる。
実施例1のPINダイオードの要部断面図を示す。 実施例1のPINダイオードの半導体層内の不純物の濃度分布を示す。 実施例1のPINダイオードの半導体層内に含まれる酸素の濃度分布、及び、V−O欠陥の濃度分布を示す。 シミュレーションにおける高抵抗領域に含まれる酸素濃度分布を示す PINダイオードをオフしてから時間と逆回復電流の関係を示す。 PINダイオードをオフしてから時間と電圧の関係を示す。 第1界面の酸素濃度とPINダイオードの特性の変化の関係を示す。 第2界面の酸素濃度とPINダイオードの特性の変化の関係を示す。 実施例2のPINダイオードの半導体層内に含まれる酸素の濃度分布、及び、結晶欠陥の濃度分布を示す。
実施例を説明する前に、実施例の技術的特徴を以下に簡潔に記す。
(特徴1)高抵抗領域及びカソード領域にはn型の不純物が含まれている。高抵抗領域の不純物濃度は、カソード領域の不純物濃度よりも薄い。カソード領域は、n型不純物中濃度領域とn型不純物高濃度領域を備えている。n型不純物中濃度領域の不純物濃度は、高抵抗領域の不純物濃度よりも薄い。n型不純物中濃度領域は、高抵抗領域とn型不純物高濃度領域の間に介在している。
図1〜図3を参照し、PINダイオード10について説明する。図1に示すように、PINダイオード10は、半導体層17と、半導体層17の表面に形成されているアノード電極2と、半導体層17の裏面に形成されているカソード電極18を備えている。半導体層17の材料には、シリコン単結晶が用いられている。アノード電極2は、アルミニウム(Al)で形成されている。カソード電極18は、チタン(Ti),ニッケル(Ni),金(Au)の積層体で形成されている。
半導体層17は、アノード領域4と、高抵抗領域8と、カソード領域15を備えている。カソード領域15は、n型不純物中濃度領域14とn型不純物高濃度領域16を備えている。高抵抗領域8は、アノード領域4とカソード領域15に接している。なお、高抵抗領域8は、カソード領域15のうちのn型不純物中濃度領域14に接している。換言すると、n型不純物中濃度領域14が、高抵抗領域8とn型不純物高濃度領域16の間に介在している。
図2は、半導体層17内の不純物(アクセプタ及びドナー)の濃度分布を示す。曲線20がp型不純物(アクセプタ)の濃度分布を示し、曲線22がn型不純物(ドナー)の濃度分布を示す。アノード領域4は、半導体層17の表面からホウ素(ボロン:B)をイオン注入することで形成されている。アノード領域4のピーク不純物濃度はおよそ1.0×1017cm−3である。アノード領域4の厚みW4はおよそ2μmである。詳細は後述するが、半導体層17内には酸素も含まれている。半導体層17内に含まれている酸素は、アクセプタ及びドナーとして機能しない。
高抵抗領域8は、用意された半導体基板を所定の厚みに研磨することで形成されている。PINダイオード10では、厚みW8は50μm以上に調整されている。高抵抗領域8の不純物としてリンが用いられている。高抵抗領域8の不純物濃度は厚み方向に一定であり、およそ1×1014cm−3である。半導体層17内において、p型不純物の濃度が高抵抗領域8に含まれるn型不純物の濃度と等しくなる面が、アノード領域4と高抵抗領域8が接する第1界面6である。
カソード領域15(n型不純物中濃度領域14とn型不純物高濃度領域16)は、半導体層17の裏面からリン(P)をイオン注入することで形成されている。n型不純物中濃度領域14のピーク不純物濃度はおよそ1.0×1015cm−3である。n型不純物中濃度領域14の厚みW14はおよそ20μmである。n型不純物高濃度領域16のピーク不純物濃度はおよそ1.0×1019cm−3である。n型不純物高濃度領域16の厚みW16はおよそ1μmである。半導体層17内において、n型不純物中濃度領域14に含まれるn型不純物の濃度が高抵抗領域8に含まれるn型不純物の濃度と等しくなる面が、カソード領域15と高抵抗領域8が接する第2界面12である。
図3は、半導体層17内に含まれる酸素の濃度分布及びV−O欠陥の濃度分布示す。曲線26が酸素の濃度分布を示し、曲線30がV−O欠陥の濃度分布を示す。図3に示すように、酸素の濃度は、第1界面6において最大値を示し、カソード領域15に向けて単調減少している。第1界面6と曲線26が交わる点24における酸素濃度は、1.0×1017cm−3〜2.0×1017cm−3に調整されている。第2界面12と曲線26が交わる点28における酸素濃度は、2.0×1016cm−3〜5.0×1016cm−3に調整されている。半導体層17の表面(アノード領域4側)に酸素をイオン注入し、高温(例えば1100℃以上)でアニールすることにより、半導体層17内に含まれる酸素を上記の濃度分布にすることができる。酸素の注入量、アニール時間等は、半導体層17の厚みW17(図1を参照)に応じて調整することができる。
曲線30に示すように、V−O欠陥は、高抵抗領域8の全域に形成されている。V−O欠陥の濃度は、酸素濃度に応じて増減している。半導体層17内に酸素が含まれている場合、荷電粒子線が通過した範囲には、酸素の濃度に応じたV−O欠陥が形成される。V−O欠陥は、曲線26の酸素濃度分布を有する半導体層17に対して、荷電粒子線を半導体層17を通過するように照射することによって形成することができる。なお、荷電粒子は、半導体層17を通過可能であれば、その種類は特に限定されない。例えば、荷電粒子として、電子、陽子、ヘリウムイオン等を用いることができる。
上記したように、PINダイオード10では、V−O欠陥が、高抵抗領域8の全域に形成されている。そのため、PINダイオード10をオフしたときに、高抵抗領域8の全域でキャリア(正孔と電子)の再結合が生じる。その結果、高抵抗領域8の全域でキャリアのライフタイムを短くすることができ、逆回復電荷を低減させることができる。すなわち、PINダイオード10をオフしたときのスイッチング損失を低減することができる。また、PINダイオード10では、荷電粒子を高抵抗領域8内に留めないので、高抵抗領域8内にV−V欠陥がほとんど形成されない。PINダイオード10は、リーク電流を増加させやすいV−V欠陥ではなく、リーク電流を増加させにくいV−O欠陥を形成することにより、逆回復電荷を低減させる。そのため、PINダイオード10は、従来のPINダイオードと比較して、リーク電流の増加を抑制しながら逆回復電荷を低減させることができる。
なお、曲線30に示すように、V−O欠陥は、アノード領域4及びカソード領域15内にも形成されている。アノード領域4及びカソード領域15内に形成されているV−O欠陥は、逆回復電荷を低減させる効果がない。上記したように、酸素の濃度は、第1界面6で最大値を示している。そのため、V−O欠陥の濃度も、第1界面6で最大値を示す。アノード領域4内に形成されるV−O欠陥の濃度を抑制しながら、高抵抗領域8内に必要とされる濃度のV−O欠陥を形成することができる。また、第1界面6のV−O欠陥の量を増加させると、PINダイオード10をオフしたときの逆回復電流を低減させることができる。
上記したように、第2界面12における酸素濃度は、2.0×1016cm−3〜5.0×1016cm−3に調整されている。この範囲内であれば、PINダイオード10をオフしたときに、第2界面12の近傍においてもキャリアを再結合させることができる。また、この範囲内であれば、PINダイオード10をオフしたときに第2界面12の近傍に存在するキャリアが、急速に消失することを抑制することができる。すなわち、逆回復電荷を低減させることができるとともに、サージ電圧が上昇することも抑制することができる。また、上記したように、カソード領域15は、n型不純物中濃度領域14とn型不純物高濃度領域16を有している。そのため、PINダイオード10をオフしたときに、第1界面6から高抵抗領域8に向けて伸びる空乏層が、n型不純物高濃度領域16にまで至らず、n型不純物中濃度領域14内で停止する。PINダイオード10がオフしてから暫くの間、キャリアがn型不純物中濃度領域14内に残存することができるので、リカバリー電流の変化を緩やかにすることができる。その結果、サージ電圧が発生することを抑制することができる。
従来のPINダイオードでは、逆回復電荷を低減させるために、表面と裏面に局所的にV−V欠陥を形成していた。そのため、逆回復電荷を低減させると、リーク電流が増加するという不具合が生じた。しかしながら、PINダイオード10は、高抵抗領域8の全体にV−O欠陥を形成しているので、逆回復電荷を低減させてもリーク電流が発生しにくい。また、アノード領域4側(第1界面6)からカソード領域15側(第2界面12)に向けてV−O欠陥の濃度が単調減少しているので、PINダイオード10をオフしたときに、高抵抗領域8の第2界面12側に存在するキャリアの消失を緩やかにしながら、逆回復電荷を低減させることができる。
ここで、図4〜図6を参照し、高抵抗領域8に含まれる酸素の濃度分布を変化させたときの、PINダイオードの特性の変化に関するシミュレーション結果を説明する。図4は、本シミュレーションにおける高抵抗領域8に含まれる酸素の濃度分布を示す。なお、本シミュレーションでは、酸素の濃度分布に応じて、V−O欠陥が形成されている。グラフの横軸は半導体層17の表面(アノード領域4側)からの距離(単位:μm)を示しており、数値が大きくなるほど裏面(カソード領域15側)に近づいている。本シミュレーションでは、横軸の100μmの位置が第2界面12を示している。グラフの縦軸は酸素濃度(単位:cm−3)を示している。
曲線50は、第2界面12に酸素が含まれておらず、酸素濃度の最大値が2.0×1017cm−3を超えている。曲線51は、第2界面12の酸素濃度が4.0×1016cm−3であり、酸素濃度の最大値が2.0×1017cm−3である。曲線52は、第2界面12の酸素濃度が5.5×1016cm−3であり、酸素濃度の最大値が0.9×1017cm−3である。すなわち、曲線50は第1界面6側に酸素が極端に偏っている例を示し、曲線52は半導体層17内の酸素濃度があまりにも均一化している例を示し、曲線51は第1界面6側に酸素がほどよく偏っている例を示す。なお、曲線50,51,52ともに、半導体層17内に含まれている酸素の総量は等しい。
図5は、PINダイオードをオフしたときの逆回復電流を示す。グラフの横軸はダイオードをオフしてからの時間(単位:秒)を示し、縦軸は逆回復電流(単位:A)を示している。曲線50a,51a,52aは、夫々図4の曲線50.51,52の酸素濃度分布を有するPINダイオードの結果を示している。縦軸の数値「0」を水平に伸ばした直線と夫々の曲線50a,51a,52aで囲まれた面積が、逆回復電荷に相当する。
図5に示すように、曲線52a,51a,50aの順に逆回復電荷が増加している。すなわち、高抵抗領域8において、酸素が偏在しているほど、逆回復電荷が増加する。特に、高抵抗領域8とカソード領域15の界面12に酸素が含まれていないと、高抵抗領域8内に含まれる酸素の量が等しくても(高抵抗領域8内のV−O欠陥の量が等しくても)、逆回復電荷が増加する(曲線50aを参照)。
図6は、PINダイオードをオフしたときの電圧を示す。グラフの横軸はダイオードをオフしてからの時間(単位:秒)を示し、縦軸はアノード電極2とカソード電極18の間の電圧(単位:V)を示している。曲線50b,51b,52bは、夫々図4の曲線50.51,52の酸素濃度分布を有するPINダイオードの結果を示している。各曲線50b.51b,52bの最大値と650Vとの差が、サージ電圧に相当する。
曲線50bと51bを比較すると、サージ電圧は、曲線51bよりも50bの方が大きい。V−O欠陥が第1界面6の近傍に極端に偏在していると、サージ電圧が上昇する。また、曲線51bと52bを比較すると、半導体層17内の酸素濃度があまりにも均一化していても、サージ電圧が上昇する。なお、上記したように、酸素の総量は、曲線50,51,52で等しい。高抵抗領域8に形成されるV−O欠陥の総量は曲線50,51,52で等しいので、リーク電流の大きさは、曲線50,51,52で等しい。
上記したように、第1界面6側に酸素が極端に偏っていると、逆回復電荷が増加し、サージ電圧も上昇する。一方、半導体層17内の酸素濃度があまりにも均一化していると、サージ電圧が上昇する。第1界面6側に酸素がほどよく偏っていると、逆回復電荷を低減させることができ、さらに、サージ電圧の上昇も抑制することができる。
図7は、第1界面6の酸素濃度を変化させたときの逆回復電荷及びサージ電圧の変化を示す。グラフの横軸は第1界面6の酸素濃度(cm−3)を示す、グラフの左側の縦軸は逆回復電荷(μC)を示し、右側の縦軸はサージ電圧(V)を示す。曲線60は逆回復電荷を示し、曲線61はサージ電圧を示す。なお、本シミュレーションでは、第1界面6の酸素濃度が変化しても、高抵抗領域8に含まれる酸素の総量は等しい。すなわち、第1界面6の酸素濃度を濃くした場合、他の部分の酸素濃度を薄くすることにより、高抵抗領域8に含まれる酸素の総量を等しくしている。
曲線60に示すように、第1界面6の酸素濃度が濃くなるに従って、逆回復電荷が増加している。この結果は、高抵抗領域8内においてV−O欠陥が偏在して形成されていると、逆回復電荷が増加することを示している。また、曲線61に示すように、第1界面6の酸素濃度が2.0×1017cm−3以下の範囲では、酸素濃度が濃くなるに従って、サージ電圧が減少している。しかしながら、第1界面6の酸素濃度が2.0×1017cm−3を超えると、酸素濃度が濃くなるに従って、サージ電圧が上昇している。すなわち、第1界面6の酸素濃度が2.0×1017cm−3を超えると、酸素濃度が濃くなるに従って、逆回復電荷の増加とともにサージ電圧も上昇する。そのため、第1界面6の酸素濃度を2.0×1017cm−3よりも濃くするメリットがない。一方、第1界面6の酸素濃度が2.0×1017cm−3以下の範囲では、酸素濃度が濃くなるに従って、逆回復電荷は増加するもののサージ電圧を低減することができる。よって、第1界面6の酸素濃度は、2.0×1017cm−3以下であることが好ましい。なお、第1界面6の酸素濃度を1.0×1017cm−3未満にすると、サージ電圧が、第1界面6の酸素濃度が8.0×1017cm−3のときの結果と同程度まで上昇する。すなわち、図6の曲線50bと同程度のサージ電圧にまで上昇する。よって、第1界面6の酸素濃度は、1.0×1017cm−3以上であることが好ましい。
図8は、第2界面12の酸素濃度を変化させたときの逆回復電荷及びサージ電圧の変化を示す。グラフの横軸は第2界面12の酸素濃度(cm−3)を示す、グラフの左側の縦軸は逆回復電荷(μC)を示し、右側の縦軸はサージ電圧(V)を示す。曲線70は逆回復電荷を示し、曲線71はサージ電圧を示す。なお、本シミュレーションでは、第2界面12の酸素濃度が変化しても、高抵抗領域8に含まれる酸素の総量は等しい。すなわち、第2界面12の酸素濃度を濃くした場合、他の部分の酸素濃度を薄くすることにより、高抵抗領域8に含まれる酸素の総量を等しくしている。
曲線70に示すように、第2界面12の酸素濃度が濃くなるに従って、逆回復電荷が低減している。この結果は、第2界面12の酸素濃度が濃くするに従って、相対的に第1界面6の酸素濃度が薄くなり、高抵抗領域8に含まれる酸素の濃度が均一化されるためである。そのため、逆回復電荷を低減させるためには、第2界面12の酸素濃度を濃くすることが好ましい。また、第2界面12の酸素濃度が5.0×1016cm−3以下の範囲では、酸素濃度が濃くなるに従って、サージ電圧も低減する傾向がみられる。しかしながら、第2界面12の酸素濃度が5.0×1016cm−3を越えると、サージ電圧が急激に上昇している。そのため、第2界面12の酸素濃度は、5.0×1016cm−3以下であることが好ましい。なお、第2界面12の酸素濃度が2.0×1016cm−3未満の場合、第2界面12の酸素濃度が5.0×1016cm−3を越えたときと同程度のサージ電圧となる。そのため、第2界面12の酸素濃度は、2.0×1016cm−3以上であることが好ましい。
図9は、本実施例のPINダイオードにおける半導体層17内の酸素の濃度分布及び結晶欠陥の濃度分布を示す。本実施例のPINダイオードの形状は、実施例1のPINダイオード10の形状と同じである(図1も参照)。曲線26は酸素濃度プロファイルを示し、曲線30はV−O欠陥の濃度プロファイルを示し、曲線32はV−V欠陥の濃度プロファイルを示す。曲線26,30は、図3に示す曲線と同一である。すなわち、本実施例のPINダイオードは、実施例1のPINダイオード10の半導体層17内に、V−O欠陥に加えて、V−V欠陥が形成されている。なお、V−V欠陥の濃度は、第1界面6で最大値を示している。
高抵抗領域8内にV−O欠陥に加えてV−V欠陥を形成すると、実施例1のPINダイオードよりも、結晶欠陥の総量が多くなり、逆回復電荷をより低減させることができる。なお、本実施例のPINダイオードは、荷電子粒子を透過させてV−O欠陥を形成する工程とは別に、荷電子粒子を第1界面6の近傍に留まるように照射することにより形成することができる。あるいは、半導体層17の裏面から荷電子粒子が第1界面の近傍に留まるように荷電子粒子を照射してもよい。後者の場合、半導体層17の裏面から荷電子粒子が留まった範囲まではV−O欠陥が形成され、荷電子粒子が留まった箇所にV−V欠陥が形成される。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
4:アノード領域
6:第1界面
8:高抵抗領域
10:PINダイオード
12:第2界面
15:カソード領域

Claims (4)

  1. アノード領域とカソード領域の間に高抵抗領域を有するPINダイオードであって、
    アノード領域と高抵抗領域が接する第1界面からカソード領域と高抵抗領域が接する第2界面までの距離が50μm以上であり、
    高抵抗領域の全域に酸素が含まれており、
    その酸素の濃度が、第1界面の近傍で最大値を示すとともにカソード領域に向けて単調減少しており、第2界面において2.0×1016cm−3以上で5.0×1016cm−3以下であり、
    前記酸素の濃度に応じて、高抵抗領域内に原子空孔と酸素が結合した複合欠陥が形成されているPINダイオード。
  2. 前記最大値における酸素の濃度が、1.0×1017cm−3以上で2.0×1017cm−3以下である請求項1に記載のPINダイオード。
  3. 前記酸素の濃度が、第1界面で最大値を示している請求項1又は2に記載のPINダイオード。
  4. 第1界面の近傍の高抵抗領域内に、さらに複空孔欠陥が形成されている請求項1から3のいずれか1項に記載のPINダイオード。
JP2010086328A 2010-04-02 2010-04-02 Pinダイオード Expired - Fee Related JP5523901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086328A JP5523901B2 (ja) 2010-04-02 2010-04-02 Pinダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086328A JP5523901B2 (ja) 2010-04-02 2010-04-02 Pinダイオード

Publications (2)

Publication Number Publication Date
JP2011222550A true JP2011222550A (ja) 2011-11-04
JP5523901B2 JP5523901B2 (ja) 2014-06-18

Family

ID=45039190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086328A Expired - Fee Related JP5523901B2 (ja) 2010-04-02 2010-04-02 Pinダイオード

Country Status (1)

Country Link
JP (1) JP5523901B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184713A (ja) * 2015-03-27 2016-10-20 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
CN109148729A (zh) * 2018-09-03 2019-01-04 中国工程物理研究院流体物理研究所 一种光电器件阴极界面层及其制备方法
WO2020217683A1 (ja) * 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法
US10944015B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
US10943981B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
JP6903254B1 (ja) * 2020-12-15 2021-07-14 三菱電機株式会社 半導体装置の製造方法、及び、半導体装置
JPWO2021166980A1 (ja) * 2020-02-18 2021-08-26

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、pnダイオード、igbt、及びそれらの製造方法
JP2009141304A (ja) * 2007-11-13 2009-06-25 Toyota Motor Corp 半導体装置とその製造方法
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352101A (ja) * 2005-05-20 2006-12-28 Toyota Motor Corp 半導体装置及びその製造方法
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
JP2007266103A (ja) * 2006-03-27 2007-10-11 Sanken Electric Co Ltd 半導体装置の製法及び半導体装置
JP2008177296A (ja) * 2007-01-17 2008-07-31 Toyota Central R&D Labs Inc 半導体装置、pnダイオード、igbt、及びそれらの製造方法
JP2009141304A (ja) * 2007-11-13 2009-06-25 Toyota Motor Corp 半導体装置とその製造方法
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184713A (ja) * 2015-03-27 2016-10-20 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換システム
US10943981B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
US10944015B2 (en) 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
CN109148729A (zh) * 2018-09-03 2019-01-04 中国工程物理研究院流体物理研究所 一种光电器件阴极界面层及其制备方法
EP3842574A4 (en) * 2019-04-26 2021-11-17 Fuji Electric Co., Ltd. SEMICONDUCTOR DEVICE AND ITS PRODUCTION PROCESS
CN112752871A (zh) * 2019-04-26 2021-05-04 富士电机株式会社 半导体装置及制造方法
JPWO2020217683A1 (ja) * 2019-04-26 2021-10-14 富士電機株式会社 半導体装置および製造方法
WO2020217683A1 (ja) * 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法
JP7251616B2 (ja) 2019-04-26 2023-04-04 富士電機株式会社 半導体装置および製造方法
US11710766B2 (en) 2019-04-26 2023-07-25 Fuji Electric Co., Ltd. Semiconductor device containing an oxygen concentration distribution
CN112752871B (zh) * 2019-04-26 2023-09-22 富士电机株式会社 半导体装置及制造方法
JPWO2021166980A1 (ja) * 2020-02-18 2021-08-26
JP7279846B2 (ja) 2020-02-18 2023-05-23 富士電機株式会社 半導体装置
JP6903254B1 (ja) * 2020-12-15 2021-07-14 三菱電機株式会社 半導体装置の製造方法、及び、半導体装置

Also Published As

Publication number Publication date
JP5523901B2 (ja) 2014-06-18

Similar Documents

Publication Publication Date Title
JP5523901B2 (ja) Pinダイオード
US20240047200A1 (en) Semiconductor device and method for manufacturing the same
US10204979B2 (en) Semiconductor device and method of manufacturing the same
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
US7557386B2 (en) Reverse conducting IGBT with vertical carrier lifetime adjustment
US8227811B2 (en) Semiconductor rectifying device
WO2013141141A1 (ja) 半導体装置の製造方法
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
JP2015153784A (ja) 半導体装置の製造方法及び半導体装置
JP5261324B2 (ja) 半導体装置とその製造方法
CN103618006A (zh) 一种快恢复二极管及其制造方法
JP7263740B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2011238872A (ja) 半導体装置
JP5156059B2 (ja) ダイオードとその製造方法
JP2016029685A (ja) 半導体装置
JP6109432B2 (ja) 電力用半導体装置の製造方法
JP2015065464A (ja) 半導体装置
TWI512970B (zh) Deviation method of forward voltage of semiconductor wafers
JP2006245475A (ja) 半導体装置及びその製造方法
JP5438052B2 (ja) 半導体発光素子
CN114300544A (zh) 一种快恢复二极管及其制作方法
US9252292B2 (en) Semiconductor device and a method for forming a semiconductor device
WO2017086018A1 (ja) 半導体装置および半導体装置の製造方法
JP2004088012A (ja) ダイオード
US11799022B2 (en) Semiconductor device comprising a buffer layer including a complex defect of interstice carbon and interstice oxygen

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140409

R150 Certificate of patent or registration of utility model

Ref document number: 5523901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees