JP5438052B2

JP5438052B2 - 半導体発光素子

Info

Publication number: JP5438052B2
Application number: JP2011051146A
Authority: JP
Inventors: 仁一郎登坂; 克彦西口; 行徳小野; 博之影島; 聡藤原
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2011-03-09
Filing date: 2011-03-09
Publication date: 2014-03-12
Anticipated expiration: 2031-03-09
Also published as: JP2012190881A

Description

本発明は、シリコンから構成された発光層を備える半導体発光素子に関するものである。

大規模な半導体集積回路においては、回路内部での配線長が長大化するとともに、回路の内外共に、取り扱う信号の高周波化が進んでいる。しかしながら、信号伝送距離が長くなるほど配線容量は大きくなるため、信号の高周波化と相まって、配線の充放電に伴うエネルギー損失、伝送遅延が無視できなくなる。これに対応するために、半導体集積回路内外の信号伝送手段を、電気信号から光信号に置き換えることが検討されている。光信号を用いることで、信号の低損失化、多重化を可能とし、大規模な半導体集積回路における低消費電力化、高速な情報処理が達成できるようになる。これらを実現するためには、半導体集積回路に、発光素子を集積する必要がある。

ここで、シリコンは、半導体集積電子回路の材料としてよく用いられているが、シリコンに代表されるＩＶ族半導体は間接遷移型のバンド構造であるため、これをそのまま用いて発光効率のよい発光素子を得ることは困難である。このため、発光層を微細化することで得られる量子サイズ効果により、シリコンのバンド構造を擬直接遷移化し、発光効率を高める試みがなされている。

シリコンの微細構造としては、一つには単結晶シリコンをフッ酸溶液中で陽極酸化することで得られるポーラスシリコン（多孔質シリコン）があり、これを用いた発光素子により強い発光が得られたことが報告されている（非特許文献１参照）。しかし、ポーラスシリコン、あるいはナノクリスタルといった微細構造は、発光波長を決定する構造の形状や大きさの制御について作製技術上の難点がある。また、シリコンを用いた発光素子をシリコン集積電子回路と組み合わせ、より高機能・高性能な集積回路を構成する際には、既存の作製技術との整合性を考慮する必要があるが、上述したシリコンの微細構造はシリコン集積回路の作製技術との親和性に劣る。

他の微細構造としては、擬直接遷移化するまで薄層化した薄層シリコン層があり、こちらも薄層シリコン層を活性層とした発光ダイオードにより強い発光が得られることが報告されている（非特許文献２参照）。薄層シリコン層では、強いキャリアの閉じ込めにより、運動量保存則が緩和し直接遷移の成分が得られるため、バルクシリコンを活性層とした発光ダイオードに比較して強い発光が得られる。このような薄層シリコンダイオードは、既存のシリコン集積回路作製工程と類似するため、これに組み込むことが可能である。

L.T.Canham, "Silicon quantum wire array fabrication by electrochemical and chemical dissolution of wafers", Appl. Phys. lett. , vol.57, no.10, pp.1046-1048, 1990. S.Saito et al. , "Stimulated emission of near-infrared radiation by current injection into silicon (100) quantum well",Applied physics letters, vol.95, 241101, 2009.

ところで、上述した薄層シリコン層を用いた発光素子では、これまで、主に発光増強に主眼を置いた報告しかなかった。しかし一方で、半導体集積回路内外での信号伝送に光多重を用いるためには、各々の発光素子が異なる波長で発光することも求められる。発光波長は、例えば化合物半導体による発光素子においては、熱によってバンドギャップを適宜可変することで、任意の波長を得ている。また、活性層を構成する混晶半導体の混晶比をデバイス作製時に予め調整することで任意の波長が得られる。

しかしながら、熱による波長可変は、特に半導体集積回路への集積を前提とすると、加える熱に限度があるために制御可能な波長幅を大きく取れないという問題がある。さらに、シリコン系材料では、混晶を形成する半導体の種類が少ないため、材料による波長の変更は困難である。このように、既存シリコン集積回路との作製技術の親和性の高い薄層シリコンを用いた発光素子では、任意の波長を得ることが容易ではないという問題があった。

本発明は、以上のような問題点を解消するためになされたものであり、既存のシリコン集積回路との親和性の高い薄層シリコン層を用いた発光素子で、発光波長が変更できるようにすることを目的とする。

本発明に係る半導体発光素子は、シリコン基板と、シリコン基板の上に形成された第１絶縁層と、第１絶縁層の上に形成されたシリコン薄膜からなる発光層と、キャリアがトンネリングする範囲の層厚とされて発光層の上に形成された第２絶縁層と、第２絶縁層の上に形成された電極と、発光層に接触して第１絶縁層の上に形成されたｐ型領域およびｎ型領域とを少なくとも備え、電極には、発光層にキャリアを供給するための負の電圧が印加され、シリコン基板には、正の電圧が印加される。

上記半導体発光素子において、シリコン基板および第１絶縁層から電界制御手段が構成され、ｐ型領域とｎ型領域とより選択された領域，および電極，第２絶縁層からキャリア注入手段が構成されている。

上記半導体発光素子において、発光層は、層厚が３〜１０ｎｍの範囲とされていればよい。

上記半導体発光素子において、発光層は、キャリアに対して束縛準位を形成する不純物が導入されていてもよい。

以上説明したことにより、本発明によれば、既存のシリコン集積回路との親和性の高い薄層シリコン層を用いた発光素子で、発光波長が変更できるという優れた効果が得られる。

図１は、本発明の実施の形態における半導体発光素子の構成を示す構成図である。図２は、本発明の実施例１における半導体発光素子の構成を示す断面図である。図３は、本発明の実施例１における半導体発光素子の平面図である。図４は、実施例１における半導体発光素子の発光層２０３近傍のバンドギャップの状態を示すバンド図である。図５は、実施例１におけるシリコン基板２０１に対して印加された電圧に対する発光波長の変化を示す特性図である。図６は、実施例１におけるシリコン基板２０１に対して印加された電圧（電界制御電圧）に対する発光波長および発光強度の変化を示す特性図である。図７は、本発明の実施例３における半導体発光素子の構成を示す平面図である。図８は、本発明の実施例４における半導体発光素子の構成を示す平面図である。

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における半導体発光素子の構成を示す構成図である。この半導体発光素子は、シリコンから構成されて量子効果が示される範囲の層厚とされた発光層１０１と、発光層１０１にキャリアを注入するキャリア注入部１０２と、発光層１０１に印加する電界を制御する電界制御部１０３とを備えるものである。

この半導体発光素子によれば、キャリア注入部１０２によりキャリアを注入することで発光する発光層１０１に、電界制御部１０３により任意の電界を印加し、量子閉じ込めシュタルク効果（ＱＣＳＥ：Quantum Confined Stark Effect）を生じさせることで、発光と同時に発光波長の変調を行う。このように、本実施の形態によれば、既存シリコン集積回路との親和性の高い薄層シリコン層を用いた発光素子で、発光波長が変更できるようになる。なお、発光層１０１は、層厚が３〜１０ｎｍの範囲とされていればよい。これは、ＱＣＳＥを用いた発光波長の変更では、波長の変更に際し、発光層１０１におけるバンド内で正孔と電子の分離を生ずるため、発光強度の低下が考えられるためである。層厚を３〜１０ｎｍと十分に薄くすることで、上述した発光強度の低下を抑制できる。

以下、実施例を用いてより詳細に説明する。

［実施例１］
はじめに、実施例１について説明する。図２は、実施例１における半導体発光素子の構成を示す断面図である。また、図３は、実施例１における半導体発光素子の平面図である。

この発光素子は、シリコン基板２０１と、シリコン基板２０１の上に形成された第１絶縁層２０２と、シリコンから構成されて量子効果が示される範囲の層厚とされて第１絶縁層２０２の上に形成された発光層２０３と、キャリアがトンネリングする範囲の層厚とされて発光層２０３の上に形成された第２絶縁層２０４と、第２絶縁層２０４の上に形成された電極２０５と、発光層２０３に接触して第１絶縁層２０２の上に形成されたｐ型領域２０６およびｎ型領域２０７とを備える。

本実施例では、シリコン基板２０１および第１絶縁層２０２から電界制御手段が構成されている。また、ｐ型領域２０６とｎ型領域２０７とより選択された領域，および電極２０５，第２絶縁層２０４からキャリア注入手段が構成されている。例えば、電極２０５は、高濃度にｎ型不純物が導入されたシリコンから構成することができる。この場合、電極２０５，第２絶縁層２０４，およびｐ形領域２０６から、キャリア注入手段が構成されることになる。また、電極２０５を高濃度にｐ型不純物が導入されたシリコンから構成した場合、電極２０５，第２絶縁層２０４，およびｎ形領域２０７から、キャリア注入手段が構成されることになる。

上述した構造は、例えば、よく知られたＳＯＩ（Silicon on Insulator）基板を用いることで形成できる。ＳＯＩ基板のシリコン基部が、シリコン基板２０１である。また、ＳＯＩ基板の埋め込み絶縁層より第１絶縁層２０２を構成することができる。また、ＳＯＩ層により発光層２０３，ｐ型領域２０６，およびｎ型領域２０７が構成できる。

第１絶縁層２０２の厚さは、後述する波長可変用の電界印加時にトンネル電流が流れないだけの厚さにする必要があるため、最低でも５ｎｍは必要である。一方で、第１絶縁層２０２が厚すぎると十分な電界を発光層２０３に印加するのに必要な印加電圧が高くなるため、１０００ｎｍ以下である必要がある。両者の調和が取れる厚さとしては、第１絶縁層２０２は、例えば層厚４００ｎｍ程度であればよいが、特に実装を容易にするために、発光層２０３にトンネル電流を注入するための印加電圧と同程度にまで小さくしたい場合は、層厚５ｎｍまで薄くするとよい。また、シリコン基板２０１には、電界印加用の電界印加電極（後述）として用いることができるように、例えば、ｐ型のものを用いればよいが、ｎ型のものでもよい。

以下、製造方法について、簡単に説明する。

発光層２０３は、ＳＯＩ層を薄層プロセスで薄層化することで、所望とする範囲（３〜１０ｎｍ）の層厚とする。最初の薄層化プロセスでは、熱酸化と弗酸処理を繰り返してＳＯＩ層を徐々にエッチングし、層厚５０ｎｍ程度とする。この後、エッチングプロセスにより発光層２０３を含む素子領域の分離を行い、ＬＯＣＯＳ（Local Oxidation of Silicon）プロセスおよび熱酸化・弗酸エッチングを繰り返し、さらに１０ｎｍ以下にまで薄層化することで、発光層２０３を形成する。

ここで、発光層２０３の層厚は、８．５ｎｍとし、発光層２０３のチャネル幅およびチャネル長は、各々３０μｍおよび５０μｍとした。次に、薄層化・素子分離が完了した基板に対し、熱酸化により発光層２０３表面を酸化し、第２絶縁層２０４を形成する。第２絶縁層２０４は、トンネル電流が流れる程度に薄く形成されていれば良い。特に、第２絶縁層２０４が絶縁層として作用するのに最低限必要な、構成材料の１原子層に相当する層厚以上であり、かつ強い発光を得るのに十分なトンネル電流を流すことができる層厚５ｎｍ未満が望ましい。ここでは２ｎｍ程度とした。なお、第２絶縁層２０４は、トンネル電流を流す役目の他に、発光層２０３の表面を不活性化（パッシベーション）する役目も負う。これにより、表面からの空乏や表面欠陥、汚染（コンタミネーション）から発光層２０３を保護することが可能となり、従来技術の薄層シリコン層よりも膜厚が薄い発光層２０３を作製しても活性層として十分働くようになる。

以上のように第２絶縁層２０４を形成した後、公知のＣＶＤプロセスによりｎ型のポリシリコン層（１７０ｎｍ）を形成し、公知のフォトリソグラフィプロセスにより電極パターンを描画し、エッチングプロセスにより電極パターンの形状にポリシリコン層を加工することで、発光層２０３の上に電極２０５を形成する。

次に、発光層２０３を形成しているＳＯＩ層に、ｐ型領域２０６およびｎ型領域２０７を形成する。例えば、ホウ素（Ｂ）およびリン（Ｐ）を、ｐ型領域２０６およびｎ型領域２０７とする部分にイオン注入にて打ち分ける。この後、窒素雰囲気中１０００℃で１０分間熱処理を行い、不純物の活性化を行う。

なお、実際の素子においては、図示していないパシベーション膜の形成や、ｐ型領域２０６およびｎ型領域２０７にオーミック接続する電極を形成する。例えば、電極２０５，ｐ型領域２０６，およびｎ型領域２０７を形成した後、これらを覆うようにＳｉＯ₂膜を形成し、これをパシベーション膜とする。ＳｉＯ₂膜は、例えば、テトラエトキシシラン（ＴＥＯＳ）を用いたＣＶＤ法により堆積することで形成したものであればよい。次に、フォトリソグラフィプロセスおよびＲＩＥ（Reactive Ion Etching）により、ｐ型領域２０６およびｎ型領域２０７に到達するコンタクトホールを形成する。次に、蒸着によりコンタクトホール内を充填するようにアルミニウム層を形成する。次に、このアルミニウム層をフォトリソグラフィプロセスおよびウエットエッチングプロセスにより加工し、ｐ型領域２０６およびｎ型領域２０７に接続する電極を形成する。電極２０５に接続する配線も同様に形成すればよい。

また、シリコン基板２０１の裏面にも電極層を形成する。まず、シリコン基板２０１の裏面をフッ酸により処理し、酸化膜を除去する。引き続いて、シリコン基板２０１の裏面にアルミニウム層を蒸着すればよい。最後に、水素・窒素混合雰囲気中で、４００℃で３０分間の加熱処理を行う。

次に、実施例１における半導体発光素子の動作について説明する。まず、ｐ型領域２０６とｎ型領域２０７の電位は、特に接地電位から浮かせる必要が無ければ接地電位とする。次に、ｐ型領域２０６、もしくはｎ型領域２０７の電位を基準としたときに、電極２０５に負の電圧を加えた状態とする。この電圧印加により、図４のバンド図に示すように、ｐ型領域２０６より供給される正孔（キャリア）が、発光層２０３の第２絶縁層２０４界面近傍に蓄積し（正孔４０２）、同時に電極２０５の電子（キャリア）は第２絶縁層２０４をトンネリングし、発光層２０３にトンネル注入される（電子４０１）。

発光層２０３にトンネル注入された電子４０１の多くは、発光層２０３の第１絶縁層２０２界面近傍に蓄積されるとともに、発光層２０３の第２絶縁層２０４界面近傍に蓄積された正孔４０２と再結合して発光を生じる。一方、再結合に寄与しなかった電子および正孔は、発光層２０３に接続するｐ型領域２０６あるいはｎ型領域２０７へと拡散する。これにより、余剰の電子や正孔に起因する非発光再結合過程（オージェ再結合）を抑制する。またｐ型領域２０６は正孔の供給にも作用し、ｎ型領域２０７は、電極２０５と後述するシリコン基板２０１に対する電圧印加時の基準としても機能する。

ここで、トンネル電流（発光層２０３に注入されるキャリアの量）は、電極２０５に印加した電圧に比例する。また、発光強度と対応する再結合量は、注入された電子の量で近似的に決まる。従って、発光強度は、電極２０５に印加する電圧により制御が可能である。後述する動作検証では、電極２０５に、−３Ｖの電圧を印加している。実施例１の半導体発光素子は、従来技術の薄膜シリコン層を用いた発光素子（例えば非特許文献２）と比較して、第２絶縁層２０４を介して電極２０５から発光層２０３に効率よく電流注入を行い、また非発光再結合過程を抑制する構造を有しているため、発光効率が格段に向上している。

次に、実施例１における半導体発光素子による波長可変動作について説明する。前述した発光動作時に、ｐ型領域２０６、もしくはｎ型領域２０７の電位に対し、シリコン基板２０１に正の電圧を印加し、第１絶縁層２０２を介して発光層２０３に電界を印加する。ここで、第１絶縁層２０２は、第２絶縁層２０４より遥かに厚く形成されている。このため、発光層２０３とシリコン基板２０１との間では、トンネリングは無視できるほど極めて小さい。しかしながら、シリコン基板２０１に印加した電界によって、図４のバンド図に示すように、発光層２０３の伝導帯と価電子帯は、バンドベンディングする。このバンドベンディングにより、電子４０１および正孔４０２の分布がより偏る。また、発光層２０３の薄層化に伴う量子サイズ効果によって生じている量子準位のポテンシャルは、伝導帯および価電子帯の各々で、相対的にポテンシャル差が小さくなる方向に変化する。このバンド構造の変化は、ＱＣＳＥとして知られているものである。

ＱＣＳＥによる発光波長の変化は、図５に示すように、ｐ型領域２０６（もしくはｎ型領域２０７）に対してシリコン基板２０１に負の電圧を印加したときにはほとんど変化していない。図５において、上下方向の中央部の「Ｖ＝０Ｖ」が、シリコン基板２０１に対する印加電圧０を示している。また、図５の上方向がシリコン基板２０１に対する印加電圧が負の場合を示し、最も上が、シリコン基板２０１に対して−１３６Ｖを印加した場合を示している。一方、図５の下方向がシリコン基板２０１に対する印加電圧が正の場合を示し、最も下が、シリコン基板２０１に対して１３６Ｖを印加した場合を示している。

上述したように、負の電圧印加では発光波長がほとんど変化していないが、正の電圧を印加すると、電圧の増加に伴い長波長の側に移動する。シリコン基板２０１に１３６Ｖを印加したときに、主要な発光ピークが５０ｍｅＶ低エネルギー側へシフトすることが確認できている。また図５からも分かるように、本実施の形態における半導体発光素子で得られる発光は、シリコンのバンドギャップ（約１．１ｅＶ）に相当する発光エネルギーよりも小さい。このため、本実施の形態における半導体発光素子の発光は、素子を構成するシリコンに吸収されることなく、効率よく外部に取り出すことができる。

ところでＱＣＳＥでは、前述の通り電子と正孔の空間分離が電界によって強くなるため、一般には再結合確率が低下するとともに、フォノン放出によるエネルギー緩和が支配的となり、電界の印加と共に発光強度が急激に弱くなる。これに対し、発光層２０３の層厚を１０ｎｍ以下とすることで、図５，図６に示すように、周波数変調のための電界をある程度印加しても、発光強度の低下が小さく抑えられている。図６は、シリコン基板２０１に印加した電界制御電圧に対する発光波長（ａ）および発光強度（ｂ）の変化を示すものである。図６に示すように、本実施例によれば、発光強度の低下が始まる電界制御電圧以下の範囲で、発光波長を変化させることができる。

以上のことは、発光層２０３の層厚を典型的不純物のボーア半径〜３ｎｍ程度のオーダーまで近づけると、電子および正孔の分布関数が電界に対し弱い依存性しか示さなくなるためである。発光層２０３は、薄いほど前述の発光強度の低下抑制効果が強くなるが、製造の観点からは３ｎｍを切ると１原子層程度の層厚揺らぎでも影響が出てくるようになるため、発光層２０３は、３〜１０ｎｍの範囲の層厚にあるときに特性の向上と製造の難易度との調和が取れると言える。

以上に説明したように、本実施例１における半導体発光素子によれば、シリコンでも強い発光が得られるのみならず、発光強度の変化を小さく抑えながらＱＣＳＥによる波長可変を可能としている。

［実施例２］
次に、実施例２について説明する。本実施例２では、実施例１の発光層２０３に、キャリア（電子または正孔）に対して束縛準位を形成する不純物を導入し、さらなる発光効率の向上を実現したものである。束縛準位を形成する不純物としては、例えば電子に対して束縛をなすものとしてＰ、Ａｓ、Ｓｂ、Ｂｉなどがある。また、正孔に対して束縛をなすものとしては、Ｂ、Ａｌ、Ｇａ、Ｉｎなどがある。シリコンにドープしたときに深い準位を形成する元素を不純物とするのが重要である。例えば、電子を束縛するためにＰを不純物として発光層２０３に導入すればよい。

不純物濃度は、導入する不純物によって多少の前後はあるが、１×１０¹⁷ｃｍ^-3を中心に、１×１０¹⁸ｃｍ^-3〜１×１０¹⁶ｃｍ^-3の範囲で特に発光強度が向上する。不純物濃度が１×１０¹⁶ｃｍ^-3よりも低い場合は、濃度が薄い分だけ束縛される電子や正孔が減少するため、発光強度はその分低下するが、全くドープしない場合よりは電界印加時の発光強度は強い。一方、特に不純物濃度が１×１０¹⁹ｃｍ^-3を超えると、ドープによる発光層２０３の結晶品質の劣化と、非発光再結合の増加の影響が見え始め、発光強度の減少が顕著に出現する。

ＱＣＳＥによる発光波長の変更時において、不純物に束縛されている電子は、不純物の束縛準位が、発光層２０３の第１絶縁層２０２近傍に形成される束縛準位のエネルギーに一致するか、これ以上のエネルギー値を取る程度に電界が加わるまで束縛が解けない。このため、不純物に起因した発光は、大きな波長変調を伴いながら高い発光強度を維持することが可能となる。これに、薄層化した発光層２０３による発光強度の向上が加わるため、実施例１の構成よりも、より強い発光強度と、波長可変時の発光強度低下のさらなる抑制とが実現できる。同様のことは、不純物を用いて正孔を束縛した場合でも得られる。なお、不純物を導入した場合、主要な発光は不純物に依存したエネルギーでの発光となるが、何れもシリコンのバンドギャップ以下の発光となるため、シリコンによる吸収が抑制される。

［実施例３］
次に、実施例３について説明する。図７は、実施例３における半導体発光素子の構成を示す平面図である。この半導体発光素子は、第１絶縁層２０２と、シリコンから構成されて量子効果が示される範囲の層厚とされて第１絶縁層２０２の上に形成された発光層２０３と、キャリアがトンネリングする範囲の層厚とされて発光層２０３の上に形成された第２絶縁層２０４と、第２絶縁層２０４の上に形成された電極２０５と、発光層２０３に接触して第１絶縁層２０２の上に形成されたｐ型領域２０６およびｎ型領域２０７とを備える。図７では、シリコン基板を省略している。

上述した構成は、実施例１と同様である。本実施例１では、発光層２０３に、ｐ型領域２０６およびｎ型領域２０７に加え、ｐ型領域７０６およびｎ型領域７０７を接して備えるようにしている。このように、複数のｐ型領域および複数のｎ型領域を、発光層２０３に接続してもよい。このようにすることで、発光に寄与しない余剰の電子および正孔を発光層２０３から排除する効果が向上し、さらなる発光効率の向上が得られるようになる。また、電極２０５およびシリコン基板に印加する電圧を変更したときに、この変更と同期しない発光の抑制が可能となる。なお、本実施例は実施例２と組み合わせてもよいことは言うまでもない。

［実施例４］
次に、実施例４について説明する。図８は、実施例４における半導体発光素子の構成を示す断面図である。この半導体発光素子は、シリコン基板８０１と、シリコン基板８０１の上に形成された第１絶縁層８０２と、シリコンから構成されて量子効果が示される範囲の層厚とされて第１絶縁層８０２の上に形成された発光層８０３と、発光層８０３の上に形成された第２絶縁層８０４と、第２絶縁層８０４の上に形成された電極８０５と、発光層８０３に接触して第１絶縁層８０２の上に形成されたｐ型領域８０６およびｎ型領域８０７とを少なくとも備える。

実施例４の半導体発光素子では、シリコン基板８０１，第１絶縁層８０２，第２絶縁層８０４，および電極８０５から電界制御手段を構成し、ｐ型領域８０６およびｎ型領域８０７からキャリア注入手段を構成している。

本実施例４では、前述した実施例１の半導体発光素子における第２絶縁層２０４を介したトンネルによる電流注入を行う代わりに、ｐ型領域８０６およびｎ型領域８０７に順方向バイアスを加えることで、発光層８０３に電流（キャリア）注入を行い、発光を得るようにしている。本実施例４においても、発光層２０３によって発光強度の向上が得られ、加えて、発光強度の変化を小さく抑えながらＱＣＳＥによる波長可変が可能である。波長可変のためにシリコン基板８０１に電圧を印加するときには、ｐ型領域８０６とｎ型領域８０７とのどちらか一方を電位の基準にすればよい。なお、実施例４の構成では、実施例１の構成に比較して発光強度の低下が見られる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、第２絶縁層は、ＳｉＯ₂に限らず、ＳｉＮあるいは他のシリコン化合物、またＨｆＯ₂などの高誘電体絶縁膜から構成してもよい。このような材料は、例えば集積回路に本発光素子を集積するときに、集積回路側の製造工程の都合に合わせて材料を選択すればよい。また、上述では、電極２０５を不純物が導入されたシリコンから構成した例を示したが、これに限るものではなく、金属材料から構成してもよい。

１０１…発光層、１０２…キャリア注入部、１０３…電界制御部。

Claims

シリコン基板と、
前記シリコン基板の上に形成された第１絶縁層と、
前記第１絶縁層の上に形成されたシリコン薄膜からなる発光層と、
キャリアがトンネリングする範囲の層厚とされて前記発光層の上に形成された第２絶縁層と、
前記第２絶縁層の上に形成された電極と、
前記発光層に接触して前記第１絶縁層の上に形成されたｐ型領域およびｎ型領域と
を少なくとも備え、
前記電極には、前記発光層にキャリアを供給するための負の電圧が印加され、
前記シリコン基板には、正の電圧が印加される
ことを特徴とする半導体発光素子。
請求項１記載の半導体発光素子において、
前記ｐ型領域および前記ｎ型領域の電位は接地電位とされていることを特徴とする半導体発光素子。
請求項１または２記載の半導体発光素子において、
前記発光層は、層厚が３〜１０ｎｍの範囲とされていることを特徴とする半導体発光素子。
請求項１〜３のいずれか１項に記載の半導体発光素子において、
前記発光層は、キャリアに対して束縛準位を形成する不純物が導入されていることを特徴とする半導体発光素子。