KR100971716B1

KR100971716B1 - 이중 게이트로 조절되는 다이오드 구조를 이용한 발광소자

Info

Publication number: KR100971716B1
Application number: KR1020080003994A
Authority: KR
Inventors: 박영준; 이강무; 김헌석; 천준호; 권성훈; 박찬형; 정인영
Original assignee: 서울대학교산학협력단
Priority date: 2008-01-14
Filing date: 2008-01-14
Publication date: 2010-07-21
Also published as: KR20090078177A

Abstract

본 발명은 발광소자에 관한 발명으로서, 보다 구체적으로 이중 게이트로 조절되는 다이오드 구조를 이용한 발광소자에 관한 발명이다.

본 발명의 일측면은 P형 반도체; N형 반도체; 상기 P형 반도체 및 상기 N형 반도체 사이에 연결된 반도체 필름; 상기 반도체 필름의 위에 위치하여, 상기 반도체 필름에 전기장을 인가하기 위한 제1 전극; 및 상기 반도체 필름의 아래에 위치하여, 상기 반도체 필름에 추가적인 전기장을 인가하기 위한 제2 전극을 구비하는 발광 소자를 제공한다.

Description

이중 게이트로 조절되는 다이오드 구조를 이용한 발광소자{light emitting device of double gate controlled diode structure}

도 1 및 2는 본 발명의 실시 예에 의한 발광소자를 개략적으로 나타내는 도면으로써, 도 1은 발광소자의 개략적인 단면도이고, 도 2는 도 1에 표현된 발광소자를 A-A' 면을 따라 절개함으로써 얻은 단면도이다.

도 3은 도 1 및 2에 표현된 발광 소자의 구체적 구현 예를 나타내는 도면으로서, 특히 SIMOX 웨이퍼를 이용한 발광 소자의 구현 예를 나타내는 도면이다.

도 4 내지 8은 도 3에 표현된 발광 소자의 제조 방법의 각 단계를 나타내는 도면들이다.

화합물 반도체가 아닌 실리콘을 이용한 발광 소자의 종래기술로서 논문 "Shin-ichi SAITO, et al., Electro-Luminescence from Ultra-Thin Silicon, Japanese Journal of Applied Physics, Vol. 45, No. 27, 2006, pp. L679-L682"에 개시된 기술이 있다. 상기 논문에는 10nm 내외의 매우 얇은 실리콘에 PN 접합을 형성하여, 양자구속현상을 통하여 실리콘의 비직접밴드갭(indirect band gap) 특성을 극복하고, PN 접합면에서의 발광이 수행되도록 하는 기술이 개시되어 있다.

그러나, 상기 논문에 개시된 종래기술은 선 발광이 수행된다는 문제점을 가진다. 즉, 종래기술은 발광이 PN 접합면에서 수행되므로, 발광이 수행되는 영역은 (PN 접합면의 길이 × 매우 얇은 실리콘의 두께)에 불과한 매우 좁은 영역에서 수행된다는 문제점을 가진다. 이와 같이 좁은 영역에서 발광이 수행되면, 발광 소자의 저항이 증가하여, 발광 소자에 높은 전압을 인가하여야 하고, 전력 소모가 증가한다. 또한, 좁은 영역에서 발광이 수행되면, 넓은 영역에서 발광이 수행되는 경우에 비하여, 상대적으로 고휘도를 얻을 수 없다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 문제점을 해결하기 위한 것으로서, 면 발광을 수행하는 발광 소자를 제공하는 것이다.

또한, 본 발명이 이루고자 하는 기술적 과제는 낮은 전압에서 동작하고, 낮은 전력을 소모하며, 고휘도를 얻을 수 있는 발광 소자를 제공하는 것이다.

또한, 본 발명이 이루고자 하는 기술적 과제는 실리콘을 사용하여 제작될 수 있는 발광 소자를 제공하는 것이다.

상기한 과제를 해결하기 위하여, 본 발명의 제1 측면은 P형 반도체; N형 반도체; 상기 P형 반도체 및 상기 N형 반도체 사이에 연결된 반도체 필름; 상기 반도체 필름의 위에 위치하여, 상기 반도체 필름에 전기장을 인가하기 위한 제1 전극; 및 상기 반도체 필름의 아래에 위치하여, 상기 반도체 필름에 추가적인 전기장을 인가하기 위한 제2 전극을 구비하는 발광 소자를 제공한다.

본 발명의 제2 측면은 (a) P형 반도체, N형 반도체 및 반도체 필름-상기 반도체 필름은 상기 P형 반도체 및 상기 N형 반도체 사이에 연결됨-을 제공하는 단계; 및 (b) 상기 P형 반도체 및 상기 N형 반도체에 순방향 전류가 흐르도록 하는 전압을 인가하고, 상기 반도체 필름의 상부에는 반전 및 축적 중 어느 하나가 일어나도록 하고, 상기 반도체 필름의 하부에는 상기 반전 및 상기 축적 중 나머지 하나가 일어나도록 함으로써, 상기 반도체 필름이 발광하도록 하는 단계를 포함하는 발광 방법을 제공한다.

본 발명의 제3 측면은 (a) P형 반도체, N형 반도체 및 반도체 필름-상기 반도체 필름은 상기 P형 반도체 및 상기 N형 반도체 사이에 연결됨-을 제공하는 단계; 및 (b) 상기 P형 반도체 및 상기 N형 반도체에 순방향 전류가 흐르도록 하는 전압을 인가하고, 얇은 박막의 두께로 인해 자유도가 줄어들어 에너지 준위가 양자화된 상기 반도체 필름의 상부 및 하부 사이에 전자와 정공의 터널링 현상이 일어나도록 함으로써, 상기 터널링 현상으로 인하여 일어나는 전자-홀 재결합에 의하여 상기 반도체 필름이 발광하도록 하는 단계를 포함하는 발광 방법을 제공한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 1 및 2를 참조하면, 발광소자는 P형 반도체(10), N형 반도체(20), 반도체 필름(30), 제1 전극(40), 제2 전극(50), 제1 절연체(60) 및 제2 절연체(70)를 구비한다.

P형 반도체(10) 및 N형 반도체(20)는 바람직하게 고도핑된 실리콘이다. P형 반도체(10) 및 N형 반도체(20)는 바람직하게 반도체 필름(30)의 측면에 연결된다.

반도체 필름(30)은 P형 반도체(10) 및 N형 반도체(20) 사이에 연결된다. 반도체 필름(30)은 일례로 P형 또는 N형으로 도핑된 실리콘이다. 도면에는 반도체 필름(30)이 P형으로 도핑된 실리콘인 예가 표현되어 있다. 터널링이 용이하게 일어나도록 하기 위하여, 바람직하게 반도체 필름(30)은 수 나노미터 내지 수십 나노미터의 두께를 가진다.

제1 전극(40)은 반도체 필름(30)의 위에 위치하며, 반도체 필름(30)에 전기장을 인가한다. 이를 위하여 제1 전극(40)에는 제1 전압이 인가된다. 제1 전극(40)은 일례로 금속 또는 도핑된 반도체(일례로 폴리실리콘)일 수 있다.

제2 전극(50)은 반도체 필름(40)의 아래에 위치하며, 반도체 필름(30)에 추 가적인 전기장을 인가한다. 이를 위하여 제2 전극(50)에는 제2 전압이 인가된다. 바람직하게, 제2 전압은 제1 전압과는 다른 값은 가진다. 제2 전극(50)도 일례로 금속 또는 도핑된 반도체(일례로 폴리실리콘 또는 실리콘 기판)일 수 있다.

제1 절연체(60)는 제1 전극(40)과 반도체 필름(30) 사이에 위치한다. 제1 절연체(60)는 일례로 산화실리콘(SiO₂) 또는 질화실리콘(Si₃N₄)일 수 있다.

제2 절연체(70)는 제2 전극(50)과 반도체 필름(30) 사이에 위치한다. 제2 절연체(70)도 일례로 산화실리콘(SiO₂) 또는 질화실리콘(Si₃N₄)일 수 있다.

반도체 필름(30)에서 발광이 일어나도록 하기 위해서는 P형 반도체(10) 및 N형 반도체(20)에는 순방향 전류가 흐르도록 하는 전압을 인가하고(N형 반도체에 비하여 P형 반도체에 상대적으로 높은 전압을 인가함), 제1 전극(40)에는 반도체 필름(30)의 상부에 반전 및 축적 중 어느 하나가 일어나도록 하는 제1 전압을 인가하고, 제2 전극(50)에는 반도체 필름(30)의 하부에 반전 및 축적 중 나머지 하나가 일어나도록 하는 제2 전압을 인가한다. 이와 같은 조건에서, 반도체 필름(30)의 상부 및 하부 사이의 터널링 현상으로 인하여 일어나는 전자-홀 재결합에 의하여 반도체 필름(30)의 발광이 수행된다.

도 1 및 2에 표현된 발광소자는 일례로 SOI(silicon on insulator) 웨이퍼, SIMOX(separation by implantation of oxygen) 웨이퍼 또는 벌크(bulk) 실리콘 웨이퍼에 제작될 수 있다. 이들 중 SIMOX 웨이퍼는, SOI 웨이퍼의 일종으로서, 이온 주입법(ion implantation)을 이용하여 산소(oxygen)를 웨이퍼의 내부에 주입한 후, 고온의 열처리(annealing) 공정을 수행함으로써 실리콘 사이에 산화막을 매립한 웨이퍼이다.

도 3을 참조하면, 발광소자는 P형 반도체(10), N형 반도체(20), 반도체 필름(30), 제1 전극(40), 제2 전극(50), 제1 절연체(60) 및 제2 절연체(70)를 구비한다. 도면에 표현된 실시 예의 경우, 반도체 필름(30)은 P형 반도체이며, 10nm 내외의 두께를 가진다. 또한, 제1 전극(40) 및 제2 전극(50)은 각각 N+ 폴리실리콘(Polycrystalline silicon) 및 실리콘 기판을 사용하여 구현된다. 또한, 제1 절연체(60) 및 제2 절연체(70)은 각각 열 산화막 및 매립 산화막(buried oxide)을 사용하여 구현된다.

도면에 표현된 발광소자는 컨텍홀(contact hole, 83, 86)이 형성된 추가적인 절연막(80), 컨텍홀(83)을 통하여 P형 반도체(10)에 접촉되는 제1 금속(90) 및 컨텍홀(86)을 통하여 N형 반도체(20)에 접촉되는 제2 금속(95)을 더 포함할 수 있다.

도 4를 참조하면, 먼저 매립 산화막(buried oxide, 70)를 구비한 SIMOX 웨이퍼를 준비한다. 도면에 표현된 예의 경우, 매립 산화막(70)의 두께는 430nm이며, 매립 산화막(70) 위에 형성된 실리콘(15)의 두께는 200nm이다. 그리고, 실리콘 기판(50) 및 실리콘(15)은 P형이다.

도 5를 참조하면, 질화막(110)을 증착 및 패터닝한 후에, 열 산화 공정을 수행한다. 질화막(110)은 일례로 40nm의 두께로 형성될 수 있다. 열 산화에 의하여, 도면에 표현된 바와 같이 산화막(65)이 형성되며, 반도체 필름(30)을 형성하고자 하는 영역의 실리콘(15)의 두께가 얇아진다.

도 6을 참조하면, 질화막(110)을 제거한 후에, 이온 주입 마스크(미도시)를 사용하여 P형 반도체(10)를 형성하고자 하는 영역에 P형 불순물을 주입하여 고도핑된(highly doped) P형 반도체(10)를 형성하고, 다른 이온 주입 마스크(미도시)를 사용하여 N형 반도체(20)를 형성하고자 하는 영역에 N형 불순물을 주입하여 고도핑된 N형 반도체(20)를 형성한다.

도 7을 참조하면, 산화막(65)를 식각한 후에, 열 산화막(60)을 형성하고, N형으로 고농도 도핑된 폴리실리콘(40)을 형성한다. 열 산화막은 일례로 17nm의 두께로 형성될 수 있다.

도 8을 참조하면, 컨텍홀(83, 86)을 구비한 저온 산화막(80)을 형성한 후에, 컨텍홀(83)을 통하여 P형 반도체(10)에 접촉되는 제1 금속(90) 및 컨텍홀(86)을 통하여 N형 반도체(20)에 접촉되는 제2 금속(95)을 형성한다.

본 발명에 의한 발광 소자는 반도체 필름의 전체 영역에 걸쳐 면 발광을 수 행한다는 장점이 있다.

또한, 본 발명에 의한 발광 소자는 실리콘을 사용하여 제작될 수 있으며, 따라서, 표준 CMOS(complementary metal-oxide semiconductor) 공정을 사용하여 제작될 수 있고, 저비용으로 제작될 수 있다는 장점이 있다.

또한, 본 발명에 의한 발광 소자는 면 발광을 수행하므로, 선 발광을 수행하는 경우에 비하여 상대적으로 낮은 전압에서 동작하고, 낮은 전력을 소모한다는 장점이 있다.

또한, 본 발명에 의한 발광 소자는 면 발광을 수행하므로, 선 발광을 수행하는 경우에 비하여 상대적으로 고휘도를 얻을 수 있다는 장점이 있다.

따라서, 본 발명에 의한 발광 소자는 칩내 통신(Intrachip communication), 생체 원격 측정(Biotelemetry) 등에 폭넓게 활용될 수 있을 것으로 보인다.

Claims

P형 반도체;

N형 반도체;

상기 P형 반도체 및 상기 N형 반도체 사이에 연결된 반도체 필름;

상기 반도체 필름의 위에 위치하여, 상기 반도체 필름에 전기장을 인가하기 위한 제1 전극; 및

상기 반도체 필름의 아래에 위치하여, 상기 반도체 필름에 추가적인 전기장을 인가하기 위한 제2 전극을 구비하되,

상기 제1 전극에는 상기 반도체 필름의 상부에 반전 및 축적 중 어느 하나가 일어나도록 하는 제1 전압이 인가되고,

상기 제2 전극에는 상기 반도체 필름의 하부에 상기 반전 및 상기 축적 중 나머지 하나가 일어나도록 하는 제2 전압이 인가되며,

상기 반도체 필름의 상기 상부 및 상기 하부 사이의 터널링 현상으로 인하여 일어나는 전자-홀 재결합에 의하여 발광이 제어되는 발광 소자.
제1 항에 있어서,

상기 제1 전극과 상기 반도체 필름 사이에 위치한 제1 절연체; 및

상기 제2 전극과 상기 반도체 필름 사이에 위치한 제2 절연체를 더 포함하는 발광 소자.
삭제
삭제
제1 항에 있어서,

상기 제1 전극에 인가되는 제1 전압 및 상기 제2 전극에 인가되는 제2 전압은 서로 다른 값을 가지는 발광 소자.
제1 항에 있어서,

상기 반도체 필름은 P형 또는 N형으로 도핑된 발광 소자.
제1 항에 있어서,

상기 P형 반도체 및 상기 N형 반도체에는 순방향 전류가 흐르도록 하는 전압이 인가된 발광 소자.
제1 항에 있어서,

상기 P형 반도체, 상기 N형 반도체 및 상기 반도체 필름은 실리콘인 발광 소자.
제1 항에 있어서,

상기 P형 반도체 및 상기 N형 반도체 각각은 상기 반도체 필름의 측면에 연결된 발광 소자.
(a) P형 반도체, N형 반도체 및 반도체 필름-상기 반도체 필름은 상기 P형 반도체 및 상기 N형 반도체 사이에 연결됨-을 제공하는 단계; 및

(b) 상기 P형 반도체 및 상기 N형 반도체에 순방향 전류가 흐르도록 하는 전압을 인가하고, 상기 반도체 필름의 상부에는 반전 및 축적 중 어느 하나가 일어나도록 하고, 상기 반도체 필름의 하부에는 상기 반전 및 상기 축적 중 나머지 하나가 일어나도록 하는 단계를 포함하고,

상기 반도체 필름의 상기 상부 및 상기 하부 사이의 터널링 현상으로 인하여 일어나는 전자-홀 재결합에 의하여 상기 반도체 필름의 발광이 제어되는 발광 방법.
삭제
제10 항에 있어서,

상기 (b) 단계에서,

제1 절연체를 사이에 두고 상기 반도체 필름과 이격된 제1 전극에 인가된 제1 전압에 의하여 상기 반도체 필름의 상기 상부에 상기 반전 및 상기 축적 중 상기 어느 하나가 일어나고,

제2 절연체를 사이에 두고 상기 반도체 필름과 이격된 제2 전극에 인가된 제2 전압에 의하여 상기 반도체 필름의 상기 하부에 상기 반전 및 상기 축적 중 상기 나머지 하나가 일어나도록 하는 발광 방법.
제10 항에 있어서,

상기 (b) 단계에서,

면 발광이 일어나는 발광 방법.
제10 항에 있어서,

상기 반도체 필름은 P형 또는 N형으로 도핑된 발광 방법.
제10 항에 있어서,

상기 P형 반도체, 상기 N형 반도체 및 상기 반도체 필름은 실리콘인 발광 방법.
제10 항에 있어서,

상기 P형 반도체 및 상기 N형 반도체 각각은 상기 반도체 필름의 측면에 연 결된 발광 방법.
(a) P형 반도체, N형 반도체 및 반도체 필름-상기 반도체 필름은 상기 P형 반도체 및 상기 N형 반도체 사이에 연결됨-을 제공하는 단계; 및

(b) 상기 P형 반도체 및 상기 N형 반도체에 순방향 전류가 흐르도록 하는 전압을 인가하고, 상기 반도체 필름의 상부 및 하부 사이의 터널링 현상이 일어나도록 함으로써, 상기 터널링 현상으로 인하여 일어나는 전자-홀 재결합에 의하여 상기 반도체 필름이 발광하도록 하는 단계

를 포함하는 발광 방법.
제17 항에 있어서,

상기 (b) 단계에서,

면 발광이 일어나는 발광 방법.
제17 항에 있어서,

상기 반도체 필름은 P형 또는 N형으로 도핑된 발광 방법.
제17 항에 있어서,

상기 P형 반도체, 상기 N형 반도체 및 상기 반도체 필름은 실리콘인 발광 방법.
제17 항에 있어서,

상기 P형 반도체 및 상기 N형 반도체 각각은 상기 반도체 필름의 측면에 연결된 발광 방법.