CN112466954B - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN112466954B
CN112466954B CN202011373470.4A CN202011373470A CN112466954B CN 112466954 B CN112466954 B CN 112466954B CN 202011373470 A CN202011373470 A CN 202011373470A CN 112466954 B CN112466954 B CN 112466954B
Authority
CN
China
Prior art keywords
layer
light emitting
substrate
channel
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011373470.4A
Other languages
English (en)
Other versions
CN112466954A (zh
Inventor
赵亮亮
张文杰
邵克坚
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011373470.4A priority Critical patent/CN112466954B/zh
Publication of CN112466954A publication Critical patent/CN112466954A/zh
Application granted granted Critical
Publication of CN112466954B publication Critical patent/CN112466954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请提供一种半导体器件及其制造方法，半导体器件可以包括衬底，衬底包括源区和漏区，源区和漏区之间包括沟道区，沟道区上设置有光学栅极，光学栅极包括透明电极层以及透明电极层上方的发光二极管，发光二极管用于产生激发光使沟道区的衬底材料电离形成光生载流子，透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子，因此沟道区的载流子一部分由激发光使衬底电离得到，另一部分在栅极电压的驱动作用下得到，将传统的栅极控制方法由电场转换为光场和电场共同控制，降低了衬底中的缺陷和杂质对导电沟道的形成的影响，使导电沟道的形成更加容易，降低了器件损耗，提高了器件性能。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
在传统大规模集成电路的MOSFET器件设计中，通常选用电场驱动的MOS晶体管，通过在栅极施加高于阈值电压的电压，使栅极下的氧化层感应出载流子，在源区和漏区之间形成反型沟道，这样源区和漏区施加电压即可利用反型沟道导通。以P型衬底N型沟道为例进行说明，参考图1所示，为现有技术中一种MOS晶体管的结构示意图，其中衬底22通过基极21接地，在栅极42电压大于阈值电压时，栅极42下面的氧化层41感应出电子，在源区23和漏区24之间形成电子沟道(N型导电沟道)43，源极26和漏极25之间通过源区23、导电沟道43和漏区24导通，而在栅极42电压低于阈值电压时，源极26和漏极25关断。
载流子可以包括以移动的感生电子(图中利用“-”表示)和不可移动的电离受主(图中利用“+”表示)，栅极下面的氧化层感应出载流子并在沟道区形成反型沟道，实际上是通过电子的移动实现，在反型沟道为电子沟道时，参考图1所示，其是通过硅衬底22内原子外的电子在电场的作用下脱离共价键并向沟道区移动形成，参见图中带箭头的实线所示方向，在反型沟道区为空穴沟道时，其是沟道区的电子在电场的作用下远离沟道区，导致沟道区留下不可以动的电离受主，从而形成空穴沟道。
然而，衬底中存在各种缺陷和杂质，在电子的移动过程中容易被俘获而损失，或者存在多余的电子与空穴结合而造成空穴的损失，导致只有部分载流子能够在衬底表面参与导电沟道的导电，增加了器件的损耗。
发明内容
有鉴于此，本申请的目的在于提供一种半导体器件的制造方法，降低了器件损耗，提高了器件性能。
本申请实施例提供了一种半导体器件，包括：
衬底；所述衬底中包括源区和漏区，所述源区和漏区之间包括沟道区；
所述沟道区上设置有光学栅极；所述光学栅极包括透明电极层以及所述透明电极层上方的发光二极管，用于产生激发光使所述沟道区的衬底材料电离形成光生载流子，所述透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子。
可选的，所述发光二极管包括所述沟道区上的光发射层，以及分别位于所述光发射层两侧的正电极和负电极；所述光发射层和负电极之间设置有空穴阻挡层，所述光发射层和所述正电极之间设置有电子阻挡层。
可选的，所述激发光的波长范围为330-450纳米。
可选的，所述光发射层为基于氮化铝、氮化镓和/或铟镓氮的多量子阱，所述空穴阻挡层和所述电子阻挡层的材料为氮化铝、氮化镓和铝镓氮中的至少一种，所述空穴阻挡层经过N型掺杂，所述电子阻挡层经过P型掺杂。
可选的，所述反型沟道层为电子沟道层时，所述透明电极层与所述正电极连接设置，所述反型沟道层为空穴沟道层时，所述透明电极层与所述负电极连接设置。
可选的，所述衬底和所述透明电极层之间形成有第一介质层，所述光学栅极还包括所述透明电极层和所述发光二极管之间的第二介质层，所述第一介质层和所述第二介质层为透明材料。
可选的，所述半导体器件还包括：包围所述发光二极管的第三介质层。
本申请实施例提供了一种半导体器件的制造方法，包括：
提供衬底；
对所述衬底进行掺杂形成源区和漏区；
在所述源区和所述漏区之间的沟道区上形成光学栅极，所述光学栅极包括透明电极层以及所述透明电极层上方的发光二极管；所述发光二极管用于产生激发光使所述沟道区的衬底材料电离形成光生载流子，所述透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子。
可选的，所述发光二极管包括所述沟道区上的光发射层，以及分别位于所述光发射层两侧的正电极和负电极；所述光发射层和负电极之间设置有空穴阻挡层，所述光发射层和所述正电极之间设置有电子阻挡层。
可选的，所述激发光的波长范围为330-450纳米。
可选的，所述光发射层为基于氮化铝、氮化镓和/或铟镓氮的多量子阱，所述空穴阻挡层和所述电子阻挡层的材料为氮化铝、氮化镓和铝镓氮中的至少一种，所述空穴阻挡层经过N型掺杂，所述电子阻挡层经过P型掺杂。
可选的，所述反型沟道层为电子沟道层时，所述透明电极层与所述正电极连接设置，所述反型沟道层为空穴沟道层时，所述透明电极层与所述负电极连接设置。
可选的，所述方法还包括：在形成所述透明电极层之前，形成第一介质层；
所述光学栅极还包括：所述透明电极层和所述发光二极管之间形成有第二介质层；所述第一介质层和所述第二介质层为透明材料。
可选的，所述方法还包括：
形成包围所述发光二极管的第三介质层。
本申请实施例提供了一种半导体器件及其制造方法，半导体器件可以包括衬底，衬底包括源区和漏区，源区和漏区之间包括沟道区，沟道区上设置有光学栅极，光学栅极包括透明电极层以及透明电极层上方的发光二极管，发光二极管用于产生激发光使沟道区的衬底材料电离形成光生载流子，透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子，因此沟道区导电沟道中的载流子一部分由激发光使衬底电离得到，另一部分在栅极电压的驱动作用下得到，将传统的栅极控制方法由电场转换为光场和电场共同控制，降低了衬底中的缺陷和杂质对导电沟道的形成的影响，使导电沟道的形成更加容易，降低了器件损耗，提高了器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了现有技术中的一种半导体器件的结构示意图；
图2示出了本申请实施例一种半导体器件的结构示意图；
图3示出了本申请实施例一种半导体器件中光激发的示意图；
图4示出了本申请实施例的一种半导体器件的制造方法的流程图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在传统大规模集成电路的MOSFET器件设计中，通常选用电场驱动的MOS晶体管，通过在栅极施加高于阈值电压的电压，使栅极下的氧化层感应出载流子，在源区和漏区之间形成反型沟道，这样源区和漏区施加电压即可利用反型沟道导通。以P型衬底N型沟道为例进行说明，参考图1所示，为现有技术中一种MOS晶体管的结构示意图，其中在栅极电压大于阈值电压时，栅极下面的氧化层感应出电子，在源区和漏区之间形成电子沟道，源区和漏区通过电子沟道导通，而在栅极电压低于阈值电压时，源区和漏区关断。
载流子可以包括以移动的感生电子和不可移动的电离受主，栅极下面的氧化层感应出载流子形成反型沟道，实际上是通过电子的移动形成，在反型沟道为电子沟道时，参考图1所示，其是通过硅衬底内原子外的电子在电场的作用下脱离共价键并向沟道区移动形成，在反型沟道区为空穴沟道时，其是沟道区的电子在电场的作用下远离沟道区，导致沟道区留下不可以动的电离受主，从而形成空穴沟道。然而，衬底中存在各种缺陷和杂质，在电子的移动过程中容易被俘获而损失，或者存在多余的电子与空穴结合而造成空穴的损失，导致只有部分载流子能够在衬底表面参与导电沟道的导电，增加了器件的损耗。
基于以上技术问题，本申请实施例提供了一种半导体器件及其制造方法，半导体器件可以包括衬底，衬底包括源区和漏区，源区和漏区之间包括沟道区，沟道区上设置有光学栅极，光学栅极包括透明电极层以及透明电极层上方的发光二极管，发光二极管用于产生激发光使沟道区的衬底材料电离形成光生载流子，透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子，因此沟道区导电沟道中的载流子一部分由激发光使衬底电离得到，另一部分在栅极电压的驱动作用下得到，将传统的栅极控制方法由电场转换为光场和电场共同控制，降低了衬底中的缺陷和杂质对导电沟道的形成的影响，使导电沟道的形成更加容易，降低了器件损耗，提高了器件性能。
为了更好地理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图2所示，为本申请实施例提供的一种半导体器件的结构示意图，该半导体器件可以包括衬底22、衬底22中的源区23和漏区24、衬底22上的光学栅极30。
在本申请实施例中，衬底22为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底22为体硅衬底。
衬底22可以经过掺杂，在NPN型MOSFET器件中，衬底22为P型浅掺杂(图中利用P表示)，在PNP型MOSFET器件中，衬底22为N型浅掺杂。衬底22可以连接基极21，基极21为与衬底底部连接的导体材料，基极21可以接地，也可以接其他电压。
衬底22中可以形成有源区23和漏区24，具体的，可以对衬底22的部分区域进行掺杂，掺杂的区域可以作为源区23和漏区24，源区23和漏区24的掺杂类型可以一致。在NPN型MOSFET器件中，源区23和漏区24可以经过N型重掺杂(图中利用N+表示)，在PNP型MOSFET器件中，源区23和漏区24可以经过P型重掺杂。
在源区23和漏区24之间为沟道区，在半导体器件工作时，可以在沟道区形成导电沟道35，导电沟道35连通源区23和漏区24。在沟道区可以形成有光学栅极30，光学栅极30形成于衬底22上，可以用于控制沟道区的导电沟道35的形成，从而控制半导体器件的工作状态。
光学栅极30可以包括发光二极管，发光二极管可以产生激发光，激发光照射沟道区域使衬底材料中形成光生载流子，激发光的照射方向可以参考图2中带箭头的虚线所示方向，参考图3所示，为本申请实施例提供的一种激发光的光激发示意图，衬底材料中的电子在吸收光能量后从价带Ev跃迁到导带Ec，电子能量提高，转变为可移动状态，电子和空穴分离，分别作为载流子，从而可以作为导电沟道35中的载流子的一部分。激发光的单光子能量需要高于衬底材料的电离能量，衬底22为硅时，激发光可以为蓝光、紫光或紫外光，其波长范围可以为330-450纳米，可选的，可以为波长330-365的紫光。
本申请实施例中，光学栅极还可以包括衬底22和发光二极管之间的透明电极层33，透明电极层33可以为透明导电氧化物，也可以为经过掺杂的硅，透明电极层33可以在栅极电压作用下为沟道区提供电场，以驱动载流子移动在沟道区形成反型载流子，反型载流子为耗尽型沟道层的一部分，也就是说，沟道区的载流子一部分由激发光使衬底材料电离得到，另一部分在栅极电压对沟道区的驱动作用下得到，从而将传统的栅极控制方法由电场转换为电场和光场共同作用，降低了衬底22中的缺陷和杂质对导电沟道35的形成的影响，使导电沟道35的形成更加容易，降低了器件损耗，提高了器件性能。
例如在NPN型MOSFET器件中，透明电极层33施加正电压时，可以为沟道区提供向下的电场，从而使沟道区下的电子在电场作用下上移与沟道区的空穴复合，形成沟道区的电子沟道层，在PNP型MOSFET器件中，透明电极层33施加负电压时，可以为沟道区提供向上的电场，从而使沟道区的电子在电场作用下下移，形成沟道区的空穴沟道层。
反型沟道层为电子沟道层时，透明电极层33可以与发光二极管中的正电极29连接设置，反型沟道层为空穴沟道层时，透明电极层33可以与发光二极管中的负电极28连接设置，减少整个器件中的电极数量。
具体的，发光二极管可以包括沟道区上的光发射层53，以及分别位于光发射层53两侧的正电极29和负电极28，光发射层53和负电极28之间设置有空穴阻挡层51，光发射层53和正电极29之间设置有电子阻挡层52，这样在正电极29和负电极28之间的电压大于阈值电压时，电子和空穴可以在光发射层53复合产生激发光，从而对沟道区的衬底材料进行激励。当然，在电子阻挡层52和光发射层53之间还可以设置有第一缓冲层55，在空穴阻挡层51和光发射层53之间还可以设置有第二缓冲层54。
也就是说，发光二极管的各个膜层的延伸方向为垂直衬底表面方向，后续说明中的厚度为沿衬底表面的方向的厚度。
本申请实施例中，光发射层53可以为基于氮化铝(AlN)、氮化镓(GaN)、铟镓氮(InGaN)的多量子阱(Multiple Quantum Well，MQW)，光发射层53可以包括多个功能层循环(cycle)设置构成多量子阱，可以设置3-5个功能层，例如图2中光发射层53体现为三层纵向的膜层，即为三个功能层，每个功能层的材料为铟镓氮和氮化镓，铟镓氮中铟和镓的含量分别为7％和93％，每个功能层的厚度范围可以为5-20纳米(nm)，例如可以为10nm。
空穴阻挡层51的材料可以为氮化铝、氮化镓和铝镓氮中的至少一种，电子阻挡层52的材料可以为氮化铝、氮化镓和铝镓氮中的至少一种，空穴阻挡层51和电子阻挡层52的材料可以一致，也可以不一致，空穴阻挡层51经过N型掺杂，电子阻挡层52经过P型掺杂，其厚度范围可以为5-20nm，例如为10nm。例如空穴阻挡层51的材料可以为N型掺杂的氮化镓，电子阻挡层52的材料可以为P型掺杂的氮化镓，其厚度范围可以为5-20nm，例如为10nm。
第一缓冲层55可以缓解电子阻挡层52和光发射层53之间的应力，在电子阻挡层52的材料为氮化镓，光发射层53的材料为铟镓氮和氮化镓时，第一缓冲层55的材料可以为铝镓氮和氮化镓，铝镓氮中铝和镓的含量分别为35％和65％，第一缓冲层55可以进行N型掺杂，其厚度范围可以为1-8nm，例如为5nm。第二缓冲层54可以缓解空穴阻挡层51和光发射层53之间的应力，在空穴阻挡层的材料为氮化镓，光发射层53的材料为铟镓氮和氮化镓时，第二缓冲层54的材料可以为铝镓氮和氮化镓，铝镓氮中铝和镓的含量分别为35％和65％，第二缓冲层54可以进行P型掺杂，其厚度范围可以为1-8nm，例如为5nm。
正电极29和负电极28的材料可以为金属钨，其可以覆盖与其相邻的膜层的部分侧壁。
在衬底22和透明电极层33之间还形成有第一介质层27，第一介质层27的材料为透明材料，在透明电极层33和发光二极管之间还形成有第二介质层32，第二介质层32的材料为透明材料，在发光二极管中产生的激发光，经过第二介质层32、透明电极层33和第一介质层27到达衬底22，对衬底22产生激励。第一介质层27和第二介质层32可以为玻璃、氧化硅等。
本申请实施例中，半导体器件还可以包括包围发光二极管的第三介质层31，第三介质层31可以设置在正电极29和负电极28的上表面和下表面，正电极29和负电极28暴露在第三介质层31之外，以便为正电极29和负电极28接电，第三介质层31可以覆盖暴露在外的光发射层53、空穴阻挡层51、电子阻挡层52等，这样第三介质层31可以填充在源区23与发光二极管之间，以及漏区24与发光二极管之间，形成源漏与发光二极管的电极之间的绝缘。第三介质层31的材料可以为氧化硅等。
在源区23和漏区24上可以形成源极26和漏极25，用于将源区23和漏区24引出，源极26和漏极25的材料为金属，例如可以为钨。
下面以NPN型MOSFET为例进行说明，在工作时，可以将衬底22作为基极21接地，在发光二极管的正极和负极施加电压使发光二极管发射激发光，激发光经过第二介质层32、透明电极层33和第一介质层27到达衬底22，对衬底22产生激励，使衬底22材料电离形成载流子，透明电极层33产生的电场可以使载流子在电场的作用下移动从而在栅极区形成反型耗尽层，作为源区23和漏区24之间的导电沟道，此时在源极26和漏极25上施加源漏电压，器件通过导电沟道导通。
本申请实施例提供了一种半导体器件，包括衬底，衬底包括源区和漏区，源区和漏区之间包括沟道区，沟道区上设置有光学栅极，光学栅极包括透明电极层以及透明电极层上方的发光二极管，发光二极管用于产生激发光使沟道区的衬底材料电离形成光生载流子，透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子，因此沟道区导电沟道中的载流子一部分由激发光使衬底电离得到，另一部分在栅极电压的驱动作用下得到，将传统的栅极控制方法由电场转换为光场和电场共同控制，降低了衬底中的缺陷和杂质对导电沟道的形成的影响，使导电沟道的形成更加容易，降低了器件损耗，提高了器件性能。
基于本申请实施例提供的一种半导体器件，本申请实施例还提供了一种半导体器件的制造方法，参考图4所示，为本申请实施例提供的一种半导体制造方法的流程图，该方法可以包括：
S01，提供衬底。
在本申请实施例中，衬底22为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底22为体硅衬底。
衬底22可以经过掺杂，在NPN型MOSFET器件中，衬底22为P型浅掺杂，在PNP型MOSFET器件中，衬底22为N型浅掺杂。衬底22可以连接基极21，基极21为与衬底底部连接的导体材料，基极21可以接地，也可以接其他电压。
S02，对衬底进行掺杂形成源区和漏区。
衬底22中可以形成有源区23和漏区24，具体的，可以对衬底22的部分区域进行掺杂，掺杂的区域可以作为源区23和漏区24，源区23和漏区24的掺杂类型可以一致。在NPN型MOSFET器件中，源区23和漏区24可以经过N型重掺杂，在PNP型MOSFET器件中，源区23和漏区24可以经过P型重掺杂。
S03，在源区和漏区之间的沟道区上形成光学栅极。
在源区23和漏区24之间为沟道区，在半导体器件工作时，可以在沟道区形成导电沟道35，导电沟道35连通源区23和漏区24。在沟道区可以形成有光学栅极30，光学栅极30形成于衬底22上，可以用于控制沟道区的导电沟道35的形成，从而控制半导体器件的工作状态。
光学栅极30可以包括发光二极管，发光二极管可以产生激发光，激发光照射沟道区域使衬底材料中形成光生载流子，从而可以作为导电沟道35中的载流子的一部分。衬底22为硅时，激发光可以为蓝光、紫光或紫外光，其波长范围可以为330-450纳米，可选的，可以为波长330-365的紫光。
本申请实施例中，光学栅极还可以包括衬底22和发光二极管之间的透明电极层33，透明电极层33可以在栅极电压作用下为沟道区提供电场，以驱动载流子移动在沟道区形成反型载流子，反型载流子为耗尽型沟道层的一部分，也就是说，沟道区的载流子一部分由激发光使衬底材料电离得到，另一部分在栅极电压对沟道区的驱动作用下得到，从而将传统的栅极控制方法由电场转换为电场和光场共同作用，降低了衬底22中的缺陷和杂质对导电沟道35的形成的影响，使导电沟道35的形成更加容易，降低了器件损耗，提高了器件性能。透明电极层33可以在发光二极管之前形成，可以利用薄膜生长方式形成，透明电极层33可以为透明导电氧化物，也可以为经过掺杂的硅。
反型沟道层为电子沟道层时，透明电极层33可以与发光二极管中的正电极29连接设置，反型沟道层为空穴沟道层时，透明电极层33可以与发光二极管中的负电极28连接设置，减少整个器件中的电极数量。
具体的，发光二极管可以包括沟道区上的光发射层53，以及分别位于光发射层53两侧的正电极29和负电极28，光发射层53和负电极28之间设置有空穴阻挡层51，光发射层53和正电极29之间设置有电子阻挡层52。
本申请实施例中，光发射层53可以为基于氮化铝(AlN)、氮化镓(GaN)、铟镓氮(InGaN)的多量子阱。空穴阻挡层51的材料可以为氮化铝、氮化镓和铝镓氮中的至少一种，电子阻挡层52的材料可以为氮化铝、氮化镓和铝镓氮中的至少一种，空穴阻挡层51和电子阻挡层52的材料可以一致，也可以不一致，空穴阻挡层51经过N型掺杂，电子阻挡层52经过P型掺杂。例如空穴阻挡层51的材料可以为N型掺杂的氮化镓，电子阻挡层52的材料可以为P型掺杂的氮化镓。正电极29和负电极28的材料可以为金属钨，其可以覆盖与其相邻的膜层的部分侧壁。
具体实施时，可以利用薄膜生长工艺形成光发射层53、正电极29、负电极28、空穴阻挡层51、电子阻挡层52。例如可以先形成介质层，对介质层进行刻蚀得到沟槽，在沟槽的侧壁上依次生长正电极29和负电极28、空穴阻挡层51和电子阻挡层52、光发射层53，或者先形成介质层，对介质层进行刻蚀去除正电极29或负电极28一侧的介质层，进而依次在介质层的侧壁上形成各个膜层(依次形成正电极29、电子阻挡层52、光发射层53、空穴阻挡层51、负电极28，或依次形成负电极28、空穴阻挡层51、光发射层53、电子阻挡层52、正电极29)。
当然，在电子阻挡层52和光发射层53之间还可以设置有第一缓冲层55，在空穴阻挡层51和光发射层53之间还可以设置有第二缓冲层54。第一缓冲层55可以缓解电子阻挡层52和光发射层53之间的应力，在电子阻挡层52的材料为氮化镓，光发射层53的材料为铟镓氮和氮化镓时，第一缓冲层55的材料可以为铝镓氮和氮化镓，第一缓冲层55可以进行N型掺杂。第二缓冲层54可以缓解空穴阻挡层51和光发射层53之间的应力，在空穴阻挡层的材料为氮化镓，光发射层53的材料为铟镓氮和氮化镓时，第二缓冲层54的材料可以为铝镓氮和氮化镓，第二缓冲层54可以进行P型掺杂。
第一缓冲层55和第二缓冲层54的形成方式可以与空穴阻挡层51和电子阻挡层52的形成方式类似。
在衬底22和透明电极层33之间还形成有第一介质层27，第一介质层27的材料为透明材料，在透明电极层33和发光二极管之间还形成有第二介质层32，第二介质层32的材料为透明材料，在发光二极管中产生的激发光，经过第二介质层32、透明电极层33和第一介质层27到达衬底22，对衬底22产生激励。第一介质层27和第二介质层32可以为玻璃、氧化硅等。
第一介质层27可以在透明电极层33之前形成，形成方式可以为薄膜生长技术，也可以为键合技术。第二介质层32可以在透明电极层33之后、发光二极管之前形成，形成方式可以为薄膜生长技术，也可以为键合技术。
本申请实施例中，半导体器件还可以包括包围发光二极管的第三介质层31，第三介质层31可以设置在正电极29和负电极28的上表面和下表面，正电极29和负电极28暴露在第三介质层31之外，以便为正电极29和负电极28接电，第三介质层31可以覆盖暴露在外的光发射层53、空穴阻挡层51、电子阻挡层52等，这样第三介质层31可以填充在源区23与发光二极管之间，以及漏区24与发光二极管之间，形成源漏与发光二极管的电极之间的绝缘。第三介质层31的材料可以为氧化硅等。
在源区23和漏区24上可以形成源极26和漏极25，用于将源区23和漏区24引出，源极26和漏极25的材料为金属，例如可以为钨。源极26和漏极25的侧壁可以被绝缘层34包围，绝缘层34的材料可以和第三介质层31一致。
具体的，可以在形成正电极29、负电极28、源极26、漏极25之后进行介质材料的沉积，从而形成覆盖发光二极管的第三介质层和包围源极26和漏极25的绝缘层34。
本申请实施例提供了一种半导体器件的制造方法，包括提供衬底，对衬底进行掺杂形成源区和漏区，在源区和漏区之间的沟道区上形成光学栅极，光学栅极包括透明电极层以及透明电极层上方的发光二极管，发光二极管用于产生激发光使沟道区的衬底材料电离形成光生载流子，透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子，因此沟道区导电沟道中的载流子一部分由激发光使衬底电离得到，另一部分在栅极电压的驱动作用下得到，将传统的栅极控制方法由电场转换为光场和电场共同控制，降低了衬底中的缺陷和杂质对导电沟道的形成的影响，使导电沟道的形成更加容易，降低了器件损耗，提高了器件性能。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (8)

1.一种半导体器件，其特征在于，包括：
衬底；所述衬底中包括源区和漏区，所述源区和漏区之间包括沟道区；
所述沟道区上设置有光学栅极；所述光学栅极包括透明电极层以及所述透明电极层上方的发光二极管，用于产生激发光使所述沟道区的衬底材料电离形成光生载流子，所述透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子；
所述发光二极管包括所述沟道区上的光发射层，以及分别位于所述光发射层两侧的正电极和负电极；所述光发射层和负电极之间设置有空穴阻挡层，所述光发射层和所述正电极之间设置有电子阻挡层；
所述发光二极管的各个膜层的延伸方向为垂直于衬底方向；
所述光发射层和所述电子阻挡层之间设置有第一缓冲层；所述光发射层和所述空穴阻挡层之间设置有第二缓冲层。
2.根据权利要求1所述的半导体器件，其特征在于，所述激发光的波长范围为330-450纳米。
3.根据权利要求2所述的半导体器件，其特征在于，所述光发射层为基于氮化铝、氮化镓和/或铟镓氮的多量子阱，所述空穴阻挡层和所述电子阻挡层的材料为氮化铝、氮化镓和铝镓氮中的至少一种，所述空穴阻挡层经过N型掺杂，所述电子阻挡层经过P型掺杂。
4.根据权利要求1-3任意一项所述的半导体器件，其特征在于，反型沟道层为电子沟道层时，所述透明电极层与所述正电极连接设置；反型沟道层为空穴沟道层时，所述透明电极层与所述负电极连接设置。
5.根据权利要求1-3任意一项所述的半导体器件，其特征在于，所述衬底和所述透明电极层之间形成有第一介质层，所述光学栅极还包括所述透明电极层和所述发光二极管之间的第二介质层，所述第一介质层和所述第二介质层为透明材料。
6.根据权利要求1-3任意一项所述的半导体器件，其特征在于，还包括包围所述发光二极管的第三介质层。
7.一种半导体器件的制造方法，其特征在于，包括：
提供衬底；
对所述衬底进行掺杂形成源区和漏区；
在所述源区和所述漏区之间的沟道区上形成光学栅极，所述光学栅极包括透明电极层以及所述透明电极层上方的发光二极管；所述发光二极管用于产生激发光使所述沟道区的衬底材料电离形成光生载流子，所述透明电极层用于在栅极电压作用下驱动载流子在所述沟道区形成反型载流子；
所述发光二极管包括所述沟道区上的光发射层，以及分别位于所述光发射层两侧的正电极和负电极；所述光发射层和负电极之间设置有空穴阻挡层，所述光发射层和所述正电极之间设置有电子阻挡层；
所述发光二极管的各个膜层的延伸方向为垂直于衬底方向；
所述光发射层和所述电子阻挡层之间设置有第一缓冲层；所述光发射层和所述空穴阻挡层之间设置有第二缓冲层。
8.根据权利要求7所述的制造方法，其特征在于，所述光发射层为基于氮化铝、氮化镓和/或铟镓氮的多量子阱，所述空穴阻挡层和所述电子阻挡层的材料为氮化铝、氮化镓和铝镓氮中的至少一种，所述空穴阻挡层经过N型掺杂，所述电子阻挡层经过P型掺杂。
CN202011373470.4A 2020-11-30 2020-11-30 一种半导体器件及其制造方法 Active CN112466954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011373470.4A CN112466954B (zh) 2020-11-30 2020-11-30 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011373470.4A CN112466954B (zh) 2020-11-30 2020-11-30 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN112466954A CN112466954A (zh) 2021-03-09
CN112466954B true CN112466954B (zh) 2022-01-21

Family

ID=74806709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011373470.4A Active CN112466954B (zh) 2020-11-30 2020-11-30 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112466954B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242709A (zh) * 2021-11-30 2022-03-25 厦门大学 一种集成led的光增强碳化硅功率器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997621B2 (ja) * 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
US8084795B2 (en) * 2009-05-22 2011-12-27 James Nan Hsi Pan Resonant cavity complementary optoelectronic transistors
CN101814527A (zh) * 2010-04-22 2010-08-25 复旦大学 一种使用光电子注入进行电导调制的功率器件与方法
TWI535055B (zh) * 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
CN108615760A (zh) * 2016-12-09 2018-10-02 清华大学 光调制的场效应晶体管和集成电路
CN108615765A (zh) * 2016-12-09 2018-10-02 清华大学 光调制的场效应晶体管和集成电路
CN108615757A (zh) * 2016-12-09 2018-10-02 清华大学 光调制的具有分离栅结构的场效应晶体管和集成电路

Also Published As

Publication number Publication date
CN112466954A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US5915164A (en) Methods of making high voltage GaN-A1N based semiconductor devices
JP6921368B2 (ja) 隔離されたｉｉｉ−ｎ半導体デバイス
US20100078688A1 (en) Nitride semiconductor device, nitride semiconductor package, and method for manufacturing nitride semiconductor device
EP1519420A2 (en) Multiple gate semiconductor device and method for forming same
US8222657B2 (en) Light emitting apparatus
KR19990068168A (ko) 반도체 장치 및 그 제조 방법
JP6175411B2 (ja) 半導体装置
TWI770873B (zh) 光源組件、光感測器組件及製造其單元的方法
US20130341595A1 (en) Semiconductor devices and methods of manufacturing the same
CN112466954B (zh) 一种半导体器件及其制造方法
JP2010056250A (ja) 半導体装置及び半導体装置の製造方法
TWI767539B (zh) 製造發光二極體單元的方法
US9484443B2 (en) Semiconductor device
US8729577B2 (en) Light-emitting device with head-to-tail P-type and N-type transistors
CN113948967A (zh) 一种半导体结构及其制备方法
JP6228874B2 (ja) 半導体光素子
CN112993010A (zh) 氮化镓高电子迁移率晶体管及其制造方法
EP1503424A2 (en) Multiple gate semiconductor device and method for forming same
KR101834660B1 (ko) 수직 터널링 전계효과 트랜지스터 및 이의 제조방법
US6063644A (en) Light-emitting element and array with etched surface, and fabrication method thereof
US20230028402A1 (en) Semiconductor device
US20230025796A1 (en) Semiconductor device
JP2583793B2 (ja) 半導体基板
KR100971716B1 (ko) 이중 게이트로 조절되는 다이오드 구조를 이용한 발광소자
KR100776648B1 (ko) 실리콘 기반 광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant