CN113193089B - 基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法 - Google Patents
基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法 Download PDFInfo
- Publication number
- CN113193089B CN113193089B CN202110482973.3A CN202110482973A CN113193089B CN 113193089 B CN113193089 B CN 113193089B CN 202110482973 A CN202110482973 A CN 202110482973A CN 113193089 B CN113193089 B CN 113193089B
- Authority
- CN
- China
- Prior art keywords
- doping
- gesn
- layer
- type
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005898 GeSn Inorganic materials 0.000 title claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 239000010703 silicon Substances 0.000 title claims abstract description 33
- 238000005516 engineering process Methods 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 154
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000011247 coating layer Substances 0.000 claims abstract description 6
- 238000005253 cladding Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 6
- 150000004706 metal oxides Chemical class 0.000 abstract description 6
- 230000000295 complement effect Effects 0.000 abstract description 4
- 229910052787 antimony Inorganic materials 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 238000005265 energy consumption Methods 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- KAJBHOLJPAFYGK-UHFFFAOYSA-N [Sn].[Ge].[Si] Chemical compound [Sn].[Ge].[Si] KAJBHOLJPAFYGK-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
- H01L33/343—Materials of the light emitting region containing only elements of Group IV of the Periodic Table characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0054—Processes for devices with an active region comprising only group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供了基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法。所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件包括Si衬底、n型缓冲层、n型下覆层、有源层、p型上覆层及SiN应力膜和n型、p型金属电极，所述有源层为掺杂的GeSn或SiGeSn有源层，所述掺杂的GeSn或SiGeSn有源层的掺杂类型为n型掺杂或p型掺杂，所述n型掺杂可为P(磷)掺杂或Sb(锑)掺杂，所述p型掺杂可为B(硼)掺杂。本发明能大幅提升器件发光效率，提升器件工作温度，降低阈值电流或能耗。
Description
技术领域
本发明涉及硅基光源技术领域，特别涉及基于掺杂(Si)GeSn((硅)锗锡)有源区的CMOS(互补式金属氧化物半导体，Complementary Metal-Oxide-Semiconductor)技术兼容硅基光源器件及其制备方法。
背景技术
近三十年，IV族化合物半导体(Si)GeSn因为可通过调节Sn(和Si)的含量实现直接带隙，从而使高效的、与CMOS技术兼容的IV族硅基光源成为可能，而受到了越来越多的关注。因此含有(Si)GeSn有源区的IV族光源有望被应用于中红外光电集成系统。
虽然Ge和Si同属IV族，为间接带隙半导体，发光效率低，但Ge的直接带隙Γ谷只比能量最低的间接带隙L谷高0.136eV，这一微弱差异使得调制Ge成为直接带隙半导体成为可能。现有方法包括制备张应变Ge、与Sn(或Sn和Si)形成合金以使得直接带隙Γ谷下移以及使用掺杂的方法增大载流子直接复合的概率。这三种方法均能独立改变Ge的能带结构使其向着直接带隙发展，且张应变Ge和(Si)GeSn合金这两种方法的结合使基于(Si)GeSn有源区的硅基光源器件性能显著改善。重n型掺杂和重离子注入使得电泵浦Ge激光得以实现，但n型掺杂的方法却由于杂质引入的载流子会大部分聚集在能量最低的间接带隙L谷而使得量子效率非常低，且较高的载流子密度会导致额外的消耗，因此未得到重视。
然而在引入张应变后，GeSn合金材料实际已经转变为直接带隙，此时再结合掺杂方法，载流子就会优先填满能量最低的直接带隙Γ谷，这样就大大增加了载流子辐射复合的概率或者实现能态间粒子数反转，从而使以(Si)GeSn作为有源区的光源器件发光效率显著提升。2019年，日本研究小组通过理论计算就预言通过n型调制掺杂GeSn/(Si)GeSn多量子阱有源层材料，可使器件增益显著提升，在n型调制掺杂浓度为6×1018cm-3时，增益曲线已可以比肩III-V族量子阱光源。2011年美国研究小组的重掺杂GeSn:P光致发光实验也验证了掺杂对GeSn发光效率的促进作用。
发明内容
本发明提供了基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法，该方法在现有通过张应变调制GeSn合金能带结构的方法基础上，进一步对(Si)GeSn有源区进行调制掺杂，从而大幅提升器件的发光效率。
为了达到上述目的，本发明提供的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件，包括Si衬底、n缓冲层、n下覆层、有源层、p上覆层及SiN应力膜和n型、p型金属电极，其特征在于，所述有源层为掺杂的GeSn或SiGeSn有源层，所述掺杂的GeSn或SiGeSn有源层的掺杂类型为n型掺杂或p型掺杂，所述n型掺杂为P掺杂或Sb掺杂，所述p型掺杂为B掺杂。
优选地，所述n缓冲层为Ge缓冲层，或SiGe缓冲层，或GeSn缓冲层，或Ge和GeSn缓冲层，或SiGeSn缓冲层，或其他能与GeSn或SiGeSn有源层晶格相匹配或能对有源层施加张应力的III-V族半导体材料。
优选地，所述基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的结构为法布里-珀罗激光器结构、微盘结构，或微桥结构，或脊波导和垂直腔面发射光源的结构；
所述有源层的结构为多层量子阱结构，或应变多层量子阱结构，或I型双异质结，或体结构；
所述掺杂的GeSn或SiGeSn有源层为以下结构中的一种：
F、SixGe1-x-ySny上下覆层以及中间的GeuSnv/SipGe1-p-qSnq多量子阱的有源区；
G、SixGe1-x-ySny上下覆层和GeuSnv/Ge的双异质结的有源区；
H、上下覆层和GeuSnv/Ge多量子阱的有源区；
I、SixGe1-x-ySny上下覆层和GeuSnv体结构的有源区；
J、Ge上下覆层和GeuSnv体结构的有源区；
其中，x为覆层中Si的含量，y为覆层中Sn的含量，1-x-y为覆层中Ge的含量，p为量子阱的势垒Si含量，q为量子阱的势垒Sn含量，u为量子阱、体结构或双异质结中的Ge含量，v为量子阱、体结构或双异质结中的Sn含量，x的范围为0～0.3，y的范围为0～0.3，u的范围为0.7～1，v的范围为0～0.3，p的范围为0～0.3，q的范围为0～0.3。
本发明提供的一种基于其上所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，包括如下步骤：
步骤S1、对GeSn或SiGeSn的有源层进行掺杂，掺杂类型为n型掺杂或p型掺杂，所述n型掺杂为P掺杂或Sb掺杂，所述p型掺杂为B掺杂。
优选地，所述步骤S1为基于CVD生长方法进行掺杂，掺杂方法具体为δ掺杂法掺杂，或调制掺杂。
优选地，所述步骤S1为基于MBE生长方法进行掺杂，掺杂方法具体为δ掺杂法掺杂，或调制掺杂；
调制掺杂具体包括如下步骤：
步骤S11、调节衬底温度至150-450℃，生长10-30nm的n型P掺杂势垒SipGe1-p-qSnq；
步骤S12、降低衬底温度至100-200℃，生长10-20nm非故意掺杂GeuSnv势阱；
步骤S13、反复步骤S11和步骤S12若干个循环进行调制掺杂。
优选地，还包括如下步骤：
步骤S2、制备张应变(Si)GeSn：用电子束曝光或激光光刻法画出悬浮微盘结构或微桥结构，结合干法和湿法刻蚀做出悬浮微盘结构或微桥结构；或在有源层与Si衬底之间生长高Sn组分的GeSn或SiGeSn或其他能使GeSn或SiGeSn产生张应变的III-V族半导体材料。
优选地，所述步骤S11前还包括如下步骤：
步骤S10、下覆层掺杂：升温至150-450℃，生长400-600nm n+掺杂SixGe1-x-ySny作为下覆层，y的范围为0～0.3，x的范围为0～0.3；
所述步骤S13后还包括如下步骤：
步骤S14、上覆层掺杂：调整至150-450℃，生长500-1500nm的p+型B掺杂SixGe1-x- ySny作为上覆层，其中y的范围为0～0.3，x的范围为0～0.3。
优选地，步骤S1前还包括如下步骤：
步骤SA、在900-1100℃去除Si衬底上氧化层；
步骤SB、n缓冲层掺杂；具体包括如下步骤：
步骤SB1、使用MBE低温/高温两步生长法生长厚度为100-1000nm的P掺杂Ge缓冲层，电子浓度为1018-1020cm-3，以减少n接触层和掺杂的GeSn或SiGeSn有源层的晶格失配，其中低温范围为200-400℃，高温范围为500-700℃；
步骤SB2、调节衬底温度至100-200℃，生长一层厚度为100-1000nm的P掺杂Ge1- bSnb缓冲层，掺杂浓度为1018-1020cm-3，以进一步减少硅衬底和掺杂的GeSn或SiGeSn有源层之间的晶格失配，并提供张应变环境，Sn组分b的范围为0<b<0.3。
优选地，还包括如下步骤：
步骤S3、用等离子体增强化学气相沉积法沉积SiN应力薄膜；
步骤S4、在n下覆层和p上覆层位置刻蚀窗口，以蒸镀n和p金属电极；
步骤S5、蒸镀n和p金属电极，使n和p金属电极分别位于n下覆层和p上覆层窗口上。
本发明能够取得下列有益效果：
本发明使用n型(p型掺杂也可以，但对Ge光源促进效果不如n型掺杂)掺杂的(Si)GeSn做有源区，提供了一种大幅提升IV族硅基光源器件发光效率、降低阈值且提升工作温度的方法。在本发明中，Ge与Sn形成合金化合物，或再配合制备张应变Ge的各种方法，Ge的直接带隙Γ谷较间接带隙L谷下移会更加明显，n型掺杂之后电子就会优先填充能量更低的直接带隙Γ谷，从而大大提升器件发光效率。
附图说明
图1为本发明的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的硅基IV族调制掺杂GeSn/SiGeSn多层量子阱应变微盘的结构示意图；
图2为图1所示器件的每层材料结构示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明针对现有的问题，提供了基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法，本发明的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件包括Si衬底、n+缓冲层、n+下覆层、有源层、p+上覆层及SiN应力膜和n型、p型金属电极，所述有源层为掺杂的GeSn或SiGeSn有源层。
本方法中的IV族光源器件自下而上包含：Si衬底、Ge(Ge和GeSn、SiGe、GeSn或SiGeSn)缓冲层、SiGeSn下覆层、包含掺杂的(Si)GeSn有源区、SiGeSn上覆层、SiN应力膜及n型、p型金属电极。
所述掺杂的GeSn或SiGeSn有源层的掺杂类型为n型掺杂或p型掺杂，所述n型掺杂为P掺杂或Sb掺杂，所述p型掺杂为B掺杂。
掺杂类型为n型掺杂和p型掺杂，都可以增加光源器件发光效率，n型掺杂对本发明中的IV族半导体发光效率改善更明显。
所述n缓冲层可为Ge缓冲层，或SiGe缓冲层，或GeSn缓冲层，或Ge和GeSn缓冲层，或SiGeSn缓冲层，或其他能与GeSn或SiGeSn有源层晶格相匹配或能对有源层施加张应力的III-V族半导体材料。
所述基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的结构可以为法布里-珀罗(Fabry-Pero，FP)激光器结构、微盘结构，或微桥结构，或脊波导和垂直腔面发射光源的结构；
所述有源层的结构可以为多层量子阱结构，或应变多层量子阱结构，或I型双异质结，或体结构。
其中，应变多量子阱就是在多层量子阱外面再镀一层应力膜，能够进一步优化光源的性能，因为本发明的重点是有源层掺杂，所以它的有源层结构可以是多层量子阱，也可以是优化过的应变多层量子阱。
使用掺杂的(Si)GeSn有源区，器件结构可以为优化后的微盘结构、微桥结构等来增大张应变拉低Ge的直接带隙Γ谷，也可以为普通的脊波导和垂直腔面发射光源等结构。且有源层的结构可以是多层量子阱结构以增加量子限制，也可以是I型双异质结或体结构。
所述掺杂的GeSn或SiGeSn有源层为以下的结构中的一种：
A、SixGe1-x-ySny上下覆层以及中间的GeuSnv/SipGe1-p-qSnq多量子阱的有源区；
K、SixGe1-x-ySny上下覆层和GeuSnv/Ge的双异质结的有源区；
L、SixGe1-x-ySny上下覆层和GeuSnv/Ge多量子阱的有源区；
M、SixGe1-x-ySny上下覆层和GeuSnv体结构的有源区；
N、Ge上下覆层和GeuSnv体结构的有源区；
其中，x为覆层中Si的含量，y为覆层中Sn的含量，1-x-y为覆层中Ge的含量，p为量子阱的势垒Si含量，q为量子阱的势垒Sn含量，u为量子阱、体结构或双异质结中的Ge含量，v为量子阱、体结构或双异质结中的Sn含量，x的范围为0～0.3，y的范围为0～0.3，u的范围为0.7～1，v的范围为0～0.3，p的范围为0～0.3，q的范围为0～0.3。
y为覆层中Sn的含量，一般为了减少晶格失配会选择合适的x和y使之与量子阱的势垒相当；q为量子阱的势垒Sn含量，选择时一般会考虑与GeSn阱形成较大的量子限制；v为阱的Sn含量，选择时考虑预期发光波长和生长条件允许的范围之内，一般0<v<0.3。
本发明提供的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，包括如下步骤：
步骤S1前包括如下步骤：
步骤SA、在900-1100℃去除Si衬底上氧化层；
步骤SB、n缓冲层掺杂；具体包括如下步骤：
步骤SB1、采用MBE低温/高温两步生长法生长厚度为100-1000nm的P掺杂Ge缓冲层，以减少n接触层和掺杂的GeSn或SiGeSn有源层的晶格失配，电子浓度为1018-1020cm-3，其中低温范围为200-400℃，高温范围为500-700℃；
步骤SB2、调节衬底温度至100-200℃，生长一层厚度为100-1000nm的P掺杂Ge1- bSnb缓冲层，电子浓度为1018-1020cm-3，以进一步减少硅衬底和掺杂的GeSn或SiGeSn有源层之间的晶格失配，并提供张应变环境，Sn组分b的范围为0<b<0.3。
步骤S1、对GeSn或SiGeSn的有源层进行掺杂，掺杂类型为n型掺杂或p型掺杂，所述n型掺杂为P掺杂或Sb掺杂，所述p型掺杂为B掺杂。
本发明中对于量子阱的掺杂可以使用调制掺杂，对于体结构或异质结有源区掺杂可直接采用体掺杂的方法等。
所述步骤S1可以为基于CVD生长方法进行掺杂，掺杂方法具体为δ掺杂法掺杂，或调制掺杂。
所述步骤S1可以为基于MBE生长方法进行掺杂，掺杂方法具体为δ掺杂法掺杂，或调制掺杂；调制掺杂具体包括如下步骤：
步骤S10、下覆层掺杂：升温至150-450℃，生长400-600nm的n+型P掺杂SixGe1-x- ySny作为下覆层，y的范围为0～0.3，x的范围为0～0.3；
步骤S11、调节衬底温度至150-450℃，生长10-30nm的n型P掺杂势垒SipGe1-p-qSnq；
步骤S12、降低衬底温度至100-200℃，生长10-20nm非故意掺杂GeuSnv势阱；
步骤S13、反复步骤S11和步骤S12若干个循环进行调制掺杂；
步骤S14、上覆层掺杂：调整至150-450℃，生长500-1500nm的p+型B掺杂SixGe1-x- ySny作为上覆层，其中y的范围为0～0.3，x的范围为0～0.3。
步骤S2、制备张应变(Si)GeSn：用电子束曝光或激光光刻法画出悬浮微盘结构或微桥结构，结合干法和湿法刻蚀做出悬浮微盘结构或微桥结构；或在有源层与Si衬底之间生长高Sn组分的GeSn或SiGeSn或其他能使GeSn或SiGeSn产生张应变的III-V族半导体材料。
步骤S3、用等离子体增强化学气相沉积法沉积SiN应力薄膜；
步骤S4、在n下覆层和p上覆层位置刻蚀窗口，以蒸镀n和p金属电极；
步骤S5、蒸镀n和p金属电极，使n和p金属电极分别位于n下覆层和p上覆层窗口上。
由于本发明中光源器件的(Si)GeSn有源区掺杂是发明的重点，而非光源器件的结构和加工，所以本发明将以优化过的多量子阱应变悬浮微盘结构的IV族硅基光源为例进行阐释，如图1及图2所示，具体实施方式如下：
步骤一：在1050℃对Si衬底(图1和图2中的1)进行高温去氧化层处理40分钟；
步骤二：采用MBE低温/高温(300/600℃)两步生长法生长250nm的n+型P掺杂Ge缓冲层(图1和图2中的2)，电子浓度为1×1019cm-3，以减少硅衬底和上层有源区SiGeSn/GeSn多层量子阱的晶格失配；
步骤三：调节生长温度至130℃，生长一层500nm的P掺杂Ge0.88Sn0.12缓冲层(图1和图2中的3)，电子浓度为1×1019cm-3，以进一步减少硅衬底和有源区多量子阱晶格失配，并提供一定的张应变环境；
步骤四：升温至250℃，生长500nm的n+型P掺杂Si0.14Ge0.7Sn0.16作为下覆层(图1和图2中的4)，电子浓度为1×1019cm-3；
步骤五：在n+Si0.14Ge0.7Sn0.16下覆层上生长n型调制掺杂多层量子阱：首先调节衬底温度至250℃，生长16nm的P掺杂势垒Si0.1Ge0.76Sn0.14，电子浓度不低于6×1018cm-3；然后降低衬底温度至125℃，生长12nm非故意掺杂Ge0.84Sn0.16势阱；如此反复若干个循环形成调制掺杂的多层量子阱结构(图1和图2中的5)，如20个循环；
步骤六：调节衬底温度至250℃，生长厚度为1000nm的p+型B掺杂Si0.14Ge0.7Sn0.16作为上覆层(图1和图2中的6)，空穴浓度为1×1019cm-3；
步骤七：生长结束后，从MBE生长腔取出，用电子束曝光或激光光刻法画出悬浮微盘结构，结合干法和湿法刻蚀做出悬浮微盘；
步骤八：用等离子体增强化学气相沉积法沉积SiN应力薄膜(图1和图2中的7)；
步骤九：在n下覆层和p上覆层位置分别刻蚀窗口以蒸镀n和p金属电极；
步骤十：分别蒸镀n和p金属电极至n下覆层和p上覆层窗口上。
发明中生长硅基IV族光源器件结构的方法为MBE，但该发明同样适用于其他生长方法如化学气相沉积(CVD)。本发明中使用的是MBE腔内的调制掺杂和体掺杂，但其他掺杂方法如能取得较高掺杂浓度的同样适用，如腔外的离子注入，δ掺杂法等；n型掺杂可用P和Sb等，p型掺杂可用B等。本发明中有源层使用了掺杂多层量子阱结构，能实现对阱中电子更好的量子限制，然而根据光源器件结构的需要，也可使用掺杂双异质结结构或单层有源层等。另外，本发明中提到的应变微盘结构不是光源结构的唯一方案，也可使用简易的法布里-珀罗(FP)激光器结构、微桥、垂直腔面发射光源结构等，使用应变微盘和微桥这类结构能产生较大张应变对Ge能带结构的改善效果更明显，配合掺杂使有源层发光效率提升更大；但普通FP结构的硅基GeSn激光器、垂直腔面等结构配合本发明的掺杂有源层设计也能取得发光效率提升的效果。因此根据不同的使用场景，光源器件结构可进行调整以实现最大的性能提升。
本发明能够取得下列有益效果：
本发明使用n型(p型掺杂也可以，但对Ge光源促进效果不如n型掺杂)掺杂的(Si)GeSn做有源区，提供了一种大幅提升IV族硅基光源器件发光效率，降低阈值且提升工作温度的方法。在本发明中，Ge与Sn形成合金化合物，或再配合施加张应变的各种方法，Ge的直接带隙Γ谷较间接带隙L谷下移会更加明显，n型掺杂之后电子就会优先填充能量更低的直接带隙Γ谷，从而大大提升发光效率。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件，包括Si衬底、n缓冲层、n下覆层、有源层、p上覆层及SiN应力膜和n型、p型金属电极，其特征在于，所述有源层为掺杂的GeSn或SiGeSn有源层，所述掺杂的GeSn或SiGeSn有源层的掺杂类型为n型掺杂或p型掺杂，所述n型掺杂为P掺杂或Sb掺杂，所述p型掺杂为B掺杂，其中：
所述基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的结构为法布里-珀罗激光器结构、微盘结构，或微桥结构，或脊波导和垂直腔面发射光源的结构；
所述有源层的结构为多层量子阱结构，或应变多层量子阱结构，或I型双异质结，或体结构；
所述掺杂的GeSn或SiGeSn有源层为以下结构中的一种：
A、SixGe1-x-ySny上下覆层以及中间的GeuSnv/SipGe1-p-qSnq多量子阱的有源区；
B、SixGe1-x-ySny上下覆层和GeuSnv/Ge的双异质结的有源区；
C、SixGe1-x-ySny上下覆层和GeuSnv/Ge多量子阱的有源区；
D、SixGe1-x-ySny上下覆层和GeuSnv体结构的有源区；
E、Ge上下覆层和GeuSnv体结构的有源区；
其中，x为覆层中Si的含量，y为覆层中Sn的含量，1-x-y为覆层中Ge的含量，p为量子阱的势垒Si含量，q为量子阱的势垒Sn含量，u为量子阱、体结构或双异质结中的Ge含量，v为量子阱、体结构或双异质结中的Sn含量，x的范围为0～0.3，y的范围为0～0.3，u的范围为0.7～1，v的范围为0～0.3，p的范围为0～0.3，q的范围为0～0.3。
2.根据权利要求1所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件，其特征在于，所述n缓冲层为Ge缓冲层，或SiGe缓冲层，或GeSn缓冲层，或Ge和GeSn缓冲层，或SiGeSn缓冲层，或其他能与GeSn或SiGeSn有源层晶格相匹配或能对有源层施加张应力的III-V族半导体材料。
3.一种基于权利要求2所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，其特征在于，包括如下步骤：
步骤SA、在900-1100℃去除Si衬底上氧化层；
步骤SB、n缓冲层掺杂；具体包括如下步骤：
步骤SB1、采用MBE低温/高温两步生长法生长厚度为100-1000nm的n+型P掺杂Ge缓冲层，电子浓度为1018-1020cm-3，以减少硅衬底和掺杂的GeSn或SiGeSn有源层之间的晶格失配，其中低温范围为200-400℃，高温范围为500-700℃；
步骤SB2、调节衬底温度至100-200℃，生长一层厚度为100-1000nm的P掺杂Ge1-bSnb缓冲层，电子浓度为1018-1020cm-3，以进一步减少硅衬底和掺杂的GeSn或SiGeSn有源层之间的晶格失配，并提供张应变环境，Sn组分b的范围为0<b<0.3；
步骤S1、对GeSn或SiGeSn的有源层进行掺杂，掺杂类型为n型掺杂或p型掺杂，所述n型掺杂为P掺杂或Sb掺杂，所述p型掺杂为B掺杂。
4.根据权利要求3所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，其特征在于，所述步骤S1为基于CVD(化学气相沉积，ChemicalVaporDeposition)生长方法进行掺杂，掺杂方法具体为δ掺杂法掺杂，或调制掺杂。
5.根据权利要求3所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，其特征在于，所述步骤S1为基于MBE(Molecular Beam Epitaxy，分子束外延)生长方法进行掺杂，掺杂方法具体为δ掺杂法掺杂，或调制掺杂；
调制掺杂具体包括如下步骤：
步骤S11、调节衬底温度至150-450℃，生长10-30nm P掺杂势垒SipGe1-p-qSnq；
步骤S12、降低衬底温度至100-200℃，生长10-20nm非故意掺杂GeuSnv势阱；
步骤S13、反复步骤S11和步骤S12若干个循环进行调制掺杂。
6.根据权利要求3所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，其特征在于，还包括如下步骤：
步骤S2、制备张应变(Si)GeSn：用电子束曝光或激光光刻法画出悬浮微盘结构或微桥结构，结合干法和湿法刻蚀做出悬浮微盘结构或微桥结构；或在有源层与Si衬底之间生长高Sn组分的GeSn或SiGeSn或其他能使GeSn或SiGeSn产生张应变的III-V族半导体材料。
7.根据权利要求5所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，其特征在于，所述步骤S11前还包括如下步骤：
步骤S10、下覆层掺杂：升温至150-450℃，生长400-600nm n+型P掺杂SixGe1-x-ySny作为下覆层，y的范围为0～0.3，x的范围为0～0.3；
所述步骤S13后还包括如下步骤：
步骤S14、上覆层掺杂：调整至150-450℃，生长500-1500nm的p+型B掺杂SixGe1-x-ySny作为上覆层，其中y的范围为0～0.3，x的范围为0～0.3。
8.根据权利要求7所述的基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件的制备方法，其特征在于，还包括如下步骤：
步骤S3、用等离子体增强化学气相沉积法沉积SiN(氮化硅)应力薄膜；
步骤S4、在n下覆层和p上覆层位置刻蚀窗口，以蒸镀n和p金属电极；
步骤S5、蒸镀n和p金属电极，使n和p金属电极分别位于n下覆层和p上覆层窗口上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110482973.3A CN113193089B (zh) | 2021-04-30 | 2021-04-30 | 基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110482973.3A CN113193089B (zh) | 2021-04-30 | 2021-04-30 | 基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113193089A CN113193089A (zh) | 2021-07-30 |
| CN113193089B true CN113193089B (zh) | 2022-06-24 |
Family
ID=76983607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110482973.3A Active CN113193089B (zh) | 2021-04-30 | 2021-04-30 | 基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113193089B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548128A (en) * | 1994-12-14 | 1996-08-20 | The United States Of America As Represented By The Secretary Of The Air Force | Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates |
| US5757837A (en) * | 1996-10-16 | 1998-05-26 | The Regents Of The University Of California | Intracavity quantum well photodetector integrated within a vertical-cavity surface-emitting laser and method of operating same |
| US6897471B1 (en) * | 2003-11-28 | 2005-05-24 | The United States Of America As Represented By The Secretary Of The Air Force | Strain-engineered direct-gap Ge/SnxGe1-x heterodiode and multi-quantum-well photodetectors, laser, emitters and modulators grown on SnySizGe1-y-z-buffered silicon |
| EP1912260A1 (en) * | 2006-10-13 | 2008-04-16 | Acreo AB | A quantum dot thermistor structure and use thereof |
| CN103035791A (zh) * | 2012-12-14 | 2013-04-10 | 华灿光电股份有限公司 | 一种发光二极管的外延片及其制造方法 |
| CN105934832A (zh) * | 2014-01-27 | 2016-09-07 | Qd激光公司 | 半导体发光元件 |
-
2021
- 2021-04-30 CN CN202110482973.3A patent/CN113193089B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548128A (en) * | 1994-12-14 | 1996-08-20 | The United States Of America As Represented By The Secretary Of The Air Force | Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates |
| US5757837A (en) * | 1996-10-16 | 1998-05-26 | The Regents Of The University Of California | Intracavity quantum well photodetector integrated within a vertical-cavity surface-emitting laser and method of operating same |
| US6897471B1 (en) * | 2003-11-28 | 2005-05-24 | The United States Of America As Represented By The Secretary Of The Air Force | Strain-engineered direct-gap Ge/SnxGe1-x heterodiode and multi-quantum-well photodetectors, laser, emitters and modulators grown on SnySizGe1-y-z-buffered silicon |
| EP1912260A1 (en) * | 2006-10-13 | 2008-04-16 | Acreo AB | A quantum dot thermistor structure and use thereof |
| CN103035791A (zh) * | 2012-12-14 | 2013-04-10 | 华灿光电股份有限公司 | 一种发光二极管的外延片及其制造方法 |
| CN105934832A (zh) * | 2014-01-27 | 2016-09-07 | Qd激光公司 | 半导体发光元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113193089A (zh) | 2021-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4400221A (en) | Fabrication of gallium arsenide-germanium heteroface junction device | |
| US4385198A (en) | Gallium arsenide-germanium heteroface junction device | |
| US20120103403A1 (en) | Multi-junction solar cell with dilute nitride sub-cell having graded doping | |
| CN107342535B (zh) | 基于GeSn/SiGeSn材料的应变多量子阱激光器及其制作方法 | |
| JP2003218374A (ja) | Ｉｉｉ−ｖ族太陽電池 | |
| CN111490449A (zh) | 一种四元系张应变半导体激光外延片及其制备方法 | |
| JPS62122183A (ja) | 半導体装置 | |
| CN112701171B (zh) | 红外探测器及其制作方法 | |
| RU2657073C2 (ru) | Фотовольтаический элемент с переменной запрещенной зоной | |
| CN107316909A (zh) | 一种多量子阱空间GaInP/InGaAs/Ge电池外延片的制造方法 | |
| CN108987544B (zh) | 一种发光二极管外延片及其制造方法 | |
| JP2011224749A (ja) | ナノ構造体およびその製造方法 | |
| CN104269740B (zh) | 一种激光器及其制作方法 | |
| CN113193089B (zh) | 基于掺杂(Si)GeSn有源区的CMOS技术兼容硅基光源器件及其制备方法 | |
| JP2945647B2 (ja) | 太陽電池 | |
| US10304988B2 (en) | High voltage photovoltaics integrated with light emitting diode | |
| JP3250425B2 (ja) | 化合物半導体ウエハ及び太陽電池 | |
| RU2605839C2 (ru) | Фотоэлектрический преобразователь | |
| CN100350577C (zh) | 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置 | |
| JPH06163962A (ja) | 太陽電池 | |
| US8653501B2 (en) | Emitting device and manufacturing method therefor | |
| JPH0955522A (ja) | トンネルダイオード | |
| CN113284973B (zh) | 一种高响应度的雪崩光电二极管结构 | |
| CN116914001B (zh) | 红外探测器及其制作方法 | |
| CN112103374B (zh) | 半导体发光单元及级联型中红外光发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |