JPS62297762A - 半導体装置の検査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は半導体装置の検査方法に関するものである。

従来の技術 プレーナ型シリコン半導体装置において、表面保護膜と
して一般的に酸化シリコンが用いられている。しかしな
がら酸化シリコンはその製造時に２バ おいてナトリウム等の可動イオンが膜中に取り込まれ、
この可動イオンがシリコン表面の信頼性を低下させる原
因となっている。

発明が解決しようとする問題点 シリコン表面の保護膜として形成された酸化シリコン中
に含１れる可能イオンはその性質上、シリコンと酸化膜
とシリコンの界面に電荷を集中させるため、素子に電圧
が印加された場合、シリコン表面近傍の電界分布がシリ
コン内部の電界分布と異なり、素子の耐圧変動、劣化の
原因となる。

本発明は上記問題点の可動イオンがシリコン表面に与え
る影響を減少させることを特徴としている。

問題点を解決するための手段 前記問題点を解決するために本発明は、表面に保護絶縁
膜を有するプレナー型トランジスタはダイオードの接合
電極間に、前記接合の逆耐圧以上の電圧を短時間印加し
、其の後前記接合の通常の逆耐圧試験を行う事を特徴と
する半導体装置の検査方法を提供する。

作　　用 ３　　　、。

本発明によると表面保護膜である酸化シリコン中に存在
する可動イオンは、印加された逆バイアス電圧によりそ
の極性に対応して移動する。この際素子の有する耐圧以
上の電圧を印加するため、シリコン中に広がる空乏層は
最大幅となり、可動イオンの移動も素子に影響を与えな
い領域まで移動することになる。このため可動イオンは
素子の表面に与える影響が少なくなり、耐圧の変動、劣
化が押えられる。

実施例 第１図は本発明をプレーナ型ＰＮＰ　）ランジスタに適
用した断面図およびベース、コレクタ間に逆バイアス印
加の接続回路を示す。

第１図に示したように、Ｐ型シリコン基板１にリンを拡
散してベース領域２を形成し、ついでボロンを拡散して
エミッタ領域３を形成する。その後エミッタ電極４．ペ
ース電極５．コレクタ電極６を各々形成する。このよう
にして製造されたトランジスタをウェハー状態で、コレ
クタ電極６とベース電極５の間に逆バイアス電圧を素子
の有する耐圧以上印加する。この際必然的に電流が流れ
ることになるが、電流値は素子が破壊されない範囲に押
える必要があり、通常１０ｙｎＡ程度の電流を１００　
ｍ５ｅｃ程度の時間流す。この方法により酸化シリコン
中に存在する可動イオンは移動することになる。

この目的に適したものがコンデンサーであり、また第１
図の構成でコンデンサーに充電し、それを放電させるこ
とによって瞬時的に電流をコレクタベース間に流すわけ
である。コンデンサーの容量としては、１ｏＯＰＦ′程
度が適する。

第２図に逆バイアス電圧の印加前後における、ベース、
コレクタ間の耐圧変化を示した。

図より明らかな様に逆バイアス電圧印加により耐圧の著
しい増加およびバラツキ分布幅が狭くなることが分かる
。

発明の効果 本発明によると、ベース、コレクタ間に逆バイアス電圧
を印加することにより、素子の耐圧が向上しかつ分布が
小さくなり、素子の信頼性が向上する。

また本発明はＰＮＰ　）ランジスタのみならずＮＰＮ）
ランジスタ、ダイオードにも適用される事は言うまでも
ない。

ンジスタの断面およびコレクタ、ベース間に逆バイアス
印加用の接続回路を示す模式図、第２図は本発明を適用
したトランジスタ従来のトランジスタとのベース、コレ
クタ耐圧値の比較図である。

１・・・・・・ＰＷシリコン、２・・・・・・Ｎ型ベー
ス領域、３・・・・・・Ｐ型エミッタ領域、４・・・・
・・エミッタ電極、６・・・・・・ベース電極、６・・
・・・・コレクタ電極、７・・・・・・酸化シリコン膜
、８・・・・・・コンデンサー、９・・・・・・スイッ
チ。

Claims (2)

【特許請求の範囲】
1. （１）表面に保護絶縁膜を有するプレナー型トランジス
   タ又はダイオードの接合電極間に、前記接合の逆耐圧以
   上の電圧を短時間印加し、其の後前記接合の通常の逆耐
   圧試験を行う事を特徴とする半導体装置の検査方法。
2. （２）逆耐圧以上の電圧源として、充電されたコンデン
   サの電圧を利用する特許請求の範囲第１項記載の半導体
   装置の検査方法。