KR910003834B1

KR910003834B1 - Mos트랜지스터회로

Info

Publication number: KR910003834B1
Application number: KR1019860008018A
Authority: KR
Inventors: 요우이치 스즈키; 마코토 세가와; 쇼지 아리이즈미; 다케오 콘도; 후지오 마스오카
Original assignee: 가부시끼가이샤 도오시바; 와타리 스기이찌로
Priority date: 1985-09-25
Filing date: 1986-09-25
Publication date: 1991-06-12
Also published as: JPH0518469B2; EP0215493A1; KR870003578A; US4893159A; DE3676259D1; EP0215493B1; JPS6271275A

Abstract

내용 없음.

Description

MOS트랜지스터회로

제 1 도는 MOS트랜지스터집적회로에서 이용되는 종래 입력보호회로를 나타낸 회로도.

제 2 도는 제 1 도에 도시된 입력보호회로의 등가회로를 나타낸 회로도.

제 3 도는 제 1 도에 되시된 입력보호회로의 서지내압시험에 사용되는 시험회로의 등가회로를 나타낸 회로도.

제 4 도는 본 발명의 1실시예에 따른 보호 MOS트랜지스터집적회로를 나타낸 회로도.

제 5 도 및 제 6 도는 제 4 도에 도시된 보호 MOS트랜지스터집적회로의 등가회로를 나타낸 것으로, 상기집적회로의 동작상태를 설명하기 위한 도면.

제 7 도는 제 4 도에 도시된 다이오드의 평면패턴을 나타낸 도면.

제 8 도(a)는 제 4 도에 도시된 다이오드의 단면구조를 나타낸 도면.

제 8 도(b)는 제 4 도에 도시된 입력MOS트랜지스터의 단면구조를 나타낸 도면.

제 9 도는 제 4 도에 도시된 다이오드와 다른 평면패턴으로 형성된 다이오드를 나타낸 도면.

제10도는 본 발명의 다른 실시예에 따른 2개의 PN접합다이오드를 보호 MOS트랜지스터집적회로를 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10,32 : 입력MOS트랜지스터 12,36:입력단자

14,20,22 : 저항 16 : 트랜지스터

18 : 접속점 24 : 캐패시터

26 : 스위치 30 : 기능소자

34 : 보호회로 38A,38B,38C : 저항

40A,42A : 저항 44,46 : 접속점(노드)

50 : n형 확산영역 52 : p형 반도체기판

54A,54B : n형 확산영역 56 : 다결정실리콘층(게이트전극),

58 : 필드산화막 60 : PN접합다이오드.

[산업상의 이용분야]

본 발명은 MOS트랜지스터회로에 관한 것으로, 특히 반도체기판상에서 MOS트랜지스터의 게이트산화막이 절연파괴되는 것을 방지할 수 있는 보호회로가 함께 갖추어진 MOS트랜지스터회로에 관한 것이다.

[종래의 기술 및 그 문제점]

MOS트랜지스터의 게이트에 공급되는 비교적 높은 전압이 게이트산화막의 파괴원인으로 되고 있다는 것은 이미 널리 알려진 사실인 바, 이와 같은 게이트산화막의 절연파괴는 MOS트랜지스터가 형성되는 반도체기판과 게이트사이에 영구적인 전기 단락현상을 가져오게 된다.

제1도는 MOS트랜지스터집적회로에 이용되는 입력보호회를 나타낸 것으로, 상기 입력보호회로는 집적회로에 있어서 입력MOS트랜지스터(10)의 게이트산화막이 서지전압으로 인해 절연파괴되지 않도록 보호하도록 된 것인 바, 예컨대 상기 집적회로를 1개의 장치로 패캐지하는 제조공정에서는 상기 집적회로의 입력단자에 예컨대 2000∼3000V로 대전된 패캐지 소재로부터 순간적인 서지전압을 인가받게 되기 때문에 상기 입력보호회로는 입력MOS트랜지스터(10)의 앞단에 설치하게 된다.

그리고, 제 1 도에 도시된 바와 같이 상기 입력보호회로는 입력MOS트랜지스터(10)의 게이트와 입력단자(12)사이에 접속된 저항(14)이 설치되어 있는데, 이 저항(14)은 예컨데 반도체기판상에 6000Å정도의 필드산화막을 매개로 형성시킨 다결정실리콘층 또는 반도체기판내에 형성된 확산층 등으로 구성되면서 저항값(R)을 갖도록 되어 있다.

또, 상기 입력보호회로는 입력MOS트랜지스터(10)와 동일한 특성을 갖는 MOS트랜지스터(16)를 구비하고 있는데, 이 MOS트랜지스터(16)의 게이트 및 전류통로일단은 기준전위로 설정된 전원단자(Vss)에 접속되고, 전류통로타단은 저항(14)과 입력MOS트랜지스터(10)의 게이트사이의 접속점(18)에 접속되어 있다.

여기서 저항(14)과 입력MOS트랜지스터(10)를 연결하는 배선은 반도체기판위쪽에 절연되어 형성됨으로써 상기 반도체기판과 더불어 기생용량(C)을 구성하게 되는데, 이때 저항(14)의 저항값(R)과, 상기 기생용량(C)은 시정수가 τ=CR로 되는 시정수회로를 구성하게 되고, 상기 접속점(18)의 전위, 즉 입력MOS트랜지스터(10)의 게이트전위는 상기 시정수회로로 인해 서지전압이 입력단자(10)에 공급된 후, 서서히 변화하게 됨으로써 MOS트랜지스터(16)는 상기 접속점(18)의 전위변화가 소정레벨에 도달하였을 때 도통하게 된다. 이때 펀치드로우(Punch-through) 전류 또는 표면항복전류가 접속점(18)으로부터 전원단자(Vss)로 흐르게 되어 캐패시터(C)에 저장되어 있던 전하가 방전됨에 따라 입력MOS트랜지스터(10)의 게이트전압변화는 서지전압의 피크값보다도 충분히 낮은 레벨에서 포화됨으로써 입력MOS트랜지스터(10)의 게이트산화막의 절연파괴가 일어나지 않고도서도 고전계를 게이트로부터 공급받을 수 있게 된다.

그러나, 종래 이와 같은 입력보호회로구조는 집적회로의 MOS트랜지스터를 보다 더 미세화하게 구성시키기에는 부적절한 바, 이러한 미세화의 한계는 입력보호회로의 회로정수를 적절한 값으로 설정해 주는데 대한 방해요소로서 작용하게 된다.

제 2 도는 제 1 도에 도시된 입력보호회로의 등가회로로서, 여기서 저항(20)은 도통상태의 MOS트랜지스터(16)에 대응하는 확대저항값(Rb)을 갖고 있는데, 이 확대저항(20)의 저항값(Rb)은 MOS트랜지스터가 형성되는 접적회로의 반도체기판에 따라 통상 약 50Ω정도로 특정되어지게 되고, 입력보호회로의 편의 때문에 변경시키는 것이 혀용되지 않는다. 따라서, 입력MOS트랜지스터(10)의 게이트산화막내의 전계강도는 이 MOS트랜지스터(10)의 게이트전압과 게이트산화막의 두께로 의존하게 되는 바, 이 게이트산화막의 절연파괴는 통상적으로 7∼8MV/cm의 전계강도에서 발생되는 것으로 알려져 있지만, 입력MOS트랜지스터(10)의 게이트산화막의 미세화에 따라 예컨데 200Å∼300Å 두께로 선택되는 경우 상기 MOS트랜지스터(10)의 게이트전압은 게이트산화막의 절연파괴를 회피하기 위해 최대 30V로 제한받게 된다.

그리고, 입력MOS트랜지스터(10)의 게이트전압은 정상적으로는 다음과 같은 식으로 나타낸다.

(여기서 Vo는 입력단자(12)로 공급되는 서지전압이다.)

상기 입력MOS트랜지스터(10)의 게이트전압(Vc)이 게이트산화막의 절연파괴를 방지하기 위해 필요한 조건으로 설정될 경우 저항(20)의 저항값(Rb)을 변화시키는 것이 상기한 바와 같이 허용되지 않기 때문에 저항(14)의 저항값(R)을 미세화전보다 증대시켜 주어야만 한다.

그러나, 이러한 저항값(R)을 증가시키면, 집적회로가 동작하게 될 경우 그 응답속도의 저하를 수반하게 된다는 점에서 바람직스럽지 못할 뿐만 아니라 그 이외에 다음과 같은 결점의 원인으로 된다.

즉, 저항(14)에서의 전압강하는 저항값(R)에 비례하여 증가하기 때문에 저항(14)이 다결정실리콘등으로 구성된 경우에는 이 다결정실리콘층 아래의 필드산화막에 절연파괴가 발생될 우려가 있게 된다.

한편, 저헝(14)의 확산층으로 구성된 경우에는 상기 확산층과 반도체기판사이에서 접합파괴가 발생될 염려가 있는데, 특히 이와 같은 접합파괴는 비해서는 낮은 전압 강하가 발생되게 된다.

여기서 입력MOS트랜지스터(10)의 게이트의 절연파괴를 확실하게 방지할 수 있는 저항(14)의 저항값(R)에 대한 값을 다음과 같이 표시할 수 있게 된다.

즉, 예컨대 서지전압이 3000V, 확대되는 저항(20)의 저항값(Rb)이 50Ω, MOS트랜지스터(10)의 게이트전압이 20V일 경우 저항(14)의 저항값(R)은 상기 (1)식으로부터 7.45KΩ 이상의 값이 필요하게 된다.

이와 달리 필드산화막의 절연파괴를 확실하게 방지할 수 있는 저항(14)의 저항값(R)에 대한 값을 다음과 같이 표시할 수 있게 된다.

즉, 예컨대 6000Å의 필드산화막내에 대한 전계강도를 7MV/cm이하로 유지할 수 있는 인가전압의 상한은 400V이지만, 이는 MIL규격시험으로부터 구할 수 있게 됨에 따라 저항(14)의 저항값(R)은 1KΩ 이하로 설정하면 입력 MOS트랜지스터(10)의 게이트산화막에 절연파괴가 일어나게 된다.

결과적으로 입력MOS트랜지스터(10)의 게이트산화막에 절연파괴를 확실하게 방지하기 위해 저항(14)의 저항값(R)을 7.45KΩ 이상으로 설정하면, 필드산화막에 절연파괴가 일어나게 되고, 이와는 반대로 필드산화막이 절연파괴되는 것을 확실하게 방지하기 위해 저항(14)의 저항값(R)을 1KΩ 이하의 값이 필요하게 된다.

결과적으로 입력MOS트랜지스터(10)의 게이트산화막의 절연파괴를 확실하게 방지하게 위해 저항(14)의 저항값(R)을 7.45KΩ 이상으로 설정하면, 필드산화막에 절연파괴가 일어나게 되고, 이와는 반대로 필드산화막이 절연파괴되는 것을 확실하게 방지하기 위해 저항(14)의 저항값(R)을 1KΩ 이하로 설정하면 입력MOS트랜지스터(10)의 게이트산화막에 절연파괴가 일어나게 된다.

또, 접속점(18)의 전압을 충분히 낮추지 않으면 입력MOS트랜지스터(10)의 게이트산화막이 절연파괴될 위험이 증가하게 될 뿐만 아니라 MOS트랜지스터(16)의 서지내압용량도 저하되게 된다.

한편, 제 3 도는 MIL규격시험회로의 등가회로도로서, 이 시험회로는 입력단자(12)와 전원단자(Vss)사이에 직렬로 접속된 1.5KΩ의 저항(22)과 100PF의 캐패시터(24)를 구비하고 있는데, 여기서 캐패시터(24)는 스위치(26)를 개방시키고 있는 동안에 충전되게 되고, 이 캐패시터(24)에 저장되어 있던 충전전압은 스위치(26)가 닫혀지는 순간 입력단자(12)에 서지전압으로 공급되게 된다. 이와 같은 MIL규격은 집적회로가 1200V의 서지내압용량을 갖게 된다면 실제로 충분히 사용할 수 있다는 것을 보충하게 된다.

[발명의 목적]

본 발명은 상기한 점을 감안해서 발명된 것으로, 입력보호회로의 고장을 수반하지 않으면서 입력MOS트랜지스터의 게이트절연파괴를 확실하게 방지할 수 있을 뿐만 아니라 미세화에 적당하도록 된 MOS트랜지스터회로를 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위해 본 발명은, 반도체기판(52)과, 기판전위와 동등한 레벨로 설정되는 기준전위단자(Vss), 입력전압이 공급되는 입력단자(36) 및, 상기 반도체기판(52)상에 절연되어 형성된 게이트전극(56)을 갖춘 입력MOS트램스터(32)를 구비하여 이루어진 MOS트랜지스터회로에 있어서, 상기 반도체기판(52)상에 절연되어 형성되면서 상기 입력단자(36)와 접속점(46)간 및, 상기 접속점(46)과 접속점(44)간에 직렬로 연결된 제1 및 제2저항(38A)(38B)과, 전류통로의 일단이 기준전위단자(Vss)에 접속되면서 전류통로의 타단이 입력MOS트랜지스터(32)의 게이트전극(56)의 접속점(44)에 연결된 제1다이오드수단 및, 캐소드단이 상기 제1 및 제2저항(38A)(38B)의 접속점에 연결되면서 애노드단이 기준전위단자(Vss)에 접속된 제2다이오드수단을 구비하여 구성된 것을 특징으로 한다.

[실시예]

이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.

제 4 도는 보호 MOS트랜지스터집적회로를 나타낸 회로도로서, 상기 집적회로는 단일 반도체기판인, 예컨대 P형 실리콘기판(도시되어 있지 않음)상에 형성된 기능소자(30: function unit)를 갖추고 있는 바, 상기 기능소자(30)는 원하는 기능을 얻도록 접속된 복수개의 n채널 MOS트랜지스터를 갖추고, 이 MOS트랜지스터는 예컨대 200Å의 게이트절연막을 갖추고 있다.

또, 상기 MOS트랜지스터는 반도체기판내에 0.3㎛정도의 깊이로 형성된 소오스와 드레인을 각각 구비하고 있는 바, 따라서 제 4 도에 도시된 입력MOS트랜지스터(32)는 이 MOS트랜지스터중 1개로서, 상기 입력MOS트랜지스터(32)의 게이트는 기능소자(30)에서 사용되는 입력신호를 공급받기 위해 보호회로(34)를 매개로 입력단자(36)가 접속되는 바, 상기 보호회로(34)는 입력단자(36)에 예컨대 3000V 정도의 서지전압이 순간적으로 공급되게 될 경우 입력MOS트랜지스터(32)의 게이트산화막이 절연파괴되는 것을 방지하기 위해 설치된 것이다. 또한 상기 보호회로(34)는 입력단자(36)와 입력MOS트랜지스터(32)의 게이트사이에 직렬로 접속된 저항(38A)(38B)(38C)을 구비하고 있는 바, 먼저 저항(38A)의 일단은 입력단자(36)에 접속됨과 더불어 타단이 저항(38B)을 매개로 저항(38C)의 일단에 접속되고, 상기 저항(38C)의 타단은 입력MOS트랜지스터(32)의 게이트에 접속되며, 각각의 저항(38A∼38C)의 반도체기판상에서 필드산화막을 매개로 형성된 다결정실리콘층으로 구성된다.

여기서 필드산화막은 약 6000Å의 두께를 갖게 되는 바, 먼저 저항(38A)은 500Ω∼1.5KΩ의 범위로써, 예컨대 1KΩ의 저항값으로 설정되고, 저항(38B)은 100Ω∼300Ω범위로써, 예컨대 250Ω의 저항값으로 설정되며, 저항(38C)은 예컨대 100Ω∼200Ω의 저항값으로 설정되게 된다.

한편, 상기 보호회로(34)는 PN접합다이오드(42)와 입력MOS트랜지스터(32)와 동일한 구조로 된 MOS트랜지스터(40)를 구비하고 있는데, 상기 MOS트랜지스터(40)의 게이트 및 전류통로의 일단은 기판전위와 동일한 기준전위로 설정된 기준전위단자(Vss)에 접속되고, 전류통로타단은 저항(38B)과 저항(38C)사이의 접속점(44)에 접속되며, PN접합다이오드(42)의 캐소드는 저항(38A)과 저항(38B)사이의 접속점(46)에 접속됨과 더불어 애노드는 기준전위단자(Vss)에 접속된다. 여기서 상기 MOS트랜지스터(40)는 0.3㎛정도의 깊이로 P형 실리콘기판내에 형성된 n형 확산영역을 입력MOS트랜지스터(32)와 동일하게 구비하고 있고, 또 PN접합다이오드(42)는 상기 P형 실리콘기판내에 MOS트랜지스터(32)(40)보다 깊게 형성된 n형 확산영역을 구비하고 있다.

여기서 상기 n형 확산영역의 깊이는 0.5㎛∼2.0㎛의 깊이로 설정되면서 P형 실리콘기판과 2000μ㎡∼3000μ㎡의 접합면적을 갖고 접합하게 됨으로써 PN접합다이오드(42)는 MOS트랜지스터(40)보다도 높은 임계전압을 유지하게 된다.

제 5 도는 MOS트랜지스터(40) 및 PN접합다이오드(42)가 모두 도통상태로된 후의 등가회로를 나타낸 것으로, 도면중 저항(40A)(42A)은 각각 반도체기판에서의 확대저항값을 나타내는 바, 저항(40A)은 접속점(44)과 반도체기판사이에 접속됨과 더불어 저항(42A)은 접속점(46)과 반도체기판사이에 접속되게 된다.

이와 같은 구성에 있어서, 입력단자(36)에 서지전압(Vo)이 공급되면, 이 서지전압(Vo)은 저항(38A)(38B)(40A)(42A)의 저항값에 따라 분할된 다음, 입력MOS트랜지스터(32)의 게이트전압(Vc)이 접속점(44)에 공급되게 된다.

다음에 상기 게이트전압(Vc)의 값을 계산에 의해 구하면 다음과 같이 된다.

여기서 저항(38A)에 흐르는 전류를 Ⅰ, 저항(42A)에 흐르는 전류를 Ⅰ1(여기서 Ⅰ1은 PN접합다이오드(42)의 브레이크다운전류값을 나타냄), 저항(40A)에 흐르는 전류를 Ⅰ2, 저항(38A)(38B)의 저항값을 각각 R1과 R2, 저항(42A)(40A)의 저항값을 각각 Rb로 가정한다.

이때 전류(Ⅰ2)는 접속점(44)의 전압을 저항(40A)의 저항값(Rb)으로 나눈값과 같게 되므로 다음 식으로 나타낼 수 있다.

또, 저항(42A)에서의 전압강하는 저항(38)과 저항(40)과의 직렬회로에서의 전압강하와 같게 되므로 다음 식이 성립하게 된다.

R1ㆍI1=(R2+Rb) ㆍI2.........................................(3)

또한, 전류(Ⅰ)는 저항(38A)(38B)(42A)(40A)의 합성저항값으로 서지전압(Vo)를 나눈값과 같게 되므로 다음 식으로 나타내게 된다.

이 전류(Ⅰ)는 Ⅰ1전류와 Ⅰ2전류로 분류되기 때문에 다음 식이 성립되게 된다.

이때 저항(38A)이 1KΩ, 서지전압(Vo)이 3000V, 저항(42A)(40A)이 각각 50Ω으로 설정되고, 상기 입력MOS트랜지스터(32)의 게이트절연이 확실하게 방지되는 20V로 게이트전압(Vc)이 설정되는 경우를 생락하면, 이러한 경우에서의 저항(38B)의 저항값(R2)을 구할 수 있게 된다.

따라서, 상기 (2)식에 대한 저항(42A)(40A)의 저항값(Rb)에 50Ω과 게이트전압(Vc)에 20V를 대입하게 된다면 다음과 같은 식이 얻어진다.

이어 상기 (6)식에서 얻어진 전류(Ⅰ2)의 값인 0.4A와 저항값(Rb)의 50Ω을 상기 (3)식에 대입하게 되면, 전류(Ⅰ1)는 다음식으로 나타나게 된다.

상기 (7)식의 전류(Ⅰ1)와 상기 (4)의 전류(Ⅰ)를 상기 (5)식에 대입하게 되고, 다음의 (8)식이 얻어진다.

여기서 R2+50을 r로 치환하게 되면 상기 (8)식은 다음과 같이 된다.

상기 (9)식은 r에 대해 다음과 같은 2차방정식으로 나타낼 수 있다.

상기 (10)식을 r에 대해 일반해를 구하게 되면, r는 약 309.5라는 값을 갖게 됨에 따라 저항(38B)의 저항값(R2)은 상기 값으로부터 50을 뺀값과 같게 되며, 그 결과 259.5Ω의 값을 갖게 된다. 그 때문에 제 4 도에 도시된 저항(38B)의 저항값(R2)은 이값에 가까운 250Ω으로 설정되어진다.

따라서, 저항(38A)(38B)의 저항값(R1)(R2)이 각각 1KΩ과 250Ω으로 설정되는 경우에 있어서는 3000V의 서지전압이 입력단자에 공급되면, 접속점(44)의 전압(Vc)은 입력MOS트랜지스터(32)의 게이트산화막이 절연파괴되지 않을 정도의 낮은 값으로 제한되게 되어 입력MOS트랜지스터(32)의 게이트산화막은 절연파괴로부터 보호되게 된다.

제 6 도는 MOS트랜지스터(40) 및 PN접합다이오드(42)가 각각 비도통상태로 있을 때의 등가회로를 나타낸 것으로, 캐패시터(C1)는 접속점(46)의 기생용량으로서, 상기 기생용량은 주로 PN접합다이오드(42)의 확산영역과 반도체기판과의 접합용량에 상당하게 되고, 또 캐패시터(C2)(C3)는 각각 접속점(44)(48)의 기생용량으로서, 접속점(48)의 기생용량은 주로 입력MOS트랜지스터(32)의 게이트용량에 상당하게 된다.

본 실시예에서는 PN접합다이오드(42)가 충분히 큰 접합면적을 갖기 때문에 캐패시터(C1)은 커다란 값으로 설정하고, 그에 따라 상기 캐패시터(C1)는 저항(38A)과 협력하여 접속점(46)의 피크전압을 효과적으로 낮출 수 있도록 작용하게 된다.

본 실시예에서는 PN접합다이오드가(42)가 입력 MOS트랜지스터(32)의 소오스·드레인에 상당하는 확산영역보다도 깊은 확산영역을 갖게 되고, 그에 따라 상기 다이오드가(42)의 PN 접합은 MOS트랜지스터(32)보다도 접합 파괴에 강하게 된다.

또, 접속점(46)은 접속점(44)보다도 높은 전압이 인가되지만, 상기 높은 전압때문에 다이오드(42)의 PN 접합이 파괴되는 것을 충분히 방지할 수 있게 된다.

또한, PN접합다이오드(42)가 충분히 큰 접합면적을 갖기 때문에 캐패시터(C1)은 커다란 값으로 설정하고, 그에 따라 상기 캐패시터(C1)는 저항(38A)과 협력하여 접속점(46)의 피크전압을 효과적으로 낮출 수 있도록 작용하게 된다.

또, 캐패시터(C1)의 기생용량이 크기 때문에 저항(38A)을 비교적 작은 값으로 설정시켜줄 수가 있다. 따라서, 이러한 부분에서의 시정수가 과도하게 큰 것이 원인으로 되어 상기 집적회로가 동작될 때 입력신호가 현저하게 되는 일이 없다.

이와 마찬가지로 접속점(44)의 피크전압이 저항(38B)과 캐패시터(C2)의 협력으로 효과적으로 낮추어지게되고, 또 접속점(48)의 피크전압도 저항(38C)과 캐패시터(C3)의 협력으로 효과적으로 낮추어지게 된다. 즉, 이 보호회로(34)는 집적회로의 고속동작을 방해하지 않아 MOS트랜지스터(32)의 게이트산화막의 절연파괴를 확실하게 방지할 수 있게 된다.

본 실시예에서는 저항(38A)이 반도체기판내에 형성된 확산층이 아니라 반도체기판내에 필드산화막을 매개로 형성된 다결정실리콘층으로 형성되게 되는데, 그 이유는 다음과 같다. 즉, 저항(38A)은 입력단자(36)에 공급된 서지전압을 직접 공급 받게 된다.

필드확산화막의 절연파괴를 확실하게 바지할 수 있게 된다.

일반적으로 다이오드(42)에 대한 PN접합의 내압은 낮기 때문에, 저항(38A)을 확산층으로 구성시켜 놓으면, 서지전압이 입력단자(36)에 공급될 때 상기 입력단자(36)로부터 상기 확산층을 매개로 반도체기판으로 항복전류가 최초로 흐르게 된다.

이러한 전류는 확산층과 반도체기판과의 접합부의 일부에 모아지기 때문에 그 부분이 접합이 파괴되기 쉽게 된다.

이렇게 일단 상기 부분의 접합에 파괴가 일어나게 되면, 상기 확산층은 저항(38A)으로서 작용시킬 수가 없게 된다. 이에 대해 저항(38A)이 다결정실리콘층으로 구성되고, 이 다결정실리콘층과 반도체기판사이에 비교적 두꺼운 필드절연막이 끼워지는 경우에는 상기 저항(38A)이 확산층으로 구성되는 경우에 비해 충분히 높은 내압을 가질 수가 있게 된다.

제 7 도는 본 발명에 따른 실시예의 관한 PN접합다이오드(42)의 평면 패턴을 나타낸 것이고, 제 8 도(a)는 PN접합다이오드(42)의 단면구조를 나타낸 것이며, 제 8 도(b)는 MOS트랜지스터(32)의 단면구조를 나타낸 것이다.

먼저, 제8도(a)에 도시된 n형 확산영역(50)은 P형 반도체기판(52)내에 깊이(D1)로 형성되므로 상기 P형 반도체기판(52)과 협력하여 PN접합다이오드(42)를 구성하게 되고, 이와 달리 제 8 도(b)에 도시된 n형 확산영역(54A)(54B)은 반도체기판(52)내에 깊이(D2)로 형성되므로 입력MOS트랜지스터(32)의 소오스 및 드레인을 구성하게 된다.

따라서, 상기 깊이(D1)는 깊이(D2)보다도 큰 값으로 설정하게 된다. 그리고, 다결정실리콘층(56)은 퇴적에 의해 n형 확산영역(50) 및 필드산화막(58)위에 형성되고, 상기 다결정실리콘층(56)은 저항(38A)(38B)으로 제 7 도에 도시된 바와 같이 패터닝되므로 불순물의 도입에 의해 상기 다결정실리콘층(56)은 n형 확산영역(50)과 직접 접촉할 수 있는 저항값으로 조정되게 된다.

이어, 나머지 다결정실리콘층(56)은 제 8 도(b)에 도시된 바와 같이 평면에서 거의 사각형의 형상을 갖게 되고, 또 상기 n형 확산영역(50)은 입력단자(36)로부터 입력MOS트랜지스터(32)로 향하게 되므로 X방향으로 길이(L)를 갖게 됨과 더불어 그 X방향에 직교하는 Y방향으로 길이(W)를 갖게 된다.

본 실시예에서는 길이(L)는 길이(W)보다 짧은 값으로 설정되게 되는데, 이러한 경우에는 PN접합다이오드(42)에 집중되는 전압이 완화되므로 파괴내압이 향상된다.

제 9 도는 제 4 도에 도시된 다이오드(42)의 응용례로서, n형 확산영역(50)의 길이(L)는 길이(W)와 동등하든가 그 보다 더 길게 설정되어진다.

이러한 경우에는 PN접합다이오드(42)의 PN접합에 의한 기생용량 및 기생저항이 분포정수적으로 보호회로(34)에 공급되고, 또 다결정실리콘층(56)의 전압피이크값은 입력MOS트랜지스터(32)로 향하게 되는 X방향의 위치변화에 따라 연속적으로 저하되며, 또한 상기 다결정실리콘층(56)에 축적되는 충전전압이 효율적으로 반도체기판으로 방전되게 된다.

이상과 같이 본 발명의 실시예회로의 의하면, 입력단자(36)에 서지전압이 인가될 때 입력보호회로(34) 자체의 파괴를 수반하지 않으면서 상기 입력단자(36)에 접속되는 입력MOS트랜지스터(32)의 게이트에 가해진 전압의 절감화를 도모할 수 있을 뿐만 아니라 서지내압의 향상을 실현시킬 수 있게 된다.

더우기 통상적인 동작일 때 고속화의 방해없이도 고전압의 입력서지를 충분히 억제할 수 있다. 또한, 본 발명은 본 실실예에 한정되는 것이 아니고 여러 종류로 변형시킬 수 있는 바, 예컨대 본 실시예에서는 보호소자로서 MOS트랜지스터(40)를 사용하는 경우에 대해 설명했지만, 이는 MOS트랜지스터의 소오스 또는 드레인이 없는 것과 같은 게이트제어다이오드를 사용하도록 해도 된다. 또한 상기 MOS트랜지스터(40)는 제 10 도에 도시된 바와 같이 PN접합다이오드(42)와 동일구조의 PN접합다이오드(60)로 치환시켜도 된다.

[발명의 효과]

상기한 바와 같이 본 발명에 의하면, 입력보호회로가 설치된 반도체 직접회로에 있어서, 입력단자에 서지전압이 인가될 때 입력보호회로자체의 파괴를 수반하지 않고서도 상기 입력단자에 접속되는 입력트랜지스터의 게이트에 가해진 전압의 절감화를 도모할 수 있을 뿐만 아니라 서지내압의 향상을 실현시킬 수 있는 MOS트랜지스터회로를 제공할 수 있게 된다.

Claims

반도체기판(52)과, 기판전위와 동등한 레벨로 설정되는 기준전위단자(Vss), 입력전압이 공급되는 입력단자(36) 및, 상기 반도체기판(52)상에 절연되어 형성된 게이트전극(56)을 갖춘 입력MOS트랜지스터(32)를 구비하여 이루어진 MOS트랜지스터회로에 있어서, 상기 반도체기판(52)상에 절연되어 형성되면서 상기 입력단자(36)와 접속점(46)간 및, 상기 접속점(46)과 접속점(44)간에 직렬로 연결된 제1 및 제2저항(38A)(32B)과, 전류 통로의 일단이 기준전위단자(Vss)에 접속되면서 전류통글의 타단이 입력 MOS 트랜지스터(32)의 게이트전극(56)의 접속점(44)에 연결된 제1다이오드수단 및, 캐소드단이 상기 제1 및 제2저항(38A)(38B)의 접속점에 연결되면서 애노드단이 기준전위단자(Vss)에 접속된 제2다이오드수단을 구비하여 구성된 것을 특징으로 하는 MOS트랜지스터회로.
제 1 항에 있어서, 상기 제2다이오드수단이 상기 제1다이오드수단보다도 더 높은 임계전압을 갖도록 된 것을 특징으로 하는 MOS트랜지스터회로.
제 1 항에 있어서, 상기 입력MOS트랜지스터(32)가 상기 반도체기판(52)내에 제1깊이(D2)로 형성된 소오스 및 드레인영역(54A, 54B)을 구비한 것을 특징으로 하는 MOS트랜지스터회로.
제 2 항에 있어서, 상기 제2다이오드수단이 상기 반도체기판(52)내에 상기 제1깊이(S2)보다도 깊은 제2깊이(D1)로 형성된 확산층(50)을 갖춘 PN접합다이오드(42)로 이루어진 것을 특징으로 하는 MOS트랜지스터회로.
제 2 항에 있어서, 상기 제1다이오드수단이 상기 반도체기판(52)내에 상기 제2깊이(D1)로 형성된 확산층(50)을 갖춘 PN접합다이오드(60)로 이루어진 것을 특징으로 하는 MOS트랜지스터회로.
제 5 항에 있어서, 상기 제1다이오드수단이 상기 반도체기판(52)내에 제1깊이(D2)로 형성된 소오스 및 드레인영역(54A, 54B)과, 상기 반도체기판(52)상에 절연되어 형성된 기준전위단자(Vss)에 접속된 게이트전극(56)을 갖춘 MOS트랜지스터(40)로 이루어진 것을 특징으로 하는 MOS트랜지스터회로.
제 1 항에 있어서, 상기 제 2 항(38B)과 입력MOS트랜지스터(32)의 게이트전극(56)사이에 직렬로 접속된 제 3 항저항(38C)을 구비하여 구성된 것을 특징으로 하는 MOS트랜지스터회로.
제 1 항에 있어서, 상기 제 1 저항(38A)이 다결정실리콘층으로 구성된 것을 특징으로 하는 MOS트랜지스터회로.
제 7 항에 있어서, 상기 제 1 내지 제 3 저항(38A)(38B)(38C)이 단일다결정실리콘층으로 구성된 것을 특징으로 하는 MOS트랜지스터회로.
제 4 항에 있어서, 상기 제 1 저항(38A)은 500Ω∼1.5KΩ의 범위의 저항값으로 설정되고, 상기 제 2 저항(38B)은 100∼300Ω 범위의 저항값으로 설정되며, 상기 PN접합다이오드(42)는 0.5㎛∼2.0㎛ 깊이의 확산영역을 갖추면서 2000μ㎡ 이상의 PN접합면적을 갖추고 있는 것을 특징으로 하는 MOS트랜지스터회로.