JPH07106555A - 入力保護回路 - Google Patents
入力保護回路Info
- Publication number
- JPH07106555A JPH07106555A JP5246913A JP24691393A JPH07106555A JP H07106555 A JPH07106555 A JP H07106555A JP 5246913 A JP5246913 A JP 5246913A JP 24691393 A JP24691393 A JP 24691393A JP H07106555 A JPH07106555 A JP H07106555A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- type
- wiring
- region
- width direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 96
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 面積を拡大することなく高い静電破壊対電圧
を有する入力保護回路を提供する。 【構成】 隣接して形成されたｐ型の伝導ウェル１１６
及びｎ型の伝導ウェル１１８夫々の略中央に高濃度のｎ
型拡散領域１１７及びｐ型拡散領域１１９が夫々平面視
で長方形状で、伝導ウェル１１６とｎ型の伝導ウェル１
１８との接触面と平行な方向の幅が、これに垂直な長さ
よりも長く形成されている。絶縁膜１２２を介してｎ型
拡散領域１１７及びｐ型拡散領域１１９表面を横切って
アルミ配線１１５が形成され、アルミ配線１１５の領域
の幅寸法よりも長い幅寸法のコンタクト部１２０，１２
０により拡散領域と接続している。
を有する入力保護回路を提供する。 【構成】 隣接して形成されたｐ型の伝導ウェル１１６
及びｎ型の伝導ウェル１１８夫々の略中央に高濃度のｎ
型拡散領域１１７及びｐ型拡散領域１１９が夫々平面視
で長方形状で、伝導ウェル１１６とｎ型の伝導ウェル１
１８との接触面と平行な方向の幅が、これに垂直な長さ
よりも長く形成されている。絶縁膜１２２を介してｎ型
拡散領域１１７及びｐ型拡散領域１１９表面を横切って
アルミ配線１１５が形成され、アルミ配線１１５の領域
の幅寸法よりも長い幅寸法のコンタクト部１２０，１２
０により拡散領域と接続している。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ半導体集積回路
の入力保護回路に関する。
の入力保護回路に関する。
【０００２】
【従来の技術】ＭＯＳトランジスタを有する半導体集積
回路では、外部サージ電圧により内部回路のゲート酸化
膜が静電破壊されることを防止するために、内部回路と
入力端子との間に入力保護回路を設けている。図５は、
特開昭58−58769 号公報に記載された従来の入力保護回
路の回路図である。図中、１０１は入力端子であり、入
力端子１０１に印加されたサージ電圧は内部回路である
相補型のＭＯＳトランジスタＱ1 ，Ｑ2 へ与えられる。
回路では、外部サージ電圧により内部回路のゲート酸化
膜が静電破壊されることを防止するために、内部回路と
入力端子との間に入力保護回路を設けている。図５は、
特開昭58−58769 号公報に記載された従来の入力保護回
路の回路図である。図中、１０１は入力端子であり、入
力端子１０１に印加されたサージ電圧は内部回路である
相補型のＭＯＳトランジスタＱ1 ，Ｑ2 へ与えられる。
【０００３】そして、入力端子１０１とＭＯＳトランジ
スタＱ1 ，Ｑ2 との間には、保護抵抗Ｒが接続されてお
り、保護抵抗Ｒは例えば半導体基板上にフィールド酸化
膜を介して設けられた多結晶シリコン層又は半導体基板
内に形成された拡散層等で形成されている。そして、入
力端子１０１と抵抗Ｒとの接続部に保護ダイオード
Ｄ1 ，Ｄ2 が並列的に接続されている。保護ダイオード
Ｄ1 はアノード側を入力端子１０１に接続し、カソード
側を正の電源ＶDDに接続している。また、保護ダイオー
ドＤ2 はアノード側を負の電源であるグランドＶSSに接
続し、カソード側を入力端子１０１に接続している。
スタＱ1 ，Ｑ2 との間には、保護抵抗Ｒが接続されてお
り、保護抵抗Ｒは例えば半導体基板上にフィールド酸化
膜を介して設けられた多結晶シリコン層又は半導体基板
内に形成された拡散層等で形成されている。そして、入
力端子１０１と抵抗Ｒとの接続部に保護ダイオード
Ｄ1 ，Ｄ2 が並列的に接続されている。保護ダイオード
Ｄ1 はアノード側を入力端子１０１に接続し、カソード
側を正の電源ＶDDに接続している。また、保護ダイオー
ドＤ2 はアノード側を負の電源であるグランドＶSSに接
続し、カソード側を入力端子１０１に接続している。
【０００４】図６は、図５に示す保護ダイオードＤ1 の
模式的平面図であり、図７は図６のVII−VII 線から見
た模式的断面図である。ｎ型の半導体基板１０２に平面
視で方形の高濃度のｐ型拡散領域１０３が形成され、ｐ
型拡散領域１０３と接触させて高濃度のｐ型抵抗領域１
０５が形成されている。そして、ｐ型拡散領域１０３を
囲んで接触させた態様で高濃度のｎ型拡散領域１０４が
形成され、ＰＮ接合面を形成している。そして、半導体
基板１０２上には絶縁膜１０６が形成され、絶縁膜１０
６のｐ型拡散領域１０３上に形成されたコンタクトホー
ルを埋める態様で電極１０７が形成されている。また、
保護ダイオードＤ2 は、半導体基板，拡散領域等が逆導
電型で形成されている以外は保護ダイオードＤ1 と同様
であり、その説明を省略する。
模式的平面図であり、図７は図６のVII−VII 線から見
た模式的断面図である。ｎ型の半導体基板１０２に平面
視で方形の高濃度のｐ型拡散領域１０３が形成され、ｐ
型拡散領域１０３と接触させて高濃度のｐ型抵抗領域１
０５が形成されている。そして、ｐ型拡散領域１０３を
囲んで接触させた態様で高濃度のｎ型拡散領域１０４が
形成され、ＰＮ接合面を形成している。そして、半導体
基板１０２上には絶縁膜１０６が形成され、絶縁膜１０
６のｐ型拡散領域１０３上に形成されたコンタクトホー
ルを埋める態様で電極１０７が形成されている。また、
保護ダイオードＤ2 は、半導体基板，拡散領域等が逆導
電型で形成されている以外は保護ダイオードＤ1 と同様
であり、その説明を省略する。
【０００５】このような構造の保護ダイオードＤ1 ，Ｄ
2 では、入力端子１０１にサージ電圧が印加された場合
に、保護ダイオードＤ1 又は保護ダイオードＤ2 の順方
向動作又はブレイクダウン動作により、電源ＶDD又はグ
ランドＶSSへ電流が流れ、ＭＯＳトランジスタＱ1 ，Ｑ
2 への印加電圧を低下させる。これにより、内部回路で
あるＭＯＳトランジスタＱ1 ，Ｑ2 のゲート酸化膜の静
電破壊が防止される。
2 では、入力端子１０１にサージ電圧が印加された場合
に、保護ダイオードＤ1 又は保護ダイオードＤ2 の順方
向動作又はブレイクダウン動作により、電源ＶDD又はグ
ランドＶSSへ電流が流れ、ＭＯＳトランジスタＱ1 ，Ｑ
2 への印加電圧を低下させる。これにより、内部回路で
あるＭＯＳトランジスタＱ1 ，Ｑ2 のゲート酸化膜の静
電破壊が防止される。
【０００６】
【発明が解決しようとする課題】近年、ＭＯＳ半導体集
積回路の高集積化及び多ピン化が進み、これに伴い入力
保護回路のために充分な面積を与えることが困難になっ
ている。入力保護回路における保護ダイオードの静電破
壊は、主に、拡散領域のＰＮ接合面でサージ電流の集中
が生じ、これによる発熱でシリコンが溶融するために起
こる。保護ダイオードの拡散面積が小さい場合には拡散
領域の電流集中が著しく、比較的低いサージ電圧によっ
て入力保護回路が静電破壊される。このために、充分な
拡散領域の面積を確保する必要があり、入力保護回路の
ための面積が大きくなりシリコン面積の有効活用を行え
ない。
積回路の高集積化及び多ピン化が進み、これに伴い入力
保護回路のために充分な面積を与えることが困難になっ
ている。入力保護回路における保護ダイオードの静電破
壊は、主に、拡散領域のＰＮ接合面でサージ電流の集中
が生じ、これによる発熱でシリコンが溶融するために起
こる。保護ダイオードの拡散面積が小さい場合には拡散
領域の電流集中が著しく、比較的低いサージ電圧によっ
て入力保護回路が静電破壊される。このために、充分な
拡散領域の面積を確保する必要があり、入力保護回路の
ための面積が大きくなりシリコン面積の有効活用を行え
ない。
【０００７】この問題を解決する入力保護回路の構成
が、特開昭58−58769 号公報及び特開昭62−71275 号公
報で提案されている。特開昭58−58769 号公報で提案さ
れた入力保護回路は、高濃度のｐ型拡散領域とその周り
の低濃度のｐ型拡散領域と、さらにその周りの高濃度の
ｐ型拡散領域とでサージ電流が流れる拡散領域を形成す
ることにより、ｐ型拡散領域の層抵抗を大きくしてい
る。これにより拡散領域の静電耐量が大きくなり、同程
度の寸法で静電耐電圧を高めることができる。しかしな
がら、この入力保護回路を製造する際には、これらの拡
散領域のための多数回のパターニング工程を経なければ
ならず、製造に手間がかかるという問題があった。
が、特開昭58−58769 号公報及び特開昭62−71275 号公
報で提案されている。特開昭58−58769 号公報で提案さ
れた入力保護回路は、高濃度のｐ型拡散領域とその周り
の低濃度のｐ型拡散領域と、さらにその周りの高濃度の
ｐ型拡散領域とでサージ電流が流れる拡散領域を形成す
ることにより、ｐ型拡散領域の層抵抗を大きくしてい
る。これにより拡散領域の静電耐量が大きくなり、同程
度の寸法で静電耐電圧を高めることができる。しかしな
がら、この入力保護回路を製造する際には、これらの拡
散領域のための多数回のパターニング工程を経なければ
ならず、製造に手間がかかるという問題があった。
【０００８】一方、特開昭62−71275 号公報で提案され
た入力保護回路は、複数の抵抗素子，保護ダイオード及
び保護ＭＯＳトランジスタを備えている。この提案で
は、保護ダイオードの拡散領域における接合破壊を防止
するために、保護ダイオードの拡散領域を内部回路のソ
ース・ドレイン領域よりも深い位置に形成して、保護ダ
イオードの接合破壊を生ぜしめ難くしている。これによ
り、保護ダイオードが破壊されることなく内部回路に印
加されるゲート電圧を低減せしめ、ゲート酸化膜の静電
破壊を防止することができる。しかしながら、保護ダイ
オードの拡散領域を深く形成するために製造工程に手間
がかかるという問題があった。
た入力保護回路は、複数の抵抗素子，保護ダイオード及
び保護ＭＯＳトランジスタを備えている。この提案で
は、保護ダイオードの拡散領域における接合破壊を防止
するために、保護ダイオードの拡散領域を内部回路のソ
ース・ドレイン領域よりも深い位置に形成して、保護ダ
イオードの接合破壊を生ぜしめ難くしている。これによ
り、保護ダイオードが破壊されることなく内部回路に印
加されるゲート電圧を低減せしめ、ゲート酸化膜の静電
破壊を防止することができる。しかしながら、保護ダイ
オードの拡散領域を深く形成するために製造工程に手間
がかかるという問題があった。
【０００９】本発明は、かかる事情に鑑みてなされたも
のであり、一導電型及び他導電型の拡散領域夫々が入力
端子と内部回路との接続部に接続された一対の整流素子
を備えることにより、簡易に製造できて、面積を拡大す
ることなく高い静電破壊対電圧を有する入力保護回路を
提供することを目的とする。
のであり、一導電型及び他導電型の拡散領域夫々が入力
端子と内部回路との接続部に接続された一対の整流素子
を備えることにより、簡易に製造できて、面積を拡大す
ることなく高い静電破壊対電圧を有する入力保護回路を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る入力保護回
路は、一極性電源を接続した一導電型の半導体層を第１
の拡散領域の周りにＰＮ接合している第１の整流素子
と、他極性電源を接続した他導電型の半導体層を第２の
拡散領域の周りにＰＮ接合している第２の整流素子と、
第１及び第２の拡散領域夫々の上を横切って相互に接続
するように形成された配線とを備え、第１及び第２の拡
散領域は、入力端子から供給された電流が拡散領域上の
配線を通流する方向よりも、これに直交する幅方向に長
い多角形状を有し、前記配線と第１及び第２の拡散領域
夫々とを接続するコンタクト部は、前記幅方向の寸法が
コンタクト部を有する領域を除く配線の幅方向の寸法よ
りも長く、前記コンタクト部の幅方向端部が、前記配線
の幅方向の中央から等距離に位置していることを特徴と
する。
路は、一極性電源を接続した一導電型の半導体層を第１
の拡散領域の周りにＰＮ接合している第１の整流素子
と、他極性電源を接続した他導電型の半導体層を第２の
拡散領域の周りにＰＮ接合している第２の整流素子と、
第１及び第２の拡散領域夫々の上を横切って相互に接続
するように形成された配線とを備え、第１及び第２の拡
散領域は、入力端子から供給された電流が拡散領域上の
配線を通流する方向よりも、これに直交する幅方向に長
い多角形状を有し、前記配線と第１及び第２の拡散領域
夫々とを接続するコンタクト部は、前記幅方向の寸法が
コンタクト部を有する領域を除く配線の幅方向の寸法よ
りも長く、前記コンタクト部の幅方向端部が、前記配線
の幅方向の中央から等距離に位置していることを特徴と
する。
【００１１】
【作用】本発明の入力保護回路では、拡散領域の平面形
状が、電流が配線を通流する方向よりもこれに直交する
方向の方が長い多角形状であるので、サージ電流が入力
端子から供給された場合に、整流素子に突入したサージ
電流は、配線での通流方向と直交する幅方向に拡散領域
を分流するために、突入口となる整流素子のＰＮ接合部
での電流集中が緩和される。また、拡散領域上に形成さ
れているコンタクト部の幅方向の寸法が、コンタクト部
を除く領域即ち前記入力端子と内部回路との接続部に接
続するための領域の幅寸法よりも大きく、コンタクト部
の幅方向の端部であるコンタクト端部が配線中央から等
距離に位置するので、サージ破壊が生じ易いコンタクト
端部に電流が集中することなしに、電流集中位置が配線
を隔てて拡散領域にバランス良く生じ、このことが静電
破壊耐電圧を向上させる。このようにサージ電流が配線
を通流した場合に、拡散領域における電流の集中を緩和
させることにより、拡散領域の面積が同程度で高い静電
破壊耐電圧を得ることができる。また、小さな拡散領域
の面積で、充分な静電破壊耐電圧を得ることができる。
状が、電流が配線を通流する方向よりもこれに直交する
方向の方が長い多角形状であるので、サージ電流が入力
端子から供給された場合に、整流素子に突入したサージ
電流は、配線での通流方向と直交する幅方向に拡散領域
を分流するために、突入口となる整流素子のＰＮ接合部
での電流集中が緩和される。また、拡散領域上に形成さ
れているコンタクト部の幅方向の寸法が、コンタクト部
を除く領域即ち前記入力端子と内部回路との接続部に接
続するための領域の幅寸法よりも大きく、コンタクト部
の幅方向の端部であるコンタクト端部が配線中央から等
距離に位置するので、サージ破壊が生じ易いコンタクト
端部に電流が集中することなしに、電流集中位置が配線
を隔てて拡散領域にバランス良く生じ、このことが静電
破壊耐電圧を向上させる。このようにサージ電流が配線
を通流した場合に、拡散領域における電流の集中を緩和
させることにより、拡散領域の面積が同程度で高い静電
破壊耐電圧を得ることができる。また、小さな拡散領域
の面積で、充分な静電破壊耐電圧を得ることができる。
【００１２】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１は、本発明の入力保護回路の
回路図である。図中、１１１は入力端子であり、入力端
子１１１に印加されたサージ電圧は内部回路１１２へ与
えられる。入力端子１１１と内部回路１１２との接続部
に、第１及び第２の整流素子である保護ダイオード１１
３及び保護ダイオード１１４が並列的に接続されてい
る。保護ダイオード１１４はアノード側を入力端子１１
１に接続し、カソード側を正の電源ＶCCに接続してお
り、保護ダイオード１１３は、アノード側を負の電源で
あるグランドＶSSに接続し、カソード側を入力端子１１
１に接続している。
き具体的に説明する。図１は、本発明の入力保護回路の
回路図である。図中、１１１は入力端子であり、入力端
子１１１に印加されたサージ電圧は内部回路１１２へ与
えられる。入力端子１１１と内部回路１１２との接続部
に、第１及び第２の整流素子である保護ダイオード１１
３及び保護ダイオード１１４が並列的に接続されてい
る。保護ダイオード１１４はアノード側を入力端子１１
１に接続し、カソード側を正の電源ＶCCに接続してお
り、保護ダイオード１１３は、アノード側を負の電源で
あるグランドＶSSに接続し、カソード側を入力端子１１
１に接続している。
【００１３】図２は図１に示す保護ダイオード１１３，
１１４の模式的平面図であり、図３は図２の III−III
線から見た模式的断面図である。ｐ型の伝導ウェル１１
６及びｎ型の伝導ウェル１１８が隣接して形成されてお
り、ｐ型の伝導ウェル１１６の略中央に高濃度のｎ型拡
散領域１１７がリンのドーピングにより形成され、ｎ型
の伝導ウェル１１８の略中央に高濃度のｐ型拡散領域１
１９がボロンのドーピングにより形成されている。この
ｎ型拡散領域１１７及びｐ型拡散領域１１９は夫々平面
視で長方形状をなしており、この長方形状は、伝導ウェ
ル１１６とｎ型の伝導ウェル１１８との接触面と平行な
方向の長さがこれに垂直な長さよりも長く形成されてい
る。夫々の拡散領域の長辺と短辺との比は５：１〜１
５：１程度が望ましく、長辺を極端に長く設定した場合
は、後述するサージ電流が長辺方向に伝播し難い。
１１４の模式的平面図であり、図３は図２の III−III
線から見た模式的断面図である。ｐ型の伝導ウェル１１
６及びｎ型の伝導ウェル１１８が隣接して形成されてお
り、ｐ型の伝導ウェル１１６の略中央に高濃度のｎ型拡
散領域１１７がリンのドーピングにより形成され、ｎ型
の伝導ウェル１１８の略中央に高濃度のｐ型拡散領域１
１９がボロンのドーピングにより形成されている。この
ｎ型拡散領域１１７及びｐ型拡散領域１１９は夫々平面
視で長方形状をなしており、この長方形状は、伝導ウェ
ル１１６とｎ型の伝導ウェル１１８との接触面と平行な
方向の長さがこれに垂直な長さよりも長く形成されてい
る。夫々の拡散領域の長辺と短辺との比は５：１〜１
５：１程度が望ましく、長辺を極端に長く設定した場合
は、後述するサージ電流が長辺方向に伝播し難い。
【００１４】このような半導体拡散層の表面に絶縁膜１
２２が形成されており、絶縁膜１２２上には、入力端子
１１１から伝導ウェル１１６上，ｎ型拡散領域１１７
上，伝導ウェル１１８上及びｐ型拡散領域１１９上を介
して内部回路１１２に至る位置までアルミ配線１１５が
形成されている。アルミ配線１１５は、ｎ型拡散領域１
１７上で中央を横切った位置に、ｐ型拡散領域１１９上
で中央を横切った位置に相互に接続されて形成されてお
り、ｎ型拡散領域１１７及びｐ型拡散領域１１９上のア
ルミ配線１１５の幅寸法即ち夫々の拡散領域の長寸法方
向の寸法は、伝導ウェル１１６上及び伝導ウェル１１８
上に形成されたアルミ配線１１５の幅寸法よりも長く形
成されている。
２２が形成されており、絶縁膜１２２上には、入力端子
１１１から伝導ウェル１１６上，ｎ型拡散領域１１７
上，伝導ウェル１１８上及びｐ型拡散領域１１９上を介
して内部回路１１２に至る位置までアルミ配線１１５が
形成されている。アルミ配線１１５は、ｎ型拡散領域１
１７上で中央を横切った位置に、ｐ型拡散領域１１９上
で中央を横切った位置に相互に接続されて形成されてお
り、ｎ型拡散領域１１７及びｐ型拡散領域１１９上のア
ルミ配線１１５の幅寸法即ち夫々の拡散領域の長寸法方
向の寸法は、伝導ウェル１１６上及び伝導ウェル１１８
上に形成されたアルミ配線１１５の幅寸法よりも長く形
成されている。
【００１５】そして、ｎ型拡散領域１１７及びｐ型拡散
領域１１９上の絶縁膜１２２にはコンタクトホールが形
成され、ｎ型拡散領域１１７及びｐ型拡散領域１１９夫
々とアルミ配線１１５とがコンタクト部１２０，１２０
で接続されている。このコンタクト部１２０，１２０は
ｎ型拡散領域１１７及びｐ型拡散領域１１９夫々の形状
を２μｍ程度縮小した形状に形成されている。これは、
保護ダイオード１１３，１１４夫々のＰＮ接合界面に発
生する熱を回避するためである。なお、コンタクト部１
２０，１２０の短辺の縮小率は長辺の縮小率よりも大き
い方が望ましく、これにより、短辺方向のサージ電流の
集中を緩和することができる。また、コンタクト端部、
即ちコンタクト部１２０，１２０の長寸法方向の端部が
アルミ配線１１５の幅方向の端部よりも外側で配線中心
から等距離に位置しているために、サージ破壊され易い
コンタクト端部に電流が集中しない。
領域１１９上の絶縁膜１２２にはコンタクトホールが形
成され、ｎ型拡散領域１１７及びｐ型拡散領域１１９夫
々とアルミ配線１１５とがコンタクト部１２０，１２０
で接続されている。このコンタクト部１２０，１２０は
ｎ型拡散領域１１７及びｐ型拡散領域１１９夫々の形状
を２μｍ程度縮小した形状に形成されている。これは、
保護ダイオード１１３，１１４夫々のＰＮ接合界面に発
生する熱を回避するためである。なお、コンタクト部１
２０，１２０の短辺の縮小率は長辺の縮小率よりも大き
い方が望ましく、これにより、短辺方向のサージ電流の
集中を緩和することができる。また、コンタクト端部、
即ちコンタクト部１２０，１２０の長寸法方向の端部が
アルミ配線１１５の幅方向の端部よりも外側で配線中心
から等距離に位置しているために、サージ破壊され易い
コンタクト端部に電流が集中しない。
【００１６】そして、伝導ウェル１１６表面に形成され
た絶縁膜１２２上には、アルミ配線１１５を挟んで対向
させた態様でグランドＶSSが形成されており、伝導ウェ
ル１１８表面に形成された絶縁膜１２２上には同様に電
源ＶCCが形成されている。絶縁膜１２２にコンタクトホ
ールが形成され、グランドＶSS及び電源ＶCCはコンタク
ト部１２１，１２１，…によって、伝導ウェル１１６及
び伝導ウェル１１８に接続されている。
た絶縁膜１２２上には、アルミ配線１１５を挟んで対向
させた態様でグランドＶSSが形成されており、伝導ウェ
ル１１８表面に形成された絶縁膜１２２上には同様に電
源ＶCCが形成されている。絶縁膜１２２にコンタクトホ
ールが形成され、グランドＶSS及び電源ＶCCはコンタク
ト部１２１，１２１，…によって、伝導ウェル１１６及
び伝導ウェル１１８に接続されている。
【００１７】以上の如き構造の保護ダイオード１１３，
１１４を製造する手順を説明する。図４は、図３に示し
た保護ダイオード１１３，１１４の製造段階における模
式的断面図であり、この図に示すように、ｐ型の伝導ウ
ェル１１６及びｎ型の伝導ウェル１１８が隣接して形成
され、伝導ウェル１１６，１１８の表面に絶縁膜が堆積
され、この絶縁膜のパターンニングによりマスク１１０
が形成される。そして、ｐ型の伝導ウェル１１６にはリ
ンをドーピングし、ｎ型の伝導ウェル１１８にはボロン
をドーピングして、夫々ｎ型拡散領域１１７及びｐ型拡
散領域１１９を形成する。
１１４を製造する手順を説明する。図４は、図３に示し
た保護ダイオード１１３，１１４の製造段階における模
式的断面図であり、この図に示すように、ｐ型の伝導ウ
ェル１１６及びｎ型の伝導ウェル１１８が隣接して形成
され、伝導ウェル１１６，１１８の表面に絶縁膜が堆積
され、この絶縁膜のパターンニングによりマスク１１０
が形成される。そして、ｐ型の伝導ウェル１１６にはリ
ンをドーピングし、ｎ型の伝導ウェル１１８にはボロン
をドーピングして、夫々ｎ型拡散領域１１７及びｐ型拡
散領域１１９を形成する。
【００１８】次に図３に示すように、マスク１１０を除
去し、伝導ウェル１１６，１１８の表面に絶縁膜１２２
を堆積する。そして、絶縁膜１２２のｎ型拡散領域１１
７及びｐ型拡散領域１１９上及び伝導ウェル１１６，１
１８上にコンタクトホールを形成する。そして、アルミ
配線１１５とｎ型拡散領域１１７又はｐ型拡散領域１１
９とのコンタクト部１２０，１２０を形成し、電源ＶCC
又はグランドＶSSと伝導ウェル１１６，１１８とのコン
タクト部１２１，１２１を形成する。
去し、伝導ウェル１１６，１１８の表面に絶縁膜１２２
を堆積する。そして、絶縁膜１２２のｎ型拡散領域１１
７及びｐ型拡散領域１１９上及び伝導ウェル１１６，１
１８上にコンタクトホールを形成する。そして、アルミ
配線１１５とｎ型拡散領域１１７又はｐ型拡散領域１１
９とのコンタクト部１２０，１２０を形成し、電源ＶCC
又はグランドＶSSと伝導ウェル１１６，１１８とのコン
タクト部１２１，１２１を形成する。
【００１９】このように製造された保護ダイオード１１
３，１１４では、入力端子１１１にサージ電圧が印加さ
れたときに、サージ電流がアルミ配線１１５を通流し、
伝導ウェル１１６，ｎ型拡散領域１１７，伝導ウェル１
１８及びｐ型拡散領域１１９を介して内部回路１１２へ
与えられる。この印加された電圧が過大正サージ電圧で
ある場合は、保護ダイオード１１３では、これが降伏電
圧以上であるときにブレイクダウンして、電流がｎ型拡
散領域１１７と絶縁膜１２２との界面を伝播してｐ型伝
導ウェル１１６とｎ型拡散領域１１７とのＰＮ接合面に
向かい、グランドＶSSへ流れる。また、保護ダイオード
１１４では、過大正サージ電圧が電源ＶCCの電圧以上で
あるときに順方向動作して、電流がｐ型拡散領域１１９
と絶縁膜１２２との界面を伝播してｎ型伝導ウェル１１
８とｐ型拡散領域１１９とのＰＮ接合面に向かい、電源
ＶCCへ流れる。
３，１１４では、入力端子１１１にサージ電圧が印加さ
れたときに、サージ電流がアルミ配線１１５を通流し、
伝導ウェル１１６，ｎ型拡散領域１１７，伝導ウェル１
１８及びｐ型拡散領域１１９を介して内部回路１１２へ
与えられる。この印加された電圧が過大正サージ電圧で
ある場合は、保護ダイオード１１３では、これが降伏電
圧以上であるときにブレイクダウンして、電流がｎ型拡
散領域１１７と絶縁膜１２２との界面を伝播してｐ型伝
導ウェル１１６とｎ型拡散領域１１７とのＰＮ接合面に
向かい、グランドＶSSへ流れる。また、保護ダイオード
１１４では、過大正サージ電圧が電源ＶCCの電圧以上で
あるときに順方向動作して、電流がｐ型拡散領域１１９
と絶縁膜１２２との界面を伝播してｎ型伝導ウェル１１
８とｐ型拡散領域１１９とのＰＮ接合面に向かい、電源
ＶCCへ流れる。
【００２０】また、印加された電圧が過大負サージ電圧
であった場合は、保護ダイオード１１３は順方向動作し
て電流をグランドＶSSから内部回路１１２へ流し、保護
ダイオード１１４はブレイクダウンして電流を電源ＶCC
から内部回路１１２へ流す。
であった場合は、保護ダイオード１１３は順方向動作し
て電流をグランドＶSSから内部回路１１２へ流し、保護
ダイオード１１４はブレイクダウンして電流を電源ＶCC
から内部回路１１２へ流す。
【００２１】このように、サージ電圧が印加されたとき
にアルミ配線１１５を通流する電流は、コンタクト部１
２０，１２０から夫々の拡散領域のＰＮ接合面へ向かっ
て突入するが、このとき、拡散領域の平面形状がアルミ
配線１１５に直交する方向に長い長方形状であるので、
サージ突入部分のＰＮ接合部の電流密度が小さくなり、
サージ電流の集中が緩和される。また、アルミ配線１１
５と夫々の拡散領域とのコンタクト端部が、アルミ配線
１１５の幅方向の端部よりも外側で配線中心から等距離
に位置しているために電流が集中せず、静電破壊に強
い。これらのことから、保護ダイオード１１３，１１４
の静電破壊耐電圧は向上する。
にアルミ配線１１５を通流する電流は、コンタクト部１
２０，１２０から夫々の拡散領域のＰＮ接合面へ向かっ
て突入するが、このとき、拡散領域の平面形状がアルミ
配線１１５に直交する方向に長い長方形状であるので、
サージ突入部分のＰＮ接合部の電流密度が小さくなり、
サージ電流の集中が緩和される。また、アルミ配線１１
５と夫々の拡散領域とのコンタクト端部が、アルミ配線
１１５の幅方向の端部よりも外側で配線中心から等距離
に位置しているために電流が集中せず、静電破壊に強
い。これらのことから、保護ダイオード１１３，１１４
の静電破壊耐電圧は向上する。
【００２２】上述した保護ダイオード１１３，１１４を
備えた入力保護回路では、保護ダイオードの拡散領域の
面積は1000μｍ2 であり、２００pF，０Ωのサージ試験
において、４５０Ｖ以上の静電破壊耐電圧を有し、これ
は実用上充分な値である。そして、従来の充分な耐電圧
を得るための保護ダイオードの拡散面積が2500〜3500μ
ｍ2 を必要とすることから、極めて小さい面積で従来と
同程度の静電破壊耐電圧を得ていることが判る。また、
上述の実施例と同様のレイアウトで、拡散領域の長辺と
短辺とを逆にし、コンタクト部の幅寸法をアルミ配線幅
寸法よりも小さく形成した場合は、静電破壊耐電圧は２
分の１以下であった。このように、上述の如き入力保護
回路では、小さな面積で充分な静電破壊耐電圧を得るこ
とができ、自身が静電破壊されることなく内部回路１１
２へ印加される電圧を低下させ、内部回路１１２の静電
破壊を防止することができる。
備えた入力保護回路では、保護ダイオードの拡散領域の
面積は1000μｍ2 であり、２００pF，０Ωのサージ試験
において、４５０Ｖ以上の静電破壊耐電圧を有し、これ
は実用上充分な値である。そして、従来の充分な耐電圧
を得るための保護ダイオードの拡散面積が2500〜3500μ
ｍ2 を必要とすることから、極めて小さい面積で従来と
同程度の静電破壊耐電圧を得ていることが判る。また、
上述の実施例と同様のレイアウトで、拡散領域の長辺と
短辺とを逆にし、コンタクト部の幅寸法をアルミ配線幅
寸法よりも小さく形成した場合は、静電破壊耐電圧は２
分の１以下であった。このように、上述の如き入力保護
回路では、小さな面積で充分な静電破壊耐電圧を得るこ
とができ、自身が静電破壊されることなく内部回路１１
２へ印加される電圧を低下させ、内部回路１１２の静電
破壊を防止することができる。
【００２３】なお、本発明の実施例では、配線と拡散領
域とを接続するために１つのコンタクト部を形成してい
るが、これに限るものではなく、複数のコンタクト部で
同形のコンタクト部を形成しても良い。また、拡散領域
にＰＮ接合した拡散層と電源ＶCC又はグランドＶSSとを
接続するコンタクト部は、拡散領域を囲む態様で１つ設
けても良いし、複数個設けても良い。また、絶縁膜を介
さず拡散領域上に直接配線を形成するダイレクト・コン
タクト型であっても良い。
域とを接続するために１つのコンタクト部を形成してい
るが、これに限るものではなく、複数のコンタクト部で
同形のコンタクト部を形成しても良い。また、拡散領域
にＰＮ接合した拡散層と電源ＶCC又はグランドＶSSとを
接続するコンタクト部は、拡散領域を囲む態様で１つ設
けても良いし、複数個設けても良い。また、絶縁膜を介
さず拡散領域上に直接配線を形成するダイレクト・コン
タクト型であっても良い。
【００２４】また、上述の実施例では拡散領域が長方形
状の場合を説明しているが、これに限るものではなく、
多角形状を有していれば良い。
状の場合を説明しているが、これに限るものではなく、
多角形状を有していれば良い。
【００２５】さらに、上述の実施例では、第１の整流素
子と第２の整流素子とが隣接した構造の場合を説明して
いるが、これに限るものではなく、両者が適長離隔した
構造であっても良い。
子と第２の整流素子とが隣接した構造の場合を説明して
いるが、これに限るものではなく、両者が適長離隔した
構造であっても良い。
【００２６】さらにまた、、上述の実施例では、入力保
護回路として保護ダイオードのみを備えた場合について
説明しているが、これに限るものではなく、例えば入力
端子と内部回路との間に抵抗を接続してあっても良い。
護回路として保護ダイオードのみを備えた場合について
説明しているが、これに限るものではなく、例えば入力
端子と内部回路との間に抵抗を接続してあっても良い。
【００２７】さらにまた、上述の実施例では、第１の拡
散領域と第２の拡散領域との並び方向と平行な方向に配
線を形成した場合を説明しているが、これに限るもので
はなく、拡散領域の並び方向と交わる方向に配線を形成
しても良い。
散領域と第２の拡散領域との並び方向と平行な方向に配
線を形成した場合を説明しているが、これに限るもので
はなく、拡散領域の並び方向と交わる方向に配線を形成
しても良い。
【００２８】
【発明の効果】以上のように、本発明においては、１対
の整流素子の導電型の拡散領域夫々が入力端子と内部回
路との接続部に接続された構造であるので簡易に製造で
き、さらに、拡散領域の平面形状が、拡散領域上を横切
った位置に形成された配線の電流通流方向よりも直交方
向に長い多角形状であり、また、夫々のコンタクト部の
幅寸法は、コンタクト部を有する領域を除く配線の幅寸
法よりも長く、その幅方向の端部が配線を中心に等距離
に位置するので、ＰＮ接合面における電流の集中が緩和
され、面積を拡大することなく静電破壊耐電圧を向上さ
せる等、本発明は優れた効果を奏するものである。
の整流素子の導電型の拡散領域夫々が入力端子と内部回
路との接続部に接続された構造であるので簡易に製造で
き、さらに、拡散領域の平面形状が、拡散領域上を横切
った位置に形成された配線の電流通流方向よりも直交方
向に長い多角形状であり、また、夫々のコンタクト部の
幅寸法は、コンタクト部を有する領域を除く配線の幅寸
法よりも長く、その幅方向の端部が配線を中心に等距離
に位置するので、ＰＮ接合面における電流の集中が緩和
され、面積を拡大することなく静電破壊耐電圧を向上さ
せる等、本発明は優れた効果を奏するものである。
【図１】第１実施例の入力保護回路の回路図である。
【図２】第１実施例に係る保護ダイオードの模式的平面
図である。
図である。
【図３】図２の III−III 線から見た模式的断面図であ
る。
る。
【図４】第１実施例に係る保護ダイオードの製造段階に
おける模式的断面図である。
おける模式的断面図である。
【図５】従来の入力保護回路の回路図である。
【図６】従来の保護ダイオードＤ1 の模式的平面図であ
る。
る。
【図７】図６の VII−VII 線から見た模式的断面図であ
る。
る。
１１１ 入力端子 １１２ 内部回路 １１３ 保護ダイオード １１４ 保護ダイオード １１５ アルミ配線 １１６，１１８ 伝導ウェル １１７ ｎ型拡散領域 １１９ ｐ型拡散領域 １２０ コンタクト部
Claims (1)
- 【請求項１】 一極性電源を接続した一導電型の半導体
層を第１の拡散領域の周りにＰＮ接合している第１の整
流素子と、他極性電源を接続した他導電型の半導体層を
第２の拡散領域の周りにＰＮ接合している第２の整流素
子とを備え、第１の拡散領域及び第２の拡散領域夫々を
入力端子と内部回路との接続部に接続するための配線
を、第１及び第２の拡散領域上を夫々横切って相互に接
続するように形成した入力保護回路において、 前記第１及び第２の拡散領域は平面形状で多角形状をな
し、該多角形状は、前記入力端子から供給された電流が
前記拡散領域上の配線を通流する方向よりも、これに直
交する幅方向に長い長さを有しており、前記配線と第１
及び第２の拡散領域夫々とを接続するコンタクト部の幅
方向の寸法が、該コンタクト部を有する領域を除く前記
配線の幅方向の寸法よりも長く、前記コンタクト部の幅
方向の端部が、前記第１及び第２の拡散領域上を夫々横
切る配線の幅方向の中央から等距離に位置することを特
徴とする入力保護回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246913A JPH07106555A (ja) | 1993-10-01 | 1993-10-01 | 入力保護回路 |
| US08/280,972 US5696398A (en) | 1993-10-01 | 1994-07-27 | Input protection circuit |
| DE4435204A DE4435204C2 (de) | 1993-10-01 | 1994-09-30 | Eingangsschutzschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246913A JPH07106555A (ja) | 1993-10-01 | 1993-10-01 | 入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106555A true JPH07106555A (ja) | 1995-04-21 |
Family
ID=17155618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5246913A Pending JPH07106555A (ja) | 1993-10-01 | 1993-10-01 | 入力保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5696398A (ja) |
| JP (1) | JPH07106555A (ja) |
| DE (1) | DE4435204C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2334633B (en) * | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
| US6331726B1 (en) | 2000-03-21 | 2001-12-18 | International Business Machines Corporation | SOI voltage dependent negative-saturation-resistance resistor ballasting element for ESD protection of receivers and driver circuitry |
| JP4025023B2 (ja) * | 2001-01-18 | 2007-12-19 | 株式会社東芝 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858769A (ja) * | 1981-10-05 | 1983-04-07 | Nec Corp | 静電破壊防止保護ダイオ−ド |
| US4626882A (en) * | 1984-07-18 | 1986-12-02 | International Business Machines Corporation | Twin diode overvoltage protection structure |
| JPS6271275A (ja) * | 1985-09-25 | 1987-04-01 | Toshiba Corp | 半導体集積回路 |
| JPH0716005B2 (ja) * | 1988-04-08 | 1995-02-22 | 株式会社東芝 | 半導体装置 |
| JPH0369141A (ja) * | 1989-08-08 | 1991-03-25 | Nec Corp | セミカスタム半導体集積回路 |
| JPH02242757A (ja) * | 1990-01-12 | 1990-09-27 | Matsushita Electric Works Ltd | セメント系瓦の梱包方法 |
| US5304839A (en) * | 1990-12-04 | 1994-04-19 | At&T Bell Laboratories | Bipolar ESD protection for integrated circuits |
-
1993
- 1993-10-01 JP JP5246913A patent/JPH07106555A/ja active Pending
-
1994
- 1994-07-27 US US08/280,972 patent/US5696398A/en not_active Expired - Fee Related
- 1994-09-30 DE DE4435204A patent/DE4435204C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4435204C2 (de) | 1998-07-09 |
| DE4435204A1 (de) | 1995-04-06 |
| US5696398A (en) | 1997-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| KR100311578B1 (ko) | 반도체장치 | |
| US7141831B1 (en) | Snapback clamp having low triggering voltage for ESD protection | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| JP3472911B2 (ja) | 半導体装置 | |
| JPH07106555A (ja) | 入力保護回路 | |
| JPH0878624A (ja) | 半導体装置 | |
| JPH10321805A (ja) | 入力保護回路 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP2000040788A (ja) | 半導体装置 | |
| JPH11251533A (ja) | 半導体集積回路装置及びその製造方法 | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JP3446569B2 (ja) | 半導体装置 | |
| JP2850736B2 (ja) | 半導体装置 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| KR100244294B1 (ko) | 이에스디(esd) 보호회로 | |
| JP3442331B2 (ja) | 半導体装置 | |
| JPH06151715A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPH06283673A (ja) | 静電気放電保護構造体 | |
| KR890004426B1 (ko) | 씨 모오스 입력 보호회로 | |
| JP4276118B2 (ja) | 半導体装置 | |
| JPH03106073A (ja) | 保護回路 | |
| JPH05235379A (ja) | 保護用ダイオード素子 | |
| JP3085482B2 (ja) | サージ防護素子 | |
| JPS61274343A (ja) | 半導体装置 |