JPS5858769A - 静電破壊防止保護ダイオ−ド - Google Patents
静電破壊防止保護ダイオ−ドInfo
- Publication number
- JPS5858769A JPS5858769A JP56158403A JP15840381A JPS5858769A JP S5858769 A JPS5858769 A JP S5858769A JP 56158403 A JP56158403 A JP 56158403A JP 15840381 A JP15840381 A JP 15840381A JP S5858769 A JPS5858769 A JP S5858769A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- doped
- semiconductor substrate
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 title abstract description 8
- 230000001681 protective effect Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000006378 damage Effects 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims description 3
- 239000004927 clay Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000577395 Thenus Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯＢ集積回路等に内戚される静電破壊防止保
護ダイオードに関する。
護ダイオードに関する。
一般に、 ＭＯ８果槓回路は静電気で破壊されやすいの
で、Ｍ（７８集積回路にはＭＣ）Ｓ トランジスタのゲ
ート保護のため、入力端子とＮＵＳ ）ランジスタのゲ
ートとの間に接続された人力保護回路が必ず内蔵されて
いる。
で、Ｍ（７８集積回路にはＭＣ）Ｓ トランジスタのゲ
ート保護のため、入力端子とＮＵＳ ）ランジスタのゲ
ートとの間に接続された人力保護回路が必ず内蔵されて
いる。
第１図は従来の人力保護回路付き相補型ＭＯＳトランジ
スタの一例の回路図である。
スタの一例の回路図である。
相補型の二つのＭＯＢトｔンジスタＱｔ 、 Ｑｔのゲ
ートと入力端子Ｔとの闇に抵抗Ｒｔ−接続し、人力４子
Ｔと正および負の電源■ＤＤ 、 ＶＢｉｌ との間
にそれぞれ人力サージ防止用の保護ダイオードＤ１゜為
を接続する。この人力保護回路はＭ０８トランジスタＱ
、 、 Ｑ、のゲート破壊は防止できる反面、保護ダイ
オードｌ）、、Ｄ、が比較的低電圧で静電破壊されやす
い欠点がある。
ートと入力端子Ｔとの闇に抵抗Ｒｔ−接続し、人力４子
Ｔと正および負の電源■ＤＤ 、 ＶＢｉｌ との間
にそれぞれ人力サージ防止用の保護ダイオードＤ１゜為
を接続する。この人力保護回路はＭ０８トランジスタＱ
、 、 Ｑ、のゲート破壊は防止できる反面、保護ダイ
オードｌ）、、Ｄ、が比較的低電圧で静電破壊されやす
い欠点がある。
第２図（ａ） 、 （ｔｌ ｒｉ第１図に示す保護ダイ
オードの平面図およびＡ−Ａ’断面図である。
オードの平面図およびＡ−Ａ’断面図である。
Ｎ型半導体基板ｌに高濃度のＰ＋型幀域２とこれに接続
するＰ＋型抵抗領域３とを設け、Ｐ＋型領域２を囲んで
接触するヘ 型領域４を設ける０これによりＰ＋−へ＋
接合５とＰ”−Ｎ接合６とが形成される。基板表面に絶
縁−７を設けて開口し、電極８を設ける。
するＰ＋型抵抗領域３とを設け、Ｐ＋型領域２を囲んで
接触するヘ 型領域４を設ける０これによりＰ＋−へ＋
接合５とＰ”−Ｎ接合６とが形成される。基板表面に絶
縁−７を設けて開口し、電極８を設ける。
この保護ダイオードの破壊は入力端子Ｔに大きなサージ
電圧が入って米だときに起る。破壊の起る場所はＰ＋型
領域２と絶縁膜７との界面であって、絶縁Ｉｆ！Ｉ７の
開口部の隅からＰ−Ｎ 接合５へ向う方向である。保護
ダイオードの静電破壊は、ダイオードの逆バイアスブレ
ークダウン電圧ＶＤと電流ｌの積である電力ＶＤＩによ
る発熱のためシリコンが溶融するためである。従って、
静電破壊耐圧を向上させるために電極８のコンタクトエ
ツジとＰ −Ｎ 接合５との距離を大きくし、抵抗全
入れて電［１を小さくすると同時に）’−Ｎ 接合５
の面積を大きくし単位接合面積の電力密層を小さくする
必要があ−る。また、電流の回申が発生しないようパタ
ーン型状を円形にする寺の工夫が必要である。第２図（
Ｊｉ） 、 （ｂ）に示したｍ遺ではＰ 型頑域２０層
抵抗が小さいためＫｉＥ流制限の抵抗ＩＪｉｉを大きく
取ることができない。そのため従来の人力保護回路では
保護ダイオードが靜＊Ｍ１．ｓされやすいという欠点が
あう九。
電圧が入って米だときに起る。破壊の起る場所はＰ＋型
領域２と絶縁膜７との界面であって、絶縁Ｉｆ！Ｉ７の
開口部の隅からＰ−Ｎ 接合５へ向う方向である。保護
ダイオードの静電破壊は、ダイオードの逆バイアスブレ
ークダウン電圧ＶＤと電流ｌの積である電力ＶＤＩによ
る発熱のためシリコンが溶融するためである。従って、
静電破壊耐圧を向上させるために電極８のコンタクトエ
ツジとＰ −Ｎ 接合５との距離を大きくし、抵抗全
入れて電［１を小さくすると同時に）’−Ｎ 接合５
の面積を大きくし単位接合面積の電力密層を小さくする
必要があ−る。また、電流の回申が発生しないようパタ
ーン型状を円形にする寺の工夫が必要である。第２図（
Ｊｉ） 、 （ｂ）に示したｍ遺ではＰ 型頑域２０層
抵抗が小さいためＫｉＥ流制限の抵抗ＩＪｉｉを大きく
取ることができない。そのため従来の人力保護回路では
保護ダイオードが靜＊Ｍ１．ｓされやすいという欠点が
あう九。
本発明は上記欠点を除去し、静電破壊に強い静電破壊防
止保護ダイオードを提供するものである。
止保護ダイオードを提供するものである。
本発明の静電破壊防止保護ダイオードは、−導電型半導
体基板と、前記半導体基板に設けられ該半導体基板と逆
導電型で１＃［ドープの第１領域と、前記第１領域内に
設けられ半導体基板と逆導電圧で高ｄ度ドープの第２領
域と、前記第１領域の外周部に設けられ高濃度にドープ
され”た逆導電型の第３頭域と、前記第３狽域の外周に
接して設けられた一導電型の第４領域とを含んで構成さ
れる０ 次に、本発明の実施例について図面を用いて説明する。
体基板と、前記半導体基板に設けられ該半導体基板と逆
導電型で１＃［ドープの第１領域と、前記第１領域内に
設けられ半導体基板と逆導電圧で高ｄ度ドープの第２領
域と、前記第１領域の外周部に設けられ高濃度にドープ
され”た逆導電型の第３頭域と、前記第３狽域の外周に
接して設けられた一導電型の第４領域とを含んで構成さ
れる０ 次に、本発明の実施例について図面を用いて説明する。
第３図（ａ） 、 （ｂ）は本発明の一実施例の平面図
およびＢ−８’断面図である。
およびＢ−８’断面図である。
Ｎ型半導体基板１１Ｋ）’−型第１頭域１２を設けると
同時にＰ−型抵抗領域１３を形成する。第１領域１２内
にＰ 型組２領城１４ｔｌ−設ける０こ “
ｌのとき同時に第１領域’ｌ ２の外周部にＰ 型第３
領ｄ１５を設ける。曲濃度ドープの第１領域１２は層抵
抗を大きくするためのものであり、高１ａ度ドープの第
２碩域１４は電極の接触性を良くするためのものである
。低濃度ドープの第１領域１２と高＃度ドープの第２領
域１４とは層抵抗が１桁以上大きくする。そうしておく
とパターン寸法を大きくすることなく、静電耐量を向上
させることができる。Ｐ＋型第３領域１５の外周に接し
て旨濃度のＮ＋＋第４領域１６を設ける。これによりＰ
”−Ｎ＋＋合１７が形成される０表面ＶＣ絶縁膜１８を
設け、開口し、電極１９を設ける０ このようにして作られる保護ダイオードは低謎度のＰ″
″型第型頭１頂域１２し、この第ｌｌ１ｇ域１２の層抵
抗が大きいので静電破壊に対して強くなる。
同時にＰ−型抵抗領域１３を形成する。第１領域１２内
にＰ 型組２領城１４ｔｌ−設ける０こ “
ｌのとき同時に第１領域’ｌ ２の外周部にＰ 型第３
領ｄ１５を設ける。曲濃度ドープの第１領域１２は層抵
抗を大きくするためのものであり、高１ａ度ドープの第
２碩域１４は電極の接触性を良くするためのものである
。低濃度ドープの第１領域１２と高＃度ドープの第２領
域１４とは層抵抗が１桁以上大きくする。そうしておく
とパターン寸法を大きくすることなく、静電耐量を向上
させることができる。Ｐ＋型第３領域１５の外周に接し
て旨濃度のＮ＋＋第４領域１６を設ける。これによりＰ
”−Ｎ＋＋合１７が形成される０表面ＶＣ絶縁膜１８を
設け、開口し、電極１９を設ける０ このようにして作られる保護ダイオードは低謎度のＰ″
″型第型頭１頂域１２し、この第ｌｌ１ｇ域１２の層抵
抗が大きいので静電破壊に対して強くなる。
上記実施例はＮ型半導体基板の場合であるが、すべての
４電型を逆にすれば、Ｐ型半導体基板に対しても同様に
実施できる。
４電型を逆にすれば、Ｐ型半導体基板に対しても同様に
実施できる。
以上詳＃に説明し友ように、本発明によれば、素子寸法
を大きくすることなく、層抵抗を縄くし静電破壊に強い
静電破壊防止保護ダイオードが得られるのでその効果は
太きい。
を大きくすることなく、層抵抗を縄くし静電破壊に強い
静電破壊防止保護ダイオードが得られるのでその効果は
太きい。
第１図は従来の人力保護回路付き相補型ＭＯＳトランジ
スタの一タリの回路図、第２図（ａ八（ｂ）は第１図に
示す保護ダイオードの平面図および断面図、第３図（ａ
ｌ 、 （ｂ）は本発明の一実施例の平面図および断面
図である。 ｌ・・・・・・へ型半導体基板、２・・・・・・Ｐ＋型
領域、３・・・・・・Ｐ＋型抵抗領域、４・−・・・・
Ｎ＋型領領域５・・・・・・１’ −Ｎ 成金、６・
・・・・・Ｐ−Ｎ接合、７・・・・−・絶縁膜、８・・
・・・・電極、１１・・・・・・Ｎ型半導体基板、１２
・・・・・・Ｐ−型第１頭域、１３・−・・・・Ｐ−型
抵抗唄域、１４・・・・・・Ｐ＋型第２頭域、１５・・
・・・・Ｐ＋型第３領域、１６・・−・・・Ｎ＋＋第４
領域、１７・・・−・−Ｐ＋−へ１接合、１８−・・・
・・絶縁膜、１９・・・・−・電極。 第１図 第２図 ／？（（ｙ） 第 ３図
スタの一タリの回路図、第２図（ａ八（ｂ）は第１図に
示す保護ダイオードの平面図および断面図、第３図（ａ
ｌ 、 （ｂ）は本発明の一実施例の平面図および断面
図である。 ｌ・・・・・・へ型半導体基板、２・・・・・・Ｐ＋型
領域、３・・・・・・Ｐ＋型抵抗領域、４・−・・・・
Ｎ＋型領領域５・・・・・・１’ −Ｎ 成金、６・
・・・・・Ｐ−Ｎ接合、７・・・・−・絶縁膜、８・・
・・・・電極、１１・・・・・・Ｎ型半導体基板、１２
・・・・・・Ｐ−型第１頭域、１３・−・・・・Ｐ−型
抵抗唄域、１４・・・・・・Ｐ＋型第２頭域、１５・・
・・・・Ｐ＋型第３領域、１６・・−・・・Ｎ＋＋第４
領域、１７・・・−・−Ｐ＋−へ１接合、１８−・・・
・・絶縁膜、１９・・・・−・電極。 第１図 第２図 ／？（（ｙ） 第 ３図
Claims (1)
- 一導電型牛導体基板と、前記半導体基板ＶＣＦ！＆、け
られ該半導体基板と逆導電型で低一度ドーブの第１領斌
と、前記ｓ１領域内に設けられ半導体基板と逆導電圧で
高濃度ドープの第２頭域と、前記第１領埴の外周部に設
けられ高濃度にドープされた逆導電型の第３ｄ域と、前
記第３頑域の外周に接して設けられた一導電型の第４領
域とを含むことを特徴とする静電破壊防止保護ダイオ−
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158403A JPS5858769A (ja) | 1981-10-05 | 1981-10-05 | 静電破壊防止保護ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56158403A JPS5858769A (ja) | 1981-10-05 | 1981-10-05 | 静電破壊防止保護ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5858769A true JPS5858769A (ja) | 1983-04-07 |
Family
ID=15670980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56158403A Pending JPS5858769A (ja) | 1981-10-05 | 1981-10-05 | 静電破壊防止保護ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858769A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244874A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 入力保護回路 |
| US5426320A (en) * | 1993-04-21 | 1995-06-20 | Consorzio Per La Ricera Sulla Mmicroelectronica Nel Mezzogiorno | Integrated structure protection device for protecting logic-level power MOS devices against electro-static discharges |
| US5696398A (en) * | 1993-10-01 | 1997-12-09 | Mitsubishi Denki Kabushiki Kaisha | Input protection circuit |
-
1981
- 1981-10-05 JP JP56158403A patent/JPS5858769A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244874A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 入力保護回路 |
| US5426320A (en) * | 1993-04-21 | 1995-06-20 | Consorzio Per La Ricera Sulla Mmicroelectronica Nel Mezzogiorno | Integrated structure protection device for protecting logic-level power MOS devices against electro-static discharges |
| US5696398A (en) * | 1993-10-01 | 1997-12-09 | Mitsubishi Denki Kabushiki Kaisha | Input protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5943827B2 (ja) | 保護回路 | |
| JPH0324791B2 (ja) | ||
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| JP2513010B2 (ja) | 半導体集積回路の入力保護装置 | |
| JPS5858769A (ja) | 静電破壊防止保護ダイオ−ド | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| US4562451A (en) | Semiconductor device having a resistor region with an enhanced breakdown voltage | |
| JP2854900B2 (ja) | 半導体装置 | |
| US4331969A (en) | Field-controlled bipolar transistor | |
| JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| KR100194202B1 (ko) | 정전기 방전 보호장치 | |
| KR950015808A (ko) | 반도체 소자 | |
| TW201838135A (zh) | 半導體結構 | |
| JPH07105495B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH01185971A (ja) | 絶縁ゲート型半導体装置 | |
| JPS60123070A (ja) | 半導体装置 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS6156431A (ja) | 高圧半導体集積回路 | |
| JPH0523065B2 (ja) | ||
| KR970053970A (ko) | 반도체 장치의 보호 소자 | |
| KR890004426B1 (ko) | 씨 모오스 입력 보호회로 | |
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPS5879746A (ja) | 半導体集積回路 |