JPS5879746A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路Ｋかかり、特に寄生容量のすく
ない静電破壊防止対策ｔｔＩＩＡシた半導体層を利用し
たトランジスタは高いｆＴ、素子寸法の微小化、回路電
流の省力化等の長所を持つ反面、静電破壊強度が従来の
２重拡散型のトランジスタに比べると弱く、何勢かの保
護回路が必要である。

通常破壊され易い場所はトランジスタのベースエｔｙ夕
間であるので、保護ダイオードをＩＩ１図のように挿入
していた。

第２図は従来のＰ８Ａ技術を適用したトランジスタ構造
を示す断面図である。図においてｔＦｉｐ型半導体基板
、２は基板に拡散により形成されたＮ型コレクタ領域、
３Ｆｉホトレジストをマスクとしてボロンを選択的にイ
オン注入、押込みによシ形成したＰ型のベース領域、次
にポリシリコン層を用い酸化膜をマスクとしてベースコ
ンタクト９を形成すべき領域上のポリシリコン配線ヘボ
ロンを拡散し同時にベースコンタクトを形成する。次い
で同じ要領でエミッタ領域上の配ＩＩＭ７、エミッタ５
並びにコレクタコンタクト６へのリン拡散を行う。これ
らの拡散は何れも自己整合で形成される。

次にポリシリコン上に白金７リサイド層ｌＯを形成し、
ボリンリコン配線の抵抗値ｔさげる。また４は拡散に先
立ち形成したフィールド酸化膜である。このようＫＰ８
Ａ技術によ如形成されたトランジスタは高速高密度の半
導体集積回路の形成を可能にした。

しかるに前にも述べたように、このように形成したトラ
ンジスタは一方では静電破壊強度が小さくなシ保護ダイ
オードや抵抗を挿入する必要にせまられる。これに使用
する保護ダイオードは同時に形成される他のトランジス
タのベース、エミッタ間のＰＮ接合又はコレクタ・ベー
ス間のＰＮ接合を利用していたが、静電気印加時には、
紡記エミッタ・ベース間のＰＮ接合の場合、電流がエミ
、り面積一杯に流れるのではなく、工ｔｖタ接合の表面
近傍を流れゐと考えられるので、実際に保護ダイオード
として働ら〈面積は第２図から明らかなようＫごく一部
であシ、エンツタ接合の底面の大部分は保護ダイオード
として働らかないばかシでなく寄生容量の増加という形
でトランジスタへの影響を与えてい喪。

また保護効果を得るには保嚢するトランジスタの数倍の
エミッタ面積を必要とするため、テッグ面積の増大のみ
ならずこれＫよるトランジスタへの寄生容量の増加は大
きく、％に高周波回路においては、その影響が大きく、
特性を重視した場合、保護回路の挿入をやむなく避ける
場合がしばしば生じた。第２図の２７はポリシリコン抵
抗である。

し九がって本発明は以上の問題点に対処してなされたも
ので寄生容量のすくない保護ダイオードを静電破壊防止
用として用い静電破壊に耐えると共に、その特性の低下
を来さず、しかもチップ面積増加も最小限にとどめるこ
とができる半導体集積回路を提供するにある。

すなわち本第１の発明の要旨は、半導体基板上の絶縁膜
上に形成した半導体層を層に対したて方向のＰＮ接合で
区分しＰ領域Ｎ領域とし、これらを静電破壊防止用のダ
イオードとした仁と１−特徴とする半導体集積回路ＫＴ
ｏる。

また本第２の発明の要旨は、半導体基板上の絶縁膜上に
形成した半導体層の一部の領域に形成したＰ領域Ｎ領域
により構成される接合をダイオードとし、上記半導体層
の他の部分に抵抗体を構成し、両者を静電破壊防止用と
したことを特徴とする半導体集積回路にある。

以下図面を参照し本発明の詳細な説明 第３図は本第１の発明の一実施例による集積回路κ使用
する保護ダイオードの断面図を示す。図においてｌｌは
半導体基板，１２は半導体基板上に設けられた酸化膜，
１７．１９はポリクリコン層で、１７はＰ領域、ｌ９は
Ｎ領域でｉｙ，ｔｏでダイオードが構成されている。２
０はＰＮ接合、２１はＰＮ接合上の酸化膜、１６はフィ
ールド酸化膜、２２、２３は白金シリサイド層、２４は
保護膜として付着させ九酸化膜、２５．２６はダイオー
ドの内領域に形成した電極である。

このような構成によるダイオードのｔ及びＮ＋領領域こ
の層が酸化膜上κ形成したポリシリコンで厚さは０．５
μｍｌｉ［であシ、上面よシの拡散又はイオン注入によ
シ形成するのでダイオードのＰＮ接合はこのポリシリコ
ン層κ対し縦方向に形成されるので、その高さ社ほぼ０
．５μｍで参る。このＰＮ接合は電流方向に直角に形成
されているのですべてかダイオードの活性領域として働
らき問題となる寄生容量は生じない。

すなわち従来のトランジスタのエミッタペース接合又は
ベース−コレクタ接合を保護ダイオードとして使う場合
のようにダイオード特性よシ寄生容量として働ら（ＰＮ
接合部分が多いという現象はなく、シたがって、この保
護ダイオードの挿入によシ高周波回路に与える影響も軽
微である。しかもこのダイオードの形成は第２図に示し
た現用のＰ８Ａ技術を使ったパイポー２トランジスタと
同じ工程で製作できる特徴がある。

なおこのような構成によるダイオードはそのＰＮ接合の
高さが低いため、ダイオードの電流容量不足を生ずる可
能性が発生する。従ってこの構成によるダイオードでダ
イオードの電流容量を増し、゛寄生容量を増やさないダ
イオードを得る必要がある。

第４図〜第７図は本第１の発明による保護ダイオードの
他の実施例を示す平面図である。

第４図は円形のＰＮ接合を持つ保護ダイオードの平面図
でＴｏル、３１は半導体基板上の絶縁膜、３２は円形に
形成されたＰＮ接合でこの接合を介してＰ＋およびＮ十
領域が形成されてｉる。

また３３はＰＮ接合上に形成された酸化膜であり、その
内側と外側の表面上にはコンタクトを嵐好圧するための
白金・シリサイド層３４および３５が形成され、その後
この層上Ｋ１１ｌｔｌｌが形成される。

このように形成され九保−ダイオードは単一直線パター
ンのものく比べＰＮｇ合は長くなり、ダイオードの接合
面積はＰＮ接合の長さとポリシリコン層の厚さの積とな
るので大幅にダイオードの電流容量を増大させることが
できる。この場合もダイオードの基本構成は第３図と変
らないので、ダイオードの電流容量に関係なく寄生容量
を増すＰＮ接合はない友め本発明の目的を達成すること
ができる。

第５図は本第１の発明の他の実施例による半導体集積回
路に使用する保護ダイオードの平面図であり、ダイオー
ドの電流容量を増す構成に関する。

図におｉて４２．４２’はＰＨ１０合で、間隔をおいて
平行に形成されている。４３．４３’はそれぞれのＰＮ
接合上に形成され九酸化属、４４，４５．４５’は白金
７リサイド層Ｏ形成された領域である。図において＃ｉ
４５と４５′は同導電型領域とした、このような構成に
よるときは４５と４５′を接続して電極とし、４４を他
方の電極とすれば両接合面積の加算されたダイオードを
得ることができる。この場合においてもダイオード接合
面積を増すことができしかも障害となる寄生容量は発生
しない半導体集積回路用の保護ダイオードを得ることが
できる。

第６図は本第１の発明の他の実施例による半導体集積回
路に使用する保護ダイオードの平面図であり、第４図、
第５図と同じ目的を達成するものである。図において５
１はダイオード領域を規正するフィールド酸化膜、５２
はＰＮ接合で第４図と同様閉ざされているが角形く形成
されている。

５３はＰＮ接合上の酸化膜、５４．５５は両領域からの
電極増重しを良好にする九めに形成した白金、シリサイ
ド層である。この場合はパターンの構成が比較的容易に
できる特徴があり、前例と同様の目的を達成することが
できる。

第７図は本第１の発明の他の実施例による半導体集積回
路に使用する保護ダイオードの平面図であり、第４図〜
第６図と同じ目的を達成するためのものである。図にお
いて６１はフィールド酸化膜、６２はＰＮｇ合でこの場
合のＰＮ接合は方形のジグザグ型に形成されている。

６３はＰＮ接合上に形成され九酸化膜、６４．６５はダ
イオードの両領域上に形成された白金シリサイド層であ
る。このような構成にすれば＃１５図に示したような特
別な配線をすることなく、電流容量の大きい回路特性に
障害を与える寄生容量の生じない本発明の目的に合致し
九保饅ダイオードを得ることができる。

次にこのような保護ダイオードの製造方法につき説明す
る。

第８図は本第１の発明の一実施例による半導体集積回路
に使用する保躾ダイオードの工程別断面図である。図に
従って説明すると （１）先ず例えばＰＷ半導体基板１１０表面を酸化しシ
リコン酸化膜１２を形成、次にその酸化膜上にポリシリ
コン層１３を０．５μｍ形成する。更に重ねてシリコン
酸化膜！４．７リコン窒化膜１５を形成し、次にフィー
ルド酸化膜を形成する部分のシリコン酸化膜とシリコン
窒化膜をエツチングにより除去する（第８図（ａ）参照
）。

（２）次に酸化してシリコン窒化膜１５の除去された部
分に厚いフィールド酸化膜１６を約１．ａｍ形成する（
第８図（ｂｌ参ｆｉ）。

（３）　　ダイオードを形成する部分の７リコン窒化膜
１５およびシリコン酸化膜１４の一部をエツチング除去
し開孔し、該開孔部を通じてボロンを熱拡散し開孔部の
ポリシリコン膜１７をＰ＋に変換する。しかるときはＰ
＋領域上にはシリコン酸化膜１８が形成される（第８図
（Ｃ）参照）。

（４１次に前工程で残したシリコン酸化膜１４およびシ
リコン窒化膜１５をエツチング除去しポリシリコン表面
を露出させ開孔部へリンを熱拡散しＮ十領域１９を形成
する。しかるときは、さきに形成したｐ＋ｇ域との境界
にたて型ＫＰＮ接合２０が形成され、その表面にはシリ
コン酸化膜１８′が形成される（第８図（ｄ）参照）。

（５）次ＫＰＮ接合上のシリコン酸化膜２１をのこし他
のダイオード上のシリコン酸化膜を除去する（第８図（
ｅ）参照）。

（６１次に表１１ｉＫ白金を付着させる。しかるのち窒
素雰囲気中で約５００℃で熱処理するとポリシリコンに
接する部分の白金全白金シリサイドに変換し２２．２Ｂ
の層とする。次ＫＶリコン酸化膜上の付着させ保護膜と
する（第８図（ｇ）参照）。

（８）シかるのち白金ンリサイドを形成した部分の酸化
膜に開孔しダイオードの電極２６および２６を形成する
（第８図（ｈ）参ｊｌ）。

以上の工１１により本第１の発明に使用できる保護ダイ
オードが製造できる。

第９図（１）は従来のダイオードと抵抗を組合せた静電
破壊防止用の保護回路、菖９図（ｂ）は菖９図（ｍｌに
本第２の発明を適用した一実施例による半導体集積回路
の説明用の平面図である。

パイボー２トランジスタの静電破壊防止用としては外部
よりの異常パルスの充電電流を制限する抵抗をトランジ
スタ７９０ベースに直列に挿入、また充電電流をバイパ
スさせるためのダイオードをトランジスタのベース・工
さツタ間に挿入する方法が一般的で第９図（１）では両
者を組合せた保護対策である。これを具体的に構成する
には既に説明したポリシリコン薄層を用いたダイオード
と以下にのべるボリンリコン抵抗を用いることにより容
易に構成することができる。

第９図（ｂｌにおいて７１は本第２の発明に使用する保
護ダイオードと抵抗を形成する領域を区画するフィール
ド酸化膜である。７２は領域内に形成したダイオードの
ＰＮ接合、７３はＰＮ接合の上に形成した酸化膜、７４
並びに７６はダイオードの両領域上に形成した白金ンリ
フイド領域で、これらの領域で保護ダイオードは構成さ
れる。また７６はポリシリコン層上に形成された白金７
リフイド層で、７５と７６の白金クリサイド層で区画さ
れた領域上には酸化膜７３′が形成されており、７３′
の下のポリクリコン層が有効な抵抗層として働らく。す
なわち第９図（ａ）のＡ部は第９図（ｂ）の領域内に形
成されたこととなり、領域７５を保５ｉｔ−要するトラ
ンジスタ７９０ベースＫｌｉ続、７４を接地電極へ、７
６ｔ−入力端子に接続すれば第９図（ａ）の構成となる
。

この構成によ抄形成されたダイオードは既にのべたとお
り酸化膜上に形成された薄いポリシリコン層を区画する
接合により形成されているのでその接合面積は殆んどす
べてがダイオードの電流容量に寄与し寄生容量を増大さ
せる接合面積は殆んど存在しない。またポリシリコン薄
層の他の部分はその形を整形することＫより直ちに抵抗
が形成できる。すなわち抵抗とダイオードを組合せた寄
生容量のすくない静電破壊防止対策を施し、しかもチッ
プ面積の増大を最小限にとどめうる半導体集積回路を容
易に得ることができる。この抵抗とダイオードは上記実
施例に示すとおり直列に容易に形成できると共に抵抗と
ダイオード領域を区画すれにその応用を非常に拡大させ
る仁とができる。

なお本発明ではバイポーラトランジスタを使った半導体
集積回路への応用につき主としてのべたが、電界効果ト
ランジスタに適用できることは説明するまでもなく、特
にＭＯ８型電界効果トランジスタのゲート保籟を初めと
し、各部の静電破壊防止対策用として本発明によるダイ
オードと抵抗により半導体集積回路を構成すれば、ノ（
イボーラトランジスタで説明したと同じ目的を達成でき
るＭＯ８型電界効果トランジスタを用いた半導体集積回
路を容易にうることかできる。

また以上の説明ではポリシリコン層を用いたダイオード
並びに抵抗につき説明したが本目的を達成するダイオー
ド並びに抵抗用の材料はポリシリコンに限定されるもの
ではない。

以上説明したとおり本発明によれば寄生容量を大きくす
ることなく、高周波回路に適用してもその特性を低下さ
せることがなく、しか奄チップ面積の増大を最小限にと
どめうる保護ダイオードおよび保護ダイオードと抵抗を
備えた静電破壊防止対策の備わった半導体集積回路か得
られる。

【図面の簡単な説明】

第１図は従来の半導体集積回路の静電破壊防止用の保護
回路、第２図は従来の１８人技術を適用したバイボーラ
ド２ンジスタの断面図、第３図は本第１の発明の一実施
例による半導体集積回路に使用する保護ダイオードの断
面図、第４図〜第７図は本第１の発明に使用する保−ダ
イオードの他の実施例の平面図、第８図は本第１の発明
に使用する保護ダイオードの一実施例の工糧別断面図。 第９図（ａ）は従来のダイオードと抵抗を組合せた静電
破壊防止用の保護回路、第９図（ｂ）は第９図（ａ）　
Ｋ本第２の発明を適用したー１！總例による半導体集積
回路の説明用の平ｆｉｉＷＡである。 １．１１・・・・・・半導体基板、２・・・・・・コレ
クタ領域、３・・・・・・ベース領域、４，１６，３１
，４１，５１．６１・・・・・・フィールド酸化膜、５
・・・・・・工ｔツタ領域、６・・・・・・コレクタコ
ンタクト、７，８，９，１３・・・・・・ポリシリコン
層、１０．２２．２ａ、８４，３５，４４，４５゜４５
’、５４，５５，６４，６５，７４，７５．７６・・・
・・・白金７リサイド層、１２，１４，１８，１８’、
２１．２４　。 ３３．４３．４３’、５３，６３．７Ｂ、７ｊ’・・・
・・・　シリコン酸化膜、１５・・・・・・７リコン窒
化膜、１７・・・・・・ダイオードＰ＋領域、１９・・
・・・・ダイオードＰ＋領域、２０．３Ｂ、４２．４２
’、５２．６２・・・・・・ＰＮ接合、２５゜２６・・
・・・・電極、２フ・・・・・・ポリノリコン抵抗、７
７・・・・・・抵抗、７Ｂ・・・・・・ダイオード、７
９・・・・・・トランジスタ。 第１図 第２図 ＃、８図 第ｑ　図

Claims (1)

1. 【特許請求の範囲】 （１１半導体基板上の絶縁膜上く形成した半導体層を層
   に対し九て方向のＰＮ接合で区分しＰ領域Ｎ領域とし、
   これらを静電破壊防止用のダイオードとしたことを特徴
   とする半導体集積回路。 （２）静電破壊防止用のダイオードのＰＮ接合が円形に
   形成されていることを特徴とする特許請求の範囲第（１
   １項記載の半導体集積回路。 （３）　　静電破壊防止用のダイオードのＰＮ接合が平
   行直線形に形成されていることを特徴とする特許請求の
   範囲第（１１項記載の半導体集積回路。 （４１静電破壊防止用のダイオードのＰＮ接合が多角形
   に形成されていることを特徴とする特許請求の範囲第（
   １１項記載の半導体集積回路。 （５）静電破壊防止用のダイオードのＰＮ接合が方形の
   ジグザグ形に形成されていることを特徴とする特許請求
   の範囲第（１１項記載の半導体集積回路０ （６）半導体基板上の絶縁膜上に形成した半導体層の一
   部−の領域に形成したＰ領域Ｎ領域により構成される接
   合をダイオードとし、上記半導体層の他の部分に抵抗体
   を構成し両者を静電破壊防止用としたことを特徴とする
   半導体集積回路。