KR970053970A - 반도체 장치의 보호 소자 - Google Patents
반도체 장치의 보호 소자 Download PDFInfo
- Publication number
- KR970053970A KR970053970A KR1019950068220A KR19950068220A KR970053970A KR 970053970 A KR970053970 A KR 970053970A KR 1019950068220 A KR1019950068220 A KR 1019950068220A KR 19950068220 A KR19950068220 A KR 19950068220A KR 970053970 A KR970053970 A KR 970053970A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- semiconductor device
- conductivity type
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 12
- 230000001681 protective effect Effects 0.000 title claims 3
- 239000000758 substrate Substances 0.000 claims abstract 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000005611 electricity Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치의 보호 소자에 관한 것으로서, 더욱 상세하게는, 정전기 따위의 과전압으로부터 반도체 장치를 보호하는 보호 소자에 관한 것이다. 본 발명에서는 종래의 SCR(silicon controlled rectifier) 구조에서 기판과 n 영역의 접합면에 n+드레인 탭(drain-tap)을 두어 트리거 전압을 낮춘 LVTSCR(low voltage trigger SCR)에서 캐소드(cathode)를 깊게 형성한다. 이렇게 함으로써 (-) 전압에 대해서도 효율적으로 방전할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 실시예에 따른 보호 소자의 단면도이다.
Claims (9)
- 제1도전형의 반도체 기판, 상기 기판에 형성되어 있는 제2도전형의 제1영역, 상기 제1영역 안에 형성되어 있는 제1도전형의 제2영역, 상기 제1영역 안에 상기 제1영역보다 고농도로 형성되어 있으며 상기 제2영역과 접하고 있는 제2도전형의 제3영역, 그리고 상기 제1영역과 떨어져 상기 제2 및 제3영역보다 깊은 접합 깊이를 가지며 상기 기판에 형성되어 있는 제2도전형의 제4영역을 포함하는 반도체 장치의 보호 소자.
- 제1항에서, 상기 제4영역에 형성되어 있으며 상기 제4영역보다 고농도인 제5영역을 더 포함하는 반도체 장치의 보호 소자.
- 제1항에서, 상기 기판과 상기 제1영역의 경계면에 형성되어 있으며 상기 제1영역보다 고농도인 제2도전형의 제6영역을 더 포함하는 반도체 장치의 보호 소자.
- 제3항에서, 상기 기판의 표면에 상기 제5영역과 상기 제6영역 사이에 형성되어 있는 게이트 구조를 더 포함하는 반도체 장치의 보호 소자.
- 제4항에서, 상기 제4영역의 접합 깊이는 상기 제1영역의 접합 깊이와 동일한 반도체 장치의 보호 소자.
- 제5항에서, 상기 제1도전형은 p형이고, 상기 제2도전형은 n형인 반도체 장치의 보호 소자.
- 반도체 장치의 보호 소자로서, 제1도전형의 반도체 기판, 상기 기판에 형성되어 있는 제2도전형의 제1영역, 상기 제1영역 안에 형성되어 있으며 상기 반도체 장치의 단자와 연결되어 있는 제1도전형의 제2영역, 상기 제1영역 안에 상기 제1영역보다 고농도로 상기 제2영역과 접하도록 형성되어 있으며 상기 반도체 장치의 상기 단자와 연결되어 있는 제2도전형의 제3영역, 상기 제1영역과 떨어져 상기 제2 및 제3영역보다 깊은 접합 깊이를 가지며 상기 기판에 형성되어 있는 제2도전형의 제4영역, 상기 제4영역에 형성되어 있고 접지되어 있으며 상기 제4영역보다 고농도인 제5영역, 상기 기판과 상기 제1영역의 경계면에 형성되어 있으며 상기 제1영역보다 고농도인 제2도전형의 제6영역, 그리고 상기 기판의 표면에 상기 제5영역과 상기 제6영역 사이에 형성되어 있으며 접지되어 있는 게이트 구조를 포함하는 반도체 장치의 보호 소자.
- 제7항에서, 상기 제4영역의 접합 깊이는 상기 제1영역의 접합 깊이와 동일한 반도체 장치의 보호 소자.
- 제7항에서, 상기 제1도전형은 p형이고, 상기 제2도전형은 n형인 반도체 장치의 보호 소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950068220A KR0169360B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 장치의 보호 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950068220A KR0169360B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 장치의 보호 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053970A true KR970053970A (ko) | 1997-07-31 |
KR0169360B1 KR0169360B1 (ko) | 1999-01-15 |
Family
ID=19447978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950068220A KR0169360B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 장치의 보호 소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0169360B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100557642B1 (ko) * | 1998-10-29 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 정전기 보호회로 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100707594B1 (ko) * | 2005-12-28 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 싸이리스터형 격리 구조 |
-
1995
- 1995-12-30 KR KR1019950068220A patent/KR0169360B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100557642B1 (ko) * | 1998-10-29 | 2006-05-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 정전기 보호회로 |
Also Published As
Publication number | Publication date |
---|---|
KR0169360B1 (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100200352B1 (ko) | 반도체 장치의 보호 소자 | |
KR940007968A (ko) | 플레이너 접합을 가지는 반도체장치 | |
JPH0563949B2 (ko) | ||
KR960009180A (ko) | 정전 방전 보호 장치 및 그 제조 방법 | |
KR970054364A (ko) | 반도체 장치 및 그 제조 방법 | |
KR950030309A (ko) | 반도체장치의 보호회로 | |
JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
WO1996019831A3 (en) | Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement | |
KR960009159A (ko) | 반도체 장치 | |
KR970024166A (ko) | DRAM 및 로직 회로의 DRAM 전원 및 SCR용 바이모덜 ESD 보호 회로 (Bimodal ESD Protection for DRAM Power Supplies and SCRs for DRAMs and Logic Circuits) | |
KR970053970A (ko) | 반도체 장치의 보호 소자 | |
JPH07221326A (ja) | プレーナ型半導体素子 | |
US6410965B1 (en) | Annular SCR device | |
SE7903441L (sv) | Overspenningsskydd vid halvledaranordningar | |
KR960043304A (ko) | 정전기에 의한 파괴로부터 반도체 소자를 보호하는 보호 다이오드 | |
CN110600465B (zh) | 半导体结构 | |
KR890008979A (ko) | 모놀리식 과전압 보호용 어셈블리 | |
KR100245815B1 (ko) | 반도체 장치의 정전기 보호소자 | |
KR19980043416A (ko) | 이에스디(esd) 보호 회로 | |
KR950015808A (ko) | 반도체 소자 | |
KR970072389A (ko) | 정전기 방전 보호장치 | |
JPH07147384A (ja) | 半導体装置 | |
KR100252880B1 (ko) | 반도체 장치의 정전기 보호회로 | |
KR0186179B1 (ko) | 이에스디 보호회로 | |
JPS5858769A (ja) | 静電破壊防止保護ダイオ−ド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |