JPH07221326A - プレーナ型半導体素子 - Google Patents
プレーナ型半導体素子Info
- Publication number
- JPH07221326A JPH07221326A JP1305494A JP1305494A JPH07221326A JP H07221326 A JPH07221326 A JP H07221326A JP 1305494 A JP1305494 A JP 1305494A JP 1305494 A JP1305494 A JP 1305494A JP H07221326 A JPH07221326 A JP H07221326A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- junction
- region
- area
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】プレーナ型ダイオードのｐｎ接合の周辺の湾曲
部でアバランシェ降服が起こり、電流集中によりアバラ
ンシェ耐量が低下することを防いで逆電圧破壊耐量を向
上させる。 【構成】ｐｎ接合の基板表面に平行な中央部では、低不
純物濃度の領域を電極に接触させ、周辺部で高不純物濃
度の領域を電極に接触させることにより、中央部で周辺
部のアバランシェ降服よりも先にパンチスルー降服が起
こるようにする。このパンチスルー降服では電流集中が
起こらず破壊が起こりにくく、これにより逆電圧破壊耐
量が向上する。
部でアバランシェ降服が起こり、電流集中によりアバラ
ンシェ耐量が低下することを防いで逆電圧破壊耐量を向
上させる。 【構成】ｐｎ接合の基板表面に平行な中央部では、低不
純物濃度の領域を電極に接触させ、周辺部で高不純物濃
度の領域を電極に接触させることにより、中央部で周辺
部のアバランシェ降服よりも先にパンチスルー降服が起
こるようにする。このパンチスルー降服では電流集中が
起こらず破壊が起こりにくく、これにより逆電圧破壊耐
量が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、第一導電形の半導体層
とその表面層に選択的に形成された第二導電形の領域と
からなるｐｎ接合を有するプレーナ型半導体素子に関す
る。
とその表面層に選択的に形成された第二導電形の領域と
からなるｐｎ接合を有するプレーナ型半導体素子に関す
る。
【０００２】
【従来の技術】例えば、プレーナ型ダイオードは、図２
に示すような構造を有する。すなわち、ｎ形高抵抗率層
１とその表面層のｐ- 領域２によりｐｎ接合８が形成さ
れ、アノード電極５はｐ- 領域２の表面層のｐ+ 領域３
に絶縁膜４の開口部でオーム性接触し、カソード電極７
はｎ- 層の下側のｎ+ 層６にオーム性接触している。ｐ
- 領域２およびｐ+ 領域３はいずれもｎ- 層１の表面か
ら酸化膜をマスクとしての不純物の導入拡散により形成
する。ｐｎ接合８が表面に露出する部分は絶縁膜４が保
護している。
に示すような構造を有する。すなわち、ｎ形高抵抗率層
１とその表面層のｐ- 領域２によりｐｎ接合８が形成さ
れ、アノード電極５はｐ- 領域２の表面層のｐ+ 領域３
に絶縁膜４の開口部でオーム性接触し、カソード電極７
はｎ- 層の下側のｎ+ 層６にオーム性接触している。ｐ
- 領域２およびｐ+ 領域３はいずれもｎ- 層１の表面か
ら酸化膜をマスクとしての不純物の導入拡散により形成
する。ｐｎ接合８が表面に露出する部分は絶縁膜４が保
護している。
【０００３】
【発明が解決しようとする課題】インバータや電源等の
高効率化にむけて、電力用スイッチング素子には高速化
が求められているが、高速化にともないスイッチング時
に瞬間的な高電圧 (ノイズ) が発生しやすくなり、この
ノイズが素子のアバランシェ電圧をこえると破壊の原因
となってしまう。また、装置の外部からも交流電源を通
し、雷や他の装置から発生するノイズが入ってきて、素
子の破壊の原因となることがある。このため、素子の高
速化に制約が生じたり、装置の設計でも必要以上の高耐
圧素子を使わざるを得ないという問題があった。
高効率化にむけて、電力用スイッチング素子には高速化
が求められているが、高速化にともないスイッチング時
に瞬間的な高電圧 (ノイズ) が発生しやすくなり、この
ノイズが素子のアバランシェ電圧をこえると破壊の原因
となってしまう。また、装置の外部からも交流電源を通
し、雷や他の装置から発生するノイズが入ってきて、素
子の破壊の原因となることがある。このため、素子の高
速化に制約が生じたり、装置の設計でも必要以上の高耐
圧素子を使わざるを得ないという問題があった。
【０００４】図２に示すようなプレーナ型ダイオードの
場合は、必ずｐｎ接合端が表面に露出してくるため、ｐ
ｎ接合８は表面に近いＡ部で湾曲している。電極５、７
を介してこのダイオードに逆電圧をかけた時に生じる空
乏層は、ｐｎ接合８の湾曲部に沿って湾曲するため、こ
の部分に電界集中が起こり、表面と平行なｐｎ接合部
(Ｂ部) のアバランシェ電圧よりも低い逆電圧でアバラ
ンシェ降服をしてしまう。すなわち、逆電圧をかけてい
って最初に電流が流れだすのがこのＡ部である。この時
電流は全体のｐｎ接合のごく一部でしか流れないため、
Ａ部に電流集中が起こり、破壊に至りやすい。また、ｐ
ｎ接合８の端部をおおっている絶縁膜４の保護が十分で
ないと、さらに破壊し易くなってしまう。これはガード
リング等がある場合も同じで、表面と平行なｐｎ接合部
以外の空乏層の湾曲する部分が破壊し易くなる。このよ
うに従来のプレーナ型半導体素子は、アバランシェ降服
した時に局所的に電流が集中するために破壊しやすい。
すなわちアバランシェ耐量が小さくなってしまう。
場合は、必ずｐｎ接合端が表面に露出してくるため、ｐ
ｎ接合８は表面に近いＡ部で湾曲している。電極５、７
を介してこのダイオードに逆電圧をかけた時に生じる空
乏層は、ｐｎ接合８の湾曲部に沿って湾曲するため、こ
の部分に電界集中が起こり、表面と平行なｐｎ接合部
(Ｂ部) のアバランシェ電圧よりも低い逆電圧でアバラ
ンシェ降服をしてしまう。すなわち、逆電圧をかけてい
って最初に電流が流れだすのがこのＡ部である。この時
電流は全体のｐｎ接合のごく一部でしか流れないため、
Ａ部に電流集中が起こり、破壊に至りやすい。また、ｐ
ｎ接合８の端部をおおっている絶縁膜４の保護が十分で
ないと、さらに破壊し易くなってしまう。これはガード
リング等がある場合も同じで、表面と平行なｐｎ接合部
以外の空乏層の湾曲する部分が破壊し易くなる。このよ
うに従来のプレーナ型半導体素子は、アバランシェ降服
した時に局所的に電流が集中するために破壊しやすい。
すなわちアバランシェ耐量が小さくなってしまう。
【０００５】本発明の目的は、この問題を解決し、アバ
ランシェ降服を局所的でなく広範囲な部分で起こさせ、
電流集中をできるだけ小さくすることにより、アバラン
シェ耐量を大きくしたプレーナ型半導体素子を提供する
ことにある。
ランシェ降服を局所的でなく広範囲な部分で起こさせ、
電流集中をできるだけ小さくすることにより、アバラン
シェ耐量を大きくしたプレーナ型半導体素子を提供する
ことにある。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、第一導電形の半導体層とその表面層に
選択的に形成された第二導電形の第一領域との間に形成
されるｐｎ接合を有し、第一領域の表面層に選択的に形
成された、第一領域より高不純物濃度で第二導電形の第
二領域に、表面上の絶縁膜の開口部で電極の一つがオー
ム性接触するプレーナ型半導体素子において、絶縁膜の
開口部の中央部に第一領域が露出し、その第一領域にも
前記電極が接触するものとする。そして絶縁膜の開口部
の中央部に、分散して形成された第二領域が第一領域と
共に露出することも良い。この半導体素子が、第一導電
形の半導体層の裏面に別の電極がオーム性接触するプレ
ーナ型ダイオードであることが有効である。
めに、本発明は、第一導電形の半導体層とその表面層に
選択的に形成された第二導電形の第一領域との間に形成
されるｐｎ接合を有し、第一領域の表面層に選択的に形
成された、第一領域より高不純物濃度で第二導電形の第
二領域に、表面上の絶縁膜の開口部で電極の一つがオー
ム性接触するプレーナ型半導体素子において、絶縁膜の
開口部の中央部に第一領域が露出し、その第一領域にも
前記電極が接触するものとする。そして絶縁膜の開口部
の中央部に、分散して形成された第二領域が第一領域と
共に露出することも良い。この半導体素子が、第一導電
形の半導体層の裏面に別の電極がオーム性接触するプレ
ーナ型ダイオードであることが有効である。
【０００７】
【作用】電極の一つが接触する絶縁膜の開口部に第二領
域より低不純物濃度の第一領域が露出しているので、ｐ
ｎ接合に対する逆電圧をかけたときに、ｐｎ接合の湾曲
部でアバランシェ降服が起きる前に、ｐ側の空乏層が第
二領域のない部分で第一領域中を電極との接触面まで伸
びてパンチスルー降服を起こすようにすることができ
る。この時の降服は絶縁膜の開口部中央部の下の第一領
域と第一導電形半導体層の間で起こるので、その面積を
広くすれば電流集中は発生せず、破壊しにくくなる。絶
縁膜の開口部周辺部には第二領域が存在するので、ｐｎ
接合湾曲部で先にパンチスルー降服が起こることがな
い。絶縁膜の開口部中央部の下でパンチスルー降服を起
こすためには、必ずしも中央部全体に第一領域を露出さ
せる必要はなく、高不純物濃度の第二領域も分散して形
成すれば、前記効果を保ちつつオーム性接触の面積を増
すことができ、順方向の電圧降下の上昇を抑制するのに
役立つ。
域より低不純物濃度の第一領域が露出しているので、ｐ
ｎ接合に対する逆電圧をかけたときに、ｐｎ接合の湾曲
部でアバランシェ降服が起きる前に、ｐ側の空乏層が第
二領域のない部分で第一領域中を電極との接触面まで伸
びてパンチスルー降服を起こすようにすることができ
る。この時の降服は絶縁膜の開口部中央部の下の第一領
域と第一導電形半導体層の間で起こるので、その面積を
広くすれば電流集中は発生せず、破壊しにくくなる。絶
縁膜の開口部周辺部には第二領域が存在するので、ｐｎ
接合湾曲部で先にパンチスルー降服が起こることがな
い。絶縁膜の開口部中央部の下でパンチスルー降服を起
こすためには、必ずしも中央部全体に第一領域を露出さ
せる必要はなく、高不純物濃度の第二領域も分散して形
成すれば、前記効果を保ちつつオーム性接触の面積を増
すことができ、順方向の電圧降下の上昇を抑制するのに
役立つ。
【０００８】
【実施例】図１は本発明の一実施例のプレーナ型ダイオ
ードを示す。このダイオードでは、ｎ- シリコン基板１
の表面上に形成した酸化膜の開口部からのアクセプタ不
純物の拡散により形成された表面不純物濃度１０16〜１
０18／ｃｍ3 の表面層に、酸化膜４の開口部からのアク
セプタ不純物拡散により表面不純物濃度１０19〜１０21
／ｃｍ3 のｐ+ 領域３を形成するが、その際、中央部に
も酸化膜を残し、ｐ + 領域３が周辺部のみに形成される
ようにする。そのあと、中央部に残した酸化膜を除去
し、アノード電極５を被着する。ｎ- 層１の裏面にはド
ナー不純物の拡散によりｎ+ 層６を形成し、カソード電
極７を被着する。このダイオードのｐｎ接合に対し逆電
圧を印加したとき、ｐｎ接合の湾曲部Ａにアバランシェ
降服が起こる前に、ｐ- 領域２の中央部Ｃでパンチスル
ー降服が起こるように、ｎ- 層１とｐ- 層２の不純物濃
度に対応してｐ- 層２の深さを設定する。
ードを示す。このダイオードでは、ｎ- シリコン基板１
の表面上に形成した酸化膜の開口部からのアクセプタ不
純物の拡散により形成された表面不純物濃度１０16〜１
０18／ｃｍ3 の表面層に、酸化膜４の開口部からのアク
セプタ不純物拡散により表面不純物濃度１０19〜１０21
／ｃｍ3 のｐ+ 領域３を形成するが、その際、中央部に
も酸化膜を残し、ｐ + 領域３が周辺部のみに形成される
ようにする。そのあと、中央部に残した酸化膜を除去
し、アノード電極５を被着する。ｎ- 層１の裏面にはド
ナー不純物の拡散によりｎ+ 層６を形成し、カソード電
極７を被着する。このダイオードのｐｎ接合に対し逆電
圧を印加したとき、ｐｎ接合の湾曲部Ａにアバランシェ
降服が起こる前に、ｐ- 領域２の中央部Ｃでパンチスル
ー降服が起こるように、ｎ- 層１とｐ- 層２の不純物濃
度に対応してｐ- 層２の深さを設定する。
【０００９】図３に示す別の実施例のプレーナ型ダイオ
ードでは、酸化膜４の開口部の中央部の酸化膜に分散し
て小さい開口部を明けることにより、ｐ+ 領域３を周辺
部のみでなく、中央部にも分散して設ける。この場合は
ｐ+ 領域３の間のｐ+ 領域２の露出部でパンチスルー降
服が起こる。中央部のｐ+ 領域３は順方向の電圧降下の
改善に役立つ。
ードでは、酸化膜４の開口部の中央部の酸化膜に分散し
て小さい開口部を明けることにより、ｐ+ 領域３を周辺
部のみでなく、中央部にも分散して設ける。この場合は
ｐ+ 領域３の間のｐ+ 領域２の露出部でパンチスルー降
服が起こる。中央部のｐ+ 領域３は順方向の電圧降下の
改善に役立つ。
【００１０】以上の実施例はプレーナ型ダイオードであ
るが、二つ以上のｐｎ接合を有するプレーナ型素子にお
いても、接合端が表面に露出するｐｎ接合に関して本発
明を実施できることは明白である。
るが、二つ以上のｐｎ接合を有するプレーナ型素子にお
いても、接合端が表面に露出するｐｎ接合に関して本発
明を実施できることは明白である。
【００１１】
【発明の効果】本発明によれば、ｐｎ接合を形成する低
不純物濃度の領域をｐｎ接合の表面と平行部分の直上で
表面に露出させ、電極に接触させることにより、ｐｎ接
合の周辺部の湾曲部分でアバランシェ降服が起こる前
に、中央部でパンチスルー降服を起こさせることができ
る。この結果、降服時の電流集中が防止されるため、逆
電圧破壊耐量の大きなプレーナ型半導体素子を得ること
ができた。なお、本発明の実施により、電極のオーム性
接触面積が減少し、多少の順方向電圧降下の上昇は免れ
ないが、スイッチング素子として用いるときには支障が
ない。
不純物濃度の領域をｐｎ接合の表面と平行部分の直上で
表面に露出させ、電極に接触させることにより、ｐｎ接
合の周辺部の湾曲部分でアバランシェ降服が起こる前
に、中央部でパンチスルー降服を起こさせることができ
る。この結果、降服時の電流集中が防止されるため、逆
電圧破壊耐量の大きなプレーナ型半導体素子を得ること
ができた。なお、本発明の実施により、電極のオーム性
接触面積が減少し、多少の順方向電圧降下の上昇は免れ
ないが、スイッチング素子として用いるときには支障が
ない。
【図１】本発明の一実施例のプレーナ型ダイオードの断
面図
面図
【図２】従来のプレーナ型ダイオードの断面図
【図３】本発明の別の実施例のプレーナ型ダイオードの
断面図
断面図
１ ｎ- 層 ２ ｐ- 領域 (第一領域) ３ ｐ+ 領域 (第二領域) ４ 酸化膜 ５ アノード電極 ７ カソード電極
Claims (3)
- 【請求項１】第一導電形の半導体層とその表面層に選択
的に形成された第二導電形の第一領域との間に形成され
るｐｎ接合を有し、第一領域の表面層に選択的に形成さ
れた、第一領域より高不純物濃度で第二導電形の第二領
域に、表面上の絶縁膜の開口部で電極の一つがオーム性
接触するものにおいて、絶縁膜の開口部の中央部に第一
領域が露出し、その第一領域にも前記電極が接触するこ
とを特徴とするプレーナ型半導体素子。 - 【請求項２】絶縁膜の開口部の中央部に、分散して形成
された第二領域が第一領域と共に露出する請求項１記載
のプレーナ型半導体素子。 - 【請求項３】第一導電形の半導体層の裏面に別の電極が
接触するプレーナ型ダイオードである請求項１あるいは
２記載のプレーナ型半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305494A JPH07221326A (ja) | 1994-02-07 | 1994-02-07 | プレーナ型半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305494A JPH07221326A (ja) | 1994-02-07 | 1994-02-07 | プレーナ型半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221326A true JPH07221326A (ja) | 1995-08-18 |
Family
ID=11822421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1305494A Pending JPH07221326A (ja) | 1994-02-07 | 1994-02-07 | プレーナ型半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221326A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073710A (ja) * | 2004-09-01 | 2006-03-16 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2006179823A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
| KR100868022B1 (ko) * | 2007-06-12 | 2008-11-11 | 주식회사 케이이씨 | 과도 전압 억제 소자 및 그 제조 방법 |
| JP2009087973A (ja) * | 2007-09-27 | 2009-04-23 | Toyota Motor Corp | ダイオード |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2012190981A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | 高耐圧半導体整流装置 |
| DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| DE102013219499A1 (de) | 2012-10-02 | 2014-04-03 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US9455148B2 (en) | 2012-12-07 | 2016-09-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
-
1994
- 1994-02-07 JP JP1305494A patent/JPH07221326A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073710A (ja) * | 2004-09-01 | 2006-03-16 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2006179823A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
| KR100868022B1 (ko) * | 2007-06-12 | 2008-11-11 | 주식회사 케이이씨 | 과도 전압 억제 소자 및 그 제조 방법 |
| JP2009087973A (ja) * | 2007-09-27 | 2009-04-23 | Toyota Motor Corp | ダイオード |
| US8564105B2 (en) | 2010-02-16 | 2013-10-22 | Sansha Electric Manufacturing Co., Ltd. | Pin diode |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2011171363A (ja) * | 2010-02-16 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| DE112010005272B4 (de) * | 2010-02-16 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| DE112010005272T5 (de) | 2010-02-16 | 2013-01-17 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| US8860189B2 (en) | 2010-02-17 | 2014-10-14 | Sansha Electric Manufacturing Co., Ltd. | PIN diode |
| DE112010005278B4 (de) * | 2010-02-17 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| US8841741B2 (en) | 2011-03-10 | 2014-09-23 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor rectifier |
| JP2012190981A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | 高耐圧半導体整流装置 |
| DE102013219499A1 (de) | 2012-10-02 | 2014-04-03 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| CN103715273A (zh) * | 2012-10-02 | 2014-04-09 | 三菱电机株式会社 | 半导体装置 |
| US9257541B2 (en) | 2012-10-02 | 2016-02-09 | Mitsubishi Electric Corporation | High-breakdown-voltage power semiconductor device having a diode |
| DE102013219499B4 (de) | 2012-10-02 | 2020-07-09 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| US9455148B2 (en) | 2012-12-07 | 2016-09-27 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383836B2 (en) | Diode and method for manufacturing the same | |
| JP2590284B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR920010675B1 (ko) | 복합형 다이오드장치 | |
| US5077590A (en) | High voltage semiconductor device | |
| JPH07221326A (ja) | プレーナ型半導体素子 | |
| US6388276B1 (en) | Reverse conducting thyristor | |
| US5945691A (en) | Semiconductor device for preventing destruction during a turn-off state | |
| KR100960738B1 (ko) | 서지 보호용 반도체 장치 | |
| JP2934606B2 (ja) | 半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| EP0107773B1 (en) | Thyristor with turn-off capability | |
| JPS607178A (ja) | 半導体装置 | |
| JPS6327865B2 (ja) | ||
| JP2581890B2 (ja) | 半導体装置 | |
| JP2002043586A (ja) | 半導体装置 | |
| JPH08172205A (ja) | ダイオード | |
| JPH04350974A (ja) | 半導体装置 | |
| JPH0828503B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH07221290A (ja) | プレーナ型半導体装置 | |
| JPH02154464A (ja) | ショットキーバリアダイオード | |
| JPH065884A (ja) | ダイオード | |
| JPS5879775A (ja) | プレ−ナ形ダイオ−ド |