DE112010005272T5 - Pin-diode - Google Patents

Pin-diode Download PDF

Info

Publication number
DE112010005272T5
DE112010005272T5 DE112010005272T DE112010005272T DE112010005272T5 DE 112010005272 T5 DE112010005272 T5 DE 112010005272T5 DE 112010005272 T DE112010005272 T DE 112010005272T DE 112010005272 T DE112010005272 T DE 112010005272T DE 112010005272 T5 DE112010005272 T5 DE 112010005272T5
Authority
DE
Germany
Prior art keywords
anode
anode region
diffusion
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112010005272T
Other languages
English (en)
Other versions
DE112010005272B4 (de
Inventor
Yoshikazu Nishimura
Hirofumi Yamamoto
Takeyoshi Uchino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Publication of DE112010005272T5 publication Critical patent/DE112010005272T5/de
Application granted granted Critical
Publication of DE112010005272B4 publication Critical patent/DE112010005272B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist Aufgabe, in preisgünstiger Art und Weise eine PIN-Diode mit einem verbesserten Avalanchewiderstand zu schaffen. Die PIN-Diode ist ausgebildet mit: einem Halbleitersubstrat (11), welches eine N+-Halbleiterschicht (1) und eine N–-Halbleiterschicht (2) aufweist, einem P-Typ Anodengebiet (15), das ausgebildet ist durch selektive Fremdstoffdiffusion in eine Außenfläche des N–-Halbleiterschicht (2) hinein, und einer Anodenelektrode (17), die über ein Kontaktgebiet (17c) im Anodengebiet (15) in das Anodengebiet (15) geführt ist. Das Anodengebiet (15) besitzt eine im Wesentlichen rechtwinklige Außenkante, deren vier Seiten so ausgebildet sind, dass sie lineare Teile (B2) bilden, und deren vier Vertices so ausgebildet sind, dass sie gekrümmte Teile (B1) bilden, wobei außerhalb des Kontaktgebiets (17c) jeweilige Nicht-Diffusionseckgebiete (16) vom N-Typ ausgebildet sind, die sich entlang der gekrümmten Teile (B1) erstrecken. Wenn aus einer Durchbruchsstelle in irgendeinem der gekrümmten Teile (B1) ein Avalanchestrom um ein korrespondierendes der hoch resistiven Nicht-Diffusionseckgebiete (16) herum fließt, tritt entlang des gekrümmten Teils (B1) ein Spannungsabfall auf, und daher kann die Durchbruchsstelle zu einem korrespondierenden linearen Teil (B2) bewegt werden.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine PIN-Diode (P Intrinsic N diode: P-Intrinsisch-N-Diode) und insbesondere eine Verbesserung einer PIN-Diode, um einen Avalanchewiderstand zu verbessern.
  • Technischer Hintergrund
  • Als Halbleitergleichrichterelement, bei welchem auf einer Hauptfläche oder Hauptoberfläche eines Halbleitersubstrats mit einer N-Typ-Halbleiterschicht eine Kathodenelektrode ausgebildet ist und bei welchem auf der anderen Hauptfläche oder Hauptoberfläche ein rechteckig oder ein rechtwinklig geformtes Anodengebiet mit einem P-Typ-Halbleiter ausgebildet ist, ist eine PIN-Diode bekannt. Die PIN-Diode erzielt gute Durchbruchspannungscharakteristika in Bezug auf eine Sperrvorspannung, indem die N-Typ-Halbleiterschicht eine N+-Halbleiterschicht und eine N–-Halbleiterschicht (intrinsische Halbleiterschicht) mit einer geringeren Fremdstoffkonzentration als der Fremdstoffkonzentration der N+-Halbleiterschicht aufweist, wobei die N–-Halbleiterschicht einen hohen Widerstand aufweist und zwischen dem Anodengebiet und der N+-Halbleiterschicht vorliegt.
  • Als Durchbruchsphänomen, welches auftritt, wenn eine Sperrvorspannung angelegt wird, ist der Avalanchedurchbruch oder Lawinendruchbruch (Elektronenavalanchedurchbruch, Elektronenlawinendurchbruch: electron avalanche breakdown) bekannt. Der Avalanchedurchbruch tritt auf, wenn als Sperrvorspannung eine Spannung angelegt wird, welche eine Durchbruchspannung überschreitet (Sperrdurchbruchspannung: reverse breakdown voltage) und. Ein Temperaturanstieg auf Grund des fließenden hohen Lawinenstroms oder Avalanchestroms kann zu einer thermischen Zerstörung des Elements oder Bauteils führen. Es ist bekannt, dass eine Verarmungsschicht, die erzeugt ist oder wird in der N–-Halbleiterschicht durch Anlegen einer Sperrvorspannung, sich nur unwahrscheinlich in einen Endteil des Anodengebiets hinein erstreckt, und zwar verglichen mit einem zentralen Teil des Anodengebiets. Das bedeutet, dass die Stärke oder Dicke der Verarmungsschicht in dem Endteil des Anodengebiets gering ist, und zwar verglichen mit dem zentralen Teil, wodurch es wahrscheinlich ist, dass ein Anstieg in der elektrischen Feldkonzentration auftritt, wodurch es wahrscheinlich ist, dass der oben beschriebene Avalanchedurchbruch oder Lawinendruchbruch im Endteil des Anodengebiets erfolgt. Aus diesem Grund wurde eine Technik vorgeschlagen, bei welcher durch Ausbilden eines ringförmigen P-Typ-Gebiets, welches das Anodengebiet umgibt, die elektrische Feldkonzentration in dem Endteil des Anodengebiets vermindert wird, um dadurch den Avalanchewiderstand oder Lawinenwiderstand (avalanche resistance) zu verbessern (siehe zum Beispiel Patentdokumente 1 und 2).
  • 9 ist eine Draufsicht, welche ein Beispiel eines Aufbaus einer herkömmlichen PIN-Diode 100 zeigt, bei welcher ein Anodengebiet 105 umgeben wird von einer Mehrzahl von FLR 104. 10 zeigt einen Querschnitt, der geschnitten ist entlang der Schnittlinie A10-A10 in 9. 11 ist eine Querschnittsansicht der PIN-Diode ohne irgendein FLR 104.
  • Bei der PIN-Diode 100 ist auf der Hauptfläche oder Hauptoberfläche eines Halbleitersubstrats 101 eine Kathodenelektrode 110 ausgebildet. Auf der anderen Hauptfläche oder Hauptoberfläche sind ein Anodengebiet 105, zwei FLR 104 und ein Stoppergebiet 111 (stopper region) ausgebildet. Jeder der FLR (Feld begrenzender oder limitierender Ring: field limiting ring 104) ist ein ringförmiges Gebiet, welches entlang einer Außenkante (outer edge) des Anodengebiets 105 ausgebildet ist, einen P-Typ-Halbleiter aufweist und als Schutzring oder Guardring bezeichnet wird. Das Stoppergebiet 111 ist ein ringförmiges Gebiet, welches in oder an einem Umfangskantenteil (circumferential edge part) des Halbleitersubstrats 101 ausgebildet ist und einen N+-Halbleiter aufweist.
  • Auf dem anderen Anodengebiet 105 ist eine Anodenelektrode 106 ausgebildet. Von einem Umfangskantenteil des Anodengebiets 105 zu einem Stoppergebiet 111 ist eine Oxidschicht 103 ausgebildet. Die Oxidschicht 103 ist eine isolierende Schicht mit einem ringförmigen Gebiet. Die Anodenelektrode 106 ist überlappend mit einem inneren Kantenteil oder inneren Kantenbereich der Oxidschicht 103 ausgebildet, wogegen überlappend mit einem äußeren Kantenteil eine ringförmige Equipotentialelektrode 102 (annular equipotential electrode) ausgebildet ist. Das Halbleitersubstrat 101 weist eine N+-Halbleiterschicht 101a und eine N–-Halbleiterschicht 101b auf. Durch selektives Diffundieren von P-Typ-Fremdstoffen von einer Fläche oder Oberfläche der N–-Halbleiterschicht 101b sind oder werden der Anodenbereich 105 und die FLR 104 ausgebildet.
  • In dem Fall, bei welchem die FLR 104 nicht vorgesehen sind, ist eine Verarmungsschicht 112, die ausgebildet wird oder wurde durch Anwenden einer Sperrvorspannung (reverse bias), flach (planare Ebene) in einem zentralen Teil des Anodengebiets 105, wogegen an oder in einem Endteil B11 des Anodengebiets 105 die Verarmungsschicht 112 zylindrisch ist. Aus diesem Grund tritt – insbesondere im Endteil B11 eines gekrümmten Teils B10 – eine elektrische Feldkonzentration auf und mithin ist es wahrscheinlich, dass ein Avalanche- oder Lawinendurchbruch auftritt. In dem Fall andererseits, bei welchem die FLRs 104 vorgesehen sind, erstreckt die Verarmungsschicht 112 vom Endteil B11 des Anodengebiets 105 auf die Außenkante des Halbleitersubstrats 101 zu. Das heißt, dass sich die Verarmungsschicht 112 vom Endteil B11 des Anodengebiets 105 erstreckt und die FLRs 104 erreicht und sich weiter auf die Außenseite von dort erstreckt. Dadurch wird ein elektrisches Feld im Endteil B11 des Anodengebiets 105 reduziert. Auch ist jeder FLRs 104 elektrisch isoliert vom Anodengebiet 105 oder den anderen FLR 104. Folglich tritt zwischen dem Anodengebiet 105 und dem FLR 104 oder zwischen den FLRs 104 ein Spannungsabfall in Richtung auf die Außenseite zu auf, so dass in den FLR-Teilen oder -Bereichen 104 die elektrische Feldkonzentration unwahrscheinlich auftritt.
  • Wenn eine Stoßspannung oder ein Spannungsstoß (surge voltage) durch eine externe Ursache, zum Beispiel durch eine induktive Last (inductive load) oder eine Leckinduktanz (leakage inductance) auf Grund einer Primär-Sekundärkopplung eines Transformators erzeugt eine Durchbruchspannung übersteigt, fließt im Allgemeinen ein Avalanche- oder Lawinenstrom im Bauteil oder Element. Dabei tritt ein Avalanche- oder Lawinendurchbruch auf von einer Stelle, wo im Element oder Bauteil das elektrische Feld am stärksten konzentriert ist. Aus diesem Grund tritt bei oben beschrieben PIN-Diode 100 die elektrische Feldkonzentration im gekrümmten Teil B10 an einer Außenkante des Anodengebiets 105 auf und der Avalanchestrom fließt um dabei leicht zu einer thermischen Zerstörung zu führen, so dass darin eine Begrenzung oder Beschränkung bei der Verbesserung des Avalanchewiderstandes oder Lawinenwiderstands besteht.
  • Bei einer Suche im Bereich der herkömmlichen Techniken durch die Erfinder ergab sich, dass als Techniken zur Verbesserung des Avalanchewiderstandes oder Lawinenwiderstandes einer Halbleitereinrichtung folgende Vorgehensweisen vorlagen: (1) ein Verfahren, welches die P-Typ-Fremdstoffdiffusionstiefe erhöht; (2) ein Verfahren, welches die Fremdstoffkonzentration durch mehrfache Diffusion oder Ionenimplantation steuert (zum Beispiel Patentdokumente 1 und 3 bis 9); (3) ein Verfahren, welches eine hoch resistive Schicht auf einer Chipfläche oder Chipoberfläche ausbildet (zum Beispiel Patentdokumente 2 und 10); und (4) ein Verfahren, welches außerhalb eines Anodengebiets eine Mehrzahl ringförmiger Gebiete mit einer geringen Fremdstoffkonzentration ausbildet (zum Beispiel Patentdokument 1). Das Verfahren (1) ist ein Verfahren das durch Erhöhen der Diffusionstiefe zum Zeitpunkt des Diffundierens der P-Typ-Fremdstoffe zum Ausbilden eines Anodengebiets die elektrische Feldkonzentration in einem Endteil des Anodengebiets reduziert, dabei jedoch nicht verhindern kann, dass ein elektrisches Feld in einem gekrümmten Teil des Anodengebiets konzentriert wird. Auch ist durch das Erhöhen der Diffusionstiefe die für einen Diffusionsvorgang notwendige Zeit erhöht, wodurch sich das Problem einer Reduktion in der Produktivität einstellt.
  • Das Verfahren (2) ist ein Verfahren, bei welchem durch Implantieren von Ionen, welche als N-Typ-Fremdstoffe fungieren, zum Beispiel von Phosphor, Arsen oder Antimon, in einem Oberflächenteil einer Hochkonzentrations-P-Schicht in einem Maß, welches die P-Typ-Fremdstoffkonzentration nicht überschreitet, oder durch direktes Ausführen einer Ionenimplantation von P-Typ-Fremdstoff mit niedriger Konzentration eine hoch resistive Schicht ausbildet mit einer reduzierten Fremdstoffkonzentration in einem Endteil eines Anodengebiets, wobei das Vorhandensein der hoch resistiven Schicht verhindert, dass ein Avalanchestrom durch eine Oberflächenschicht angezogen wird. Dieses Verfahren kann ebenso wenig verhindern, dass ein elektrisches Feld in einem gekrümmten Teil des Anodengebiets konzentriert wird. Das Verfahren erfordert einen Ionenimplantationsvorgang, durch welchen ebenfalls das Problem einer reduzierten Produktivität entsteht. Das Verfahren (3) ist ein Verfahren, bei welchem eine Anodenelektrode dazu ausgebildet wird, eine Mehrzahl von Elektroden aufzuweisen, die voneinander oder gegenseitig separiert sind, wobei eine Verbindung zwischen den Elektroden hergestellt wird durch eine hoch resistive Schicht. Es wird ein größerer Spannungsabfall an einer Außenelektrode oder äußeren Elektrode verwendet, um die elektrische Feldkonzentration in einem Endteil eines Anodengebiets zu reduzieren. Dieses Verfahren kann ebenso wenig verhindern, dass ein elektrisches Feld in einem gekrümmten Teil des Anodengebiets konzentriert wird. Das Verfahren erfordert eine komplizierte Strukturierung bei der Ausbildung der Mehrzahl von Elektroden und auch beim Vorgang des Ausbildens der hoch resistiven Schicht. Dadurch entsteht auch hier das Problem der reduzierten Produktivität.
  • Das Verfahren (4) ist ein Verfahren, das außerhalb des Anodengebiets die Mehrzahl von ringförmigen Gebieten mit einer niedrigen Fremdstoffkonzentration derart ausbildet, dass die Mehrzahl von Ringgebieten miteinander in einem Oberflächeteil einer P-Schicht überlappt. Dadurch wird eine resistive Schicht in einem Endteil des Anodengebiets ausgebildet. Wenn ein Avalanche- oder Lawinendurchbruch in einem gekrümmten Teil des Anodengebiets auftritt, so fließt gemäß diesem Verfahren der Avalanchestrom linear durch die resistive Schicht auf eine Anodenelektrode zu. Dabei fließt der Avalanchestrom mit einem Aufspreizen (spreading), so dass ein ausreichender oder hinreichender Spannungsabfall nicht erzielt werden kann. Dadurch tritt der Avalanchedurchbruch kontinuierlich an derselben Stelle auf. Aus diesem Grund kann das Verfahren (4) nicht verhindern, dass der gekrümmte Teil des Anodengebiets thermisch auf Grund der Konzentration des Avalanchestroms zerstört wird. Auch benötigt dieses Verfahren einen Ionenimplantationsvorgang zum Ausbilden der Ringgebiete mit niedriger Konzentration. Daher wird auch hier das Problem einer reduzierten Produktivität auftreten. Des Weiteren müssten bei dem Verfahren (4) – falls im gekrümmten Teil des Anodengebiets versucht werden soll, eine Widerstandskomponente in einer Richtung nach außen zu erhöhen – mehr ringförmige Gebiete ausgebildet werden. Dadurch würde das Problem einer verringerten effektiven Chipfläche auftreten.
  • Dokumente zu herkömmlichen Techniken
  • Patentliteratur
    • Patentdokument 1: JPA 2002-270857
    • Patentdokument 2: JPA 2000-22176
    • Patentdokument 3: JPA 2009-164486
    • Patentdokument 4: JPA 2004-247456
    • Patentdokument 5: JPA 2002-246609
    • Patentdokument 6: JPA 2002-203955
    • Patentdokument 7: JPA H10-335679
    • Patentdokument 8: JPA H07-221326
    • Patentdokument 9: JPA H07-221290
    • Patentdokument 10: JPA H11-040822
  • Offenbarung der Erfindung
  • Von der Erfindung zu lösende Probleme
  • Die vorliegende Erfindung wurde im Hinblick auf die oben beschriebenen Situationen erschaffen. Es ist Aufgabe der Erfindung, einen Avalanchewiderstand einer PIN-Diode zu verbessern. Es ist insbesondere Aufgabe der vorliegenden Erfindung, das Auftreten einer thermischen Zerstörung zum Zeitpunkt des Anlegens einer Sperrvorspannung zu unterdrücken, wenn diese eine Durchbruchspannung überschreitet, und zwar durch Stromkonzentration in oder auf einem gekrümmten Teil eines Anodengebiets. Es ist ferner Aufgabe der vorliegenden Erfindung, das Auftreten einer thermischen Zerstörung auf Grund einer Stromkonzentration an einem Punkt in einem linearen Beriech des Anodengebiets zum Zeitpunkt des Anlegens einer Sperrvorspannung zu unterdrücken, die die Sperrspannung übersteigt. Ferner ist es Aufgabe der vorliegenden Erfindung den Avalanchewiderstand oder den Lawinenwiderstand der PIN-Diode ohne Verkomplizierung des Herstellungsprozesses zu verbessern.
  • Mittel zum Lösen der Aufgaben
  • Eine PIN-Diode gemäß einem ersten Aspekt der vorliegenden Erfindung ist ausgebildet mit: einem Halbleitersubstrat, welches eine erste N-Typ-Halbleiterschicht und eine zweite N-Typ-Halbleiterschicht mit einer geringeren Fremdstoffkonzentration als der Fremdstoffkonzentration der ersten Halbleiterschicht aufweist, einer Kathodenelektrode, die auf einer Außenfläche der ersten Halbleiterschicht ausgebildet ist, einem P-Typ-Anodenbereich, der ausgebildet ist durch selektive Fremdstoffdiffusion in eine Außenfläche der zweiten Halbleiterschicht hinein, und einer Anodenelektrode, die zum Anodengebiet durch ein Kontaktgebiet im Anodengebiet geführt ist, wobei das Anodengebiet eine im Wesentlichen rechtwinklige Außenkante aufweist, deren vier Seiten ausgebildet sind, damit sie lineare Teile sind, und deren vier Vertices so ausgebildet sind, dass sie im Wesentlichen bogenartige gekrümmte Teile sind, sowie außerhalb des Kontaktgebiets jeweilige Nicht-Diffusionseckgebiete vom N-Typ, die sich entlang der gekrümmten Teile erstrecken.
  • Falls eine eine Durchbruchsspannung übersteigende Sperrvorspannung an die PIN-Diode angelegt wird, tritt an irgendeinem der gekrümmten Teile des Anodengebiets ein Avalanchedurchbruch oder Lawinendurchbruch auf, wo mit hoher Wahrscheinlichkeit eine elektrische Feldkonzentration vorliegt. Der Avalanchestrom oder Lawinenstrom fließt von einer Stelle des Durchbruchs im gekrümmten Teil zur Anodenelektrode. Entsprechend fließt wie bei der oben beschriebenen Anordnung außerhalb des Kontaktbereichs, welcher die Nicht-Diffusionseckgebiete bildet, die sich entlang der gekrümmten Teile oder Bereiche erstrecken, der Avalanchestrom eines entsprechenden der hoch resistiven Nicht-Diffusionseckgebiete, um zum Anodengebiet auf den Kontaktbereich zu zu fließen. Das bedeutet, dass der Avalanchestrom durch einen Pfad oder Weg fließt, der angeordnet ist zwischen einem korrespondierenden der gekrümmten Teile oder Bereiche des Anodengebiets und dem Nicht-Diffusionseckgebiet. Dabei tritt in Abhängigkeit von einer Widerstandskomponente des Pfades ein Spannungsabfall entlang einer Außenkante des Anodengebiets zur Steigerung des Potentials an einer Stelle des Durchbruchs auf. Dadurch bewegt sich die Durchbruchsstelle auf einen korrespondierenden der linearen Teile mit niedrigerem Potential zu. Das heißt, dass durch Bewegen der Stelle des Durchbruchs, welche in einem gekrümmten Teil des Anodengebiets auftritt, auf die Seite des linearen Teils zu entlang der Außenkante des Anodengebiets verhindert werden kann, dass sich der Strom an einer Stelle oder einem Punkt des gekrümmten Teils konzentriert, um dadurch zu einer thermischen Zerstörung zu führen.
  • Eine PIN-Diode gemäß einem zweiten Aspekt der vorliegenden Erfindung ist zusätzlich zu der oben beschriebenen Anordnung so ausgebildet, dass im Anodengebiet außerhalb des Kontaktgebiets Nicht-Diffusionsseitengebiete vom N-Typ ausgebildet sind, die sich entlang der linearen Teile erstrecken.
  • Gemäß einer derartigen Anordnung fließt nach der Bewegung der Durchbruchsstelle vom gekrümmten Teil zum linearen Teil des Anodengebiets ein Teil des Avalanchestroms um ein korrespondierendes der hoch resistiven Nicht-Diffusionsseitengebiete, um in das Anodengebiet auf das Kontaktgebiet zuzufließen. Das bedeutet, dass durch einen Pfad, der angeordnet ist zwischen dem linearen Teil des Anodengebiets und dem Nicht-Diffusionsseitengebiet, der Avalanchestrom fließt. Dabei tritt in Abhängigkeit von einer Widerstandskomponente des Pfads oder Wegs ein Spannungsabfall entlang der Außenkante des Anodengebiets auf, um ein Potential an der neuen Durchbruchstelle im linearen Teil zu steigern. Dadurch bewegt sich die Durchbruchsstelle zu einer Seite niedrigeren Potentials im linearen Teil. Das bedeutet, dass durch weiteres Bewegen der Durchbruchsstelle, welche bewegt wurde vom gekrümmten Teil zum linearen Teil des Anodengebiets, entlang der Außenkante des Anodengebietes verhindert oder unterdrückt werden kann, dass der Strom an einem Punkt oder an einer Stelle des linearen Teils konzentriert wird, und dadurch zu einer thermischen Zerstörung führen kann.
  • Eine PIN-Diode gemäß einem dritten Aspekt der vorliegenden Erfindung ist zusätzlich zu der oben beschriebenen Anordnung so ausgestaltet, dass im Anodengebiet zwei oder mehr der Nicht-Diffusionsseitengebiete ausgebildet sind, die sich unterbrochen entlang jedes der linearen Teile erstrecken.
  • Gemäß einer derartigen Anordnung kann nach der Bewegung der Durchbruchsstelle vom gekrümmten Teil zum linearen Teil des Anodengebietes verhindert oder unterdrückt werden, dass der Strom an einer Stelle oder einem Punkt des linearen Teils konzentriert wird, um dadurch zu einer thermischen Zerstörung zu führen.
  • Eine PIN-Diode gemäß einem vierten Aspekt der vorliegenden Erfindung ist zusätzlich zu der oben beschriebenen Anordnung so ausgebildet, dass die Nicht-Diffusionseckgebiete und die Nicht-Diffusionsseitengebiete gleichzeitig mit dem Anodengebiet ausgebildet sind durch Fremdstoffdiffusion derart, dass unter Verwendung einer Fotomaske zum Ausbilden des Anodengebiets die Außenfläche der zweiten Halbleiterschicht maskiert wird.
  • Gemäß einer derartigen Anordnung können Nicht-Diffusionseckgebiete vom N-Typ und Nicht-Diffusionsseitengebiete in einfacher Art und Weise im P-Typ Anodengebiet ausgebildet werden, um die Produktivität zu verbessern. Das bedeutet, dass das Anodengebiet, die Nicht-Diffusionseckgebiete und die Nicht-Diffusionsseitengebiete simultan ausgebildet werden können durch einen einzigen Fremdstoffdiffusionsvorgang derart, dass die eine Fotomaske verwendet wird, um die Außenfläche der zweiten Halbleiterschicht zu maskieren und die P-Typ-Fremdstoffe zu diffundieren. Entsprechend ist der mehrfache Diffusions- oder Ionenimplantationsvorgang wie bei der oben beschriebenen herkömmlichen Vorgehensweise nicht in separater Art und Weise notwendig. Daher kann verglichen mit einem herkömmlichen Bauteil ohne Reduktion in der Produktivität der Avalanchewiderstand bei geringen Kosten verbessert werden.
  • Wirkungen der Erfindung
  • Bei der erfindungsgemäßen PIN-Diode kann zum Zeitpunkt des Avalanchedurchbruchs durch Bewegen der Druchbruchsstelle die im gekrümmten Teil des Anodengebiets auftritt, zu einer Seite des linearen Teils hin verhindert oder unterdrückt werden, dass der Strom an einer Stelle oder einem Punkt des gekrümmten Teils konzentriert wird, um dadurch zu einer thermischen Zerstörung zu führen.
  • Des Weiteren kann bei der erfindungsgemäßen PIN-Diode durch weiteres Bewegen der Durchbruchsstelle, welche zum Zeitpunkt des Avalanchedurchbruchs vom gekrümmten Teil zum linearen Teil bewegt wurde, entlang der Außenkante des Anodengebiets verhindert oder unterdrückt werden, dass der Strom an einer Stelle oder einem Punkt des linearen Teils konzentriert wird, um dadurch zu einer thermischen Zerstörung zu führen.
  • Des Weiteren werden bei der erfindungsgemäßen PIN-Diode Nicht-Diffusionseckgebiete und Nicht-Diffusionsseitengebiete in simultaner Art und Weise ausgebildet durch den Fremdstoffdiffusionsvorgang zum Ausbilden des Anodengebietes. Daher kann ohne Verminderung in der Produktivität der Avalanchewiderstand verbessert werden.
  • Kurzbeschreibung der Figuren
  • 1 ist eine Draufsicht, welche ein Anordnungsbeispiel einer PIN-Diode gemäß einer ersten Ausführungsform der Erfindung beschreibt.
  • 2 ist eine Querschnittsansicht auf der Grundlage eines Schnitts entlang A1-A1 in 1.
  • 3 ist eine Querschnittsansicht auf der Grundlage eines Schnitts entlang A2-A2 in 1.
  • 4 ist eine vergrößerte Ansicht, welche einen vergrößerten Hauptteil der PIN-Diode 10 aus 1 darstellt.
  • 5 ist ein erläuterndes Diagramm, welches in schematischer Art und Weise ein Beispiel für den Betrieb einer PIN-Diode 10 aus 1 zeigt.
  • 6 ist eine Draufsicht, welche ein Anordnungsbeispiel einer PIN-Diode gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ist ein Diagramm, welches einen Strompfad für einen Fall gemäß dem Zustand aus 6 illustriert.
  • 8 ist eine Draufsicht, welche ein anderes Anordnungsbeispiel der PIN-Diode 10 gemäß der zweiten Ausführungsbeispiel der vorliegenden Erfindung beschreibt.
  • 9 ist eine Draufsicht, welche ein Anordnungsbeispiel einer herkömmlichen PIN-Diode 100 beschreibt.
  • 10 ist eine Querschnittsansicht entlang der Schnittlinie A10-A10 aus 9.
  • 11 ist eine Querschnittsansicht einer herkömmlichen PIN-Diode ohne FLR 104.
  • Beste Form zum Ausführen der Erfindung
  • Erste Ausführungsform
  • Planare Auslegung der PIN-Diode
  • 1 ist eine Draufsicht, welche ein Anordnungsbeispiel oder Aufbaubeispiel einer PIN-Diode gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Eine PIN-Diode 10 ist ein Halbleitergleichrichterelement, mit jeweiligen Halbleiterschichten gemäß P-I-N, und zum Beispiel in Form einer FRD (Fast Recovery Diode) ausgebildet, wie sie für Leistungswandler oder dergleichen verwendet werden.
  • Bei der PIN-Diode 10 werden durch selektives Diffundieren von P-Typ-Fremdstoffen in einer Hauptfläche eines N-Typ-Halbleitersubstrats 11 hinein zwei FLR 14 und ein Anodengebiet 15 (anode region) ausgebildet. Auch werden auf der Hauptfläche oder Hauptoberfläche (principal surface) des Halbleitersubstrats 11 eine im Wesentlichen rechteckige oder rechtwinklige (rectangular) Anodenelektrode 17 (anode electrode) und eine ringförmige (annular) Equipotentialelektrode 12 (equipotential electrode) über oder durch eine nicht dargestellte isolierende Schicht ausgebildet.
  • Das Anodengebiet 15 ist ein Gebiet, welches gebildet wird von einem P-Typ-Halbleiter. Es hat eine im Wesentlichen rechteckige oder rechtwinklige (rectangular) Außenkante (outer edge), deren vier Seiten so ausgebildet sind, dass sie lineare Teile oder Bereiche B2 (linear part) bilden, und deren vier Vertices oder Ecken (vertices) so ausgebildet sind, dass sie im Wesentlichen bogenförmig oder -artig (arc-like) gekrümmte Teile oder Bereiche B1 (curved parts) bilden. Jeder der FLR 14 ist ein ringförmiges, die Durchbruchspannung haltendes Gebiet (break-down voltage holding region), welches entlang der Außenkante des Anodengebiets 15 ausgebildet ist und aus einem P-Typ-Halbleiter besteht.
  • Die Anodenelektrode 17 ist auf dem Anodengebiet 15 mittels oder durch eine Oxidschicht ausgebildet und wird zum Anodengebiet 15 mittels oder durch ein Kontaktgebiet 17c (contact region) im Anodengebiet 15 geleitet oder geführt. Auch sind oder werden im Anodengebiet 15 auf einer oder an einer Außenseite des Kontaktgebiets 17c Nicht-Diffusionseckgebiete 16 (non-diffusion corner regions) ausgebildet. Jedes der Nicht-Diffusionseckgebiete 16 ist ein N-Typ-Halbleitergebiet (N–), welches im Anodengebiet 15 ausgebildet ist, welches zwischen einem korrespondierenden der gekrümmten Teile B1 des Anodengebiets 15 und des Kontaktgebietes 17c ausgebildet ist und welches dazu ausgebildet ist, eine länglich ausgedehnte Gestalt zu besitzen, die sich entlang der Außenkante des Anodengebiets 15 erstreckt.
  • Querschnittsaufbau
  • 2 ist eine Querschnittsansicht auf der Grundlage einer A1-A1-Schnittlinie aus 1, bei welcher ein Querschnitt mit den Nicht-Diffusionseckgebieten 16 dargestellt ist. 3 ist ebenfalls eine Querschnittsansicht auf der Grundlage einer A2-A2-Schnittlinie in 1, bei welcher ein Querschnitt dargestellt ist, der keines der Nicht-Diffusionsgebiete 16 enthält.
  • Das Halbleitersubstrat 11 weist eine N+-Halbleiterschicht 1 und eine N–-Halbleiterschicht 2 auf und wird z. B. erhalten durch epitaktisches Aufwachsen der N–-Halbleiterschicht 2 auf der N+-Halbleiterschicht 1. Auf der oberen Fläche des Halbleitersubstrats 11, d. h. auf einer Außenfläche der N–-Halbleiterschicht 2, sind die Equipotentialelektrode 12 und eine Anodenelektrode 17 ausgebildet. Auf einer unteren Fläche des Halbleitersubstrats 11, d. h. auf einer Außenfläche der N+-Halbleiterschicht 1, ist eine Kathodenelektrode 18 ausgebildet.
  • Das Anodengebiet 15 und die FRL 14 sind oder werden ausgebildet durch selektives Diffundieren von P-Typ-Fremdstoffen in eine Außenfläche der N–-Halbleiterschicht 2 hinein. Ein Stoppergebiet 3 (stopper region) ist ein ringförmiges Gebiet, welches ausgebildet ist in einem Umfangskantenteil oder -bereich (circumferential edge part) des Halbleitersubstrats 11 und welches gebildet wird von einem N+-Halbleiter. Zu bemerken ist, dass die N–-Halbleiterschicht 2 eine Halbleiterschicht ist, deren Fremdstoffkonzentration hinreichend niedrig ist im Vergleich zur N+-Halbleiterschicht 1 oder dem Anodengebiet 15.
  • Die Anodenelektrode 17 wird zum Anodengebiet 15 über eine Öffnung (opening) der Oxidschicht 13 geführt oder geleitet. Das Kontaktgebiet 17c ist die Öffnung der Oxidschicht 13, welche in dem Anodengebiet 15 ausgebildet ist oder wird. Durch das Kontaktgebiet 17c sind oder werden die Anodenelektrode 17 und das Anodengebiet 15 zueinander geführt oder geleitet. In derselben Art und Weise wird auch die Equipotentialelektrode 12 zum Stoppergebiet 3 über eine Öffnung in der Oxidschicht 13 geführt oder geleitet. Das heißt, dass die Oxidschicht 13 in einem ringförmigen Gebiet vom Anodengebiet 15 zum Stoppergebiet 3 ausgebildet ist oder wird. Die Anodenelektrode 17 ist oder wird ausgebildet mit einem Teil davon in überlappender Art und Weise mit einem inneren Kantenbereich der Oxidschicht 13. Die Equipotentialelektrode 12 ist oder wird ebenso mit einem Teil davon in überlappender Art und Weise mit einem äußeren Kantenteil der Oxidschicht 13 ausgebildet.
  • Das Nicht-Diffusionseckgebiet 16 ist eine N–-Halbleiterschicht 2, die im Anodengebiet 15 ausgebildet ist und simultan oder gleichzeitig ausgebildet wird mit dem Anodengebiet 15 durch Maskieren der Außenfläche der N–-Halbleiterschicht 2 zum Zeitpunkt der Fremdstoffdiffusion. Das bedeutet, dass die FLR 14, das Anodengebiet 15 und das Nicht-Diffusionseckgebiet 16 simultan ausgebildet werden durch einen einzigen Fremdstoffdiffusionsvorgang derart, dass dabei eine einzige Fotomaske verwendet wird, um die Außenfläche der N–-Halbleiterschicht 2 zu maskieren und die P-Typ-Fremdstoffe zu diffundieren. Entsprechend ist ein mehrfacher Diffusions- oder Ionenimplantationsvorgang wie bei dem oben beschriebenen herkömmlichen Vorgehen nicht notwendig. Dadurch wird auch die Produktivität nicht abgesenkt.
  • Gekrümmter Teil B1 des Anodengebiets
  • 4 ist eine vergrößerte Ansicht, welche einen vergrößerten Hauptteil der PIN-Diode 10 aus 1 zeigt, wobei ein Ende der gekrümmten oder gebogenen Teile B1 des Anodengebiets 15 und deren Umgebung oder Peripherie mit einer Oxidschicht 13 dargestellt sind und die Anodenelektrode 17 fortgelassen wurde. Das Anodengebiet 15 ist so ausgebildet, dass eine im Wesentlichen rechteckige oder rechtwinklige Gestalt aufweist, deren jeweilige Vertices oder Ecken abgeschrägt sind, und welches auch ausgebildet ist, dass es vier gekrümmte oder gebogene Teile oder Bereiche B1 aufweist, die mit den Vertices oder Ecken korrespondieren, sowie lineare Teile B2, die mit den vier Seiten oder zu den vier Seiten korrespondieren. Durch Ausbilden der jeweiligen Vertices oder Ecken des Anodengebiets 15 in im Wesentlichen bogenartige gekrümmte Teile B1 kann eine elektrische Feldkonzentration in jedem der Vertices oder Ecken unterdrückt werden.
  • Jedes der Nicht-Diffusionseckgebiete 16 ist ein länglich ausgedehntes Gebiet mit einer im Wesentlichen gleichförmigen Breite oder Weite, welches ausgebildet ist im Innern eines jeweils korrespondierenden der gekrümmten oder gebogenen Teile B1 des Anodengebiets 15, und erstreckt sich entlang der Außenkante des Anodengebiets 15. Außerhalb des Nicht-Diffusionseckgebiets 16 ist ein länglich ausgedehntes Anodengebiet 15 vorgesehen, welches als Avalanchestrompfad oder Lawinenstrompfad dient und welches eine im Wesentlichen gleichförmige Weite oder Breite aufweist. Dabei ist das Nicht-Diffusionseckgebiet 15 so ausgebildet, dass eine Gestalt oder Form aufweist, die sich durch ein Inneres des gekrümmten Teils B1 von einer Innenseite eines der zwei linearen Teile B2, zwischen welchen der gekrümmte Teil B1 platziert ist, zu einer Innenseite des anderen linearen Teils B2 hin.
  • Eine Länge D1 des Nicht-Diffusionseckgebiets 16 ist ausreichend lang ausgebildet verglichen mit einer Breite oder Weite W2 davon und wird bestimmt in Abhängigkeit von einem Widerstandswert, der für den Strompfad notwendig ist. Das bedeutet, dass die Länge D1 derart bestimmt wird, dass es der Widerstandswert möglich macht, dass eine Durchbruchsstelle am oder im gekrümmten oder gebogenen Teil B1 zu irgendeinem der linearen Teile B2 auf Grund eines Spannungsabfalls auf Grund des Avalanchestroms oder Lawinenstroms bewegt wird. Unter der Annahme, dass eine Breite oder Weite W1 vom Nicht-Diffusionseckgebiet 16 zur Außenkante des Anodengebiets 15 z. B. den Wert W1 = 10 μm annimmt, dass die Breite oder Weite W2 des Nicht-Diffusionseckgebiets 16 den Wert W2 = 10 μm annimmt und dass der Widerstandswert des Strompfads entlang des Anodengebiets 15 den Wert 2 kΩ annimmt, wird die Länge D1 vom Zentrum des gekrümmten oder gebogenen Teils B1 zu einem Ende des Nicht-Diffusionseckgebiets 16 auf den Wert D1 = ungefähr 100 μm eingestellt, welches ausreichend lang ist.
  • Avalanchedurchbruch/Lawinendurchbruch im gekrümmten Teil B1
  • 5 ist ein erläuterndes Diagramm, welches in schematischer Art und Weise ein Beispiel des Betriebs der PIN-Diode 10 aus 1 darstellt, wobei der Strompfad für den Fall gezeigt wird, bei welchem der Avalanchedurchbruch im gekrümmten oder gebogenen Teil B1 des Anodengebiets 15 auftritt.
  • Im Allgemeinen tritt der Avalanchedurchbruch an einer Stelle auf, bei welcher das elektrische Feld im Bauteil am höchsten konzentriert ist. Im Fall der PIN-Diode 10, deren Anodengebiet 15 so ausgebildet ist, dass sie ausreichend rechtwinklig oder rechteckig geformt ist, ist die elektrische Feldkonzentration am größten in oder an irgendeinem der gekrümmten oder gebogenen Teile B1 des Anodengebiets 15, am zweitgrößten in oder an irgendeinem der linearen Teile B2 und am geringsten im Inneren des Anodengebiets 15 verglichen mit der Außenkante des Anodengebiets 15. Aus diesem Grund tritt bei der PIN-Diode 10 ein erster Avalanchedurchbruch in der Nähe irgendeines der gekrümmten Teile B1 des Anodengebiets 15 auf.
  • Am oder auf dem kürzesten Pfad oder Weg von jedem der gekrümmten Teile B1 des Anodengebiets 15 zum Kontaktgebiet 17c ist oder wird ein korrespondierendes der hoch resistiven Nicht-Diffusionseckgebiete 16 mit der N–-Halbleiterschicht 2 mit niedriger Fremdstoffkonzentration ausgebildet. Aus diesem Grund fließt, falls in der Nähe des gekrümmten Teils B1 des Anodengebiets 15 der Avalanchedurchbruch auftritt, der Avalanchestrom 22 nicht durch den kürzesten Pfad oder Weg von einer Stelle 21 des Durchbruchs zum Kontaktbereich 17c, sondern er fließt entlang der Außenkante des Anodengebiets 15, um dadurch um das Äußere oder die Außenseite des Nicht-Diffusionseckgebiets 16 zu fließen.
  • Der Avalanchestrom 22 fließt entlang eines derartigen Weges oder Pfads und dadurch tritt ein Spannungsabfall auf Grund der Widerstandskomponente (R1 + R2) des Pfads oder Weges auf. Aus diesem Grund wird ein Potential an der Durchbruchsstelle 21 angehoben und die Durchbruchsstelle 21 bewegt sich zu einer Seite oder einem Bereich irgendeines linearen Teils B2 mit einem niedrigeren Potential. Als Ergebnis davon bewegt sich die Durchbruchsstelle in die Nähe des linearen Teils B2 des Anodengebiets 15, falls ein ausreichender Spannungsabfall auftritt. Die Durchbruchsstelle 21 bewegt sich in dieser Art und Weise, so dass die Stelle, wo die Temperatur durch den Fluss des Avalanchestroms 22 angehoben wird, verteilt wird. Dadurch kann das Auftreten einer thermischen Zerstörung des Bauteils unterdrück oder verhindert werden.
  • Verfahren zum Herstellen einer PIN-Diode 10
  • Nachfolgend wird ein Überblick über ein Verfahren zum Herstellen einer derartigen PIN-Diode 10 beschrieben. Die N–-Halbleiterschicht 2 des Halbleitersubstrats 11 wird durch epitaktisches Aufwachsen einer N-Typ-Halbleiterschicht mit einer niedrigen Fremdstoffkonzentration auf der N+-Halbleiterschicht 1 mit N-Typ-Fremdstoffen wie Phosphor (P), Arsen (As) oder Antimon (Sb) ausgebildet. Zu bemerken ist, dass das Halbleitersubstrat 11 ein Halbleitersubstrat sein kann, welches ausgebildet ist oder wird durch Diffundieren von N-Typ-Fremdstoffen in die N–-Halbleiterschicht 2 hinein, um die N+-Halbleiterschicht 1 zu bilden.
  • Das Anodengebiet 15, die Nicht-Diffusionseckgebiete 16 und die FLR 14 werden in simultaner Art und Weise ausgebildet durch einen einzigen Fremdstoffdiffusionsvorgang derart, dass eine einzige Fotomaske verwendet wird, um eine Resistschicht zu strukturieren und die P-Typ-Fremdstoffe zu diffundieren. Das bedeutet, dass die Resistschicht mit dem Fotoresist ausgebildet ist oder wird auf dem Halbleitersubstrat 11 und unter Verwendung der gemeinsamen Fotomaske und dass dann die Resistschicht belichtet und entwickelt und mithin strukturiert wird. Das Anodengebiet 15, die Nicht-Diffusionseckgebiete 16 und die FLR 14 werden dann ausgebildet durch Diffundieren von P-Typ-Fremdstoffen, z. B. von Bor (B) oder Indium (In), und zwar von der Fläche oder Oberfläche des Halbleitersubstrats 11 aus. Entsprechend ist ein mehrfacher Diffusions- oder Ionenimplantationsvorgang wie bei der oben beschriebenen herkömmlichen Vorgehensweise nicht notwendig. Daher kann ohne Absenken der Produktivität der Avalanchewiderstand bei geringen Kosten verbessert werden.
  • Die Kathodenelektrode 18 oder die Anodenelektrode 17 werden z. B. auf einer korrespondierenden Fläche oder Oberfläche des Halbleitersubstrats 11 ausgebildet durch Bedampfen eines elektrisch leitfähigen Metalls und unter Verwendung einer Resiststruktur zum selektiven Entfernen der aufgedampften Metallschicht.
  • Gemäß der vorliegenden Ausführungsform fließt, falls der Avalanchedurchbruch in dem gekrümmten Teil B1 des Anodengebiets 15 auftritt, der Avalanchestrom außerhalb des Nicht-Diffusionseckgebiets 16 entlang der Außenkante des Anodengebiets 15 und fließt um das Nicht-Diffusionseckgebiet 16 herum. Aus diesem Grund wird ein Potential an der Stelle des Durchbruchs durch eine Widerstandskomponente eines Strompfads an einer Außenseite des Nicht-Diffusionseckgebiets 16 angehoben. Daher bewegt sich die Durchbruchsstelle zur Seite eines niedrigeren Potentials. Die Durchbruchsstelle bewegt sich in dieser Art und Weise derart, dass die Stelle, wo der Avalanchestrom in konzentrierter Art und Weise fließt und dadurch die Temperatur angehoben wird, verteilt wird. Daher kann das Auftreten einer thermischen Zerstörung des Bauelements oder Bauteils unterdrückt oder verhindert werden. Entsprechend kann das Auftreten einer thermischen Beschädigung durch den Avalanchestrom im gekrümmten oder gebogenen Teil B1 des Anodengebiets 15 unterdrückt oder verhindert werden, um den Avalanchewiderstand zu verbessern.
  • Ferner kann zum Zeitpunkt des Strukturierens der Resistschicht zum ausgewählten Diffundieren der Fremdstoffe die gemeinsame Fotomaske verwendet werden, um das Anodengebiet 15, die Nicht-Diffusionseckgebiete 16 und die FLR 14 auszubilden und dadurch die Produktivität zu verbessern. Das bedeutet, dass das Anodengebiet 15, die Nicht-Diffusionseckgebiete 16 und die Mehrzahl der FLR 14 in simultaner Art und Weise ausgebildet werden können durch einen einzigen Fremdstoffdiffusionsvorgang derart, dass eine einzige Fotomaske verwendet wird zum Strukturieren der Resistschicht und zum nachfolgenden Diffundieren der P-Typ-Fremdstoffe. Entsprechend ist ein mehrfacher Diffusions- oder Ionenimplantationsvorgang wie bei der oben beschriebenen herkömmlichen Vorgehensweise nicht notwendig. Damit kann im Vergleich zu einem herkömmlichen Bauelement ohne Verminderung der Produktivität der Avalanchewiderstand bei geringen Kosten verbessert werden.
  • Zweite Ausführungsform
  • Bei der ersten Ausführungsform wurde ein Beispiel eines Falls beschrieben, bei welchem für jeden der gekrümmten oder gebogenen Teile B1 des Anodengebiets 15 das Nicht-Diffusionseckgebiet 16 mit der N–-Halbleiterschicht 2 ausgebildet ist. Andererseits wird bei der vorliegenden Ausführungsform ein Fall beschrieben, bei welchem für jeden der linearen Teile B2 des Anodengebiets 15 ein Nicht-Diffusionsseitengebiet (non-diffusion side region) auf einer Innenseite des linearen Teils B2 ausgebildet ist oder wird.
  • 6 ist eine Draufsicht, welche das Beispiel eines Aufbaus einer PIN-Diode gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt, wobei eine PIN-Diode 10 vorgesehen wird mit Nicht-Diffusionseckgebieten 16 und den Nicht-Diffusionsseitengebieten 19. Bei der PIN-Diode 10 sind oder werden in einem Anodengebiet 15 auf einer Außenseite eines Kontaktgebietes 17c die Nicht-Diffusionseckgebiete 16 und Nicht-Diffusionsseitengebiete 19 ausgebildet.
  • Jedes der Nicht-Diffusionsseitengebiete 19 ist ein hoch resistives N-Typ-Halbleitergebiet (N–), welches im Anodengebiet 15 ausgebildet ist oder wird, welches zwischen einem korrespondierenden der linearen Teile B2 des Anodengebiets 15 und dem Kontaktgebiet 17c ausgebildet wird und welches so ausgebildet ist oder wird, dass es eine länglich ausgedehnte Gestalt oder Form besitzt, die sich entlang einer Außenkante oder äußeren Kante des Anodengebiets 15 erstreckt. Zusätzlich sind oder werden irgendeines oder sämtliche der Nicht-Diffusionseckgebiete 16 und irgendeines oder sämtliche benachbarten Nicht-Diffusionsseitengebiete 19, zwischen welchen sich das Anodengebiet 15 erstreckt, ausgebildet, ohne dass sie miteinander verbunden werden.
  • Die Nicht-Diffusionseckgebiete 16 und die Nicht-Diffusionsseitengebiete 19 sind oder werden ausgebildet zum Zeitpunkt der Fremdstoffdiffusion durch Maskieren einer Außenfläche oder äußeren Fläche einer N–-Halbleiterschicht 2 mit einer Resistschicht. Das bedeutet, dass das Anodengebiet 15, die Nicht-Diffusionsgebiete 16 und 19 und die Mehrzahl FLR 14 in simultaner Art und Weise ausgebildet werden können durch einen einzigen Fremdstoffdiffusionsvorgang der Art, dass eine einzige Fotomaske verwendet wird zum Strukturieren der Resistschicht und zum Diffundieren der P-Typ-Fremdstoffe. Entsprechend wird ein mehrfacher Diffusions- oder Ionenimplantationsvorgang wie bei der oben beschriebenen herkömmlichen Vorgehensweise nicht notwendig. Daher kann ohne Verminderung der Produktivität der Avalanchewiderstand verbessert werden.
  • 7 ist ein Diagramm, welches einen Strompfad oder Stromweg für den Fall illustriert, bei welchem aus einem Zustand gemäß 6 eine Durchbruchsstelle sich zu einem der linearen Teile B2 des Anodengebiets 15 bewegt. Falls sich die Durchbruchsstelle vom gekrümmten oder gebogenen Teil B1 des Anodengebiets 15 zum linearen Teil B2 bewegt, fließt ein Teil des Avalanchestroms 22 um ein korrespondierendes der Nicht-Diffusionsseitengebiete 19 herum und fließt in eine Anodenelektrode 17 hinein.
  • Das Nicht-Diffusionsseitengebiet 19 ist ein länglich ausgedehntes Gebiet mit einer im Wesentlichen gleichförmigen Breite oder Weite, welches im Inneren des linearen Bereichs oder Teils B2 des Anodengebiets 15 ausgebildet ist und sich entlang der Außenkante des Anodengebiets 5 erstreckt. Außerhalb oder auf der Außenseite des Nicht-Diffusionsseitengebiets 19 ist ein länglich ausgedehntes Anodengebiet 15 mit einer im Wesentlichen gleichförmigen Breite oder Weite ausgebildet, welches als Avalanchestrompfad dient, ausgebildet. Der Avalanchestrom fließt durch den Pfad oder Weg derart, dass ein Potential einer Durchbruchsstelle 23 durch einen Spannungsabfall auf Grund einer Widerstandskomponente des Pfades oder Weges gesteigert wird und dadurch die Bewegung der Durchbruchsstelle 23 wiederholt wird.
  • Gemäß der vorliegenden Ausführungsform fließt in einem Fall, bei welchem die Durchbruchsstelle im gekrümmten Teil B1 des Anodengebiets 15 auftritt, der Avalanchestrom um die Außenseite oder das Äußere des Nicht-Diffusionseckgebiets 16 herum. Die Durchbruchsstelle 21 bewegt sich vom gekrümmten oder gebogenen Teil B1 zum linearen Teil B2 des Anodengebiets 15. Nach der Bewegung der Durchbruchsstelle zum linearen Teil B2 fließt der Avalanchestrom entlang der Außenkante oder äußeren Kante des Anodengebiets 15 derart, um um das Nicht-Diffusionsseitengebiet 19 herumzufließen. Dadurch wird das Potential an der neuen Durchbruchsstelle erhöht. Aus diesem Grund kann sich die Durchbruchsstelle entlang des linearen Teils B2 des Anodengebiets 15 bewegen und dadurch in wirkungsvoller Art und Weise verteilt werden.
  • Zu bemerken ist, dass bei der PIN-Diode 10 gemäß 6 die Nicht-Diffusionseckgebiete 16 und die Nicht-Diffusionsseitengebiete 19 entlang einer Linie der äußeren Kante oder Außenkante des Anodengebiets 15 angeordnet sind. Zwischen der Außenkante oder äußeren Kante des Anodengebiets 15 und dem Kontaktgebiet 17c ist ein dazwischen liegendes, ringförmiges Nicht-Diffusionsgebiet 30 ausgebildet.
  • Unter der Annahme, dass das Anodengebiet 15 an einer inneren Seite oder Innenseite eines derartigen ringförmigen Nicht-Diffusionsgebiets 30 aufgefasst wird als Hauptanodengebiet 31, dass das Anodengebiet 15 an einer äußeren Seite oder Außenseite als ein ringförmiges Anodengebiet 32 aufgefasst wird und dass im Wesentlichen rechteckige oder rechtwinklige Anodengebiete 15, welche das Hauptanodengebiet 31 und das ringförmige Anodengebiet 32 miteinander kontaktieren, als Anodenverbindungsgebiete 33 aufgefasst werden, kann gesagt werden, dass die PIN-Diode 10 gemäß 6 so ausgebildet ist, dass entlang einer im Wesentlichen rechteckigen oder rechtwinkligen Außenkante des Hauptanodengebiets 31, welches die äußere Kante oder Außenkante besitzt, deren vier Seiten so ausgebildet und angeordnet sind, dass sie lineare Teile bilden, und deren vier Ecken oder Vertices so ausgebildet oder angeordnet sind, dass sie gekrümmte Teile bilden, das ringförmige Anodengebiet 32 ausgebildet ist und durch die Anodenverbindungsgebiete 33 die linearen Teile des Hauptanodengebiets 31 mit einer inneren Kante oder Innenkante des ringförmigen Anodengebiets 32 verbunden sind.
  • Die Anodenverbindungsgebiete 33 sind mit keinem der gekrümmten Teile der äußeren Kante oder Außenkante des Hauptanodengebiets 31 verbunden. Auch kann der Widerstandswert jedes Anodenverbindungsgebiets 33 über eine Breite oder Weite und eine Länge davon gesteuert werden. Aus diesem Grund werden die Breiten oder Weiten und Längen der jeweiligen Anodenverbindungsgebiete 33 im Wesentlichen miteinander übereinstimmend gewählt, um die Widerstandswerte der jeweiligen Anodenverbindungsgebiete 33 im Wesentlichen miteinander übereinstimmend einzustellen.
  • 8 ist eine Draufsicht, welche ein anderes Anordnungsbeispiel der PIN-Diode 10 gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Verglichen mit der PIN-Diode 10 aus 6 unterscheidet sich die PIN-Diode gemäß der 8 dahingehend, dass zwei oder mehr Nicht-Diffusionsseitengebiete 19 für jeden der linearen Teile B2 des Anodengebiets 15 vorgesehen sind oder werden.
  • Bei der PIN-Diode 10 erstrecken sich im Anodengebiet 15 an oder auf einer Außenseite oder äußeren Seite des Kontaktgebiets 17c die zwei oder mehr Nicht-Diffusionsseitengebiete 19 entlang ein und demselben linearen Teil B2. Aus diesem Grund kann nach der Bewegung der Durchbruchsstelle vom gekrümmten oder gebogenen Teil B1 zum linearen Teil B2 des Anodengebiets 15 die Druchbruchsstelle 23 im linearen Teil B2 auf einfache Art und Weise verteilt werden. Entsprechend kann das Auftreten einer thermischen Zerstörung auf Grund der Konzentration des Stroms an einem Punkt des linearen Teils B2 verhindert oder unterdrückt werden.
  • Dies bedeutet insbesondere, dass durch Ausbilden der Länge der zwei oder mehr Nicht-Diffusionsseitengebiete 19, die entlang ein und desselben linearen Teils B2 ausgebildet sind oder werden mit einem im Wesentlichen übereinstimmenden Wert, um die Widerstandswerte von Stromwegen oder Strompfaden an äußeren Seiten oder Außenseiten der Nicht-Diffusionsseitengebiete 19 in Übereinstimmung miteinander zu bringen, die Konzentration des Stroms an einem Punkt im linearen Teil B2 weiter in wirkungsvoller Art und Weise unterdrückt oder verhindert werden kann.
  • Es kann zusätzlich gesagt werden, dass die PIN-Diode 10 gemäß 8 wie im Fall der 6 derart ausgebildet ist, dass entlang der äußeren Kante oder Außenkante des Hauptanodengebiets 31 das ringförmige Anodengebiet 32 ausgebildet ist und dass das Hauptanodengebiet 31 und das ringförmige Anodengebiet 32 miteinander über die Anodenverbindungsgebiete 33 verbunden sind oder werden. Im Fall der 4 jedoch sind die Anodenverbindungsgebiete 33, die in oder an ein und demselben linearen Teil B2 ausgebildet sind, an zwei Stellen zwischen den Nicht-Diffusionseckgebieten 16 und den Nicht-Diffusionsseitengebieten 19 vorgesehen, wogegen im Fall der 8 die Anodenverbindungsgebiete 33 in oder an drei oder mehr Stellen ausgebildet sind, denen eine Stelle zwischen irgendeinem oder sämtlichen Nicht-Diffusionsseitengebieten 19 hinzugefügt wurde.
  • Jedoch ist die vorliegende Erfindung nicht auf diesen Fall beschränkt. Um z. B. die Durchbruchsspannung zu steigern, kann eine SIPOS-Schicht außerhalb des separierten Anodengebiets 15 vorgesehen werden. Die SIPOS-Schicht (Semi-Insulating Polycrystalline Silicon: semiisolierendes polykristallines Silizium) ist eine Schicht mit einer semiisolierenden Schicht, in welcher Sauerstoff in das polykristalline Silizium eingemischt ist, wobei bewegliche Träger im Innern der SIPOS-Schicht eine Störung in der elektrischen Feldverteilung kompensieren, so dass die Durchbruchsspannung verbessert werden kann. Alternativ dazu kann eine Technik vorgesehen sein, die folgendes kombiniert: eine FP-Technik (field plate technique: Feldplattentechnik), die durch Erweitern der Anodenelektrode 17 auf die Seite einer äußeren Kante oder Außenkante des Halbleitersubstrats 11 auf der Oxidschicht 13 zu, verbessert die Durchbruchsspannung in einem Endbereich oder Endteil des Anodengebiets. Der FLR ist auch bei der vorliegenden Erfindung vorgesehen.
  • Die Anmeldung beansprucht die Priorität unter dem Pariser Übereinkommen auf der Grundlage der nachfolgenden Patentanmeldung in Japan: die Patentanmeldung, eingereicht am 16. Februar 2010 (japanische Patentanmeldung, eingereicht am 16. Februar 2010 ( japanische Patentanmeldung Nr. 2010-031380 ), deren gesamter Inhalt hier durch Bezugnahme mit aufgenommen sei.
  • Bezugszeichenliste
    • 1
    N+-Halbleiterschicht
    2
    N–-Halbleiterschicht
    3
    Stoppergebiet
    10
    PIN-Diode
    11
    Halbleitersubstrat
    12
    Equipotentialelektrode
    13
    Oxidschicht
    14
    FLR
    15
    Anodengebiet
    15a
    hervorstehender, hervorragender oder hervorspringender Teil
    15b
    Verbindungsteil, Verbindungsbereich
    16
    Nicht-Diffusionseckgebiet
    17
    Anodenelektrode
    17c
    Kontaktgebiet
    18
    Kathodenelektrode
    19
    Nicht-Diffusionsseitengebiet
    B1
    Eckteil oder Eckbereich des Anodengebiets
    B2
    linearer Teil oder Bereich des Anodengebiets
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2010-031380 [0072]

Claims (4)

  1. PIN-Diode, mit: einem Halbleitersubstrat, welches eine erste N-Typ-Halbleiterschicht und eine zweite N-Typ-Halbleiterschicht mit einer geringeren Fremdstoffkonzentration als der Fremdstoffkonzentration der ersten Halbleiterschicht aufweist, einer Kathodenelektrode, die auf einer Außenfläche der ersten Halbleiterschicht ausgebildet ist, einem P-Typ-Anodenbereich, der ausgebildet ist durch selektive Fremdstoffdiffusion in eine Außenfläche der zweiten Halbleiterschicht hinein, und einer Anodenelektrode, die zum Anodengebiet durch ein Kontaktgebiet im Anodengebiet geführt ist, wobei das Anodengebiet eine im Wesentlichen rechtwinklige Außenkante aufweist, deren vier Seiten ausgebildet sind, damit sie lineare Teile sind, und deren vier Vertices so ausgebildet sind, dass sie im Wesentlichen bogenartige gekrümmte Teile sind, sowie außerhalb des Kontaktgebiets jeweilige Nicht-Diffusionseckgebiete vom N-Typ, die sich entlang der gekrümmten Teile erstrecken.
  2. PIN-Diode nach Anspruch 1, wobei im Anodengebiet außerhalb des Kontaktgebiets Nicht-Diffusionsseitengebiete vom N-Typ ausgebildet sind, die sich entlang der linearen Teile erstrecken.
  3. PIN-Diode nach Anspruch 2, wobei im Anodengebiet zwei oder mehr der Nicht-Diffusionsseitengebiete ausgebildet sind, die sich unterbrochen entlang jedes der linearen Teile erstrecken.
  4. PIN-Diode nach Anspruch 2, wobei die Nicht-Diffusionseckgebiete und die Nicht-Diffusionsseitengebiete gleichzeitig mit dem Anodengebiet ausgebildet sind durch Fremdstoffdiffusion derart, dass unter Verwendung einer Fotomaske zum Ausbilden des Anodengebiets die Außenfläche der zweiten Halbleiterschicht maskiert wird.
DE112010005272.7T 2010-02-16 2010-02-16 Pin-diode Active DE112010005272B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-031380 2010-02-16
JP2010031380A JP4500891B1 (ja) 2010-02-16 2010-02-16 Ｐｉｎダイオード
PCT/JP2010/052286 WO2011101956A1 (ja) 2010-02-16 2010-02-16 Ｐｉｎダイオード

Publications (2)

Publication Number Publication Date
DE112010005272T5 true DE112010005272T5 (de) 2013-01-17
DE112010005272B4 DE112010005272B4 (de) 2014-12-24

Family

ID=42575680

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010005272.7T Active DE112010005272B4 (de) 2010-02-16 2010-02-16 Pin-diode

Country Status (5)

Country Link
US (1) US8564105B2 (de)
JP (1) JP4500891B1 (de)
CN (1) CN102714226B (de)
DE (1) DE112010005272B4 (de)
WO (1) WO2011101956A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803277B2 (en) * 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
JP5748353B2 (ja) 2011-05-13 2015-07-15 株式会社豊田中央研究所 横型半導体装置
JP6107156B2 (ja) 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
JP2014187192A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
CN103311315B (zh) * 2013-05-15 2015-09-09 电子科技大学 具有肖特基接触终端的快恢复二极管
JP6079456B2 (ja) * 2013-06-07 2017-02-15 三菱電機株式会社 半導体装置の検査方法
JP6181594B2 (ja) * 2014-04-22 2017-08-16 株式会社豊田中央研究所 半導体装置
EP2947691B1 (de) * 2014-05-19 2020-05-27 Nexperia B.V. Halbleiterbauelement
WO2015194590A1 (ja) * 2014-06-18 2015-12-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110447096B (zh) * 2017-08-31 2022-12-27 新电元工业株式会社 半导体装置
WO2020163725A1 (en) * 2019-02-07 2020-08-13 Macom Technology Solutions Holdings, Inc. Diodes with straight segment anodes
CN112310226B (zh) * 2019-07-29 2022-01-28 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN110571300B (zh) * 2019-08-01 2021-08-13 武汉电信器件有限公司 一种外延片、平面型光电二极管及其制备方法
CN110648996B (zh) * 2019-09-18 2022-03-18 上海擎茂微电子科技有限公司 一种自带电流传感功能的frd芯片
CN112289867B (zh) * 2020-10-29 2021-07-23 扬州国宇电子有限公司 一种大功率高压肖特基势垒二极管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221326A (ja) 1994-02-07 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体素子
JPH07221290A (ja) 1994-01-31 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体装置
JPH10335679A (ja) 1997-06-02 1998-12-18 Fuji Electric Co Ltd ダイオードとその製造方法
JPH1140822A (ja) 1997-07-15 1999-02-12 Nissan Motor Co Ltd 半導体装置
JP2000022176A (ja) 1998-06-30 2000-01-21 Toshiba Corp 電力用半導体装置
JP2002203955A (ja) 2000-12-28 2002-07-19 Nippon Inter Electronics Corp 半導体装置
JP2002246609A (ja) 2001-02-13 2002-08-30 Nippon Inter Electronics Corp 半導体装置
JP2002270857A (ja) 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP2004247456A (ja) 2003-02-13 2004-09-02 Toshiba Corp 半導体装置
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
JP2010031380A (ja) 2009-05-09 2010-02-12 Niken Sekkei Jimusho:Kk 地球冷却化システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195568A (ja) * 1987-10-07 1989-04-13 Matsushita Electron Corp 半導体装置
JPH06244405A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体素子
JP3180672B2 (ja) * 1996-06-28 2001-06-25 関西日本電気株式会社 半導体装置
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP4458122B2 (ja) * 2007-06-29 2010-04-28 ブラザー工業株式会社 カートリッジ
DE102009047808B4 (de) * 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221290A (ja) 1994-01-31 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体装置
JPH07221326A (ja) 1994-02-07 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体素子
JPH10335679A (ja) 1997-06-02 1998-12-18 Fuji Electric Co Ltd ダイオードとその製造方法
JPH1140822A (ja) 1997-07-15 1999-02-12 Nissan Motor Co Ltd 半導体装置
JP2000022176A (ja) 1998-06-30 2000-01-21 Toshiba Corp 電力用半導体装置
JP2002203955A (ja) 2000-12-28 2002-07-19 Nippon Inter Electronics Corp 半導体装置
JP2002246609A (ja) 2001-02-13 2002-08-30 Nippon Inter Electronics Corp 半導体装置
JP2002270857A (ja) 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP2004247456A (ja) 2003-02-13 2004-09-02 Toshiba Corp 半導体装置
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
JP2010031380A (ja) 2009-05-09 2010-02-12 Niken Sekkei Jimusho:Kk 地球冷却化システム

Also Published As

Publication number Publication date
CN102714226A (zh) 2012-10-03
US20120299164A1 (en) 2012-11-29
DE112010005272B4 (de) 2014-12-24
JP4500891B1 (ja) 2010-07-14
JP2011171363A (ja) 2011-09-01
US8564105B2 (en) 2013-10-22
CN102714226B (zh) 2015-02-11
WO2011101956A1 (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
DE112010005272B4 (de) Pin-diode
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE112010005278B4 (de) Pin-diode
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102008019370B4 (de) SiC-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE112015004515B4 (de) Halbleitervorrichtungen
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102008026140B4 (de) Siliciumcarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode
DE112012004043B4 (de) Halbleitereinrichtung
DE10203479A1 (de) Halbleitereinrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112011104631B4 (de) Halbleitervorrichtung
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008029624A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Schottkydiode
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2004084310A1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112011103469T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112009004595T5 (de) Halbleitervorrichtung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final