CN102714226B - Pin二极管 - Google Patents
Pin二极管 Download PDFInfo
- Publication number
- CN102714226B CN102714226B CN201080046449.1A CN201080046449A CN102714226B CN 102714226 B CN102714226 B CN 102714226B CN 201080046449 A CN201080046449 A CN 201080046449A CN 102714226 B CN102714226 B CN 102714226B
- Authority
- CN
- China
- Prior art keywords
- anode region
- region
- mentioned
- semiconductor layer
- diffusing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 230000015556 catabolic process Effects 0.000 abstract description 19
- 238000000034 method Methods 0.000 description 18
- 230000005684 electric field Effects 0.000 description 17
- 239000012141 concentrate Substances 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 7
- 208000003443 Unconsciousness Diseases 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明目的在于，低价提供一种提高雪崩耐量的PIN二极管。本发明的PIN二极管具备：半导体基板(11)，其由N+半导体层(1)以及N-半导体层(2)构成；P型的阳极区域(15)，其通过针对N-半导体层(2)的外表面的选择性的杂质扩散而形成；以及阳极电极(17)，其经由阳极区域(15)内的接触区域(17c)而与阳极区域(15)导通。阳极区域(15)具有4边由直线部(B2)构成且4顶点由曲线部(B2)构成的大致矩形的外缘，在接触区域(17c)的外侧，分别形成沿着曲线部(B1)而延伸的N型的非扩散角部区域(16)。由此，如果雪崩电流从曲线部(B1)上的击穿部位迂回流入高电阻的非扩散角部区域(16)，则沿着曲线部(B1)产生电压下降，由此能够使击穿部位向直线部(B2)移动。
Description
技术领域
本发明涉及PIN(P Intrinsic N)二极管，更详细来说，涉及用于提高雪崩(avalanche)耐量的PIN二极管的改良。
背景技术
在由N型半导体层构成的半导体基板的一个主面上形成阴极(cathode)电极，并在另一个主面上形成由P型半导体构成的矩形形状的阳极(anode)区域，作为以上构成的半导体整流元件，存在PIN二极管。PIN二极管的N型半导体层由N+半导体层和杂质浓度比N+半导体层低的N-半导体层(本征半导体层)构成，在阳极区域以及N+半导体层之间存在高电阻的N-半导体层，由此，相对于反向偏压得到良好的耐压特性。
作为在施加反向偏压时产生的击穿现象(breakdown phenomenon)，存在雪崩(Avalanche)击穿(电子雪崩击穿)。雪崩击穿在施加超出击穿电压(反耐压电压)的反向偏压时产生，由于流过较大的雪崩电流而导致温度上升，有时会导致元件的热破坏。已知对于通过施加反向偏压而在N-半导体层中产生的耗尽层(depleted layer)来说，与阳极区域的中央部相比，阳极区域的端部难以扩展。也就是说，对耗尽层的厚度来说，端部与阳极区域的中央部相比较薄，易于产生电场集中，因此上述雪崩击穿易于在阳极区域的端部产生。因此，提出有通过形成围绕阳极区域的环状的P型区域，使得阳极区域的端部中的电场集中得到缓和，提高雪崩耐量的技术(例如，专利文献1以及2)。
图9是表示现有技术的PIN二极管100的构成例的俯视图俯视图，阳极区域105由多个FLR104围绕。图10是图9的A10-A10切断线的切断图。图11是不具有FLR104的PIN二极管的剖面图。
PIN二极管100，在半导体基板101的一个主面上形成阴极电极110，在另一个主面上形成阳极区域105、2个FLR104以及阻断(stopper)区域111。FLR(Field Limiting Ring)104是为了保持耐压而由沿着阳极区域105的外缘形成的P型半导体构成的环状区域，称为保护环(guard ring)。阻断区域111是形成在半导体基板101的周缘部的由N+半导体构成的环状区域。
在阳极区域105上，形成阳极电极106，从阳极区域105的周缘部开始到阻断区域111而形成氧化膜103。氧化膜103是由环状区域构成的绝缘膜，按照与氧化膜103的内缘部相重叠的方式而形成阳极电极106，按照与氧化膜103的外缘部相重叠的方式而形成环状的等电位电极102。半导体基板101由N+半导体层101a以及N-半导体层101b构成，从N-半导体层101b的表面选择性地扩散P型杂质，由此形成阳极区域105以及FLR04。
通过施加反向偏压而产生的耗尽层112，在未设置FLR104的情况下，在阳极区域105的中央部为平板状(planer plane)，相对于此，在阳极区域105的端部B11为圆柱状(cylindrical)。由此，特别地，在曲线部B10的端部B11中产生电场集中，易于产生雪崩击穿。另一方面，在设置有FLR104的情况下，耗尽层112从阳极区域105的端部B11朝向半导体基板101的外缘延伸。也就是说，从阳极区域105的端部B11延伸的耗尽层112遇到FLR104，并且耗尽层112从这里开始进一步朝向外侧伸展，由此，阳极区域105的端部B11中的电场得到缓和。此外，各FLR104与阳极区域105和其他FLR104电气孤立，所以在阳极区域105和FLR104之间、以及FLR104间，朝向外侧产生电压下降，在FLR104部分难以引起电场集中。
一般，在由于感应负载和变压器的1次侧以及2次侧的耦合所导致的漏电感(leakage inductance)等外因而产生的浪涌电压超出击穿电压的情况下，在元件内流过雪崩电流。此时，雪崩击穿从元件内电场最集中的部位产生。由此，在上述PIN二极管100中，在阳极区域105的外缘的曲线部B10中产生电场集中，流过雪崩电流，易于产生热破坏，因此存在提高雪崩耐量的极限。
根据本申请发明者们的在先技术调查可知，作为提高半导体装置的雪崩耐量的技术，存在如下方法：(1)加深P型杂质的扩散深度的方法；(2)通过多重扩散和离子注入来控制杂质浓度的方法(例如，专利文献1以及3～9)；(3)在芯片表面形成高电阻膜的方法(例如，专利文献2以及10)；(4)在阳极区域的外侧形成杂质浓度较低的多个环状区域的方法(例如，专利文献1)。在(1)方法中，通过加深为了形成阳极区域而使P型杂质扩散时的扩散深度，由此使阳极区域的端部中的电场集中得到缓和，不能防止在阳极区域的曲线部中电场集中。此外，为了加深扩散深度，扩散处理所需的时间变长，存在生产性降低这样的问题。
在(2)方法中，在高浓度的P层的表面部分，在不超出P型杂质的浓度的范围内注入磷、砷或锑等能成为N型杂质的离子，或者按照低浓度直接离子注入P型杂质，由此在阳极区域的端部形成使杂质浓度降低的高电阻层，由于高电阻层的存在，防止将雪崩电流引向表层。该方法也不能防止在阳极区域的曲线部中电场集中，此外，由于需要离子注入的工序，所以存在生产性降低这样的问题。在(3)方法中，由相互分离的多个电极构成阳极电极，通过高电阻膜连接电极间，利用越是外侧的电极电压下降越大这一情况，阳极区域的端部中的电场集中得到缓和。该方法也不能防止在阳极区域的曲线部中电场集中，此外，需要用于形成多个电极的复杂的构图，还需要形成高电阻膜的工序，因此存在生产性降低这样的问题。
在(4)方法中，在阳极区域的外侧按照在P层的表面部分相互重叠的方式来形成杂质浓度较低的环状区域，由此在阳极区域的端部形成电阻层。在该方法中，在阳极区域的曲线部中产生了雪崩击穿的情况下，雪崩电流经由电阻层朝向阳极电极直线流动。此时，雪崩电流一边扩展一边流动，由此不能得到足够的电压下降，因此在相同的部位连续产生雪崩击穿。由此，(4)方法也不能防止阳极区域的曲线部由于雪崩电流的集中而被热破坏。此外，在该方法中，需要用于形成低浓度的环状区域的离子注入的工序，所以存在生产性降低这样的问题。进一步地，在(4)方法中，在阳极区域的曲线部中，如果要使与朝向外侧的方向相关的电阻分量变大，则必须形成更多的环状区域，存在芯片的有效面积减少这样的问题。
在先技术文献
专利文献
专利文献1：JP特开2002-270857号公报
专利文献2：JP特开2000-22176号公报
专利文献3：JP特开2009-164486号公报
专利文献4：JP特开2004-247456号公报
专利文献5：JP特开2002-246609号公报
专利文献6：JP特开2002-203955号公报
专利文献7：JP特开平10-335679号公报
专利文献8：JP特开平7-221326号公报
专利文献9：JP特开平7-221290号公报
专利文献10：JP特开平11-040822号公报
发明内容
发明的概要
发明要解决的课题
本发明鉴于上述事项而形成，其目的在于提高PIN二极管的雪崩耐量。特别是，目的在于，抑制在超出击穿电压的反向偏压时由于电流向阳极区域的曲线部集中而产生热破坏。此外，目的在于，抑制在超出击穿电压的反向偏压时由于电流向阳极区域的直线部的1点集中而产生热破坏。进一步地，目的在于，不使制造工序复杂化，就提高PIN二极管的雪崩耐量。
第一本发明的PIN二极管具备：半导体基板，其由N型的第一半导体层以及杂质浓度比第一半导体层低的N型的第二半导体层构成；阴极电极，其形成在第一半导体层的外表面上；P型的阳极区域，其通过针对第二半导体层的外表面的选择性的杂质扩散而形成；以及阳极电极，其经由上述阳极区域内的接触区域而与上述阳极区域导通；上述阳极区域具有4边由直线部构成且4顶点由大致圆弧状的曲线部构成的大致矩形的外缘，在上述接触区域的外侧，分别形成沿着上述曲线部而延伸的N型的非扩散角部区域。
在向PIN二极管施加超出击穿电压的反向偏压的情况下，在易于产生电场集中的阳极区域的曲线部中产生雪崩击穿，从该曲线部上的击穿部位向阳极电极流过雪崩电流。由此，如上述构成，通过在接触区域的外侧形成沿着上述曲线部延伸的非扩散角部区域，由此雪崩电流迂回流入高电阻的非扩散角部区域并朝向接触区域而在阳极区域中流动。也就是说，雪崩电流在由阳极区域的曲线部和非扩散角部区域所夹持的路径中流动。此时，沿着阳极区域的外缘产生与该路径的电阻分量相应的电压下降，击穿部位的电位上升，由此击穿部位向电位更低的直线部移动。也就是说，在阳极区域的曲线部上产生的击穿部位沿着阳极区域的外缘向直线部侧移动，由此能够抑制电流集中在曲线部上的1点而产生热破坏。
第二本发明的PIN二极管除了上述构成以外，在上述阳极区域中，在上述接触区域的外侧形成沿着上述直线部延伸的N型的非扩散旁侧区域。
根据这样的构成，在击穿部位从阳极区域的曲线部移动到直线部之后，雪崩电流的一部分迂回流入高电阻的非扩散旁侧区域并朝向接触区域而在阳极区域中流动。也就是说，雪崩电流在由阳极区域的直线部和非扩散旁侧区域所夹持的路径中流动。此时，沿着阳极区域的外缘产生与该路径的电阻分量相应的电压下降，直线部上的新的击穿部位的电位上升，由此击穿部位向直线部上的电位更低的部位移动。也就是说，从阳极区域的曲线部向直线部移动的击穿部位沿着阳极区域的外缘进一步移动，由此能够抑制电流集中在直线部上的1点而产生热破坏。
第三本发明的PIN二极管除了上述构成以外，在上述阳极区域内，形成沿着同一上述直线部断续延伸的2个以上的上述非扩散旁侧区域。根据这样的构成，在击穿部位从阳极区域的曲线部向直线部移动之后，能够抑制电流集中在直线部上的1点而产生热破坏。
第四本发明的PIN二极管除了上述构成以外，上述非扩散角部区域以及非扩散旁侧区域，通过使用用于形成上述阳极区域的光掩模来对第二半导体层的外表面进行掩模形成(mask)，由此通过上述杂质扩散与上述阳极区域同时形成。
根据这样的构成，能够容易地在P型的阳极区域内形成N型的非扩散角部区域以及非扩散旁侧区域，能够提高生产性。也就是说，阳极区域、非扩散角部区域以及非扩散旁侧区域，通过使用1片光掩模来对第二半导体层的外表面进行掩模形成，使P型杂质扩散，由此通过1次杂质扩散工序同时形成。因此，不像前述的现有技术那样，需要另外的多重扩散、离子注入的工序，能与现有技术相比不降低生产性的情况下提高雪崩耐量。
发明效果
根据本发明的PIN二极管，在雪崩击穿时，在阳极区域的曲线部中产生的击穿部位向直线部侧移动，由此能够抑制电流集中在曲线部上的1点而产生热破坏。
此外，根据本发明的PIN二极管，在雪崩击穿时，从曲线部移动到直线部的击穿部位沿着阳极区域的外缘进一步移动，由此能够抑制电流集中在直线部上的1点而产生热破坏。
此外，根据本发明的PIN二极管，通过用于形成阳极区域的杂质扩散工序，同时形成非扩散角部区域以及非扩散旁侧区域，由此不降低生产性就能提高雪崩耐量。
附图说明
图1是表示本发明的实施方式1的PIN二极管的一构成例的俯视图。
图2是图1的A1-A1切断线的剖面图。
图3是图1的A2-A2切断线的剖面图。
图4是放大表示图1的PIN二极管10的主要部分的放大图。
图5是示意性表示图1的PIN二极管10的动作的一例的说明图。
图6是表示本发明的实施方式2的PIN二极管10的一构成例的俯视图。
图7是表示击穿部位从图6的状态移动到阳极区域15的直线部B2上的情况下的电流路径的图。
图8是表示本发明的实施方式2的PIN二极管10的其他构成例的俯视图。
图9是表示现有技术的PIN二极管100的俯视图。
图10是图9的A10-A10切断线的剖面图。
图11是不具有FLR104的PIN二极管100的剖面图。
具体实施方式
实施方式1
<PIN二极管10的平面布局>
图1是表示本发明实施方式1的PIN二极管的一构成例的俯视图。PIN二极管10是由P-I-N的各半导体层构成的半导体整流元件，例如，作为FRD(Fast Recovery Diode：快恢复二极管)，在电力转换装置等中使用。
该PIN二极管10对N型半导体基板11的一个主面，选择性地扩散P型杂质，由此形成2个FLR14以及阳极区域15。此外，在半导体基板11的上述一个主面上，隔着未图示的绝缘膜，形成大致矩形的阳极电极17以及环状的等电位电极12。
阳极区域15是由P型半导体构成的区域，具有4边由直线部B2构成且4顶点由大致圆弧状的曲线部B1构成的大致矩形的外缘。FLR14是由沿着阳极区域15的外缘而形成的P型半导体构成的环状的耐压保持区域。
阳极电极17隔着氧化膜形成在阳极区域15上，并经由阳极区域15内的接触区域17c而与阳极区域15导通。此外，在比该接触区域17c更靠外侧的阳极区域15内形成非扩散角部区域16。非扩散角部区域16是形成在阳极区域15内的N型(N-)的半导体区域，形成在阳极区域15的各曲线部B1以及接触区域17c之间，形成为沿着阳极区域15的外缘延伸的细长的形状。
<剖面构造>
图2是图1的A1-A1切断线的剖面图，表示包含非扩散角部区域16在内的切断面。此外，图3是图1的A2-A2切断线的剖面图，表示未包含非扩散角部区域16在内的切断面。
半导体基板11由N+半导体层1以及N-半导体层2构成，例如通过在N+半导体层1上外延生长N-半导体层2而得到。在半导体基板11的上表面即N-半导体层2的外表面形成等电位电极12以及阳极电极17，在半导体基板11的下表面即N+半导体层1的外表面形成阴极电极18。
对N-半导体层2的外表面选择性地扩散P型杂质，由此形成阳极区域15以及FLR14。阻断区域3是形成在半导体基板11的周缘部的由N+半导体构成的环状区域。另外，N-半导体层2相比N+半导体层1和阳极区域15，是杂质浓度充分低的半导体层。
阳极电极17经由氧化膜13的开口与阳极区域15导通。接触区域17c是形成在阳极区域15内的氧化膜13的开口，经由该接触区域17c使阳极电极17以及阳极区域15导通。同样地，等电位电极12也经由氧化膜13的开口与阻断区域3导通。也就是说，氧化膜13形成在从阳极区域15至阻断区域3的环状区域中，阳极电极17按照使其一部分与氧化膜13的内缘部相重叠的方式来形成，等电位电极12也按照其一部分与氧化膜13的外缘部相重叠的方式来形成。
非扩散角部区域16是形成在阳极区域15内的N-半导体层2，在杂质扩散时对N-半导体层2的外表面进行掩模形成，由此与阳极区域15同时形成。也就是说，FLR14、阳极区域15以及非扩散角部区域16使用1片光掩模对N-半导体层2的外表面进行掩模形成，使P型杂质扩散，由此通过1次杂质扩散工序同时形成。因此，不需要如上述现有技术那样的多重扩散和离子注入工序，不会降低生产性。
<阳极区域的曲线部B1>
图4是放大表示图1的PIN二极管10的主要部分的放大图，省略氧化膜13和阳极电极17来表示阳极区域15的曲线部B1以及其周边。阳极区域15形成为矩形的各顶点倒角的大致矩形，由相当于顶点的4个曲线部B1和相当于4边的直线部B2构成。设阳极区域15的各顶点为大致圆弧状的曲线部B1，由此能够抑制电场向各顶点集中。
非扩散角部区域16是形成在阳极区域15的曲线部B1的内侧的大致相等宽度的细长的区域，沿着阳极区域5的外缘延伸，在非扩散角部区域16的外侧形成成为雪崩电流的路径的大致相等宽度的细长的阳极区域15。这里，经由曲线部B1的内侧，在夹着该曲线部B1而相邻的2个直线部B2中，形成从1个直线部B1的内侧至另1个直线部B2的内侧的形状。
非扩散角部区域16的长度D1相比非扩散角部区域16的宽度W2足够长，按照电流路径所要求的电阻值来决定。即，决定为能够通过雪崩电流导致的电压下降而使曲线部B1上的击穿部位向直线部B2移动的电阻值。例如，如果设从非扩散角部区域16至阳极区域15的外缘的宽度W1为W1＝10μm，设非扩散角部区域16的宽度W2为W2＝10μm，设沿着阳极区域15的电流路径的电阻值为2kΩ，则从曲线部B1的中央至非扩散角部区域16的一端的长度D1设定为D1＝100μm左右这样足够长。
<曲线部B1中的雪崩击穿>
图5是示意性表示图1的PIN二极管10的动作的一例的说明图，表示在阳极区域15的曲线部B1中产生雪崩击穿的情况下的电流路径。
一般，雪崩击穿从元件内电场最集中的部位产生。在阳极区域15是由大致矩形构成的PIN二极管10的情况下，对于电场集中来说，阳极区域15的曲线部B1最大，直线部B2次之较大，阳极区域15的内侧与阳极区域15的外缘相比较小。由此，在PIN二极管10中，在阳极区域15的曲线部B1附近产生最初的雪崩击穿。
但是，在从阳极区域15的曲线部B1朝向接触区域17c的最短路径上，形成由杂质浓度较低的N-半导体层2构成的高电阻的非扩散角部区域16。由此，在阳极区域15的曲线部B1附近产生了雪崩击穿的情况下，雪崩电流22不能在从击穿部位21至接触区域17c的最短路径中流过，而是迂回流入非扩散角部区域16的外侧，并沿着阳极区域15的外缘流动。
通过雪崩电流22流过这样的路径，由于该路径的电阻分量(R1+R2)而产生电压下降。由此，击穿部位21的电位上升，击穿部位21向电位更低的直线部B2侧移动。其结果，如果产生了足够的电压下降，则击穿部位移动到阳极区域15的直线部B2附近。通过这样击穿部位21进行移动，由于雪崩电流22流过而导致温度上升的部位得到分散，因此能够抑制元件的热破坏产生。
<PIN二极管10的制造方法>
接着，说明这样的PIN二极管10的制造方法的概略情况。例如通过在包含磷(P)、砷(As)或锑(Sb)等N型杂质的N+半导体层1上使杂质浓度较低的N型半导体层外延生长而形成半导体基板11的N-半导体层2。另外，半导体基板11可以通过使N型杂质相对于N-半导体层2扩散来形成N+半导体层1而得到。
对于阳极区域15、非扩散角部区域16以及FLR14，使用1片光掩模对抗蚀剂膜进行构图，使P型杂质扩散，由此通过1次杂质扩散工序同时形成。也就是说，在半导体基板11上形成由光致抗蚀剂构成的抗蚀剂膜，使用公共的光掩模对抗蚀剂膜进行曝光及显影，从而进行构图。然后，通过使硼(B)、铟(In)等P型杂质从半导体基板11的表面扩散而形成阳极区域15、非扩散角部区域16以及FLR14。因此，并不需要上述现有技术那样多重扩散和离子注入的工序，生产性不降低就能低价地提高雪崩耐量。
对于阴极电极18和阳极电极17，例如使导电性的金属在半导体基板11的表面蒸镀，采用抗蚀剂图案选择性地去除蒸镀后的金属膜，从而来形成。
根据本实施方式，在阳极区域15的曲线部B1中产生了雪崩击穿的情况下，雪崩电流沿着阳极区域15的外缘在非扩散角部区域16的外侧流动，迂回流入非扩散角部区域16。由此，由于比非扩散角部区域16更靠外侧的电流路径的电阻分量而导致击穿部位的电位上升，击穿部位移动到电位更低的地方。通过这样击穿部位进行移动，由于雪崩电流集中流动而产生温度上升的部位得到分散，因此能够抑制元件的热破坏产生。因此，能够抑制在阳极区域15的曲线部B1中雪崩电流导致的热破坏产生，能够提高雪崩耐量。
进一步地，在对用于选择性地使杂质扩散的抗蚀剂膜进行构图时，能够使用公共的光掩模来形成阳极区域15、非扩散角部区域16以及FLR14，因此能够提高生产性。也就是说，对于阳极区域15、非扩散角部区域16以及多个FLR14来说，使用1片光掩模对抗蚀剂膜进行构图，使P型杂质扩散，由此能够通过1次杂质扩散工序来同时形成。因此，并不需要上述现有技术那样多重扩散和离子注入的工序，与现有技术相比，生产性不降低就能低价地提高雪崩耐量。
实施方式2
在实施方式1中说明了相对于阳极区域15的各曲线部B1形成由N-半导体层2构成的非扩散角部区域16的情况的例子。相对于此，在本实施方式中，说明相对于阳极区域15的各直线部B2在比直线部B2更靠内侧处形成非扩散旁侧区域的情况。
图6是表示本发明的实施方式2的PIN二极管10的一构成例的俯视图，表示具备非扩散角部区域16以及非扩散旁侧区域19的PIN二极管10。该PIN二极管10，在比该接触区域17c更靠外侧的阳极区域15内形成非扩散角部区域16以及非扩散旁侧区域19。
非扩散旁侧区域19是形成在阳极区域15内的高电阻的N型(N-)的半导体区域，形成在阳极区域15的各直线部B2以及接触区域17c之间，形成为沿着阳极区域15的外缘延伸的细长的形状。另外，非扩散角部区域16以及非扩散旁侧区域19介于阳极区域15中，按照相互不连结的方式形成。
非扩散角部区域16以及非扩散旁侧区域19在杂质扩散时通过采用抗蚀剂膜对N-半导体层2的外表面进行掩模形成而形成。也就是说，对于阳极区域15、非扩散区域16、19以及多个FLR14来说，使用1片光掩膜对抗蚀剂膜进行构图，使P型杂质扩散，由此能够通过1次杂质扩散工序来同时形成。因此，并不需要上述现有技术那样多重扩散和离子注入的工序，生产性不降低就能提高雪崩耐量。
图7是表示击穿部位从图6的状态移动到阳极区域15的直线部B2上的情况下的电流路径的图。如果击穿部位从阳极区域15的直线部B1移动到直线部B2，则雪崩电流22的一部分迂回流入非扩散旁侧区域19并向阳极电极17流入。
非扩散旁侧区域19是形成在阳极区域15的直线部B2的内侧的大致相等宽度的细长的区域，沿着阳极区域5的外缘延伸，在非扩散旁侧区域19的外侧形成成为雪崩电流的路径的大致相等宽度的细长的阳极区域15。由于雪崩电流在上述路径中流动，由此由于起因于该路径的电阻分量的电压下降而导致击穿部位23的电位上升，击穿部位23反复移动。
根据本实施方式，在击穿部位存在于阳极区域15的曲线部B1的情况下，雪崩电流在非扩散角部区域16的外侧迂回流动，击穿部位21从阳极区域15的曲线部B1向直线部B2移动。在击穿部位向直线部B2移动后，雪崩电流迂回流入非扩散旁侧区域19而沿着阳极区域15的外缘流动，使新的击穿部位的电位上升。由此，能够使击穿部位在阳极区域15的直线部B2上移动，并有效分散。
另外，在图6的PIN二极管10中，沿着阳极区域15的外缘排列配置非扩散角部区域16以及非扩散旁侧区域19，在阳极区域15的外缘以及接触区域17c之间，形成断续的环状的非扩散区域30。
如果将比环状的非扩散区域30更靠内侧的阳极区域15称为主阳极区域31，将外侧的阳极区域15称为环状阳极区域32，将连接主阳极区域31以及环状阳极区域32的大致矩形的阳极区域15称为阳极连接区域33，则图6的PIN二极管10沿着具有4边由直线部构成且4顶点由曲线部构成的大致矩形的外缘的主阳极区域31的外缘，形成环状阳极区域32，经由阳极连接区域33，能够使主阳极区域31的直线部与环状阳极区域32的内缘连接。
阳极连接区域33不与主阳极区域31的外缘的曲线部连接。此外，阳极连接区域33的电阻能够通过其宽度以及长度来控制。由此，优选使各阳极连接区域33的宽度以及长度相互大致一致，使各阳极连接区域33的电阻大致一致。
图8是表示本发明实施方式2的PIN二极管10的其他构成例的俯视图。与图6的PIN二极管10相比较，在以下1点上不同，即，相对于阳极区域15的各直线部B2，分别形成2个以上的非扩散旁侧区域19。
在该PIN二极管10中，在比接触区域17c更靠外侧的阳极区域15内，形成沿着同一直线部B2延伸的2个以上的非扩散旁侧区域19。由此，在击穿部位从阳极区域15的曲线部B1向直线部B2移动后，易于使直线部B2上的击穿部位23分散。因此，能够抑制电流集中到直线部B2上的1点而产生热破坏。
特别地，通过使沿着同一直线部B2而形成的2个以上的非扩散旁侧区域19的长度大致一致，使比非扩散旁侧区域19更靠外侧的电流路径的电阻大致一致，由此能够更有效地抑制电流集中到直线部B2上的1点。
另外，图8的PIN二极管10也与图6的情况相同，沿着主阳极区域31的外缘形成环状阳极区域32，主阳极区域31以及环状阳极区域32也能够通过阳极连接区域33而相互连接。但是，在图6的情况下，形成在同一直线部B2中的阳极连接区域33是非扩散角部区域16以及非扩散旁侧区域19间的2处，相对于此，在图8的情况下，相邻的非扩散旁侧区域19间还成为增加后的3处以上。
另外，在实施方式1以及2中，说明了作为阳极区域15的终端构造而形成多个FLR14的情况的例子，但是本发明不限定于此。例如，为了提高耐压，也可以在阳极区域15的外侧形成SIPOS层。SIPOS(Semi-Insulating Polycrystalline Silicon)层是使氧混入多晶硅中的半绝缘性的膜，由于SIPOS层内的可动载流子(carrier)补偿电场分布的混乱，所以能够提高耐压。或者，通过使阳极电极17在氧化膜13上向半导体基板11的外缘侧伸展，从而将提高阳极区域15的端部的耐压的FP(Field Plate)的技术和FLR组合起来得到的方案也包含在本发明中。
符号说明：
1 N+半导体层
2 N-半导体层
3 阻断区域
10 PIN二极管
11 半导体基板
12 等电位电极
13 氧化膜
14 FLR
15 阳极区域
16 非扩散角部区域
17 阳极电极
17c 接触区域
18 阴极电极
19 非扩散旁侧区域
B1 阳极区域的曲线部
B2 阳极区域的直线部
Claims (4)
1.一种PIN二极管，其特征在于，具备：
半导体基板，其由N型的第一半导体层以及杂质浓度比第一半导体层低的N型的第二半导体层构成；
阴极电极，其形成在第一半导体层的外表面上；
P型的阳极区域，其通过针对第二半导体层的外表面的选择性的杂质扩散而形成；以及
阳极电极，其经由上述阳极区域内的接触区域而与上述阳极区域导通，
上述阳极区域具有4边由直线部构成且4顶点由大致圆弧状的曲线部构成的大致矩形的外缘，且在上述阳极区域内，在上述接触区域的外侧，分别形成沿着上述曲线部而延伸的N型的非扩散角部区域。
2.根据权利要求1所述的PIN二极管，其特征在于，
在上述阳极区域内，在上述接触区域的外侧形成沿着上述直线部延伸的N型的非扩散旁侧区域。
3.根据权利要求2所述的PIN二极管，其特征在于，
在上述阳极区域内，形成沿着同一上述直线部断续延伸的2个以上的上述非扩散旁侧区域。
4.根据权利要求2所述的PIN二极管，其特征在于，
上述非扩散角部区域以及非扩散旁侧区域，通过使用用于形成上述阳极区域的光掩模来对第二半导体层的外表面进行掩模形成，由此通过上述杂质扩散与上述阳极区域同时形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2010/052286 WO2011101956A1 (ja) | 2010-02-16 | 2010-02-16 | Ｐｉｎダイオード |
| JP2010031380A JP4500891B1 (ja) | 2010-02-16 | 2010-02-16 | Ｐｉｎダイオード |
| JP2010-031380 | 2010-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102714226A CN102714226A (zh) | 2012-10-03 |
| CN102714226B true CN102714226B (zh) | 2015-02-11 |
Family
ID=42575680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080046449.1A Active CN102714226B (zh) | 2010-02-16 | 2010-02-16 | Pin二极管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8564105B2 (zh) |
| JP (1) | JP4500891B1 (zh) |
| CN (1) | CN102714226B (zh) |
| DE (1) | DE112010005272B4 (zh) |
| WO (1) | WO2011101956A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803277B2 (en) * | 2011-02-10 | 2014-08-12 | Cree, Inc. | Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same |
| JP5748353B2 (ja) * | 2011-05-13 | 2015-07-15 | 株式会社豊田中央研究所 | 横型半導体装置 |
| JP6107156B2 (ja) | 2012-05-21 | 2017-04-05 | 富士電機株式会社 | 半導体装置 |
| JP2014187192A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
| CN103311315B (zh) * | 2013-05-15 | 2015-09-09 | 电子科技大学 | 具有肖特基接触终端的快恢复二极管 |
| JP6079456B2 (ja) * | 2013-06-07 | 2017-02-15 | 三菱電機株式会社 | 半導体装置の検査方法 |
| JP6181594B2 (ja) * | 2014-04-22 | 2017-08-16 | 株式会社豊田中央研究所 | 半導体装置 |
| EP2947691B1 (en) * | 2014-05-19 | 2020-05-27 | Nexperia B.V. | Semiconductor device |
| WO2015194590A1 (ja) * | 2014-06-18 | 2015-12-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN110447096B (zh) | 2017-08-31 | 2022-12-27 | 新电元工业株式会社 | 半导体装置 |
| WO2020163725A1 (en) * | 2019-02-07 | 2020-08-13 | Macom Technology Solutions Holdings, Inc. | Diodes with straight segment anodes |
| CN112310226B (zh) * | 2019-07-29 | 2022-01-28 | 珠海格力电器股份有限公司 | 快恢复二极管及其制备方法 |
| CN110571300B (zh) * | 2019-08-01 | 2021-08-13 | 武汉电信器件有限公司 | 一种外延片、平面型光电二极管及其制备方法 |
| CN110648996B (zh) * | 2019-09-18 | 2022-03-18 | 上海擎茂微电子科技有限公司 | 一种自带电流传感功能的frd芯片 |
| CN112289867B (zh) * | 2020-10-29 | 2021-07-23 | 扬州国宇电子有限公司 | 一种大功率高压肖特基势垒二极管 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195568A (ja) * | 1987-10-07 | 1989-04-13 | Matsushita Electron Corp | 半導体装置 |
| JPH06244405A (ja) * | 1993-02-15 | 1994-09-02 | Fuji Electric Co Ltd | 半導体素子 |
| JPH07221290A (ja) | 1994-01-31 | 1995-08-18 | Fuji Electric Co Ltd | プレーナ型半導体装置 |
| JPH07221326A (ja) | 1994-02-07 | 1995-08-18 | Fuji Electric Co Ltd | プレーナ型半導体素子 |
| JP3180672B2 (ja) * | 1996-06-28 | 2001-06-25 | 関西日本電気株式会社 | 半導体装置 |
| JP3287269B2 (ja) | 1997-06-02 | 2002-06-04 | 富士電機株式会社 | ダイオードとその製造方法 |
| JPH1140822A (ja) | 1997-07-15 | 1999-02-12 | Nissan Motor Co Ltd | 半導体装置 |
| JP2000022176A (ja) | 1998-06-30 | 2000-01-21 | Toshiba Corp | 電力用半導体装置 |
| JP4782923B2 (ja) | 2000-12-28 | 2011-09-28 | 日本インター株式会社 | 半導体装置 |
| JP4614554B2 (ja) * | 2001-02-13 | 2011-01-19 | 日本インター株式会社 | 半導体装置 |
| JP2002270857A (ja) | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置および電力変換装置 |
| JP2004247456A (ja) | 2003-02-13 | 2004-09-02 | Toshiba Corp | 半導体装置 |
| JP2006269633A (ja) * | 2005-03-23 | 2006-10-05 | Toshiba Corp | 電力用半導体装置 |
| JP4458122B2 (ja) * | 2007-06-29 | 2010-04-28 | ブラザー工業株式会社 | カートリッジ |
| JP2009164486A (ja) | 2008-01-09 | 2009-07-23 | Toyota Motor Corp | 縦型ダイオードとその製造方法 |
| JP2009197335A (ja) | 2009-05-09 | 2009-09-03 | Niken Sekkei Jimusho:Kk | 地球冷却化システム |
| DE102009047808B4 (de) * | 2009-09-30 | 2018-01-25 | Infineon Technologies Austria Ag | Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode |
-
2010
- 2010-02-16 CN CN201080046449.1A patent/CN102714226B/zh active Active
- 2010-02-16 JP JP2010031380A patent/JP4500891B1/ja active Active
- 2010-02-16 US US13/520,361 patent/US8564105B2/en active Active
- 2010-02-16 DE DE112010005272.7T patent/DE112010005272B4/de active Active
- 2010-02-16 WO PCT/JP2010/052286 patent/WO2011101956A1/ja active Application Filing
Non-Patent Citations (2)
| Title |
|---|
| JP特开2006-269633A 2006.10.05 * |
| JP特开平10-22395A 1998.01.23 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120299164A1 (en) | 2012-11-29 |
| DE112010005272T5 (de) | 2013-01-17 |
| US8564105B2 (en) | 2013-10-22 |
| DE112010005272B4 (de) | 2014-12-24 |
| JP2011171363A (ja) | 2011-09-01 |
| JP4500891B1 (ja) | 2010-07-14 |
| CN102714226A (zh) | 2012-10-03 |
| WO2011101956A1 (ja) | 2011-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102714226B (zh) | Pin二极管 | |
| CN102687276B (zh) | Pin二极管 | |
| JP6667893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR102259531B1 (ko) | 고전압 mosfet 장치 및 상기 장치의 제조방법 | |
| US9978843B2 (en) | Silicon carbide semiconductor device | |
| JP3506676B2 (ja) | 半導体装置 | |
| US9559171B2 (en) | Semiconductor device | |
| US8334563B2 (en) | Field-effect semiconductor device and method of producing the same | |
| KR101970087B1 (ko) | 반도체 장치 | |
| CN107534042B (zh) | 半导体装置 | |
| WO2017217198A1 (ja) | 半導体装置 | |
| US8994065B2 (en) | High-voltage vertical power component | |
| JP2009094203A (ja) | 炭化珪素半導体装置 | |
| US7960754B2 (en) | Diode having high breakdown voltage and low on-resistance | |
| EP2259325B1 (en) | Transistor device | |
| US20160027866A1 (en) | Semiconductor device | |
| US10032866B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2009188335A (ja) | 半導体装置 | |
| US20160104792A1 (en) | High voltage mosfet devices and methods of making the devices | |
| KR101490937B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| KR101438620B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN113394278A (zh) | 逆导型igbt及其制备方法 | |
| CN109844954B (zh) | 半导体器件及其制造方法 | |
| CN102263139A (zh) | 一种改进的混合整流二极管结构 | |
| CN105957901A (zh) | 具有沟槽-肖特基-势垒-肖特基-二极管的半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |