CN102687276B - Pin二极管 - Google Patents

Pin二极管 Download PDF

Info

Publication number
CN102687276B
CN102687276B CN201080046474.XA CN201080046474A CN102687276B CN 102687276 B CN102687276 B CN 102687276B CN 201080046474 A CN201080046474 A CN 201080046474A CN 102687276 B CN102687276 B CN 102687276B
Authority
CN
China
Prior art keywords
anode region
mentioned
anode
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080046474.XA
Other languages
English (en)
Other versions
CN102687276A (zh
Inventor
西村良和
山本浩史
内野猛善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Publication of CN102687276A publication Critical patent/CN102687276A/zh
Application granted granted Critical
Publication of CN102687276B publication Critical patent/CN102687276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Abstract

本发明提供一种能够抑制由于在超出击穿电压的反向偏压时电流向阳极区域的曲线部集中而产生热破坏的PIN二极管。本发明的PIN二极管由以下构成：由N+半导体层(1)以及N-半导体层(2)构成的半导体基板(11)；形成在N+半导体层(1)的外表面上的阴极电极(18)；从N-半导体层(2)的外表面选择性地扩散P型杂质而形成的主阳极区域(16)、分离阳极区域(15)以及阳极连接区域；和形成在主阳极区域(16)上的阳极电极(17)。主阳极区域(16)具有4边由直线部(B4)构成且4顶点由大致圆弧状的曲线部(B3)构成的大致矩形的外缘，分离阳极区域(15)沿着主阳极区域(16)的外缘形成为环状，阳极连接区域形成为以下形状，即，使相互对置的分离阳极区域(15)的内缘以及主阳极区域(16)的直线部(B4)中的任意一方突出出来与另一方点接触。

Description

PIN二极管
技术领域
本发明涉及PIN(P Intrinsic N)二极管，更详细来说，涉及用于提高雪崩(avalanche)耐量的PIN二极管的改良。
背景技术
在由N型半导体层构成的半导体基板的一个主面上形成阴极(cathode)电极，并在另一个主面上形成由P型半导体构成的矩形形状的阳极(anode)区域，作为以上构成的半导体整流元件，存在PIN二极管。PIN二极管的N型半导体层由N+半导体层和杂质浓度比N+半导体层低的N-半导体层(本征半导体层)构成，在阳极区域以及N+半导体层之间存在高电阻的N-半导体层，由此，相对于反向偏压得到良好的耐压特性。
作为在施加反向偏压时产生的击穿现象(breakdown phenomenon)，存在雪崩击穿(电子雪崩击穿)。雪崩(Avalanche)击穿在施加超出击穿电压(反耐压电压)的反向偏压时产生，由于流过较大的雪崩电流而导致温度上升，有时会导致元件的热破坏。已知对于通过施加反向偏压而在N-半导体层中产生的耗尽层(depleted layer)来说，与阳极区域的中央部相比，阳极区域的端部难以扩展。也就是说，对耗尽层的厚度来说，端部与阳极区域的中央部相比较薄，易于产生电场集中，因此上述雪崩击穿易于在阳极区域的端部产生。因此，提出有通过形成围绕阳极区域的环状的P型区域，使得阳极区域的端部中的电场集中得到缓和，提高雪崩耐量的技术(例如，专利文献1以及2)。
图11是表示现有技术的PIN二极管100的构成例的俯视图，阳极区域105由多个FLR104围绕。图12是图11的A10-A10切断线的切断图。图13是不具有FLR104的PIN二极管的剖面图。
PIN二极管100，在半导体基板101的一个主面上形成阴极电极110，在另一个主面上形成阳极区域105、2个FLR104以及阻断(stopper)区域111。FLR(Field Limiting Ring)104是为了保持耐压而由沿着阳极区域105的外缘形成的P型半导体构成的环状区域，称为保护环(guard ring)。阻断区域111是形成在半导体基板101的周缘部的由N+半导体构成的环状区域。
在阳极区域105上，形成阳极电极106，从阳极区域105的周缘部开始到阻断区域111而形成氧化膜103。氧化膜103是由环状区域构成的绝缘膜，按照与氧化膜103的内缘部相重叠的方式而形成阳极电极106，按照与氧化膜103的外缘部相重叠的方式而形成环状的等电位电极102。半导体基板101由N+半导体层101a以及N-半导体层101b构成，从N-半导体层101b的表面选择性地扩散P型杂质，由此形成阳极区域105以及FLR04。
通过施加反向偏压而产生的耗尽层112，在未设置FLR104的情况下，在阳极区域105的中央部为平板状(planer plane)，相对于此，在阳极区域105的端部B11为圆柱状(cylindrical)。由此，特别地，在曲线部B10的端部B11中产生电场集中，易于产生雪崩击穿。另一方面，在设置有FLR104的情况下，耗尽层112从阳极区域105的端部B11朝向半导体基板101的外缘延伸。也就是说，从阳极区域105的端部B11延伸的耗尽层112遇到FLR104，并且耗尽层112从这里开始进一步朝向外侧伸展，由此，阳极区域105的端部B11中的电场得到缓和。此外，各FLR104与阳极区域105和其他FLR104电气孤立，所以在阳极区域105和FLR104之间、以及FLR104间，朝向外侧产生电压下降，在FLR104部分难以引起电场集中。
一般，在由于感应负载和变压器的1次侧以及2次侧的耦合所导致的漏电感(leakage inductance)等外因而产生的浪涌电压超出击穿电压的情况下，在元件内流过雪崩电流。此时，雪崩击穿从元件内电场最集中的部位产生。由此，在上述PIN二极管100中，在阳极区域105的外缘的曲线部B10中产生电场集中，流过雪崩电流，易于产生热破坏，因此存在提高雪崩耐量的极限。
根据本申请发明者们的在先技术调查可知，作为提高半导体装置的雪崩耐量的技术，存在如下方法：(1)加深P型杂质的扩散深度的方法；(2)通过多重扩散和离子注入来控制杂质浓度的方法(例如，专利文献1以及3～9)；(3)在芯片表面形成高电阻膜的方法(例如，专利文献2以及10)；(4)在阳极区域的外侧形成杂质浓度较低的多个环状区域的方法(例如，专利文献1)。在(1)方法中，通过加深为了形成阳极区域而使P型杂质扩散时的扩散深度，由此使阳极区域的端部中的电场集中得到缓和，不能防止在阳极区域的曲线部中电场集中。此外，为了加深扩散深度，扩散处理所需的时间变长，存在生产性降低这样的问题。
在(2)方法中，在高浓度的P层的表面部分，在不超出P型杂质的浓度的范围内注入磷、砷或锑等能成为N型杂质的离子，或者按照低浓度直接离子注入P型杂质，由此在阳极区域的端部形成使杂质浓度降低的高电阻层，由于高电阻层的存在，防止将雪崩电流引向表层。该方法也不能防止在阳极区域的曲线部中电场集中，此外，由于需要离子注入的工序，所以存在生产性降低这样的问题。在(3)方法中，由相互分离的多个电极构成阳极电极，通过高电阻膜连接电极间，利用越是外侧的电极电压下降越大这一情况，阳极区域的端部中的电场集中得到缓和。该方法也不能防止在阳极区域的曲线部中电场集中，此外，需要用于形成多个电极的复杂的构图，还需要形成高电阻膜的工序，因此存在生产性降低这样的问题。
在(4)方法中，在阳极区域的外侧按照在P层的表面部分相互重叠的方式来形成杂质浓度较低的环状区域，由此在阳极区域的端部形成电阻层。在该方法中，在阳极区域的曲线部中产生了雪崩击穿的情况下，雪崩电流经由电阻层朝向阳极电极直线流去。此时，雪崩电流一边扩展一边流动，由此不能得到足够的电压下降，因此在相同的部位连续产生雪崩击穿。由此，(4)方法也不能防止阳极区域的曲线部由于雪崩电流的集中而被热破坏。此外，在该方法中，需要用于形成低浓度的环状区域的离子注入的工序，所以存在生产性降低这样的问题。进一步地，在(4)方法中，在阳极区域的曲线部中，如果使与朝向外侧的方向相关的电阻分量变大，则必须形成更多的环状区域，存在芯片的有效面积减少这样的问题。
在先技术文献
专利文献
专利文献1：JP特开2002-270857号公报
专利文献2：JP特开2000-22176号公报
专利文献3：JP特开2009-164486号公报
专利文献4：JP特开2004-247456号公报
专利文献5：JP特开2002-246609号公报
专利文献6：JP特开2002-203955号公报
专利文献7：JP特开平10-335679号公报
专利文献8：JP特开平7-221326号公报
专利文献9：JP特开平7-221290号公报
专利文献10：JP特开平11-040822号公报
发明内容
发明的概要
发明要解决的课题
本发明鉴于上述事项而形成，其目的在于提高PIN二极管的雪崩耐量。特别是，目的在于，抑制在超出击穿电压的反向偏压时由于电流向阳极区域的曲线部集中而产生热破坏。此外，目的在于，抑制在超出击穿电压的反向偏压时由于电流向阳极区域的直线部的1点连续集中而产生热破坏。进一步地，目的在于，不使制造工序复杂化，就提高PIN二极管的雪崩耐量。
第一本发明的PIN二极管具备：半导体基板，其由N型的第一半导体层以及杂质浓度比第一半导体层低的N型的第二半导体层构成；阴极电极，其形成在第一半导体层的外表面上；主阳极区域、分离阳极区域以及阳极连接区域，从第二半导体层的外表面选择性地扩散P型杂质而形成；以及阳极电极，其形成在上述主阳极区域上；上述主阳极区域具有4边由直线部构成且4顶点由大致圆弧状的曲线部构成的大致矩形的外缘，上述分离阳极区域沿着上述主阳极区域的外缘形成环状，上述阳极连接区域形成为以下形状，即，使相互对置的上述分离阳极区域的内缘以及上述直线部中的任意一方突出出来与另一方进行点接触。
在该PIN二极管中，通过阳极连接区域来连接具有大致矩形的外缘的主阳极区域、和沿着主阳极区域的外缘而形成的分离阳极区域，因此主阳极区域和分离阳极区域成为相同的电位。在这样的构成中，在施加了超出击穿电压的反向偏压的情况下，在与主阳极区域的曲线部相对应的分离阳极区域的角部中，产生最初的雪崩击穿。在分离阳极区域的角部中产生了雪崩击穿的情况下，由于在分离阳极区域以及主阳极区域间存在杂质浓度较低的第二半导体层，所以从击穿部位流向阳极电极的雪崩电流不能直线地从分离阳极区域的角部流向主阳极区域。
由此，雪崩电流沿着分离阳极区域流动，经由阳极连接区域而流入主阳极区域。如果雪崩电流流过这样的路径，则由于路径的电阻分量而产生电压下降，击穿部位的电位上升，因此击穿部位移动到电位更低的地方。这样通过击穿部位进行移动，由于雪崩电流流动而使温度上升的部位得到分散，因此能够抑制热破坏产生。特别地，阳极连接区域是对于主阳极区域以及分离阳极区域中的任意一方进行点接触的形状，所以能够增大阳极连接区域的电阻，能够有效产生利用了电压下降的击穿部位的移动。
第二本发明的PIN二极管除了上述构成以外，上述阳极连接区域形成为以下三角形形状，即，与距上述分离阳极区域的内缘以及上述直线部中的任意一方的距离对应地，上述阳极连接区域的宽度减少。通过这样的构成，不增大制造成本，就能增大阳极连接区域的电阻，有效产生利用了电压下降的击穿部位的移动。例如，对于阳极连接区域的构图，不要求比现有技术更高的精度，此外，也不会由于阳极连接区域的长度变长而导致芯片面积增大。
第三本发明的PIN二极管除了上述构成以外，上述阳极连接区域具有以下圆弧状的外径，即，与距上述分离阳极区域的内缘以及上述直线部中的任意一方的距离对应地，上述阳极连接区域的宽度减少。通过这样的构成，不增大制造成本，就能增大阳极连接区域的电阻，有效产生利用了电压下降的击穿部位的移动。
第四本发明的PIN二极管除了上述构成以外，相对于1个上述直线部，按照固定间隔来配置2个以上的上述阳极连接区域。根据这样的构成，能够使沿着分离阳极区域而流动的雪崩电流分散到各阳极连接区域。进一步地，击穿部位的电位上升，由此在击穿部位从分离阳极区域的角部移动到直线部的情况下，能够使雪崩电流从该新的击穿部位均等地流入阳极连接区域。也就是说，由于起因于电流路径的电阻分量而导致的电压下降，雪崩击穿的产生部位的电位上升，在由于该电位上升而使击穿部位进行了移动之后，也由于同样的现象，击穿部位的移动反复进行。
第五本发明的PIN二极管除了上述构成以外，在经由上述阳极连接区域从上述分离阳极区域至上述主阳极区域的电流路径上，形成使第二半导体层的外表面的杂质浓度极小化的浓度梯度。根据这样的构成，通过增大雪崩电流迂回流入阳极连接区域时的电阻分量，能够更有效地产生电压下降。特别地，通过根据浓度梯度而增大电阻分量，不提高杂质扩散时的构图的精度就能够得到希望的电阻分量。
第六本发明的PIN二极管除了上述构成以外，构成为，通过使杂质扩散时的第二半导体层的露出区域为不连续，从而形成上述浓度梯度。根据这样的构成，能够容易地形成从分离阳极区域至主阳极区域的电流路径上的浓度梯度。
发明效果
根据本发明的PIN二极管，在分离阳极区域的角部中产生了雪崩击穿的情况下，雪崩电流沿着分离阳极区域流动，迂回到阳极连接区域，因此由于路径的电阻分量而使击穿部位的电位上升，击穿部位移动到电位更低的地方。通过这样击穿部位进行移动，由于雪崩电流集中流过而导致温度上升的部位得到分散，能够抑制热破坏产生。因此，能够抑制阳极区域的角部由于雪崩电流而被热破坏，因此能够实现提高雪崩耐量的PIN二极管。
此外，通过上述构成，能够抑制分离阳极区域的角部由于雪崩电流的集中而被热破坏，不仅是角部，在分离阳极区域的直线部中也通过同样的现象而抑制电流集中，因此通过抑制直线部由于雪崩电流的集中而被热破坏，也能够提高雪崩耐量。
附图说明
图1是表示本发明的实施方式1的PIN二极管的一构成例的俯视图。
图2是图1的A1-A1切断线的剖面图。
图3是图1的A2-A2切断线的剖面图。
图4是表示图1的PIN二极管10的主要部分的构成例的俯视图。
图5是示意性表示图1的PIN二极管10的动作的一例的说明图。
图6是表示击穿部位从图4的状态移动到分离阳极区域15的直线部B2上的情况下的电流路径的图。
图7是示意性表示图1的PIN二极管10的制造方法的一例的说明图。
图8是表示本发明的实施方式2的PIN二极管10的一构成例的图。
图9是表示本发明的实施方式2的PIN二极管10的制造方法的一例的图。
图10是表示本发明的实施方式2的PIN二极管10的其他构成例的图。
图11是表示形成了围绕阳极区域105的多个FLR104的现有技术的PIN二极管100的俯视图。
图12是图11的A10-A10切断线的切断面。
图13是不具有FLR104的现有技术的PIN二极管的剖面图。
具体实施方式
实施方式1
<PIN二极管的平面布局>
图1是表示本发明实施方式1的PIN二极管的一构成例的俯视图。PIN二极管10是由P-I-N的各半导体层构成的半导体整流元件，例如，作为FRD(Fast Recovery Diode：快恢复二极管)，在电力转换装置等中使用。
该PIN二极管10在半导体基板11的一个主面上形成2个FLR14、分离阳极区域15、多个突出部15a以及主阳极区域16。主阳极区域16是由P型半导体构成的阳极区域，在该区域上形成大致矩形形状的阳极电极17。该主阳极区域16具有4边由直线部B4构成且4顶点由大致圆弧状的曲线部B3构成的大致矩形的外缘。
分离阳极区域15是沿着主阳极区域16的外缘形成环状的P型的阳极区域。各突出部15a是用于连接分离阳极区域15和主阳极区域16的阳极连接区域，形成为以下形状，即，使分离阳极区域15的内缘突出出来，与主阳极区域16的直线部B4进行点接触。
各突出部15a是P型的阳极区域，除分离阳极区域15的角部B1以外而形成。在该例子中，相对于主阳极区域16的1个直线部B4，按照规定间隔来配置2个以上的突出部15a。此外，这种突出部15a分别设置在分离阳极区域15的4个直线部B2中。分离阳极区域15经由形成在突出部15a的前端的连接部15b而与主阳极区域16导通，因此是与主阳极区域16相同电位的阳极区域。
FLR14是由沿着分离阳极区域15的外缘形成的P型半导体构成的环状的耐压保持区域。在半导体基板11的周缘部形成围绕FLR14的环状的等电位电极12。
<剖面构造>
图2是图1的A1-A1切断线的剖面图，表示包含设置在分离阳极区域15中的突出部15a在内的切断面。此外，图3是图1的A2-A2切断线的剖面图，表示未包含突出部15a在内的切断面。
PIN二极管10，在半导体基板11的下侧的主面上形成阴极电极18，在上侧的主面上形成主阳极区域16、分离阳极区域15、FLR14以及阻断区域3。
在主阳极区域16上形成阳极电极17，从主阳极区域16的周缘部开始到阻断区域3而形成氧化膜13。氧化膜13是由环状区域构成的绝缘膜，例如由SiO2(二氧化硅)构成。阳极电极17按照与氧化膜13的内缘部相重叠的方式形成，等电位电极12按照与氧化膜13的外缘部相重叠的方式形成。
半导体基板11由N+半导体层1以及N-半导体层2构成，从N-半导体层2的外表面即半导体基板11的上侧的主面选择性地扩散P型杂质，由此形成主阳极区域16、分离阳极区域15、突出部15a以及FLR14。阻断区域3是由形成在半导体基板11的周缘部的N+半导体构成的环状区域。N-半导体层2是与N+半导体层1和主阳极区域16相比杂质浓度充分低的半导体层。
在突出部15a中，经由电阻分量而电连接主阳极区域16和分离阳极区域15，因此主阳极区域16和分离阳极区域15是相同的电位。
<阳极区域的角部>
图4是放大表示图1的PIN二极管10的主要部分的放大图，省略氧化膜13和阳极电极17来表示分离阳极区域15的角部B1以及其周边。主阳极区域16形成具有圆弧状的曲线部B3和与该曲线部B3相邻的直线部B4作为其外缘的大致矩形形状。这里，将四角倒角的矩形称为大致矩形。直线部B4为曲率＝0的边界线，相对于此，曲线部B3是按照非0的固定的曲率进行变化的边界线，形成在主阳极区域16的四角。
分离阳极区域15形成在配置在最内侧的FLR14的内缘和主阳极区域16的外缘之间，是大致相等宽度的环状区域。各突出部15a形成在分离阳极区域15的角部B1以外的位置。也就是说，各突出部15a形成在分离阳极区域15的直线部B2中。此外，各突出部15a配置在距分离阳极区域15的角部B1足够远离的位置。在各突出部15a中形成与主阳极区域16之间的连接部15b。
距角部B1的中央至最近的突出部15a的距离根据角部B1的弧长D3和要求的电阻值来决定。例如，设分离阳极区域15的宽度W1为W1＝10μm，设沿着分离阳极区域15的路径的电阻值为2kΩ，则上述距离配置在充分离开100μm左右的位置。
在分离阳极区域15的4个直线部B2中分别形成有2个以上的突出部15a，相邻的突出部15a的连接部15b间的距离D1为固定。例如，为D1＝100μm左右。相对于1个直线部B2配置的突出部15a的数目按照主阳极区域16的直线部B4的长度来决定。
突出部15a形成与距分离阳极区域15的内缘的距离对应其宽度变窄的形状。例如，形成以下的三角形形状，即，与主阳极区域16的直线部B4平行的方向的长度与距分离阳极区域15的距离对应而单调减少。也就是说，在突出部15a中，相比分离阳极区域15侧的端部的宽度D2，连接部15b的宽度变窄。另外，突出部15a的外形的形状可以是锯齿状和圆弧状。作为突出部15a的形状，如果利用从一边朝向另一边宽度变窄的形状，则容易进行基于掩模(mask)的构图，连接部15b的连接面积能够变小，所以能够容易地增大电阻值。
在该例子中，突出部15a形成以连接部15b作为顶点的等腰三角形形状，连接部15b与主阳极区域16的直线部B4点接触。为了防止用于选择性地使杂质扩散的抗蚀剂图案(resist pattern)的曝光以及显影不良，突出部15a的顶角可以选择比锐角大的角度例如选择直角。如果设分离阳极区域15的内缘和主阳极区域16的外缘之间的距离为W2，则宽度D2是D2＝W2×2左右。宽度D2相比距离D1充分小。
<角部的雪崩击穿>
图5是示意性表示图1的PIN二极管10的动作的一例的说明图，表示在分离阳极区域15的角部B1中产生雪崩击穿的情况下的电流路径。另外，在该图中，省略氧化膜13。一般，雪崩击穿从元件内电场最集中的场所产生。
在具有矩形形状的阳极区域的PIN二极管10的情况下，分离阳极区域15的角部B1最容易发生电场集中，分离阳极区域15的直线部B2次于角部B1容易发生电场集中。主阳极区域16内与分离阳极区域15的角部B1和直线部B2相比，难以产生电场集中。
在PIN二极管10中，主阳极区域16和分离阳极区域15通过突出部15a进行导通，因此这些区域为相同电位，在分离阳极区域15的角部B1中产生最初的雪崩击穿。在分离阳极区域15的角部B1中产生了雪崩击穿的情况下，由于在分离阳极区域15及主阳极区域16间介有杂质浓度较低的N-半导体层2，所以从击穿部位21流向阳极电极17的雪崩电流22不能从击穿部位21朝向主阳极区域16直线流动。
由此，雪崩电流22沿着分离阳极区域15流动，经由突出部15a的连接部15b而流入主阳极区域16。由于在分离阳极区域15的1个直线部B2中配置多个突出部15a，所以能够使沿着分离阳极区域流动的雪崩电流分散到各阳极连接区域。如果雪崩电流22流过这样的路径，则由于路径的电阻分量(R1+R2)而产生电压下降，击穿部位21的电位上升，所以击穿部位移动到电位更低的地方。例如，击穿部位移动到分离阳极区域15的直线部B2中。通过这样击穿部位进行移动，雪崩电流22集中流动的部位得到分散，因此能够抑制由于元件的雪崩电流的集中而导致的热破坏产生。
突出部15a的连接部15b形成为越接近主阳极区域16宽度就越窄的形状，所以在接近点接触的状态下与主阳极区域16导通，与沿着分离阳极区域15的路径的电阻分量R1相比，该阳极连接区域涉及的电阻分量R2成为充分大。
图6是表示击穿部位从图5的状态移动到分离阳极区域15的直线部B2上的情况下的电流路径的图。在击穿部位从分离阳极区域15的角部B1移动到直线部B2的情况下，能够使雪崩电流22从该新的击穿部位23流入各突出部15a。并且，由于起因于电流路径的电阻分量的电压下降而导致击穿部位23的电位上升，因此击穿部位反复移动。
接着，说明这样的PIN二极管10的制造方法的概略情况。例如通过在包含磷(P)、砷(As)或锑(Sb)等N型杂质的N+半导体层1上使杂质浓度较低的N型半导体层外延生长而形成半导体基板11的N-半导体层2。另外，半导体基板11可以使N型杂质对于N-半导体层2扩散来形成N+半导体层1而得到。
对于主阳极区域16、分离阳极区域15、突出部15a以及FLR14，在半导体基板11上形成由光致抗蚀剂构成的抗蚀剂膜，使用公共的光掩模对抗蚀剂膜进行曝光及显影，从而进行构图。
然后，通过使硼(B)、铟(In)等P型杂质从N-半导体层2外表面的露出区域扩散而形成主阳极区域16、分离阳极区域15、突出部15a以及FLR14。对于阴极电极18和阳极电极17，例如使导电性的金属在半导体基板11的表面蒸镀。然后，采用抗蚀剂图案选择性地去除通过蒸镀而形成的金属膜，从而来形成。
也就是说，对于主阳极区域16、分离阳极区域15以及多个FLR14、和连接分离阳极区域15以及主阳极区域16的阳极连接区域，能够使用1片光掩模对抗蚀剂膜进行构图，使P型杂质扩散，从而通过1次杂质扩散工序来同时形成。因此，由于并不另外需要上述现有技术那样多重扩散和离子注入的工序，因此相比现有技术，生产性不降低就能低价地提高雪崩耐量。
图7是示意性表示图1的PIN二极管10的制造方法的一例的说明图，表示配置具有突出部15a的形状的掩模图案30来形成分离阳极区域15、突出部15a以及主阳极区域16的工序。
分离阳极区域15、突出部15a以及主阳极区域16通过使P型杂质选择性地从N-半导体层2的表面扩散来形成。也就是说，对于这些阳极区域，在想要制成的分离阳极区域15和主阳极区域16之间配置具有突出部15a的形状的掩模图案30，使P型杂质扩散，从而来形成。
该情况下，由于对与想要制成的分离阳极区域15、突出部15a以及主阳极区域16相同的形状且相同的位置进行构图即可，因此能够精度良好地控制连接部15b的形状，能够容易地微调整电阻分量R2的值。
根据本实施方式，在分离阳极区域15的角部B1中产生了雪崩击穿的情况下，雪崩电流沿着分离阳极区域15流动，迂回到突出部15a，因此由于路径的电阻分量而导致击穿部位的电位上升，击穿部位移动到电位更低的地方。通过这样击穿部位进行移动，由于雪崩电流集中流动而产生温度上升的部位得到分散，因此能够抑制元件的热破坏产生。因此，能够抑制由于雪崩电流的集中而使阳极区域的角部被热破坏，能够提高雪崩耐量。
特别地，使突出部15a成为随着从分离阳极区域15的内缘远离从而其宽度变窄的形状，由此雪崩电流经由突出部15a的连接部15b而流向主阳极区域16时的电阻分量变大，因此能够有效产生电压下降。
此外，由于相对于主阳极区域16的1个直线部B3来配置多个突出部15a，因此能够使沿着分离阳极区域15流动的雪崩电流分散到各突出部15a。进一步地，由于各连接部15b间的距离D1为固定，因此，在击穿部位的电位上升而使得击穿部位从分离阳极区域15的角部B1移动到直线部B2的情况下，能够使雪崩电流从该新的击穿部位经由连接部15b而均等地流入主阳极区域16。
进一步地，在对用于使杂质选择性地扩散的抗蚀剂膜进行构图时，能够使用公共的光掩模来形成主阳极区域16、分离阳极区域15、突出部15a以及FLR14，因此能够提高生产性。也就是说，使用1片光掩模对抗蚀剂膜进行构图，使P型杂质扩散，由此能够通过1次杂质扩散工序来同时形成主阳极区域16、分离阳极区域15、阳极连接区域以及FLR14。因此，由于不必如上述现有技术那样另外需要多重扩散和离子注入工序，因此与现有技术相比，不使生产性降低就能低价地提高雪崩耐量。
另外，在本实施方式中，作为连接分离阳极区域15以及主阳极区域16的突出部15a，说明了使分离阳极区域15的内缘突出出来而形成等腰三角形形状的突出部15a的例子，但是本发明不限定于此。例如，作为这样的阳极连接区域，也可以使主阳极区域16的直线部B4突出出来，或者按照相互对置的方式在分离阳极区域15以及主阳极区域16的两区域中设置突出部。
图8(a)～(c)是表示本发明的实施方式2的PIN二极管10的一构成例的图，表示分离阳极区域15以及主阳极区域16的其他形状。在图8(a)中表示设置使主阳极区域16的直线部B4突出出来的突出部16a的情况。该突出部16a形成为与距主阳极区域16的直线部B4的距离对应而宽度变窄的三角形形状。主阳极区域16经由形成在突出部16a的前端的连接部16b而与分离阳极区域15导通。
在图8(b)中，表示按照相互对置的方式在分离阳极区域15以及主阳极区域16的两区域中设置突出部31的情况。在该例子中，形成使分离阳极区域15的内缘突出出来的突出部31、和使主阳极区域16的直线部B4突出出来的突出部31。在各突出部31的前端形成连接部32，在该连接部32中两区域进行点接触。
在图8(c)中，表示使分离阳极区域15的内缘突出出来而设置圆形形状的突出部15a的情况。该突出部15a也与等腰三角形形状的突出部15a的情况相同，形成为与距分离阳极区域15的内缘的距离对应而宽度变窄的形状。即使是这样的构成，由于雪崩电流经由连接部16b、32、15b而流入主阳极区域16时的电阻分量变大，因此能够有效产生电压下降。由于使突出部15a的形状与距分离阳极区域15的内缘的距离对应而宽度变窄，因此基于掩模的形成变得容易，并且能够减小连接面积，能够容易地增大电阻分量R2。
实施方式2
在实施方式1中，说明了通过对与想要制成的分离阳极区域15、突出部15a以及主阳极区域16相同的形状且相同的位置进行构图，从而精度良好地控制连接部15b的形状的情况的例子。相对于此，在本实施方式中，说明利用横方向的扩散来形成突出部15a的情况。
图9(a)以及(b)是示意性表示本发明的实施方式2的PIN二极管10的制造方法的一例的说明图，表示利用横方向41的扩散来形成分离阳极区域15、突出部15a以及主阳极区域16的工序。在图9(a)中，表示形成分离阳极区域15以及主阳极区域16时的掩模图案30的形状。在图9(b)中，表示在经由突出部15a从分离阳极区域15至主阳极区域16的电流路径上形成的浓度梯度。
通过使P型杂质从N-半导体层2的表面选择性地进行扩散，来形成分离阳极区域15、突出部15a以及主阳极区域16。在杂质的扩散中，存在向半导体层的厚度方向行进的情况、和由于热扩散而向与半导体层的表面平行的横方向41行进的情况。这里，利用由于热扩散而导致杂质向横方向41扩散，使连接部15b与主阳极区域16导通。
在想要制成的分离阳极区域15和主阳极区域16之间，配置具有突出部15a的形状的掩模图案30，通过使P型杂质扩散来形成分离阳极区域15、突出部15a以及主阳极区域16。如图9(a)所示，在杂质的扩散前，虽然未形成掩模的露出区域42和44相离开，但是在这些区域中，通过杂质向横方向41进行扩散，连接部15b和主阳极区域16进行连接。
在这样利用横方向41的扩散的情况下，将露出区域42和扩散区域43合并后得到的区域成为实际的分离阳极区域15，同样地，将露出区域44和扩散区域45合并后得到的区域成为实际的主阳极区域16。在该例子中，两扩散区域43、45从两侧重叠1/2左右，由此连接部15b与主阳极区域16相重叠。因此，突出部15a的平面形状成为梯形形状，按照持有具有充分大的电阻分量的宽度的方式对连接部15b和主阳极区域16进行连接。
通过这样利用横方向扩散，掩模图案30的精度即使没有那么高也是可以的，制造工序和精度都与现有技术相同就行了，因此能够容易地制作分离阳极区域15、突出部15a以及主阳极区域16。
另外，关于N-半导体层2的外表面的杂质浓度，在经由突出部15a从分离阳极区域15至主阳极区域16的电流路径上，形成使杂质浓度极小化的浓度梯度。也就是说，如图9(b)所示，在上述电流路径上，杂质浓度与距露出区域42的前端a1的距离对应而单调减少，在从距离a2开始到距离a3为止之间的连接部15b中成为极小，之后，在距离a4处到达露出区域44之前单调增加。这样的浓度梯度通过使杂质扩散时的N-半导体层2的露出区域42、44不连续而形成。
根据本实施方式，由于雪崩电流从分离阳极区域15迂回到连接部15b时的电阻分量变大，所以能够有效产生电压下降。特别地，由于通过浓度梯度使电阻分量变大，因此不提高杂质扩散时的构图的精度就能够得到所希望的电阻分量。
另外，在本实施方式中，作为连接分离阳极区域15以及主阳极区域16的突出部15a，说明了在分离阳极区域15中形成等腰三角形形状的突出部15a的情况的例子，但是本发明不限定于此。例如，作为这样的阳极连接区域，也可以在主阳极区域16中设置突出部，或者按照相互对置的方式在分离阳极区域15以及主阳极区域16的两区域中设置突出部。
图10(a)～(c)是表示本发明实施方式2的PIN二极管10的其他构成例的俯视图。与图9的PIN二极管10相比较，分离阳极区域15以及主阳极区域16的形状不同。在图10(a)中，表示在主阳极区域16的直线部B4中设置突出部的情况。该突出部形成为从主阳极区域16开始越接近分离阳极区域15宽度就越变窄的形状，并在横方向的扩散区域中与分离阳极区域15接触。
在图10(b)中，表示按照相互对置的方式在分离阳极区域15以及主阳极区域16的两区域中设置突出部的情况。在该例中，在横方向的扩散区域中各突出部相接触。也就是说，由这些突出部构成的阳极连接区域，在经由阳极连接区域从分离阳极区域15至主阳极区域16的电流路径上，形成使杂质浓度极小化的浓度梯度。
在图10(c)中，表示在分离阳极区域15中设置圆形形状的突出部的情况。该突出部也与等腰三角形形状的突出部15a的情况相同，形成为从分离阳极区域15开始越接近主阳极区域16宽度就越变窄的形状，并在横方向的扩散区域中与主阳极区域16相接触。
另外，在本实施方式中，说明了作为阳极区域的终端构造而形成多个FLR14的情况的例子，但是本发明不限定于此。例如，为了提高耐压，也可以在分离阳极区域15的外侧形成SIPOS层。SIPOS(Semi-InsulatingPolycrystalline Silicon)层是使氧混入多晶硅中的半绝缘性的膜，由于SIPOS层内的可动载流子(carrier)补偿电场分布的混乱，所以能够提高耐压。或者，通过使阳极电极17在氧化膜13上向半导体基板11的外缘侧伸展，从而将提高阳极区域的端部的耐压的FP(Field Plate)的技术和FLR组合起来得到的方案也包含在本发明中。
符号说明：
1     N+半导体层
2     N-半导体层
3     阻断区域
10    PIN二极管
11    半导体基板
12    等电位电极
13    氧化膜
14    FLR
15    分离阳极区域
15a   突出部
15b   连接部
16    主阳极区域
17    阳极电极
18    阴极电极
B1    分离阳极区域的角部
B2    分离阳极区域的直线部
B3    主阳极区域的曲线部
B4    主阳极区域的直线部

Claims (6)

1.一种PIN二极管，其特征在于，具备：
半导体基板，其由N型的第一半导体层以及杂质浓度比第一半导体层低的N型的第二半导体层构成；
阴极电极，其形成在第一半导体层的外表面上；
从第二半导体层的外表面选择性地扩散P型杂质而形成的主阳极区域、分离阳极区域以及阳极连接区域；以及
阳极电极，其形成在上述主阳极区域上，
上述主阳极区域具有4边由直线部构成且4顶点由圆弧状的曲线部构成的矩形的外缘，
上述分离阳极区域沿着上述主阳极区域的外缘形成为环状，
上述阳极连接区域形成为以下形状，即，使相互对置的上述分离阳极区域的内缘以及上述直线部中的任意一方突出出来与另一方进行点接触。
2.根据权利要求1所述的PIN二极管，其特征在于，
上述阳极连接区域形成为以下三角形形状，即，与距上述分离阳极区域的内缘以及上述直线部中的任意一方的距离对应地，上述阳极连接区域的宽度减少。
3.根据权利要求1所述的PIN二极管，其特征在于，
上述阳极连接区域具有以下圆弧状的外形，即，与距上述分离阳极区域的内缘以及上述直线部中的任意一方的距离对应地，上述阳极连接区域的宽度减少。
4.根据权利要求1或2所述的PIN二极管，其特征在于，
相对于1个上述直线部，按照固定间隔来配置2个以上的上述阳极连接区域。
5.根据权利要求1或2所述的PIN二极管，其特征在于，
在经由上述阳极连接区域从上述分离阳极区域至上述主阳极区域的电流路径上，形成使第二半导体层的外表面的杂质浓度极小化的浓度梯度。
6.根据权利要求5所述的PIN二极管，其特征在于，
通过使杂质扩散时的第二半导体层的露出区域为不连续，从而形成上述浓度梯度。
CN201080046474.XA 2010-02-17 2010-02-17 Pin二极管 Active CN102687276B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010031957A JP4500892B1 (ja) 2010-02-17 2010-02-17 Ｐｉｎダイオード
PCT/JP2010/052306 WO2011101958A1 (ja) 2010-02-17 2010-02-17 Ｐｉｎダイオード
JP2010-031957 2010-02-17

Publications (2)

Publication Number Publication Date
CN102687276A CN102687276A (zh) 2012-09-19
CN102687276B true CN102687276B (zh) 2015-03-11

Family

ID=42575681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080046474.XA Active CN102687276B (zh) 2010-02-17 2010-02-17 Pin二极管

Country Status (5)

Country Link
US (1) US8860189B2 (zh)
JP (1) JP4500892B1 (zh)
CN (1) CN102687276B (zh)
DE (1) DE112010005278B4 (zh)
WO (1) WO2011101958A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179251A (ja) * 2012-02-09 2013-09-09 Renesas Electronics Corp 半導体装置
JP6107156B2 (ja) 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
CN103208532B (zh) * 2013-02-28 2015-06-10 溧阳市宏达电机有限公司 一种鳍型pin二极管
CN103311315B (zh) * 2013-05-15 2015-09-09 电子科技大学 具有肖特基接触终端的快恢复二极管
CN103268887B (zh) * 2013-05-29 2016-04-06 成都芯源系统有限公司 场效应晶体管、边缘结构及相关制造方法
CN111384147B (zh) * 2018-12-28 2021-05-14 比亚迪半导体股份有限公司 Pin二极管及其制备方法
CN110137280B (zh) * 2019-05-30 2020-12-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
JP7208875B2 (ja) * 2019-09-05 2023-01-19 株式会社東芝 半導体装置
JP7334678B2 (ja) * 2020-06-04 2023-08-29 三菱電機株式会社 半導体装置
CN112289867B (zh) * 2020-10-29 2021-07-23 扬州国宇电子有限公司 一种大功率高压肖特基势垒二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119379B2 (en) * 2003-09-12 2006-10-10 Kabushiki Kaisha Toshiba Semiconductor device
CN101350369A (zh) * 2007-07-22 2009-01-21 万国半导体股份有限公司 底部阳极肖特基二极管的结构和制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195568A (ja) * 1987-10-07 1989-04-13 Matsushita Electron Corp 半導体装置
JPH06244405A (ja) * 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体素子
JPH07221290A (ja) 1994-01-31 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体装置
JPH07221326A (ja) 1994-02-07 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体素子
JP3180672B2 (ja) * 1996-06-28 2001-06-25 関西日本電気株式会社 半導体装置
JP3287269B2 (ja) 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
JPH1140822A (ja) 1997-07-15 1999-02-12 Nissan Motor Co Ltd 半導体装置
JP2000022176A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 電力用半導体装置
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
JP4782923B2 (ja) * 2000-12-28 2011-09-28 日本インター株式会社 半導体装置
JP4614554B2 (ja) 2001-02-13 2011-01-19 日本インター株式会社 半導体装置
JP2002270857A (ja) 2001-03-07 2002-09-20 Toshiba Corp 半導体装置および電力変換装置
JP2004247456A (ja) * 2003-02-13 2004-09-02 Toshiba Corp 半導体装置
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
JP2009164486A (ja) * 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP2010031957A (ja) 2008-07-29 2010-02-12 Nabeya Co Ltd 切換えバルブ装置
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119379B2 (en) * 2003-09-12 2006-10-10 Kabushiki Kaisha Toshiba Semiconductor device
CN101350369A (zh) * 2007-07-22 2009-01-21 万国半导体股份有限公司 底部阳极肖特基二极管的结构和制造方法

Also Published As

Publication number Publication date
US8860189B2 (en) 2014-10-14
CN102687276A (zh) 2012-09-19
JP2011171401A (ja) 2011-09-01
DE112010005278T5 (de) 2013-01-24
WO2011101958A1 (ja) 2011-08-25
US20120299163A1 (en) 2012-11-29
JP4500892B1 (ja) 2010-07-14
DE112010005278B4 (de) 2014-12-24

Similar Documents

Publication Publication Date Title
CN102687276B (zh) Pin二极管
CN102714226B (zh) Pin二极管
US8748982B2 (en) High breakdown voltage semiconductor device
US9147758B2 (en) Semiconductor device
US9559171B2 (en) Semiconductor device
JP6676947B2 (ja) 半導体装置
WO2017217198A1 (ja) 半導体装置
CN107534042B (zh) 半导体装置
JP2009105110A (ja) 半導体素子
JP2007184486A (ja) 半導体装置
JP2009094203A (ja) 炭化珪素半導体装置
US20160027866A1 (en) Semiconductor device
EP2259325B1 (en) Transistor device
JP2009176772A (ja) 半導体装置
CN103828054A (zh) 半导体器件
US10032866B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20110291181A1 (en) Semiconductor device and method for manufacturing same
JP2009188335A (ja) 半導体装置
US8629526B2 (en) Semiconductor device
KR101490937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
CN109844954B (zh) 半导体器件及其制造方法
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
CN104992963B (zh) 超结结构的半导体器件及其制造方法、光刻版
KR100573633B1 (ko) 절연 게이트형 바이폴라 트랜지스터
JP2007134421A (ja) パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant