JP2009164486A - 縦型ダイオードとその製造方法 - Google Patents
縦型ダイオードとその製造方法 Download PDFInfo
- Publication number
- JP2009164486A JP2009164486A JP2008002586A JP2008002586A JP2009164486A JP 2009164486 A JP2009164486 A JP 2009164486A JP 2008002586 A JP2008002586 A JP 2008002586A JP 2008002586 A JP2008002586 A JP 2008002586A JP 2009164486 A JP2009164486 A JP 2009164486A
- Authority
- JP
- Japan
- Prior art keywords
- resurf layer
- curved portion
- region
- curved
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 半導体素子形成領域を一巡するリサーフ層による破壊耐量の向上効果を増大させる。
【解決手段】 半導体装置32は、半導体基板の表面部に、素子領域34と、素子領域34を一巡するリサーフ層36を備えている。リサーフ層36は、直線部36aと直線部36cと曲線部36bを備えている。リサーフ層36の曲線部36bのp―型不純物濃度は、直線部36a,36cのp―型不純物濃度よりも薄い。また、リサーフ層36の曲線部36bの幅は、直線部36a,36cの幅よりも広い。曲線部でアバランシェ降伏が生じるよりも先に直線部でアバランシェ降伏が生じる現象を得ることができ、半導体装置32の破壊耐量が向上する。
【選択図】図6
【解決手段】 半導体装置32は、半導体基板の表面部に、素子領域34と、素子領域34を一巡するリサーフ層36を備えている。リサーフ層36は、直線部36aと直線部36cと曲線部36bを備えている。リサーフ層36の曲線部36bのp―型不純物濃度は、直線部36a,36cのp―型不純物濃度よりも薄い。また、リサーフ層36の曲線部36bの幅は、直線部36a,36cの幅よりも広い。曲線部でアバランシェ降伏が生じるよりも先に直線部でアバランシェ降伏が生じる現象を得ることができ、半導体装置32の破壊耐量が向上する。
【選択図】図6
Description
本発明は、縦型ダイオードとその製造方法に関する。
一対の電極が半導体基板の表裏に分けて形成されている縦型のダイオードが知られている。図8はその一例を示しており、半導体基板101の一方の面(この場合は表面)に、アノード電極118が形成されており、半導体基板101の他方の面(この場合は裏面)に、カソード電極102が形成されている。縦型のダイオード100は、PIN型の高耐圧ダイオードであり、不純物をほとんど含まないn−型の中間領域106を備えている。中間領域106の裏面側には、n+型のカソード領域104が形成されており、カソード領域104はカソード電極102に接触している。中間領域106の表面側には、p+型のアノード領域116が形成されており、アノード領域116はアノード電極118に接触している。アノード領域116とアノード電極118は、半導体基板101の中心寄りの範囲に形成されている。
縦型のダイオード100の耐圧能力を向上させるために、半導体基板101の表面部のアノード領域116を一巡する範囲に、p型のリサーフ層114が形成されている。また、半導体基板101の表面の最外周に沿って、n+型のチャネルストッパ領域108が形成されている。チャネルストッパ領域108の表面には電極110が形成されている。アノード電極118と電極110の間の半導体基板101の表面は、絶縁膜112で覆われている。アノード領域116に含まれるp型不純物濃度に比して、リサーフ層114に含まれるp型不純物濃度は薄い。
リサーフ層114が存在していると、縦型ダイオード100に逆電圧が印加されたときに、図8の点線で示すように、空乏層が中間領域106の広い範囲に拡がる。その結果、アノード領域116の周辺に生じやすい電界集中が緩和される。リサーフ層114の存在によって、縦型ダイオード100の耐圧特性が向上する。この種の技術が、特許文献1に開示されている。
上記では、アノード領域116の周辺にリサーフ層114を形成する場合を説明したが、カソード領域の周辺にリサーフ層を形成する場合もある。この場合も、カソード領域に含まれるn型不純物濃度に比して、リサーフ層に含まれるn型不純物濃度は薄い。一般的に、高耐圧の縦型ダイオードは、半導体基板の一方の面に、一方の電極(アノード電極またはカソード電極)に接触しているとともに第1導電型(アノードの場合はp型であり、カソードの場合はn型)の不純物を高濃度に含んでいる高濃度領域(アノード領域またはカソード領域)と、その高濃度領域の周辺を一巡しているとともに第1導電型不純物を低濃度に含んでいる低濃度領域(リサーフ層)が形成されている。
しかしながら上記の縦型ダイオード100では、逆電圧が上昇したときに、リサーフ層114の曲線部に電流が集中して縦型ダイオード100が壊れてしまいやすい。
半導体基板101を平面視すると、多くの場合は矩形形状となっている。このために、リサーフ層114は、矩形の辺に沿って直線状に伸びる部分と、矩形の頂点近傍において曲線状に伸びる部分が複合して、高濃度領域の周囲を一巡している。
リサーフ層114が曲率を有する曲線部では、リサーフ層114が直線状に伸びている範囲よりも、電界集中が起こりやすい。この結果、リサーフ層114が直線状に伸びている範囲でアバランシェ降伏が発生するよりも先に、リサーフ層114が曲率を有する曲線部でアバランシェ降伏が発生しやすい。
従来の技術では、リサーフ層114が直線状に伸びている範囲に比して狭い範囲でアバランシェ降伏が先に発生することから、曲線部を流れる電流密度が過大となって縦型ダイオード100が壊れてしまいやすい。
本発明では、破壊耐量が向上した縦型ダイオードを提供する。また、破壊耐量が向上した縦型ダイオードを少ない工程数で製造できる製造方法をも提供する。
半導体基板101を平面視すると、多くの場合は矩形形状となっている。このために、リサーフ層114は、矩形の辺に沿って直線状に伸びる部分と、矩形の頂点近傍において曲線状に伸びる部分が複合して、高濃度領域の周囲を一巡している。
リサーフ層114が曲率を有する曲線部では、リサーフ層114が直線状に伸びている範囲よりも、電界集中が起こりやすい。この結果、リサーフ層114が直線状に伸びている範囲でアバランシェ降伏が発生するよりも先に、リサーフ層114が曲率を有する曲線部でアバランシェ降伏が発生しやすい。
従来の技術では、リサーフ層114が直線状に伸びている範囲に比して狭い範囲でアバランシェ降伏が先に発生することから、曲線部を流れる電流密度が過大となって縦型ダイオード100が壊れてしまいやすい。
本発明では、破壊耐量が向上した縦型ダイオードを提供する。また、破壊耐量が向上した縦型ダイオードを少ない工程数で製造できる製造方法をも提供する。
本発明は、一対の電極(アノード電極とカソード電極)が半導体基板の表裏に分けて形成されている縦型のダイオードに関する。高耐圧の縦型ダイオードは、半導体基板の一方の面に、一方の電極(アノード電極またはカソード電極)に接触しているとともに第1導電型(アノードの場合はp型であり、カソードの場合はn型)の不純物を高濃度に含んでいる高濃度領域(アノード領域またはカソード領域)と、その高濃度領域の周辺を一巡しているとともに第1導電型不純物を低濃度に含んでいる低濃度領域(リサーフ層)が形成されている。
本発明の縦型ダイオードでは、低濃度領域(リサーフ層)が、高濃度領域の外周の一部に沿って半導体基板の表面部を第1方向に直線状に伸びている第1直線部分と、高濃度領域の外周の他の一部に沿って半導体基板の表面部を第2方向に直線状に伸びている第2直線部分と、第1直線部分と第2直線部分の間の半導体基板の表面部を曲線状に伸びている曲線部分を備えている。ここで、第1方向と第2方向は平行でなく、通常は直交している。ただし、必ずしも直交している必要はない。
本発明の縦型ダイオードは、曲線部分の不純物濃度が、第1直線部分の不純物濃度と第2直線部分の不純物濃度のいずれよりも薄いことを特徴とする。
本発明の縦型ダイオードでは、低濃度領域(リサーフ層)が、高濃度領域の外周の一部に沿って半導体基板の表面部を第1方向に直線状に伸びている第1直線部分と、高濃度領域の外周の他の一部に沿って半導体基板の表面部を第2方向に直線状に伸びている第2直線部分と、第1直線部分と第2直線部分の間の半導体基板の表面部を曲線状に伸びている曲線部分を備えている。ここで、第1方向と第2方向は平行でなく、通常は直交している。ただし、必ずしも直交している必要はない。
本発明の縦型ダイオードは、曲線部分の不純物濃度が、第1直線部分の不純物濃度と第2直線部分の不純物濃度のいずれよりも薄いことを特徴とする。
上記の縦型ダイオードに逆電圧が印加されると、リサーフ層によって空乏層が広がり、高濃度領域の周囲で発生しやすい電界集中が緩和される。縦型ダイオードの耐圧が向上する。
リサーフ層による耐圧向上効果はリサーフ層の不純物濃度によって異なり、不純物濃度が薄いほど耐圧向上効果が高い。本発明では、曲線部分の不純物濃度を直線部分の不純物濃度よりも薄くする。すなわち、曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高くする。縦型ダイオードに逆電圧が印加された場合、前記したように、リサーフ層が曲率を有する曲線部分では、リサーフ層が直線状に伸びている範囲よりも、電界集中が起こりやすい。本発明では、電界集中が起こりやすい曲線部分での耐圧向上効果を上げているために、曲線部分では電界集中が起こりやすいにも関わらず、曲線部分で先にアバランシェ降伏が生じることがない。本発明では、直線部分では電界集中が起こりにくいにも関わらず、直線部分での耐圧向上効果を下げているために、直線部分で先にアバランシェ降伏が生じる。
リサーフ層が直線状に伸びている範囲は、リサーフ層が曲線状に伸びている範囲に比して広い。本発明の縦型ダイオードでは、広い範囲でアバランシェ降伏が先に発生することから、電流密度が過大となって縦型ダイオードが壊れてしまう現象がおきにくい。本発明の縦型ダイオードでは、高い破壊耐量を実現する。
リサーフ層による耐圧向上効果はリサーフ層の不純物濃度によって異なり、不純物濃度が薄いほど耐圧向上効果が高い。本発明では、曲線部分の不純物濃度を直線部分の不純物濃度よりも薄くする。すなわち、曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高くする。縦型ダイオードに逆電圧が印加された場合、前記したように、リサーフ層が曲率を有する曲線部分では、リサーフ層が直線状に伸びている範囲よりも、電界集中が起こりやすい。本発明では、電界集中が起こりやすい曲線部分での耐圧向上効果を上げているために、曲線部分では電界集中が起こりやすいにも関わらず、曲線部分で先にアバランシェ降伏が生じることがない。本発明では、直線部分では電界集中が起こりにくいにも関わらず、直線部分での耐圧向上効果を下げているために、直線部分で先にアバランシェ降伏が生じる。
リサーフ層が直線状に伸びている範囲は、リサーフ層が曲線状に伸びている範囲に比して広い。本発明の縦型ダイオードでは、広い範囲でアバランシェ降伏が先に発生することから、電流密度が過大となって縦型ダイオードが壊れてしまう現象がおきにくい。本発明の縦型ダイオードでは、高い破壊耐量を実現する。
矩形の半導体基板を利用すると、第1方向と前記第2方向が直交している。この場合は、第1直線部分と曲線部分と第2直線部分と曲線部分と第1直線部分と曲線部分と第2直線部分と曲線部分が連続することによって、高濃度領域を一巡するリサーフ層を形成することができる。矩形の半導体基板の頂点近傍で素子が破壊されることを防ぐことができる。
上記の縦型ダイオードでは、曲線部分の幅を、第1直線部分の幅と第2直線部分の幅のいずれよりも広くすることが好ましい。
リサーフ層による耐圧向上効果はリサーフ層の幅によっても異なり、幅が広いほど耐圧向上効果が高い。本発明の縦型ダイオードでは、曲線部分のリサーフ層の幅を直線部分のリサーフ層の幅よりも広くする。すなわち、曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高くする。縦型ダイオードに逆電圧が印加された場合、前記したように、リサーフ層が曲率を有する曲線部では、リサーフ層が直線状に伸びている範囲よりも、電界集中が起こりやすい。本発明の縦型ダイオードでは、リサーフ層の幅を調整することによって曲線部分での耐圧向上効果を上げているために、曲線部分では電界集中が起こりやすいにも関わらず、曲線部分で先にアバランシェ降伏が生じることがない。
リサーフ層の不純物濃度とリサーフ層の幅の両者を調整して曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高めると、リサーフ層が直線状に伸びている広い範囲でアバランシェ降伏が先に発生することから、曲率を有する狭い範囲において電流密度が過大となって縦型ダイオードが壊れてしまう現象が非常におきにくい。リサーフ層の不純物濃度とリサーフ層の幅の両者を調整すると、高い破壊耐量を実現することができる。
リサーフ層による耐圧向上効果はリサーフ層の幅によっても異なり、幅が広いほど耐圧向上効果が高い。本発明の縦型ダイオードでは、曲線部分のリサーフ層の幅を直線部分のリサーフ層の幅よりも広くする。すなわち、曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高くする。縦型ダイオードに逆電圧が印加された場合、前記したように、リサーフ層が曲率を有する曲線部では、リサーフ層が直線状に伸びている範囲よりも、電界集中が起こりやすい。本発明の縦型ダイオードでは、リサーフ層の幅を調整することによって曲線部分での耐圧向上効果を上げているために、曲線部分では電界集中が起こりやすいにも関わらず、曲線部分で先にアバランシェ降伏が生じることがない。
リサーフ層の不純物濃度とリサーフ層の幅の両者を調整して曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高めると、リサーフ層が直線状に伸びている広い範囲でアバランシェ降伏が先に発生することから、曲率を有する狭い範囲において電流密度が過大となって縦型ダイオードが壊れてしまう現象が非常におきにくい。リサーフ層の不純物濃度とリサーフ層の幅の両者を調整すると、高い破壊耐量を実現することができる。
リサーフ層の幅を調整して曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高める技術は、リサーフ層の不純物濃度を調整する技術から独立して用いることもできる。リサーフ層の不純物濃度を変えないでも、リサーフ層の幅を調整することによって、曲線部分での耐圧向上効果を直線部分での耐圧向上効果よりも高めることができる。
本発明は、曲線部分の不純物濃度が直線部分の不純物濃度よりも薄いリサーフ層を有する縦型ダイオードを少ない工程数で製造する方向をも提供する。
この方法では、半導体基板の一方の面に、低濃度領域の形成範囲において開口しているマスクを形成する工程と、そのマスクの開口から、半導体基板に第1導電型の不純物を導入する工程を備えている。本発明の方法では、少なくとも曲線部分に対応する開口内に遮蔽部分を分散配置し、曲線部分に対応する開口の遮蔽率を直線部分に対応する開口の遮蔽率よりも高くする。
この方法では、半導体基板の一方の面に、低濃度領域の形成範囲において開口しているマスクを形成する工程と、そのマスクの開口から、半導体基板に第1導電型の不純物を導入する工程を備えている。本発明の方法では、少なくとも曲線部分に対応する開口内に遮蔽部分を分散配置し、曲線部分に対応する開口の遮蔽率を直線部分に対応する開口の遮蔽率よりも高くする。
遮蔽部材はマスクを形成する部材自体で形成することもできる。微細開口の複数個から曲線部分に対応する開口を形成してもよい。個々の開口は、スリット状であってもよいし、正方形であってもよいし、円形であってもよい。複数の開口を並列配置したり、格子状に配置したりすることによって、曲線部分に対応する開口を形成してもよい。
上記の条件で不純物を導入すると、リサーフ層が直線状に伸びる範囲では単位面積あたりに多くの不純物が導入されるのに対し、リサーフ層が曲線状に伸びる範囲では単位面積あたりに少ない不純物が導入される。この結果、リサーフ層が直線状に伸びる範囲ではリサーフ層の不純物濃度が高く、リサーフ層が曲線状に伸びる範囲ではリサーフ層の不純物濃度が低い関係を得ることができる。少ない回数の露光プロセスと不純物導入処理で、不純物濃度が場所によって相違するリサーフ層を形成することができる。
上記の方法に、曲線部分に対応する開口の幅を、第1直線部分に対応する開口の幅と第2直線部分に対応する開口の幅のいずれよりも広くする技術を併用してもよい。
上記の条件で不純物を導入すると、リサーフ層が直線状に伸びる範囲では単位面積あたりに多くの不純物が導入されるのに対し、リサーフ層が曲線状に伸びる範囲では単位面積あたりに少ない不純物が導入される。この結果、リサーフ層が直線状に伸びる範囲ではリサーフ層の不純物濃度が高く、リサーフ層が曲線状に伸びる範囲ではリサーフ層の不純物濃度が低い関係を得ることができる。少ない回数の露光プロセスと不純物導入処理で、不純物濃度が場所によって相違するリサーフ層を形成することができる。
上記の方法に、曲線部分に対応する開口の幅を、第1直線部分に対応する開口の幅と第2直線部分に対応する開口の幅のいずれよりも広くする技術を併用してもよい。
本発明によると、縦型ダイオードの破壊耐量を向上することができる。
(第1実施例)
図1は、本発明の実施例である半導体装置2の半導体基板8を平面視した図である。図2は、半導体装置2のII−II断面図である。図1では、半導体装置2の周辺耐圧領域を明示するために、半導体装置2の表面側に形成されているその他の領域及び部品を一部省略している。
半導体装置2は、縦型のPIN型ダイオードである。半導体装置2は、図1に示すように、半導体基板8の表面部に、素子領域4と、素子領域4を取り囲むリサーフ層6を備えている。素子領域4内には、半導体素子が形成されている。リサーフ層6は、素子領域4の外周に沿って一巡する周辺耐圧領域に形成されている。周辺耐圧領域には、リサーフ層6に加えて、フィールド・リミッティング・リング(FLR)構造や、ガードリング構造が用いられていてもよい。
図1は、本発明の実施例である半導体装置2の半導体基板8を平面視した図である。図2は、半導体装置2のII−II断面図である。図1では、半導体装置2の周辺耐圧領域を明示するために、半導体装置2の表面側に形成されているその他の領域及び部品を一部省略している。
半導体装置2は、縦型のPIN型ダイオードである。半導体装置2は、図1に示すように、半導体基板8の表面部に、素子領域4と、素子領域4を取り囲むリサーフ層6を備えている。素子領域4内には、半導体素子が形成されている。リサーフ層6は、素子領域4の外周に沿って一巡する周辺耐圧領域に形成されている。周辺耐圧領域には、リサーフ層6に加えて、フィールド・リミッティング・リング(FLR)構造や、ガードリング構造が用いられていてもよい。
半導体装置2を形成している半導体基板8は、n―型のシリコン基板である。図2に示すように、半導体基板8の素子領域4内の表面部には、p+型のアノード領域10が形成されている。n―型の中間領域18を挟んで、半導体基板8の裏面側には、n+型のカソード領域20が形成されている。半導体基板8の素子領域4内の表面には、アノード電極11が形成されている。アノード電極11の下面は、p+型のアノード領域10に接触している。半導体基板8の裏面側には、カソード電極22が形成されている。カソード電極22の上面は、カソード領域20に接触している。上記の構成によって、半導体装置2は縦型ダイオードとして機能する。
なお、中間領域14は、p−型や、あるいは、i型(真性半導体)の領域であってもよく、n−型である必要は必ずしもない。また、半導体基板8は、GaN等の半導体材料によって形成されていてもよい。
なお、中間領域14は、p−型や、あるいは、i型(真性半導体)の領域であってもよく、n−型である必要は必ずしもない。また、半導体基板8は、GaN等の半導体材料によって形成されていてもよい。
リサーフ層6は、p―型の領域であり、素子領域4の周辺を取り囲んでおり、アノード領域10に接している。
図1に示すように、リサーフ層6は、直線部6aと、直線部6cと、曲線部6bを備えている。直線部6aは、素子領域4の外周の一部に沿って第1方向に直線状に伸びている部分であり、直線部6cは素子領域4の外周の他の一部に沿って第2方向に直線状に伸びている部分である。第1方向と第2方向は直交している。曲線部6bは、直線部6aと6cの間を曲線状に伸びている部分である。曲線部6bは、直線部6aと6bを連結している。本実施例のリサーフ層6は、直線部6aと、曲線部6bと、直線部6cの組み合わせによって形成されている。直線部6aと、曲線部6bと、直線部6cと、曲線部6bと、直線部6aと、曲線部6bと、直線部6cと、曲線部6bが連続することによって、素子領域4の外周の回りを一巡している。各々の直線部6aの長さは各々の曲線部6bの長さよりも長い。また、各々の直線部6cの長さは各々の曲線部6bの長さよりも長い。
アノード電極11は、リサーフ層6の上面にまで張り出している。アノード電極11とリサーフ層6の間にはシリコン酸化膜等の絶縁膜12が形成されている。
本実施例では、半導体基板8が矩形の場合について例示しているが、特にこれに限定されない。リサーフ層6が、直線部と曲線部と直線部の組合せによって構成されており、直線部が曲線部よりも長い場合には、本実施例の技術が有用である。
図1に示すように、リサーフ層6は、直線部6aと、直線部6cと、曲線部6bを備えている。直線部6aは、素子領域4の外周の一部に沿って第1方向に直線状に伸びている部分であり、直線部6cは素子領域4の外周の他の一部に沿って第2方向に直線状に伸びている部分である。第1方向と第2方向は直交している。曲線部6bは、直線部6aと6cの間を曲線状に伸びている部分である。曲線部6bは、直線部6aと6bを連結している。本実施例のリサーフ層6は、直線部6aと、曲線部6bと、直線部6cの組み合わせによって形成されている。直線部6aと、曲線部6bと、直線部6cと、曲線部6bと、直線部6aと、曲線部6bと、直線部6cと、曲線部6bが連続することによって、素子領域4の外周の回りを一巡している。各々の直線部6aの長さは各々の曲線部6bの長さよりも長い。また、各々の直線部6cの長さは各々の曲線部6bの長さよりも長い。
アノード電極11は、リサーフ層6の上面にまで張り出している。アノード電極11とリサーフ層6の間にはシリコン酸化膜等の絶縁膜12が形成されている。
本実施例では、半導体基板8が矩形の場合について例示しているが、特にこれに限定されない。リサーフ層6が、直線部と曲線部と直線部の組合せによって構成されており、直線部が曲線部よりも長い場合には、本実施例の技術が有用である。
半導体基板8の表面の最外周に沿って、EQR(Equi-Potential-Ring)領域16が形成されている。EQR領域16は、n+型のチャネルストッパ領域である。EQR領域16上には、EQR電極14が形成されている。図示していないが、EQR電極14とカソード電極22は、同じ電位に接続されている。このため、EQR領域16内の電位は、カソード領域20の電位に等しい。絶縁膜12は、アノード電極11とEQR電極14の間に位置する半導体基板8の表面を覆っている。
半導体装置2は、縦型のPIN型ダイオードであり、アノード電極11にカソード電極22よりも高い電圧が印加されると、アノード電極11からカソード電極22に電流が流れる。逆に、カソード電極22にアノード電極11よりも高い電圧が印加されても、カソード電極22からアノード電極11に電流が流れない。本明細書では、カソード電極22にアノード電極11よりも高い電圧が印加される状態を逆電圧という。
半導体装置2に逆電圧が印加されると、アノード領域10と中間領域18の間のpn接合界面から空乏層が広がる。本実施例の半導体装置2では、素子領域4に隣接する範囲にp―型のリサーフ層6が形成されているために、図2に点線で示したように、空乏層が半導体基板8の周辺に向けて延伸する。仮にリサーフ層6がなければ、空乏層はアノード領域10の近傍範囲に留まり、アノード領域10の近傍に電界集中が発生する。本実施例の半導体装置2では、リサーフ層6が空乏層を半導体基板8の外周側へと拡大させるために、電界集中の発生を抑制する。リサーフ層6が半導体装置2の耐圧特性を向上させる。
半導体装置2に逆電圧が印加されると、アノード領域10と中間領域18の間のpn接合界面から空乏層が広がる。本実施例の半導体装置2では、素子領域4に隣接する範囲にp―型のリサーフ層6が形成されているために、図2に点線で示したように、空乏層が半導体基板8の周辺に向けて延伸する。仮にリサーフ層6がなければ、空乏層はアノード領域10の近傍範囲に留まり、アノード領域10の近傍に電界集中が発生する。本実施例の半導体装置2では、リサーフ層6が空乏層を半導体基板8の外周側へと拡大させるために、電界集中の発生を抑制する。リサーフ層6が半導体装置2の耐圧特性を向上させる。
上記したように、リサーフ層6によって、半導体装置2の耐圧が向上する効果が得られる。しかしながら、リサーフ層6によって得られる耐圧向上効果が、リサーフ層6の全長に亘って一定であると、好ましくない現象が生じる。
リサーフ層6に沿って観測すると、直線部6a,6cよりも、曲率を有する曲線部6bにおいて、電界集中が生じやすい。リサーフ層6によって得られる耐圧向上効果がリサーフ層6の全長に亘って一定であると、直線部6a,6cよりも先に、電界集中が生じやすい曲線部6bにおいて、アバランシェ降伏が生じてしまう。また、上記したように、曲線部6bの長さは、直線部6a,6cよりも短い。すなわち狭い範囲内でアバランシェ降伏が生じる現象が生じてしまう。この結果、電流が過大に集中して半導体装置2が破壊されやすい。リサーフ層6によって得られる耐圧向上効果がリサーフ層6の全長に亘って一定であると、半導体装置2の破壊耐量を充分に向上させることができない。
リサーフ層6に沿って観測すると、直線部6a,6cよりも、曲率を有する曲線部6bにおいて、電界集中が生じやすい。リサーフ層6によって得られる耐圧向上効果がリサーフ層6の全長に亘って一定であると、直線部6a,6cよりも先に、電界集中が生じやすい曲線部6bにおいて、アバランシェ降伏が生じてしまう。また、上記したように、曲線部6bの長さは、直線部6a,6cよりも短い。すなわち狭い範囲内でアバランシェ降伏が生じる現象が生じてしまう。この結果、電流が過大に集中して半導体装置2が破壊されやすい。リサーフ層6によって得られる耐圧向上効果がリサーフ層6の全長に亘って一定であると、半導体装置2の破壊耐量を充分に向上させることができない。
この問題を解決するために、本実施例の半導体装置2のリサーフ層6では、直線部6a,6cでのp型不純物濃度が濃く、曲線部6bでのp型不純物濃度が薄い関係に調整されている。
図3(a)に、リサーフ層6の不純物濃度と、リサーフ層6による耐圧向上効果の関係を示す。リサーフ層6の不純物濃度が薄いほど、リサーフ層6による耐圧向上効果が高い関係にある。
図3(b)に、リサーフ層6を有する場合の耐圧を示す。直線部6a,6cでは電界集中が生じにくいために、電界集中が生じやすい曲線部6bよりも耐圧が高い。
本実施例では、直線部6a,6cでの不純物濃度をDSとし、曲線部6bでの不純物濃度をDCとしている。すなわち、直線部6a,6cでは電界集中が生じにくいのに対して曲線部6bでは電界集中が生じやすい現象を加味してもなお、曲線部6bでの耐圧が直線部6a,6cでの耐圧よりも高い関係に調整している。
図3(a)に、リサーフ層6の不純物濃度と、リサーフ層6による耐圧向上効果の関係を示す。リサーフ層6の不純物濃度が薄いほど、リサーフ層6による耐圧向上効果が高い関係にある。
図3(b)に、リサーフ層6を有する場合の耐圧を示す。直線部6a,6cでは電界集中が生じにくいために、電界集中が生じやすい曲線部6bよりも耐圧が高い。
本実施例では、直線部6a,6cでの不純物濃度をDSとし、曲線部6bでの不純物濃度をDCとしている。すなわち、直線部6a,6cでは電界集中が生じにくいのに対して曲線部6bでは電界集中が生じやすい現象を加味してもなお、曲線部6bでの耐圧が直線部6a,6cでの耐圧よりも高い関係に調整している。
上記の関係に調整されていると、半導体装置2に高い逆電圧が印加されたときに、曲線部6bでアバランシェ降伏が生じるよりも先に、直線部6a,6cでアバランシェ降伏が発生する。すなわち、長さが長い直線部6a,6cで最初にアバランシェ降伏が発生する。曲線部6bよりも先に直線部6a,6cでアバランシェ降伏が発生すれば、直線部6a,6cの長さが長いために、アバランシェ降伏の発生箇所が分散される。電流が過大に集中して半導体装置2を破壊する現象を抑制することができる。リサーフ層6の不純物濃度を曲線部6cで薄くして直線部6a,6cで濃くすることによって、半導体装置2の破壊耐量を向上させることができる。
直線部6a,6cと曲線部6bの不純物濃度は、逆電圧が印加されてアバランシェ降伏が生じるときにリサーフ層6が全面空乏化する濃度範囲であることが必要であるが、その条件を満たす限りにおいて調整可能である。曲線部6bでアバランシェ降伏が発生するのに先立って直線部6a,6cでアバランシェ降伏が発生するという濃度関係を得ることができる。例えば、リサーフ層6の幅が300umであって、定格電圧が1200Vの場合であれば、直線部6a,6cの不純物濃度を約1E16程度に設定し、曲線部6bの不純物濃度を約7E15程度等に設定することによって、曲線部6bでアバランシェ降伏が発生するに先立って直線部6a,6cでアバランシェ降伏が発生する関係を実現することができる。
一般的に、リサーフ層6の不純物濃度は、定格電圧、リサーフ層6の大きさ、中間領域18の比抵抗等の、様々なパラメータに応じて設定されるものである。また、曲線部6bの不純物濃度は、曲線部6bの曲率によっても異なるものである。このことから、直線部6a,6cと曲線部6bの不純物濃度は、本実施例に示される数値に限定されない。直線部6a,6cよりも曲線部6bの不純物濃度が低い範囲において、多様に設定されうるものである。
(半導体装置2の製造方法)
図4は、本発明の実施例である半導体装置2の製造方法を示すフローチャートである。以下では、図4に示すフローチャートに沿って、本実施例の製造方法について詳細に説明する。
まず、ステップS2では、n−型のシリコン基板8を用意する。このステップでは、p−型のシリコン基板8を用意してもよい。あるいは、中間領域18をi型の領域とする場合であれば、このステップにおいてi型のシリコン基板を用意する。
図4は、本発明の実施例である半導体装置2の製造方法を示すフローチャートである。以下では、図4に示すフローチャートに沿って、本実施例の製造方法について詳細に説明する。
まず、ステップS2では、n−型のシリコン基板8を用意する。このステップでは、p−型のシリコン基板8を用意してもよい。あるいは、中間領域18をi型の領域とする場合であれば、このステップにおいてi型のシリコン基板を用意する。
ステップS4では、リサーフ層6の直線部6a,6cを形成する。例えば、直線部6a,6cと同形状の開口を有するレジストマスクを半導体基板8の表面に形成し、p型の不純物をイオン注入して熱拡散することによってリサーフ層6の直線部6a,6cを形成する。
ステップS6では、リサーフ層6の曲線部6bを形成する。例えば、曲線部6bと同形状の開口を有するマスクを半導体基板8の表面に形成し、ステップS4と同様のイオン注入手法を用いてp型の不純物を注入して熱拡散する。このとき、ステップS6で注入する不純物の濃度は、ステップS4で注入する不純物の濃度よりも薄くする。上記の一連のプロセスによって、半導体基板8の表面に、直線部6a,6cと曲線部6bで不純物濃度の異なるリサーフ層6が形成される。リサーフ層6は、素子領域4を取り囲む形状に形成される。
ステップS6では、リサーフ層6の曲線部6bを形成する。例えば、曲線部6bと同形状の開口を有するマスクを半導体基板8の表面に形成し、ステップS4と同様のイオン注入手法を用いてp型の不純物を注入して熱拡散する。このとき、ステップS6で注入する不純物の濃度は、ステップS4で注入する不純物の濃度よりも薄くする。上記の一連のプロセスによって、半導体基板8の表面に、直線部6a,6cと曲線部6bで不純物濃度の異なるリサーフ層6が形成される。リサーフ層6は、素子領域4を取り囲む形状に形成される。
ステップS8では、リサーフ層6の内周側に位置する素子領域4に、p+型半導体領域であるアノード領域10を形成する。ここでも、不純物を注入して熱拡散する。
ステップS10では、EQR領域16を形成する。n+型のEQR領域16は、半導体基板8の表面側の最外周に沿ってn型の不純物をイオン注入して形成する。実際には、ダイシングラインに沿ってEQR領域16を形成しておく。
ステップS12では、半導体基板8の表面側に絶縁膜12を形成する。絶縁膜12は、例えば、CVD等の手法を用いて、酸化シリコンで形成することができる。さらに、このステップでは、上記の絶縁膜12に、エッチング等の手法によって、アノード領域10及びEQR領域16の上にコンタクトを形成する。
ステップS14では、半導体基板8の表面側に、アノード電極11とEQR電極14を形成する。アノード電極11とEQR電極14は、蒸着等の手法を用いて形成する。アノード電極11とEQR電極14は、一種類の金属体又は複数種類の金属の積層体によって形成することができる。
ステップS16では、ステップS14までの一連のプロセスによって形成された表面側に、図示しない保護膜を形成する。
ステップS12では、半導体基板8の表面側に絶縁膜12を形成する。絶縁膜12は、例えば、CVD等の手法を用いて、酸化シリコンで形成することができる。さらに、このステップでは、上記の絶縁膜12に、エッチング等の手法によって、アノード領域10及びEQR領域16の上にコンタクトを形成する。
ステップS14では、半導体基板8の表面側に、アノード電極11とEQR電極14を形成する。アノード電極11とEQR電極14は、蒸着等の手法を用いて形成する。アノード電極11とEQR電極14は、一種類の金属体又は複数種類の金属の積層体によって形成することができる。
ステップS16では、ステップS14までの一連のプロセスによって形成された表面側に、図示しない保護膜を形成する。
ステップS18では、ライフタイム制御を実行する。このステップでは、半導体装置2のキャリアのライフタイムを所望の長さに調節するために、例えば、半導体基板8に対してヘリウム(He)イオンの照射を行う。このヘリウムイオンの照射は、半導体基板8の裏面側から行われる。このことにより、半導体基板8内には、格子間シリコンと格子空孔からなる格子欠陥層が形成される。格子欠陥層を形成することにより、半導体装置2のターンオフ速度を制御することができる。
ステップS19では、カソード領域20を形成する。例えば、n−型のシリコン半導体基板8の裏面にn型の不純物をイオン注入して熱拡散することによって、n+型のカソード領域20を形成してもよい。
ステップS20では、半導体基板8の裏面側に、カソード電極22を形成する。カソード電極22は、蒸着等の手法を用いて、カソード領域20上に形成される。カソード電極22は、一種類の金属体又は複数種類の金属の積層体によって形成することができる。
最後に、シリコンウェハーをダイシングして個々の縦型ダイオード2に分割する。
ステップS19では、カソード領域20を形成する。例えば、n−型のシリコン半導体基板8の裏面にn型の不純物をイオン注入して熱拡散することによって、n+型のカソード領域20を形成してもよい。
ステップS20では、半導体基板8の裏面側に、カソード電極22を形成する。カソード電極22は、蒸着等の手法を用いて、カソード領域20上に形成される。カソード電極22は、一種類の金属体又は複数種類の金属の積層体によって形成することができる。
最後に、シリコンウェハーをダイシングして個々の縦型ダイオード2に分割する。
上記の一連の製造工程によって、半導体装置2を製造することができる。しかしながら、半導体装置2の製造方法は、上記した手法に限定されない。例えば、リサーフ層6、アノード領域10、EQR領域16等の、表面部に形成される領域の形成順序が異なっていてもよい。あるいは、ステップS18に示したようなライフタイム制御以外の手法を用いて、半導体装置2のターンオフ速度を制御してもよい。
(第1実施例の製造方法の応用例)
上記の実施例では、ステップS4でリサーフ層6の直線部6a,6cを形成した後に、ステップS6で曲線部6bを形成している。上記の実施例では、直線部6a,6cと曲線部6bの不純物濃度が異なるために、異なるステップにおいて各部を形成しているが、半導体装置2の製造方法はこれに限定されない。その応用例として、リサーフ層6の直線部6a,6cと曲線部6bを、同一ステップにおいて同時的に形成してもよい。直線部6a,6cと、直線部6a,6cよりも不純物濃度が薄い曲線部6bを、1回のイオン注入によって形成するために、直線部6aに対応する第1開口と、直線部6cに対応する第2開口(図示せず)と、曲線部6cに対応する第3開口が設けられているマスクを用いてリサーフ層6を形成することができる。
上記の実施例では、ステップS4でリサーフ層6の直線部6a,6cを形成した後に、ステップS6で曲線部6bを形成している。上記の実施例では、直線部6a,6cと曲線部6bの不純物濃度が異なるために、異なるステップにおいて各部を形成しているが、半導体装置2の製造方法はこれに限定されない。その応用例として、リサーフ層6の直線部6a,6cと曲線部6bを、同一ステップにおいて同時的に形成してもよい。直線部6a,6cと、直線部6a,6cよりも不純物濃度が薄い曲線部6bを、1回のイオン注入によって形成するために、直線部6aに対応する第1開口と、直線部6cに対応する第2開口(図示せず)と、曲線部6cに対応する第3開口が設けられているマスクを用いてリサーフ層6を形成することができる。
図5は、半導体装置2の製造過程の様子を示している。図5は、図1の半導体装置2のV−V断面の拡大図である。図5(a)のレジストマスク24は、直線部6aに対応する第1開口24aと、曲線部6bに対応する第3開口24bと、直線部6cに対応する第2開口(図示せず)を備えている。上記したように、リサーフ層6の直線部6a,6cと曲線部6bでは、その不純物濃度が異なっている。このため、レジストマスク24では、第3開口24b内に遮蔽用パターン25を分散して配置する。第1開口24aと第3開口内には、遮蔽用パターンを形成しない。すなわち、曲線部分に対応する開口24b内には遮蔽部分25を分散配置し、曲線部分に対応する開口24bの遮蔽率を、第1直線部分に対応する開口24aの遮蔽率(本実施例の場合はゼロ)と第2直線部分に対応する開口の遮蔽率(本実施例の場合はゼロ)のいずれよりも高くする。
遮蔽パターン25はマスク24を形成する部材自体で形成する。微細開口の複数個から曲線部分に対応する開口を形成してもよい。個々の開口は、スリット状であってもよいし、正方形であってもよいし、円形であってもよい。複数の開口を並列配置したり格子状に配置したりすることによって、曲線部分に対応する開口24bを形成する。
遮蔽パターン25はマスク24を形成する部材自体で形成する。微細開口の複数個から曲線部分に対応する開口を形成してもよい。個々の開口は、スリット状であってもよいし、正方形であってもよいし、円形であってもよい。複数の開口を並列配置したり格子状に配置したりすることによって、曲線部分に対応する開口24bを形成する。
上記のレジストマスク24を用いて、図5(a)の矢印で示す方向からイオン注入すると、リサーフ層6の直線部6a,6cには単位面積当たりに多くのp型不純物が注入される。その一方で、曲線部6bには、遮蔽パターン25が形成されているために、単位面積当たりに少量のp型不純物が注入されることになる。この状態で熱拡散すると、曲線部6bでは不純物濃度が薄く、直線部6a,6cでは不純物の濃度が高いリサーフ層6を同一の工程で製造することができる。リサーフ層6の直線部6a,6cと曲線部6bを個別に形成する場合に比べて、少ない回数の露光工程とイオン注入工程で半導体装置2を製造することができる。半導体装置2を低コストで製造することができる。
(第1実施例の半導体装置2の応用例)
図6は、第1実施例の半導体装置2の応用例である半導体装置32の周辺耐圧領域の様子を示す図である。図6では、半導体装置32の周辺耐圧領域を明示するために、半導体装置32の表面側に形成されるその他の領域及び部品を一部省略している。
半導体装置32は、図6に示すように、素子領域34と、素子領域34を取り囲むリサーフ層36を有する縦型のPIN型ダイオードである。
図6は、第1実施例の半導体装置2の応用例である半導体装置32の周辺耐圧領域の様子を示す図である。図6では、半導体装置32の周辺耐圧領域を明示するために、半導体装置32の表面側に形成されるその他の領域及び部品を一部省略している。
半導体装置32は、図6に示すように、素子領域34と、素子領域34を取り囲むリサーフ層36を有する縦型のPIN型ダイオードである。
リサーフ層36は、素子領域34の周辺を一巡するように形成されており、直線部36aと、直線部36cと、曲線部36bを備えている。直線部36aは第1方向に直線状に伸びている部分であり、直線部36cは第2方向に直線状に伸びている部分である。第1方向と第2方向は直交している。曲線部36bは、直線部36aと36cの間を曲線状に伸びている部分である。
リサーフ層36は、曲線部36bの不純物濃度が、直線部36a,36cの不純物濃度よりも低くなるようにして形成されている。
リサーフ層36は、曲線部36bの不純物濃度が、直線部36a,36cの不純物濃度よりも低くなるようにして形成されている。
さらに、直線部36a,36cの幅と、曲線部36bの幅が異なっている。具体的には、曲線部36bの幅W2は、直線部36a,36cの幅W1よりも広い。例えば、定格電圧が1200Vであって、直線部36a,36cの幅W1が300umの場合であれば、曲線部36bの幅W2は、例えば350um等に設定される。本実施例の半導体装置32では、リサーフ層36の曲線部36bの単位面積あたりの占有面積が、直線部36a,36cの単位面積あたりの占有面積よりも大きくなるように形成されている。
図7に、直線部36a,36cと曲線部36bにおける耐圧とリサーフ層36の幅の関係を表わす。図3(b)と同様に、直線部36a,36cでは電界集中が生じにくいために、電界集中が生じやすい曲線部36bよりも耐圧が高い。
耐圧は、直線部36a,36cと曲線部36bのいずれの場合においても、リサーフ層の幅が広いほど向上する。直線部36a,36cの幅W1に対して、曲線部36bの幅W2を広く設定すると、電界集中が発生し易い曲線部の耐圧が直線部の耐圧よりも高くなる。このことから、曲線部36bでアバランシェ降伏が生じるよりも先に、直線部36a,36cでアバランシェ降伏が生じる。
リサーフ層6の幅を曲線部で広くするとともに直線部で狭くすることによって、半導体装置32の破壊耐量を向上させることができる。
耐圧は、直線部36a,36cと曲線部36bのいずれの場合においても、リサーフ層の幅が広いほど向上する。直線部36a,36cの幅W1に対して、曲線部36bの幅W2を広く設定すると、電界集中が発生し易い曲線部の耐圧が直線部の耐圧よりも高くなる。このことから、曲線部36bでアバランシェ降伏が生じるよりも先に、直線部36a,36cでアバランシェ降伏が生じる。
リサーフ層6の幅を曲線部で広くするとともに直線部で狭くすることによって、半導体装置32の破壊耐量を向上させることができる。
一般的に、リサーフ層36の直線部36a,36cと曲線部36bの幅は、定格電圧、曲線部36bの曲率、中間領域18との比抵抗等の、様々なパラメータに応じて設定されるものである。このことから、直線部36a,36cと曲線部36bの幅は、本実施例に示される数値に限定されない。直線部36a,36cよりも曲線部36bの幅が大きい範囲において、多様に設定されうるものである。
また、曲線部36bの形状は、図6に示した形状以外のものであってもよい。アノード領域34や、半導体装置32の終端部に形成されるEQR領域(図示せず)等の形状や占有面積等によって、様々に変更されてもよい。この場合、リサーフ層36を形成するためのレジストマスクの形状を変更することで、異なる形状の曲線部36bを得ることができる。
また、曲線部36bの形状は、図6に示した形状以外のものであってもよい。アノード領域34や、半導体装置32の終端部に形成されるEQR領域(図示せず)等の形状や占有面積等によって、様々に変更されてもよい。この場合、リサーフ層36を形成するためのレジストマスクの形状を変更することで、異なる形状の曲線部36bを得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。
例えば、図6では、リサーフ層36の不純物濃度を曲線部36bで薄くして直線部36a,36cで濃くすることともに、リサーフ層36の幅を曲線部36bで広くして直線部部36a,36cで狭くすることによって、半導体装置32の破壊耐量を向上させている。これに代えて、リサーフ層36の不純物濃度を一様にしてもよい。濃度を一様にしても、リサーフ層36の幅を曲線部36bで広くして直線部部36a,36cで狭くすることによって、曲線部36bでアバランシェ降伏が生じるよりも先に直線部部36a,36cでアバランシェ降伏が生じる現象を得ることができ、半導体装置32の破壊耐量を向上させることができる。
本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。
例えば、図6では、リサーフ層36の不純物濃度を曲線部36bで薄くして直線部36a,36cで濃くすることともに、リサーフ層36の幅を曲線部36bで広くして直線部部36a,36cで狭くすることによって、半導体装置32の破壊耐量を向上させている。これに代えて、リサーフ層36の不純物濃度を一様にしてもよい。濃度を一様にしても、リサーフ層36の幅を曲線部36bで広くして直線部部36a,36cで狭くすることによって、曲線部36bでアバランシェ降伏が生じるよりも先に直線部部36a,36cでアバランシェ降伏が生じる現象を得ることができ、半導体装置32の破壊耐量を向上させることができる。
本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2,32:半導体装置
4,34:素子領域
6,36:リサーフ層
6a,6c,36a,36c:直線部
6b,36b:曲線部
8:半導体基板
10:アノード領域
11:アノード電極
12:絶縁膜
14:EQR電極
16:EQR領域
18:中間領域
20:カソード領域
22:カソード電極
24:レジストマスク
24a:第1開口
24b:第3開口
100:半導体装置
102:カソード電極
104:カソード領域
106:中間領域
108:EQR領域
110:EQR電極
112:絶縁膜
114:リサーフ層
116:アノード領域
118:アノード電極
4,34:素子領域
6,36:リサーフ層
6a,6c,36a,36c:直線部
6b,36b:曲線部
8:半導体基板
10:アノード領域
11:アノード電極
12:絶縁膜
14:EQR電極
16:EQR領域
18:中間領域
20:カソード領域
22:カソード電極
24:レジストマスク
24a:第1開口
24b:第3開口
100:半導体装置
102:カソード電極
104:カソード領域
106:中間領域
108:EQR領域
110:EQR電極
112:絶縁膜
114:リサーフ層
116:アノード領域
118:アノード電極
Claims (5)
- 一対の電極が半導体基板の表裏に分けて形成されている縦型のダイオードであり、
その半導体基板の一方の面に、一方の電極に接触しているとともに第1導電型不純物を高濃度に含んでいる高濃度領域と、その高濃度領域の周辺を一巡しているとともに第1導電型不純物を低濃度に含んでいる低濃度領域が形成されており、
その低濃度領域が、前記高濃度領域の外周の一部に沿って半導体基板の表面部を第1方向に直線状に伸びている第1直線部分と、前記高濃度領域の外周の他の一部に沿って半導体基板の表面部を第2方向に直線状に伸びている第2直線部分と、前記第1直線部分と前記第2直線部分の間の半導体基板の表面部を曲線状に伸びている曲線部分を備えており、
前記第1方向と前記第2方向は平行でなく、
前記曲線部分の不純物濃度が、前記第1直線部分の不純物濃度と前記第2直線部分の不純物濃度のいずれよりも薄いことを特徴とする縦型ダイオード。 - 前記第1方向と前記第2方向が直交しており、
前記の第1直線部分と曲線部分と第2直線部分と曲線部分と第1直線部分と曲線部分と第2直線部分と曲線部分が連続することによって、前記高濃度領域を一巡するリサーフ層を形成していることを特徴とする請求項1に記載の縦型ダイオード。 - 前記曲線部分の幅が、前記第1直線部分の幅と前記第2直線部分の幅のいずれよりも広いことを特徴とする請求項1または2のいずれかに記載の縦型ダイオード。
- 請求項1に記載の縦型ダイオードを製造する方法であり、
前記半導体基板の前記一方の面に、前記低濃度領域の形成範囲において開口しているマスクを形成する工程と、
そのマスクの開口から、前記半導体基板に第1導電型不純物を導入する工程を備えており、
少なくとも前記曲線部分に対応する開口内には遮蔽部分を分散配置し、前記曲線部分に対応する開口の遮蔽率を、前記第1直線部分に対応する開口の遮蔽率と前記第2直線部分に対応する開口の遮蔽率のいずれよりも高くすることを特徴とする縦型ダイオードの製造方法。 - 前記曲線部分に対応する開口の幅を、前記第1直線部分に対応する開口の幅と前記第2直線部分に対応する開口の幅のいずれよりも広くすることを特徴とする請求項4に記載の縦型ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002586A JP2009164486A (ja) | 2008-01-09 | 2008-01-09 | 縦型ダイオードとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002586A JP2009164486A (ja) | 2008-01-09 | 2008-01-09 | 縦型ダイオードとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009164486A true JP2009164486A (ja) | 2009-07-23 |
Family
ID=40966721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008002586A Pending JP2009164486A (ja) | 2008-01-09 | 2008-01-09 | 縦型ダイオードとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009164486A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Pinダイオード |
WO2011101958A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社三社電機製作所 | Pinダイオード |
JP2013125928A (ja) * | 2011-12-16 | 2013-06-24 | Mitsubishi Electric Corp | 半導体装置 |
WO2013179784A1 (ja) * | 2012-05-28 | 2013-12-05 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2013254857A (ja) * | 2012-06-07 | 2013-12-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2014508411A (ja) * | 2011-02-10 | 2014-04-03 | クリー インコーポレイテッド | 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法 |
WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
DE102014208306A1 (de) | 2013-10-10 | 2015-04-16 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2015076437A (ja) * | 2013-10-07 | 2015-04-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US9035415B2 (en) | 2011-03-28 | 2015-05-19 | Toyota Jidosha Kabushiki Kaisha | Vertical semiconductor device comprising a resurf structure |
CN104659078A (zh) * | 2013-11-21 | 2015-05-27 | 三菱电机株式会社 | 半导体装置及其制造方法 |
US9570560B2 (en) | 2009-05-12 | 2017-02-14 | Cree, Inc. | Diffused junction termination structures for silicon carbide devices |
US9640609B2 (en) | 2008-02-26 | 2017-05-02 | Cree, Inc. | Double guard ring edge termination for silicon carbide devices |
NL2021436A (en) * | 2017-08-31 | 2019-03-07 | Shindengen Electric Mfg | SEMICONDUCTOR DEVICE |
-
2008
- 2008-01-09 JP JP2008002586A patent/JP2009164486A/ja active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9640609B2 (en) | 2008-02-26 | 2017-05-02 | Cree, Inc. | Double guard ring edge termination for silicon carbide devices |
US9570560B2 (en) | 2009-05-12 | 2017-02-14 | Cree, Inc. | Diffused junction termination structures for silicon carbide devices |
JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Pinダイオード |
WO2011101956A1 (ja) * | 2010-02-16 | 2011-08-25 | 株式会社三社電機製作所 | Pinダイオード |
JP2011171363A (ja) * | 2010-02-16 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Pinダイオード |
DE112010005272T5 (de) | 2010-02-16 | 2013-01-17 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
DE112010005272B4 (de) * | 2010-02-16 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
US8564105B2 (en) | 2010-02-16 | 2013-10-22 | Sansha Electric Manufacturing Co., Ltd. | Pin diode |
DE112010005278B4 (de) * | 2010-02-17 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
WO2011101958A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社三社電機製作所 | Pinダイオード |
US8860189B2 (en) | 2010-02-17 | 2014-10-14 | Sansha Electric Manufacturing Co., Ltd. | PIN diode |
DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
JP2014508411A (ja) * | 2011-02-10 | 2014-04-03 | クリー インコーポレイテッド | 保護リング延長部を含む接合部終端構造及びそれを組み込む電子デバイスの製作方法 |
US9385182B2 (en) | 2011-02-10 | 2016-07-05 | Cree, Inc. | Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same |
US9035415B2 (en) | 2011-03-28 | 2015-05-19 | Toyota Jidosha Kabushiki Kaisha | Vertical semiconductor device comprising a resurf structure |
JP2013125928A (ja) * | 2011-12-16 | 2013-06-24 | Mitsubishi Electric Corp | 半導体装置 |
WO2013179784A1 (ja) * | 2012-05-28 | 2013-12-05 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9293525B2 (en) | 2012-05-28 | 2016-03-22 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN104205335A (zh) * | 2012-05-28 | 2014-12-10 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
JP2013254857A (ja) * | 2012-06-07 | 2013-12-19 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
WO2014148400A1 (ja) * | 2013-03-21 | 2014-09-25 | 富士電機株式会社 | 半導体装置 |
US9450110B2 (en) | 2013-03-21 | 2016-09-20 | Fuji Electric Co., Ltd. | Semiconductor device |
JPWO2014148400A1 (ja) * | 2013-03-21 | 2017-02-16 | 富士電機株式会社 | 半導体装置 |
JP2015076437A (ja) * | 2013-10-07 | 2015-04-20 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE102014208306A1 (de) | 2013-10-10 | 2015-04-16 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
US9871109B2 (en) | 2013-10-10 | 2018-01-16 | Mitsubishi Electric Corporation | Semiconductor device |
JP2015103562A (ja) * | 2013-11-21 | 2015-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN104659078A (zh) * | 2013-11-21 | 2015-05-27 | 三菱电机株式会社 | 半导体装置及其制造方法 |
NL2021436A (en) * | 2017-08-31 | 2019-03-07 | Shindengen Electric Mfg | SEMICONDUCTOR DEVICE |
US11152465B2 (en) | 2017-08-31 | 2021-10-19 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device comprising surface semiconductor region for increased breakdown strength |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009164486A (ja) | 縦型ダイオードとその製造方法 | |
US9219113B2 (en) | Semiconductor device having breakdown voltage enhancement structure | |
US10062753B2 (en) | Semiconductor device | |
US11728377B2 (en) | Semiconductor device | |
US20150255535A1 (en) | Semiconductor device and method for manufacturing same | |
US20140035002A1 (en) | High breakdown voltage semiconductor device | |
US7915705B2 (en) | SiC semiconductor device having outer periphery structure | |
US8963276B2 (en) | Semiconductor device including a cell array having first cells and second cells interspersed around the arrangement of the first cells | |
JP2008294214A (ja) | 半導体装置 | |
JP2008016461A (ja) | 半導体装置 | |
JP2007266505A (ja) | 電力用半導体素子 | |
US9397206B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2003101039A (ja) | 高耐圧半導体装置 | |
JP3925319B2 (ja) | 半導体素子 | |
WO2013145545A1 (ja) | 半導体装置 | |
JPWO2013103051A1 (ja) | 半導体装置 | |
JP6064547B2 (ja) | 半導体装置 | |
JP2011171363A (ja) | Pinダイオード | |
JP2016201448A (ja) | ダイオード及びダイオードの製造方法 | |
JP2011233614A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US10707301B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2006186134A (ja) | 半導体装置 | |
JP5799176B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2013135078A (ja) | ダイオード | |
JP6549972B2 (ja) | 半導体装置およびその製造方法 |