DE102014208306A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102014208306A1
DE102014208306A1 DE201410208306 DE102014208306A DE102014208306A1 DE 102014208306 A1 DE102014208306 A1 DE 102014208306A1 DE 201410208306 DE201410208306 DE 201410208306 DE 102014208306 A DE102014208306 A DE 102014208306A DE 102014208306 A1 DE102014208306 A1 DE 102014208306A1
Authority
DE
Germany
Prior art keywords
insulating film
semiconductor device
area
breakdown voltage
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201410208306
Other languages
English (en)
Other versions
DE102014208306B4 (de
Inventor
Ryu KAMIBABA
Kensuke TAGUCHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014208306A1 publication Critical patent/DE102014208306A1/de
Application granted granted Critical
Publication of DE102014208306B4 publication Critical patent/DE102014208306B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst in einem Abschlussbereich (21) einen Durchbruchspannungshaltebereich (7) vom p–-Typ, der ein Störstellenbereich ist, der in einer vorbestimmten Tiefenrichtung von einer Substratoberfläche eines Substrats (1) vom n–-Typ ausgebildet ist, einen ersten Isolationsfilm (10), der auf dem Substrat (1) vom n–-Typ so ausgebildet ist, dass er zumindest den Durchbruchspannungshaltebereich (7) vom p–-Typ bedeckt, eine erste Feldplatte (11), die auf dem ersten Isolationsfilm (10) ausgebildet ist, einen zweiten Isolationsfilm (12), der so ausgebildet ist, dass er die erste Feldplatte (11) und den ersten Isolationsfilm (10) bedeckt, und eine zweite Feldplatte (13), die auf dem zweiten Isolationsfilm (12) ausgebildet ist. Der erste Isolationsfilm (10) ist in einem Eckenabschnitt (24) dicker als in einem geraden Abschnitt (22) in X-Richtung und einem geraden Abschnitt (23) in Y-Richtung.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Abschlussbereich für die Umwandlung von elektrischer Leistung.
  • Leistungsvorrichtungen, die Halbleitervorrichtungen für die Umwandlung von elektrischer Leistung sind, werden auf verschiedenen Gebieten für elektrische Haushaltsgeräte, Elektrofahrzeuge, Eisenbahnen, für die Aufmerksamkeit erlangende erneuerbare Energie wie z. B. Photovoltaik-Leistungserzeugung und Windenergieerzeugung umfangreich verwendet. Auf solchen Gebieten werden Leistungsvorrichtungen oder Leistungselektronikvorrichtungen, die mit den Leistungsvorrichtungen ausgestattet sind, für die Umwandlung von elektrischer Energie verwendet. Eine höhere Leistungsfähigkeit wie z. B. eine Verringerung der Größe und eine höhere Effizienz wurde gewünscht.
  • Eine Leistungsvorrichtung umfasst einen Elementbereich, der in einem Zentrum eines Chips vorgesehen ist, und einen Abschlussbereich, der in einem Umfangsabschnitt des Elementbereichs vorgesehen ist. Der Elementbereich leitet hauptsächlich elektrischen Strom. Der Abschlussbereich weist eine Durchbruchspannung auf. Obwohl der Abschlussbereich als Bereich zum Bestimmen einer Durchbruchspannungscharakteristik dient, die eine der wichtigen Eigenschaften der Leistungsvorrichtung ist, ist es erwünscht, den Abschlussbereich so klein wie möglich zu entwerfen, um einen kleineren Chip herzustellen, da der Abschlussbereich inaktiv ist, während er erregt wird.
  • Um die vorstehend beschriebenen Anforderungen zu erfüllen, haben einige Leistungsvorrichtungen begonnen, eine Struktur mit verringertem Oberflächenfeld (RESURF) und eine Veränderung einer seitlichen Dotierungsstruktur (VLD-Struktur) zu verwenden, die ermöglichen, dass der Abschlussbereich kleiner ist als jener einer Schutzringstruktur (GR-Struktur), die bis jetzt im Allgemeinen verwendet wird.
  • Der im Leistungschip vorgesehene Abschlussbereich umfasst einen geraden Abschnitt und einen Eckenabschnitt. Wenn der gerade Abschnitt und der Eckenabschnitt mit einer gemeinsamen Struktur entworfen sind, verursacht die Art des Eckenabschnitts mit einer Krümmung das Problem, dass sich ein elektrisches Feld leichter im Eckenabschnitt als im geraden Abschnitt konzentriert.
  • Verschiedene Strukturen zum Abschwächen der Konzentration des elektrischen Feldes im Eckenabschnitt wurden üblicherweise vorgeschlagen, um das vorstehend beschriebene Problem zu lösen. Eine Struktur wird beispielsweise offenbart, um die Konzentration des elektrischen Feldes im Eckenabschnitt abzuschwächen, indem ein Durchbruchspannungshaltebereich, der im Eckenabschnitt ausgebildet ist, breiter gemacht wird als der Durchbruchspannungshaltebereich, der im geraden Abschnitt ausgebildet ist (das heißt durch Vergrößern einer Fläche des Eckenabschnitts im Abschlussbereich). (Siehe beispielsweise JP 2009-164486-A .)
  • Die in JP 2009-164486-A offenbarte Struktur ist anwendbar, wenn nichts außerhalb des Eckenabschnitts (entgegengesetzt zum Elementbereich des Eckenabschnitts) angebracht ist. Wenn jedoch beispielsweise eine Identifikationsmarkierung, die Informationen über die Halbleitervorrichtung angibt, oder ein Steuermuster zum Steuern einer Halbleiterprozessbedingung bereits außerhalb des Eckenabschnitts angeordnet ist, entsteht ein Problem, dass es misslingt, den Abschlussbereich mit dem im Eckenabschnitt ausgebildeten breiteren Durchbruchspannungshaltebereich anzuwenden.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung zu schaffen, die in der Lage ist, das Durchbruchspannungsverhalten ohne Vergrößerung einer Fläche des Abschlussbereichs zu verbessern.
  • Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung nach Anspruch 1 gelöst.
  • Eine Halbleitervorrichtung umfasst einen Abschlussbereich, der so vorgesehen ist, dass er einen Elementbereich in der Draufsicht umgibt, wobei der Abschlussbereich einen geraden Abschnitt und einen Eckenabschnitt aufweist. Die Halbleitervorrichtung umfasst im Abschlussbereich: einen Durchbruchspannungshaltebereich, der in einer vorbestimmten Tiefenrichtung von einer Oberfläche eines Substrats von einem ersten Leitfähigkeitstyp ausgebildet ist, wobei der Durchbruchspannungshaltebereich ein Störstellenbereich mit niedriger Konzentration von einem zweiten Leitfähigkeitstyp ist; einen ersten Isolationsfilm auf dem Substrat, wobei der erste Isolationsfilm so ausgebildet ist, dass er zumindest den Durchbruchspannungshaltebereich bedeckt; eine erste Feldplatte, die auf dem ersten Isolationsfilm ausgebildet ist; einen zweiten Isolationsfilm, der so ausgebildet ist, dass er die erste Feldpatte und den ersten Isolationsfilm bedeckt; und eine zweite Feldplatte, die auf dem zweiten Isolationsfilm ausgebildet ist. Der erste Isolationsfilm ist im Eckenabschnitt dicker als im geraden Abschnitt.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst im Abschlussbereich: den Durchbruchspannungshaltebereich, der in der vorbestimmten Tiefenrichtung von der Oberfläche des Substrats vom ersten Leitfähigkeitstyp ausgebildet ist, wobei der Durchbruchspannungshaltebereich der Störstellenbereich mit niedriger Konzentration vom zweiten Leitfähigkeitstyp ist; den ersten Isolationsfilm auf dem Substrat, wobei der erste Isolationsfilm so ausgebildet ist, dass er zumindest den Durchbruchspannungshaltebereich bedeckt; die erste Feldplatte, die auf dem ersten Isolationsfilm ausgebildet ist; den zweiten Isolationsfilm, der so ausgebildet ist, dass er die erste Feldplatte und den ersten Isolationsfilm bedeckt; und die zweite Feldplatte, die auf dem zweiten Isolationsfilm ausgebildet ist. Der erste Isolationsfilm ist im Eckenabschnitt dicker als im geraden Abschnitt. Daher kann das Durchbruchspannungsverhalten der Halbleitervorrichtung verbessert werden, ohne die Fläche des Abschlussbereichs zu vergrößern.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 2 und 3 Querschnittsansichten, die jeweils ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 4 und 5 Diagramme, die jeweils schematisch ein Beispiel einer Verteilung des elektrischen Feldes in einem Eckenabschnitt eines Abschlussbereichs der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 6 eine Querschnittsansicht, die ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 7 bis 9 Diagramme, die jeweils ein Beispiel eines Herstellungsprozesses der Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
  • 10 eine Querschnittsansicht, die ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 11 eine Draufsicht, die ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß einer zugrundliegenden Technologie darstellt; und
  • 12 und 13 Querschnittsansichten, die jeweils ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß der zugrundeliegenden Technologie darstellen.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachstehend mit Bezug auf die Zeichnungen beschrieben.
  • Nachstehend bedeuten die Symbole ”+” und ”–”, dass eine Störstellenkonzentration vom n-Typ oder vom p-Typ eine relativ hohe Konzentration (+) oder niedrige Konzentration (–) ist.
  • Die nachstehende Beschreibung bezieht sich auf den n-Typ als ersten Leitfähigkeitstyp und den p-Typ als zweiten Leitfähigkeitstyp.
  • Ein Bipolartransistor mit isoliertem Gate (IGBT) mit einer RESURF-Struktur wird als Beispiel der Halbleitervorrichtung beschrieben.
  • <Zugrundeliegende Technologie>
  • Zuerst wird eine der vorliegenden Erfindung zugrundeliegende Technologie beschrieben.
  • 11 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß der zugrundeliegenden Technologie darstellt.
  • Wie in 11 dargestellt, weist die Halbleitervorrichtung einen Elementbereich 20, der in einem zentralen Abschnitt eines Chips vorgesehen ist, und einen Abschlussbereich 21, der in einem Umfangsabschnitt des Elementbereichs 20 vorgesehen ist (so dass er den Elementbereich 20 in der Draufsicht umgibt), auf.
  • Der Abschlussbereich 21 weist einen geraden Abschnitt mit einem geraden Abschnitt 22 in X-Richtung und einem geraden Abschnitt 23 in Y-Richtung und einen Eckenabschnitt 24, der den geraden Abschnitt 22 in X-Richtung und den geraden Abschnitt 23 in Y-Richtung verbindet, auf.
  • 12 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration entlang einer Linie D-D von 11 darstellt, und stellt die Konfiguration des Querschnitts des geraden Abschnitts 23 in Y-Richtung des Abschlussbereichs 21 dar. 13 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration entlang einer Linie E-E von 11 darstellt, und stellt die Konfiguration des Querschnitts des Eckenabschnitts 24 des Abschlussbereichs 21 dar. Obwohl 12 die Konfiguration des Querschnitts des geraden Abschnitts 23 in Y-Richtung darstellt, ist die Konfiguration des Querschnitts des geraden Abschnitts 22 in X-Richtung dazu ähnlich.
  • Wie in 12 und 13 dargestellt, weisen der gerade Abschnitt (der gerade Abschnitt 22 in X-Richtung, der gerade Abschnitt 23 in Y-Richtung) und der Eckenabschnitt 24 im Abschlussbereich 21 die gemeinsame Konfiguration auf.
  • Insbesondere sind im Abschlussbereich 21 gemäß der zugrundeliegenden Technologie ein Potentialmuldenbereich 6 vom p-Typ, ein Durchbruchspannungshaltebereich 7 vom p–-Typ und ein Kanalstoppbereich 8 vom n+-Typ in einer Richtung einer vorbestimmten Tiefe von einer Substratoberfläche 9 eines Substrats 1 vom n–-Typ ausgebildet.
  • Der Potentialmuldenbereich 6 vom p-Typ ist so ausgebildet, dass er sich vom Elementbereich 20 zum Abschlussbereich 21 erstreckt. Eine kleinere Krümmung schwächt die Konzentration eines elektrischen Feldes ab.
  • Der Durchbruchspannungshaltebereich 7 vom p–-Typ ist benachbart zum Potentialmuldenbereich 6 vom p-Typ mit einer niedrigen Konzentration, der eine Durchbruchspannung hält, und mit einer Störstellentiefe, die die RESURF-Bedingung erfüllt, ausgebildet.
  • Der Kanalstoppbereich 8 vom n+-Typ ist in einem äußersten Umfangsabschnitt des Abschlussbereichs 21 ausgebildet.
  • Ein erster Isolationsfilm 10, eine erste Feldplatte 11, ein zweiter Isolationsfilm 12, eine zweite Feldplatte 13, eine Emitterelektrode 3 und ein Schutzfilm 14 sind auf der Substratoberfläche 9 des Substrats 1 vom n–-Typ ausgebildet.
  • Der erste Isolationsfilm 10 ist so ausgebildet, dass er zumindest den Durchbruchspannungshaltebereich 7 vom p–-Typ bedeckt.
  • Die mehreren ersten Feldplatten 11 sind in vorbestimmten Intervallen auf dem ersten Isolationsfilm 10 ausgebildet.
  • Der zweite Isolationsfilm 12 ist als Zwischenschicht-Isolationsfilm so ausgebildet, dass er die erste Feldplatte 11 und den ersten Isolationsfilm 10 bedeckt.
  • Die mehreren zweiten Feldplatten 13 sind in vorbestimmten Intervallen auf dem zweiten Isolationsfilm 12 ausgebildet. Die erste Feldplatte 11 und die zweite Feldplatte 13 sind in einer Position ausgebildet, in der die Enden der ersten Feldplatte 11 und der zweiten Feldplatte 13 in einer Tiefenrichtung überlappen. Die erste Feldplatte 11 und die zweite Feldplatte 13 weisen eine Funktion zum Stabilisieren eines Potentials auf der Substratoberfläche 9 des Durchbruchspannungshaltebereichs 7 vom p–-Typ auf.
  • Die Emitterelektrode 3 ist von der zweiten Feldplatte 13 beabstandet so ausgebildet, dass sie einen Abschnitt des zweiten Isolationsfilms 12 bedeckt.
  • Der Schutzfilm 14 ist so ausgebildet, dass er eine Oberfläche eines Abschnitts der Emitterelektrode 3, des zweiten Isolationsfilms 12 und der zweiten Feldplatte 13 bedeckt.
  • Eine Pufferschicht 5 vom n+-Typ, eine Kollektorschicht 4 vom p+-Typ und eine Kollektorelektrode 2 sind durch Laminierung in dieser Reihenfolge auf einer hinteren Oberfläche des Substrats 1 vom n–-Typ (auf einer Oberfläche entgegengesetzt zur Substratoberfläche 9) ausgebildet.
  • Wie vorstehend beschrieben verursacht, wenn der gerade Abschnitt (der gerade Abschnitt 22 in X-Richtung, der gerade Abschnitt 23 in Y-Richtung) und der Eckenabschnitt 24 mit der gemeinsamen Struktur entworfen sind, die Art des Eckenabschnitts 24 mit einer Krümmung ein Problem, dass sich das elektrische Feld leichter im Eckenabschnitt 24 als im geraden Abschnitt 22 in X-Richtung und im geraden Abschnitt 23 in Y-Richtung konzentriert.
  • JP 2009-164486-A beschreibt eine Struktur, bei der der Durchbruchspannungshaltebereich, der im Eckenabschnitt ausgebildet ist, breiter ist als der Durchbruchspannungshaltebereich, der im geraden Abschnitt ausgebildet ist. Wie vorstehend beschrieben, besteht jedoch insofern ein Problem, als diese Struktur nicht angewendet werden kann, wenn eine Identifikationsmarkierung oder ein Steuermuster bereits angeordnet ist.
  • Die vorliegende Erfindung wurde durchgeführt, um die obigen Probleme zu lösen, und wird nachstehend im Einzelnen beschrieben.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. 2 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration entlang einer Linie A-A von 1 darstellt, und stellt die Konfiguration des Querschnitts eines geraden Abschnitts 23 in Y-Richtung eines Abschlussbereichs 21 dar. 3 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration entlang einer Linie B-B von 1 darstellt, und stellt die Konfiguration des Querschnitts eines Eckenbereichs 24 des Abschlussbereichs 21 dar. Obwohl 2 die Konfiguration des Querschnitts des geraden Abschnitts 23 in Y-Richtung darstellt, ist eine Konfiguration eines Querschnitts eines geraden Abschnitts 22 in X-Richtung dazu ähnlich.
  • Wie in 1 bis 3 dargestellt, ist in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der erste Isolationsfilm 10, der im Abschlussbereich 21 ausgebildet ist, im Eckenabschnitt 24 dicker als im geraden Abschnitt 22 in X-Richtung und im geraden Abschnitt 23 in Y-Richtung. Andere Konfigurationen sind ähnlich zu jenen der zugrundeliegenden Technologie (siehe 11 bis 13) und auf die Beschreibung wird verzichtet.
  • Im Abschlussbereich 21 verursacht das Anlegen eines positiven Potentials an eine Kollektorelektrode 2 relativ zu einer Emitterelektrode 3, dass eine Verarmungsschicht gebildet wird, die sich von einem Elementbereich 20 zum Abschlussbereich 21 erstreckt. Zu diesem Zeitpunkt wird ein Durchbruchspannungshaltebereich 7 vom p–-Typ durch Steuern und Optimieren einer Störstellenkonzentration im Durchbruchspannungshaltebereich 7 vom p–-Typ im Voraus, um eine gewünschte Durchbruchspannung zu erhalten, vollständig verarmt.
  • Eine Intensitätsverteilung des elektrischen Feldes im verarmten Durchbruchspannungshaltebereich 7 vom p–-Typ ist nicht gleichmäßig. Das elektrische Feld ist an einem Übergang zwischen dem Potentialmuldenbereich 6 vom p-Typ und dem Durchbruchspannungshaltebereich 7 vom p–-Typ und direkt unter den Enden einer ersten Feldplatte 11 und einer zweiten Feldplatte 13 (das heißt in einem Abschnitt, in dem die Enden beider Platten in der Tiefenrichtung überlappen) höher, was einen Lawinendurchbruch verursacht. Insbesondere ist das elektrische Feld direkt unter der zweiten Feldplatte 13 höher.
  • Da, wie vorstehend beschrieben, das elektrische Feld sich leichter im Eckenabschnitt 24 als im geraden Abschnitt 22 in X-Richtung und im geraden Abschnitt 23 in Y-Richtung konzentriert, ist die Intensitätsverteilung des elektrischen Feldes im Potentialmuldenbereich 6 vom p-Typ und im Durchbruchspannungshaltebereich 7 vom p–-Typ höher. Daher hängt die Durchbruchspannung der Halbleitervorrichtung von der Intensität des elektrischen Feldes im Eckenabschnitt 24 ab (mit anderen Worten, ein Absolutwert der Durchbruchspannung hängt von der Krümmung des Eckenabschnitts 24 ab).
  • Wie in 3 dargestellt, ist in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der erste Isolationsfilm 10 direkt unter der zweiten Feldplatte 13 so ausgebildet, dass der erste Isolationsfilm 10 im Eckenabschnitt 24 dicker ist als im geraden Abschnitt 22 in X-Richtung und im geraden Abschnitt 23 in Y-Richtung. Diese Konfiguration ermöglicht die Verringerung eines Spitzenwerts der Intensität des elektrischen Feldes direkt unter der zweiten Feldplatte 13 und die Abschwächung der Konzentration des elektrischen Feldes im Eckenabschnitt 24. Daher kann die Durchbruchspannung der Halbleitervorrichtung verbessert werden, wenn das positive Potential an die Kollektorelektrode 2 relativ zur Emitterelektrode 3 angelegt wird.
  • 4 ist ein Diagramm, das schematisch ein Beispiel einer Verteilung des elektrischen Feldes im Eckenabschnitt 24 des Abschlussbereichs 21 darstellt. 4 stellt die Verteilung des elektrischen Feldes entlang einer Linie C1–C2 von 3 dar, wenn das positive Potential an die Kollektorelektrode 2 relativ zur Emitterelektrode 3 angelegt wird. 5 ist eine vergrößerte Ansicht eines Abschnitts, der von einer Linie mit abwechselnden langen und kurzen Strichen in 4 umgeben ist.
  • In 4 und 5 stellt eine horizontale Achse einen Abstand in einer Richtung von C1–C2 dar und eine vertikale Achse stellt die Intensität des elektrischen Feldes dar. Eine durchgezogene Linie in den Diagrammen stellt die Intensität des elektrischen Feldes in der Halbleitervorrichtung gemäß der zugrundeliegenden Technologie (siehe 11 bis 13) dar. Eine gestrichelte Linie stellt die Intensität des elektrischen Feldes in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform (siehe 1 bis 3) dar.
  • Wie in 4 dargestellt, existieren mehrere Intensitätsspitzen des elektrischen Feldes in jeder der Halbleitervorrichtung gemäß der zugrundeliegenden Technologie und der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform. Positionen, in denen die Intensitätsspitzen des elektrischen Feldes existieren, entsprechen Positionen von Enden der zweiten Feldplatte 13. Dies zeigt, dass sich das elektrische Feld direkt unter der zweiten Feldplatte 13 konzentriert.
  • Wenn der Spitzenwert der Intensität des elektrischen Feldes, der in 4 und 5 dargestellt ist, ein elektrisches Feld des dielektrischen Durchbruchs eines Halbleitermaterials, das für das Substrat 1 vom n–-Typ verwendet wird, überschreitet (ein elektrisches Feld des dielektrischen Durchbruchs von Silizium, wenn das für das Substrat 1 vom n–-Typ verwendete Halbleitermaterial Silizium ist), tritt ein Lawinendurchbruch in der Halbleitervorrichtung auf. Der Durchbruchspannungswert der Halbleitervorrichtung wird zu diesem Zeitpunkt bestimmt. Um den Durchbruchspannungswert zu verbessern, muss daher der Intensitätsspitzenwert des elektrischen Feldes verringert werden.
  • Wie in 5 dargestellt, ist ein Spitzenwert ”a” der Intensität des elektrischen Feldes der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform kleiner als ein Spitzenwert ”b” der Intensität des elektrischen Feldes der Halbleitervorrichtung gemäß der zugrundeliegenden Technologie. Der erste Isolationsfilm 10 im Eckenabschnitt 24 ist in der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform dicker als in der Halbleitervorrichtung gemäß der zugrundeliegenden Technologie (siehe 3 und 13), was einen Anstieg des elektrischen Feldes zwischen den zweiten Feldplatten 13 ermöglicht. Folglich kann der Intensitätsspitzenwert des elektrischen Feldes verringert werden.
  • Folglich ermöglicht die erste bevorzugte Ausführungsform, dass die Konzentration des elektrischen Feldes im Eckenabschnitt 24 abgeschwächt wird, ohne eine Fläche des Abschlussbereichs 21 zu vergrößern, was eine Verbesserung des Durchbruchspannungsverhaltens der Halbleitervorrichtung ermöglicht.
  • <Zweite bevorzugte Ausführungsform>
  • 6 ist eine Querschnittsansicht, die ein Beispiel einer Konfiguration entlang einer Linie B-B von 1 darstellt, und stellt die Konfiguration des Querschnitts eines Eckenabschnitts 24 eines Abschlussbereichs 21 dar.
  • In einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung umfasst eine Substratoberfläche 9 eines Substrats 1 vom n–-Typ einen vertieften Bereich 15, der in einer vertieften Form im Eckenabschnitt 24 ausgebildet ist. Andere Konfigurationen sind zu jenen in der ersten bevorzugten Ausführungsform ähnlich und auf die Beschreibung wird verzichtet.
  • Wie in 6 dargestellt, ermöglicht die Ausbildung des vertieften Bereichs 15 im Eckenabschnitt 24, dass ein erster Isolationsfilm 10 im Eckenabschnitt 24 dicker ist als im geraden Abschnitt 22 in X-Richtung und im geraden Abschnitt 23 in Y-Richtung. Eine Oberfläche des ersten Isolationsfilms 10 kann zwischen dem Eckenabschnitt 24 und dem geraden Abschnitt (dem geraden Abschnitt 22 in X-Richtung, dem geraden Abschnitt 23 in Y-Richtung) bündig gemacht werden.
  • Gemäß der zweiten bevorzugten Ausführungsform kann folglich zusätzlich zu einem Effekt der ersten bevorzugten Ausführungsform die Halbleitervorrichtung im Eckenabschnitt 24 und im geraden Abschnitt (im geraden Abschnitt 22 in X-Richtung, im geraden Abschnitt 23 in Y-Richtung) flacher gemacht werden als in der ersten bevorzugten Ausführungsform.
  • <Dritte bevorzugte Ausführungsform>
  • In einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung ist ein vertiefter Bereich 15 gemäß einer zweiten bevorzugten Ausführungsform durch ein Verfahren zur lokalen Oxidation von Silizium (LOCOS) ausgebildet.
  • 7 bis 9 sind Diagramme, die jeweils ein Beispiel eines Herstellungsprozesses einer Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform darstellen. Insbesondere stellen 7 bis 9 jeweils ein Beispiel eines Prozesses zum Ausbilden des vertieften Bereichs 15 dar.
  • Wie in 7 dargestellt, wird ein Nitridfilm 16 auf einer Substratoberfläche 9 eines Substrats 1 vom n–-Typ ausgebildet, so dass ein Abschnitt einer Oberfläche eines Durchbruchspannungshaltebereichs 7 vom p–-Typ freiliegt. Mit anderen Worten, der Nitridfilm 16 wird so ausgebildet, dass der Abschnitt der Substratoberfläche 9, in dem der vertiefte Bereich 15 ausgebildet werden soll, freiliegt.
  • Wie in 8 dargestellt, wird als nächstes ein Oxidfilm 17 mit einer LOCOS-Form durch einen thermischen Oxidationsprozess ausgebildet.
  • Wie in 9 dargestellt, wird als nächstes der vertiefte Bereich 15 durch Beseitigung des Nitridfilms 16 und des Oxidfilms 17 ausgebildet.
  • Gemäß der dritten bevorzugten Ausführungsform erleidet folglich zusätzlich zu einem Effekt der zweiten bevorzugten Ausführungsform die Halbleitervorrichtung keine Beschädigung durch Ätzen im Vergleich zu einem Fall, in dem der vertiefte Bereich 15 durch Ätzen ausgebildet wird, da der vertiefte Bereich 15 durch das LOCOS-Verfahren ausgebildet wird. Daher kann eine Halbleitervorrichtung mit einem stabilen Durchbruchspannungsverhalten erhalten werden.
  • <Vierte bevorzugte Ausführungsform>
  • 10 ist eine vergrößerte Ansicht eines Umfangsabschnitts eines vertieften Bereichs 15, der in 6 dargestellt ist.
  • Wie in 10 dargestellt, ist in einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung der vertiefte Bereich 15 in einer verjüngten Form mit einer Grenzfläche mit eifern nicht vertieften Bereich (einem Bereich, in dem der vertiefte Bereich 15 nicht ausgebildet ist) auf einer Substratoberfläche 9, die zur Substratoberfläche 9 in einem Kegelwinkel 18 von 90 Grad oder weniger geneigt ist, ausgebildet. Andere Konfigurationen sind ähnlich zu jenen in der zweiten und der dritten bevorzugten Ausführungsform und auf die Beschreibung wird verzichtet.
  • Gemäß der vierten bevorzugten Ausführungsform wird folglich ein Effekt ähnlich zu jenem der zweiten und der dritten bevorzugten Ausführungsform erhalten.
  • Obwohl die erste bis vierte bevorzugte Ausführungsform unter der Annahme beschrieben wurden, dass die Halbleitervorrichtung ein IGBT ist, kann die Halbleitervorrichtung ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) oder eine Diode sein.
  • Obwohl die erste bis vierte bevorzugte Ausführungsform unter der Annahme beschrieben wurden, dass der n-Typ ein erster Leitfähigkeitstyp ist und der p-Typ ein zweiter Leitfähigkeitstyp ist, kann der n-Typ der zweite Leitfähigkeitstyp sein und der p-Typ kann der erste Leitfähigkeitstyp sein.
  • Das für das Substrat 1 vom n–-Typ verwendete Halbleitermaterial kann Silizium sein oder kann alternativ andere Materialien wie z. B. Siliziumcarbid (SiC), Galliumnitrid (GaN) und Diamant sein.
  • Jede bevorzugte Ausführungsform der vorliegenden Erfindung kann frei kombiniert werden und verschiedene Modifikationen und Ausschlüsse können an jeder bevorzugten Ausführungsform durchgeführt werden, ohne vom Schutzbereich der Erfindung abzuweichen.
  • Obwohl die Erfindung im Einzelnen gezeigt und beschrieben wurde, ist die vorangehende Beschreibung in allen Aspekten erläuternd und nicht einschränkend. Daher können selbstverständlich zahlreiche Modifikationen und Variationen entwickelt werden, ohne vom Schutzbereich der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009-164486 A [0006]
    • JP 2009-164486- A [0007, 0045]

Claims (4)

  1. Halbleitervorrichtung mit einem Abschlussbereich (21), der so vorgesehen ist, dass er einen Elementbereich (20) in der Draufsicht umgibt, wobei der Abschlussbereich (21) einen geraden Abschnitt (22, 23) und einen Eckenabschnitt (24) aufweist, wobei die Halbleitervorrichtung im Abschlussbereich (21) Folgendes umfasst: einen Durchbruchspannungshaltebereich (7), der in einer vorbestimmten Tiefenrichtung von einer Oberfläche (9) eines Substrats (1) eines ersten Leitfähigkeitstyps ausgebildet ist, wobei der Durchbruchspannungshaltebereich (7) ein Störstellenbereich mit niedriger Konzentration von einem zweiten Leitfähigkeitstyp ist; einen ersten Isolationsfilm (10) auf dem Substrat (1), wobei der erste Isolationsfilm (10) so ausgebildet ist, dass er zumindest den Durchbruchspannungshaltebereich (7) bedeckt; eine erste Feldplatte (11), die auf dem ersten Isolationsfilm (10) ausgebildet ist; einen zweiten Isolationsfilm (12), der so ausgebildet ist, dass er die erste Feldplatte (11) und den ersten Isolationsfilm (10) bedeckt; und eine zweite Feldplatte (13), die auf dem zweiten Isolationsfilm (12) ausgebildet ist, dadurch gekennzeichnet, dass der erste Isolationsfilm (10) im Eckenabschnitt (24) dicker ist als im geraden Abschnitt (22, 23).
  2. Halbleitervorrichtung nach Anspruch 1, die ferner im Eckenabschnitt (24) einen vertieften Bereich (15) umfasst, wobei eine Oberfläche des Substrats (1) in einer vertieften Form ausgebildet ist, dadurch gekennzeichnet, dass eine Oberfläche des ersten Isolationsfilms (10) zwischen dem Eckenabschnitt (24) und dem geraden Abschnitt (22, 23) bündig ist.
  3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der vertiefte Bereich (15) durch ein Verfahren zur lokalen Oxidation von Silizium (LOCOS) ausgebildet ist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der vertiefte Bereich (15) in einer verjüngten Form mit einer Grenzfläche mit einem nicht vertieften Bereich ausgebildet ist, der 90 Grad oder weniger zur Substratoberfläche (9) geneigt ist.
DE102014208306.0A 2013-10-10 2014-05-02 Halbleitervorrichtung Active DE102014208306B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013212639A JP6168961B2 (ja) 2013-10-10 2013-10-10 半導体装置
JP2013-212639 2013-10-10

Publications (2)

Publication Number Publication Date
DE102014208306A1 true DE102014208306A1 (de) 2015-04-16
DE102014208306B4 DE102014208306B4 (de) 2021-06-17

Family

ID=52738202

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014208306.0A Active DE102014208306B4 (de) 2013-10-10 2014-05-02 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9871109B2 (de)
JP (1) JP6168961B2 (de)
KR (1) KR20150042125A (de)
CN (1) CN104576710B (de)
DE (1) DE102014208306B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur
CN107068567B (zh) * 2016-11-22 2020-01-24 中国电子科技集团公司第五十五研究所 一种射频vdmos晶体管的金属栅与场板结构及其制备方法
CN106783970B (zh) * 2016-11-22 2020-05-08 中国电子科技集团公司第五十五研究所 一种射频vdmos晶体管的场板结构及其制备方法
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
JP6438175B1 (ja) * 2017-08-31 2018-12-12 新電元工業株式会社 半導体装置
JP2019054170A (ja) 2017-09-15 2019-04-04 株式会社東芝 半導体装置
JP7024277B2 (ja) 2017-09-20 2022-02-24 株式会社デンソー 半導体装置
CN109713032B (zh) * 2018-12-28 2020-12-18 电子科技大学 一种抗辐射半导体器件终端结构
CN110164955A (zh) * 2019-05-28 2019-08-23 深圳市桦沣实业有限公司 一种横向变掺杂终端结构
KR102633398B1 (ko) * 2021-05-27 2024-02-06 에스케이키파운드리 주식회사 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523816B (en) * 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP2009099863A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置、及び半導体装置の製造方法
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5409247B2 (ja) 2009-10-13 2014-02-05 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2011100877A (ja) * 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
JP5489791B2 (ja) * 2010-03-10 2014-05-14 三菱電機株式会社 電力用半導体装置の製造方法
JP5517688B2 (ja) * 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置
JP2011204935A (ja) 2010-03-26 2011-10-13 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2012244071A (ja) 2011-05-23 2012-12-10 Semiconductor Components Industries Llc 絶縁ゲート型半導体装置
US9224852B2 (en) * 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
JP5640969B2 (ja) 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP5637154B2 (ja) 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
JP5863574B2 (ja) * 2012-06-20 2016-02-16 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164486A (ja) 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法

Also Published As

Publication number Publication date
CN104576710A (zh) 2015-04-29
CN104576710B (zh) 2017-12-19
US20150102452A1 (en) 2015-04-16
DE102014208306B4 (de) 2021-06-17
US9871109B2 (en) 2018-01-16
KR20150042125A (ko) 2015-04-20
JP6168961B2 (ja) 2017-07-26
JP2015076544A (ja) 2015-04-20

Similar Documents

Publication Publication Date Title
DE102014208306B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE112013006308B4 (de) Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012219644B4 (de) Halbleitervorrichtung
DE102010011259B4 (de) Halbleitervorrichtung
DE102014209935A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102011003843A1 (de) SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014112371A1 (de) Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
DE102018203693A1 (de) Halbleitervorrichtung
DE102014202856A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112013007094T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102014112379A1 (de) Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE112016006380T5 (de) Halbleiterbauelement
DE102012220166A1 (de) IGBT mit vertikalen Gräben und Verfahren zu seiner Herstellung
DE102014211903A1 (de) Halbleitervorrichtung mit breiter Bandlücke
DE112017002912T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit.
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE112021002169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final