DE102010011259B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102010011259B4
DE102010011259B4 DE102010011259.3A DE102010011259A DE102010011259B4 DE 102010011259 B4 DE102010011259 B4 DE 102010011259B4 DE 102010011259 A DE102010011259 A DE 102010011259A DE 102010011259 B4 DE102010011259 B4 DE 102010011259B4
Authority
DE
Germany
Prior art keywords
section
electrode
guard ring
main surface
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010011259.3A
Other languages
English (en)
Other versions
DE102010011259A1 (de
Inventor
Tetsuo Takahashi
Takami Otsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arigna Technology Ltd Ie
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010011259A1 publication Critical patent/DE102010011259A1/de
Application granted granted Critical
Publication of DE102010011259B4 publication Critical patent/DE102010011259B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Halbleitervorrichtung (20) mit: einem Halbleitersubstrat (1) mit einer Hauptoberfläche (1a) mit einer Elementausbildungsregion (14), einem Guardring (2b, 2c, 2d, 2e), der in der Hauptoberfläche (1a) des Halbleitersubstrates (1) so ausgebildet ist, dass er bei Betrachtung in der Draufsicht einen Umfang der Elementausbildungsregion (14) umgibt, einer Guardringelektrode (7b, 7c, 7d, 7e), die auf der Hauptoberfläche (1a) des Hauptleitersubstrates (1) ausgebildet ist und elektrisch mit dem Guardring (2b, 2c, 2d, 2e) verbunden ist, einer Kanal-Stopperregion (3), die in der Hauptoberfläche (1a) des Halbleitersubstrates (1) so ausgebildet ist, dass sie bei Betrachtung in der Draufsicht außerhalb des Guardrings (2b, 2c, 2d, 2e) angeordnet ist, einer Kanal-Stopperelektrode (7f), die auf der Hauptoberfläche (1a) des Halbleitersubstrates (1) ausgebildet ist und elektrisch mit der Kanal-Stopperregion (3) verbunden ist, und einer Feldplatte (9a, 9b, 10), die oberhalb des Halbleitersubstrates (1) angeordnet ist und von dem Halbleitersubstrat (1), der Guardringelektrode (7e) und der Kanal-Stopperelektrode (7f) isoliert ist, wobei die Feldplatte (9a, 9b) schwebende Potentiale hat und kapazitiv an die Guardringelektrode (7e) angekoppelt ist und kapazitiv an die Kanal-Stopperelektrode (7f) angekoppelt ist, wobei die Feldplatte (9a, 9b, 10) einen ersten Abschnitt (9a) enthält, der zwischen der Hauptoberfläche (1a) des Halbleitersubstrates (1) und der Guardringelektrode (7e) angeordnet ist, und einen zweiten Abschnitt (9b), der zwischen der Hauptoberfläche (1a) des Halbleitersubstrates (1) und der Kanal-Stopperelektrode (7f) angeordnet ist, wobei der erste Abschnitt (9a) einen Abschnitt (91) aufweist, der bei Betrachtung in der Draufsicht mit der Guardringelektrode (7e) überlappt, und wobei der zweite Abschnitt (9b) einen Abschnitt (92) aufweist, der bei Betrachtung in der Draufsicht mit der Kanal-Stopperelektrode (7f) überlappt.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung mit einem Guardring (Feldbegrenzungsring).
  • DE 103 02 628 A1 offenbart eine Leistungshalbleitervorrichtung mit einem n-Substrat und einem p-Bereich. Auf der oberen Oberfläche des Substrats sind ein Isolierfilm, eine Abschirmung und eine Elektrode in dieser Reihenfolge ausgebildet. Die Abschirmung ist mit dem Leiter verbunden. Die Abschirmung und die Elektrode sind von dem Substrat isoliert.
  • DE 10 2004 059 620 A1 offenbart eine Halbleitervorrichtung, bei der eine p-Wanne, die als Kanalbereich eines MOSFET dient, auf einer Seite einer n–-Schicht ausgebildet ist und ein n+-Drainbereich auf der anderen Seite ausgebildet ist. Oberhalb der n–-Schicht ist eine Mehrzahl von ersten schwebenden Feldplatten ausgebildet, wobei eine erste Isolierschicht dazwischenliegt. Eine Mehrzahl von zweiten schwebenden Feldplatten ist darüber ausgebildet, wobei eine zweite Isolierschicht dazwischenliegt.
  • Die Dicke der ersten Isolierschicht ist größer als die Dicke der zweiten Isolierschicht.
  • Im Allgemeinen ist bei einer Leistungshalbleitervorrichtung eine Fähigkeit, eine hohe Durchbruchsspannung bezüglich der Hauptspannung aufrecht zu erhalten, erforderlich. Für solch eine Aufrechterhaltung der Durchbruchsspannung werden im Allgemeinen Guardringstrukturen verwendet. Grundlegende Strukturen und Aufbauten, in denen diese angewendet werden, sind beispielsweise in dem folgenden Dokument oder ähnlichen offenbart:
    B. Jayant Baliga, ”Power Semiconductor Devices”, USA, PWS PUBLISHING COMPANY, Seite 98–103
  • Eine Guardringstruktur wird mit einer Verunreinigungsregion auf einem schwebenden Potential, die einen Emitter umgibt, vorgesehen zum Verringern des elektrischen Feldes an der Oberfläche und zum Aufrechterhalten einer Durchbruchsspannung.
  • Wenn Guardringe bis hin zum Ende eines Halbleitersubstrates vorgesehen werden, gelangt eine elektrische Feldspitze in dem Halbleitersubstrat in die Nähe seines Zentralabschnitts, in dem eine Elementausbildungsregion vorgesehen ist. Daher werden die Guardringe nicht bis zum Ende des Halbleitersubstrates hin ausgebildet.
  • Abstände zwischen den Guardringen werden so eingestellt, dass eine elektrische Feldspitze unmittelbar unterhalb einer Guardringelektrode, die an dem äußersten Guardring angebracht ist, maximal ist. Leider begrenzt dies die Verbesserung der Durchbruchsspannung unmittelbar unterhalb der an dem äußersten Guardring angebrachten Guardringelektrode.
  • Ferner erfordert der Guardringaufbau leider eine große Fläche zum Aufrechterhalten der Durchbruchsspannung.
  • Die vorliegende Erfindung wurde im Lichte des vorstehenden Problems durchgeführt und ihre Aufgabe ist das Vorsehen einer Halbleitervorrichtung, welche eine Stabilisierung der Durchbruchsspannung erlaubt.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Eine Halbleitervorrichtung der vorliegenden Erfindung beinhaltet: ein Halbleitersubstrat mit einer Hauptoberfläche mit einer Elementausbildungsregion; einen Guardring (Feldbegrenzungsring), der in der Hauptoberfläche des Halbleitersubstrates so ausgebildet ist, dass er einen Umfang der Elementausbildungsregion bei Betrachtung in einer Draufsicht umgibt; eine Guardringelektrode, die auf der Hauptoberfläche des Halbleitersubstrates ausgebildet ist und elektrisch mit dem Guardring verbunden ist; eine Kanal-Stopperregion, die in der Hauptoberfläche des Halbleitersubstrates so ausgebildet ist, dass sie bei Betrachtung in der Draufsicht außerhalb des Guardrings angeordnet ist; eine Kanal-Stopperelektrode, die auf der Hauptoberfläche des Halbleitersubstrates ausgebildet ist und elektrisch mit der Kanal-Stopperregion verbunden ist; und eine Feldplatte, die über dem Halbleitersubstrat angeordnet ist und von diesem isoliert ist, wobei die Feldplatte einen ersten Abschnitt aufweist, der zwischen der Hauptoberfläche des Halbleitersubstrates und der Guardringelektrode angeordnet ist, und einen zweiten Abschnitt, der zwischen der Hauptoberfläche des Halbleitersubstrates und der Kanal-Stopperelektrode angeordnet ist, wobei der erste Abschnitt einen Abschnitt aufweist, der bei Betrachtung in der Draufsicht mit der Guardringelektrode überlappt, und der zweite Abschnitt einen Abschnitt aufweist, der mit der Kanal-Stopperelektrode bei Betrachtung in der Draufsicht überlappt.
  • Gemäß der vorliegenden Erfindung beinhaltet die Feldplatte den ersten Abschnitt, der zwischen der Hauptoberfläche des Halbleitersubstrates und der Guardringelektrode angeordnet ist, und den zweiten Abschnitt, der zwischen der Hauptoberfläche des Halbleitersubstrates und der Kanal-Stopperelektrode angeordnet ist. Bei Betrachtung in der Draufsicht weist der erste Abschnitt den Abschnitt auf, der mit der Guardringelektrode überlappt. Bei Betrachtung in der Draufsicht weist der zweite Abschnitt den Abschnitt auf, der mit der Kanal-Stopperelektrode überlappt. Folglich kann die Feldplatte kapazitiv an die Guardringelektrode und die Kanal-Stopperelektrode angekoppelt werden zum Verhindern einer Feldlinienkonzentration des elektrischen Feldes unmittelbar unterhalb der Guardringelektrode, die an den äußersten Guardring angebracht ist. Somit kann eine stabilisierte Durchbruchsspannung erhalten werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen. Von den Figuren zeigen:
  • 1 eine Draufsicht, die in schematischer Weise eine Halbleitervorrichtung bei einer ersten Ausführungsform der vorliegenden Erfindung zeigt,
  • 2 eine schematische Querschnittsansicht entlang einer Linie II-II von 1,
  • 3 eine Draufsicht, die in schematischer Weise eine Halbleitervorrichtung bei einer zweiten Ausführungsform der vorliegenden Erfindung zeigt,
  • 4 eine schematische Querschnittsansicht entlang einer Linie IV-IV von 3,
  • 5 eine schematische Querschnittsansicht einer Halbleitervorrichtung einer dritten Ausführungsform der vorliegenden Erfindung, die einen Querschnitt entlang der Linie IV-IV von 3 zeigt,
  • 6 eine schematische Querschnittsansicht einer Halbleitervorrichtung einer vierten Ausführungsform der vorliegenden Erfindung, die einen Querschnitt entlang der Linie IV-IV von 3 zeigt,
  • 7 eine schematische Querschnittsansicht einer Halbleitervorrichtung eines Vergleichsbeispiels, das einen Querschnitt entlang der Linie IV-IV von 3 zeigt und
  • 8 die Verteilung des elektrischen Feldes an der Oberfläche (elektrisches Feld und Abstand) bei der ersten Ausführungsform der vorliegenden Erfindung und bei dem Vergleichsbeispiel.
  • Erste Ausführungsform
  • Zunächst wird eine Konfiguration einer Halbleitervorrichtung einer ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Bezug nehmend auf 1 und 2 weist eine Halbleitervorrichtung 20 der vorliegenden Ausführungsform hauptsächlich ein Halbleitersubstrat 1, eine Kollektorelektrode 5, eine Feldoxidschicht 6, eine Emitterelektrode 7a, Guardringelektroden 7b, 7c, 7d, 7e, eine Kanal-Stopperelektrode 7f und Feldplatten 9a, 9b, 10 auf. Aus Gründen der besseren Darstellung ist in 1 eine Passivierungsschicht 8 nicht gezeigt.
  • Hauptsächlich Bezug nehmend auf 1 hat die Halbleitervorrichtung 20 bei Betrachtung in der Draufsicht einen Zentralabschnitt, der mit einer Ausbildungsregion 14 für ein Leistungshalbleiterelement, wie zum Beispiel einen IGBT (Bipolartransistor mit isoliertem Gate) versehen ist. Bei Betrachtung in der Draufsicht sind die Guardringelektroden 7b, 7c, 7d, 7e so ausgebildet, dass sie einen Umfang der Elementausbildungsregion 14 umgeben. Bei Betrachtung in der Draufsicht sind die Feldplatte 10 und die Kanal-Stopperelektrode 7f so ausgebildet, dass sie den Umfang der Guardringelektrode 7e umgeben.
  • Hauptsächlich Bezug nehmend auf 2 weist das Halbleitersubstrat 1 ein n–-Substrat 1b, eine p-Typ-Einbettungsschicht 2a, Guardringe 2b, 2c, 2d, 2e, eine Kanal-Stopperregion 3 und eine n-Typ-Pufferschicht 4 auf. Das Halbleitersubstrat 1 hat eine Hauptoberfläche 1a. In der Hauptoberfläche 1a des Halbleitersubstrates 1 sind die p-Typ-Einbettungsschicht 2a, die Guardringe 2b, 2c, 2d, 2e und die Kanal-Stopperregion 3 ausgebildet.
  • Die eingebettete p-Typ-Schicht 2a ist in der Elementausbildungsregion 14 ausgebildet und bildet beispielsweise eine Basisregion des IGBT. Eine Grenze zwischen der p-Typ-Einbettungsschicht 2a und dem n–-Substrat 1b bildet einen Hauptübergang.
  • Die Guardringe 2b, 2c, 2d, 2e sind vorgesehen zum Aufrechterhalten der Durchbruchsspannung. Die Kanal-Stopperregion 3 ist außerhalb des äußersten Guardrings 2e ausgebildet. Die Kanal-Stopperregion 3 ist vorgesehen, um zu verhindern, dass sich eine Verarmungsschicht zu dem Ende der Hauptoberfläche 1a (bzw. dem Rand des Substrates) erstreckt.
  • Auf dem Halbleitersubstrat 1 und über diesem sind eine Feldoxidschicht 6 und eine Zwischenlagen-Isolationsschicht 12 ausgebildet. Auf der Zwischenlagen-Isolationsschicht 12 sind eine Emitterelektrode 7a, Guardringelektroden 7b, 7c, 7d, 7e und eine Kanal-Stopperelektrode 7f ausgebildet. Die Emitterelektrode 7a ist elektrisch mit der p-Typ-Einbettungsschicht 2a über ein Kontaktloch verbunden, das in der Feldoxidschicht 6 und der Zwischenlagen-Isolationsschicht 12 vorgesehen ist.
  • Die Guardringelektroden 7b, 7c, 7d, 7e sind entsprechend elektrisch mit den Guardringen 2b, 2c, 2d, 2e über Kontaktlöcher verbunden, die in der Feldoxidschicht 6 und der Zwischenlagen-Isolationsschicht 12 ausgebildet sind. Die Kanal-Stopperelektrode 7f ist elektrisch mit der Kanal-Stopperregion 3 über ein Kontaktloch verbunden, das in der Feldoxidschicht 6 und der Zwischenlagen-Isolationsschicht 12 vorgesehen ist.
  • Zwischen der Feldoxidschicht 6 und der Zwischenlagen-Isolationsschicht 12 sind Feldplatten 9a, 9b ausgebildet. Die Feldplatte 9a (erster Abschnitt) ist zwischen der Hauptoberfläche 1a des Halbleitersubstrates 1 und der Guardringelektrode 7e angeordnet. Bei Betrachtung in der Draufsicht weist die Feldplatte 9a (erster Abschnitt) einen Abschnitt 91 auf, der mit der Guardringelektrode 7e überlappt. Der Überlappungsabschnitt 91 und die Guardringelektrode 7e bilden einen Kondensator C1.
  • Die Feldplatte 9b (zweiter Abschnitt) ist zwischen der Hauptoberfläche 1a des Halbleitersubstrates 1 und der Kanal-Stopperelektrode 7f angeordnet. Bei Betrachtung in der Draufsicht weist die Feldplatte 9b (zweiter Abschnitt) einen Abschnitt 92 auf, der mit der Kanal-Stopperelektrode 7f überlappt. Der Überlappungsabschnitt 92 und die Kanal-Stopperelektrode 7f bilden einen Kondensator C4.
  • Auf der Zwischenlagen-Isolationsschicht 12 ist die Feldplatte 10 (dritter Abschnitt) ausgebildet. Die Feldplatte 10 (dritter Abschnitt) gehört zur gleichen Schicht wie die Guardringelektrode 7e und die Kanal-Stopperelektrode 7f. Mit anderen Worten, die Feldplatte 10 (dritter Abschnitt), die Guardringelektrode 7e und die Kanal-Stopperelektrode 7f sind durch die gleiche Schicht, die beispielsweise aus Aluminium besteht, ausgebildet.
  • Weiterhin weist bei Betrachtung in der Draufsicht die Feldplatte 10 (dritter Abschnitt) einen Abschnitt 93a auf, der mit der Feldplatte 9a (erster Abschnitt) überlappt. Der Überlappungsabschnitt 93a und die Feldplatte 9a bilden einen Kondensator C2. Bei Betrachtung in der Draufsicht weist die Feldplatte 10 (dritter Abschnitt) einen Abschnitt 93b auf, der mit der Feldplatte 9b (zweiter Abschnitt) überlappt. Der Überlappungsabschnitt 93b und die Feldplatte 9b bilden einen Kondensator C3.
  • Die Feldplatten 9a, 9b, 10 sind elektrisch isoliert von dem Halbleitersubstrat 1, der Guardringelektrode 7e und der Kanal-Stopperelektrode 7f.
  • Die Guardringe 2b, 2c, 2d, 2e und die Guardringelektroden 7b, 7c, 7d, 7e haben schwebende Potentiale. Die Guardringelektrode 7e und die Feldplatte 9a, die Feldplatte 9a und die Feldplatte 10, die Feldplatte 10 und die Feldplatte 9b, und die Feldplatte 9b und die Kanal-Stopperelektrode 7f haben schwebende Potentiale.
  • Der Kondensator C1 stellt eine Koppelkapazität zwischen der Guardringelektrode 7e und der Feldplatte 9a bereit. Der Kondensator C4 stellt eine Koppelkapazität zwischen der Feldplatte 9b und der Kanal-Stopperelektrode 7f bereit. Der Kondensator C2 liefert eine Koppelkapazität der Feldplatte 9a und der Feldplatte 10. Der Kondensator C3 liefert eine Koppelkapazität zwischen der Feldplatte 9b und der Feldplatte 10.
  • Es sollte beachtet werden, dass ein Abstand zwischen dem Halbleitersubstrat 1 und den Feldplatten 9a, 9b vorzugsweise größer ist als ein Abstand zwischen den Feldplatten 9a, 9b und der Feldplatte 10. Dadurch ist die Koppelkapazität zwischen dem Halbleitersubstrat 1 und den Feldplatten 9a, 9b kleiner als die Koppelkapazität zwischen den Feldplatten 9a, 9b und der Feldplatte 10. Dies hält die Potentiale der Feldplatten 9a, 9b, 10 davon ab, unter einem Einfluss des Potentials der Hauptoberfläche 1a des Halbleitersubstrates 1 zu schwanken.
  • Die Passivierungsschicht 8 ist auf der Emitterelektrode 7a, den Guardringelektroden 7b, 7c, 7d, 7e, der Kanal-Stopperelektrode 7f, der Feldplatte 10 und der Zwischenlagen-Isolationsschicht 12 ausgebildet.
  • Das Halbleitersubstrat 1 hat eine Oberfläche entgegengesetzt der Hauptoberfläche 1a. Auf dieser Oberfläche ist die n-Typ-Pufferschicht 4 ausgebildet. Auf der n-Typ-Pufferschicht 4 ist die Kollektorelektrode 5 ausgebildet.
  • Die Emitterelektrode 7a, die Guardringelektroden 7b, 7c, 7d, 7e, die Kanal-Stopperelektrode 7f und die Feldplatte 10 sind beispielsweise aus Aluminium ausgebildet. Die Feldplatten 9a, 9b sind beispielsweise aus polykristallinem Silizium ausgebildet. Die Materialien, die verwendet werden können, sind jedoch nicht auf Aluminium bzw. polykristallines Silizium beschränkt. Die genannten Strukturen können aus anderen Materialien ausgebildet werden.
  • Die Konfiguration der Halbleitervorrichtung 20 kann unter Verwendung eines Prozessablaufs für eine allgemeine Halbleitervorrichtung, wie z. B. einen IGBT, ausgebildet werden. Beispielsweise können in dem Prozessablauf ein Schritt des Einbettens einer Gateelektrode und ein Schritt des Ausbildens einer Emitterelektrode angewendet werden.
  • Als nächstes wird ein Betrieb einer Halbleitervorrichtung der vorliegenden Ausführungsform beschrieben.
  • In der Halbleitervorrichtung 20 der vorliegenden Ausführungsform liefert der Kondensator C1 eine Koppelkapazität zwischen der Guardringelektrode 7e und der Feldplatte 9a. Der Kondensator C4 liefert eine Koppelkapazität zwischen der Feldplatte 9b und der Kanal-Stopperelektrode 7f. Der Kondensator C2 liefert eine Koppelkapazität zwischen der Feldplatte 9a und der Feldplatte 10. Der Kondensator C3 liefert eine Koppelkapazität zwischen der Feldplatte 9b und der Feldplatte 10.
  • Auf diese Weise liefern die Kondensatoren C1–C4 eine Koppelkapazität der Guardringelektrode 7e, der Feldplatten 9a, 9b, 10 und der Kanal-Stopperelektrode 7f. Die Guardringelektrode 7e, die Feldplatten 9a, 9b, 10 und die Kanal-Stopperelektrode 7f haben höhere Potentiale je weiter außen sie angeordnet sind.
  • Da die Halbleitervorrichtung 20 der vorliegenden Ausführungsform mit der Mehrzahl von Guardringen 2b, 2c, 2d, 2e versehen ist, erstreckt sich die Verarmungsschicht zunächst zu dem Guardring 2b hin. Dies verringert das elektrische Feld an einem Eckabschnitt des Hauptübergangs, der an der Grenze zwischen der p-Typ-Einbettungsschicht 2a und dem n–-Substrat 1b angesiedelt ist. Die Verarmungsschicht erstreckt sich dann zu dem Guardring 2c hin, wodurch das elektrische Feld unmittelbar unterhalb der Guardringelektrode 7b, die an dem Guardring 2b angebracht ist, verringert wird. Auf diese Weise gestattet die Mehrzahl von Guardringen 2b, 2c, 2d, 2e die Ausdehnung der Verarmungsschicht zu dem äußersten Guardring 2e hin, wodurch das elektrische Feld vermindert wird.
  • Es wird davon ausgegangen, dass in diesem Fall eine elektrische Feldspitze unmittelbar unterhalb die Guardringelektrode 7e gelangt, die an dem äußersten Guardring 2e angebracht ist. Die Feldplatten 9a, 9b, 10 verringern jedoch die elektrische Feldlinienkonzentration unmittelbar unterhalb der Guardringelektrode 7e, die an dem äußersten Guardring 2e angebracht ist, wodurch das Oberflächenpotential des Halbleitersubstrates 1 stabilisiert wird.
  • Im Folgenden werden Funktionsweisen und Wirkungen der Halbleitervorrichtung der vorliegenden Erfindung im Vergleich zu einem Vergleichsbeispiel erläutert.
  • Bezug nehmend auf 7 unterscheidet sich eine Halbleitervorrichtung des Vergleichsbeispiels von jener der vorliegenden Ausführungsform hauptsächlich darin, dass keine Feldplatten 9a, 9b, 10 ausgebildet sind. In der Halbleitervorrichtung 20 des Vergleichsbeispiels gelangt eine maximale elektrische Feldspitze an einen Punkt X unmittelbar unterhalb der Guardringelektrode 7e, die an dem äußersten Guardring 2e angebracht ist.
  • Bezug nehmend auf 8 stellt eine durchgezogene Linie in dieser Figur die Verteilung des elektrischen Feldes der Halbleitervorrichtung des Vergleichsbeispiels dar. Eine gestrichelte Linie in 8 stellt die Verteilung des elektrischen Oberflächenfeldes der Halbleitervorrichtung der vorliegenden Ausführungsform dar. Die Kennzeichnung des Punktes X in der Figur kennzeichnet einen Abstand des Punktes X und ein elektrisches Feld bei diesem, wobei der Punkt X unmittelbar unterhalb der Guardringelektrode 7e liegt, die an dem äußersten Guardring 2e von 7 angebracht ist. Wie in 8 gezeigt ist, ist bei dem Vergleichsbeispiel eine elektrische Feldspitze maximal an dem Punkt X.
  • Im Gegensatz dazu ist die Halbleitervorrichtung 20 der vorliegenden Ausführungsform mit den Feldplatten 9a, 9b, 10 versehen, die außerhalb der Guardringelektrode 7e, welche an dem äußersten Guardring 2e angebracht ist, ausgebildet sind. Zusätzlich liefern die Kondensatoren C1–C4 eine Koppelkapazität der Guardringelektrode 7e, der Feldplatten 9a, 9b, 10 und der Kanal-Stopperelektrode 7f. Dies verringert den Einfluss des elektrischen Feldes unmittelbar unterhalb der Guardringelektrode 7e, welche an dem äußersten Guardring 2e angebracht ist, wodurch eine elektrische Feldlinienkonzentration verhindert wird. Dadurch kann die Durchbruchsspannung erhöht werden. Auf diese Weise wird eine stabilisierte Durchbruchsspannung erzielt. Wie in 8 gezeigt, ist eine elektrische Feldspitze nicht unmittelbar unterhalb der Guardringelektrode 7e, die an dem äußersten Guardring 2e angebracht ist, maximal.
  • Zusätzlich erzielt die Halbleitervorrichtung 20 der vorliegenden Ausführungsform ein stabilisiertes elektrisches Feld zwischen dem äußersten Guardring 2e und der Kanal-Stopperregion 3. Folglich kann die Distanz zwischen dem äußerten Guardring 2e und der Kanal-Stopperregion 3 verringert werden, um eine Verringerung der Fläche des Halbleitersubstrates 1 zu erzielen.
  • Zweite Ausführungsform
  • Eine Halbleitervorrichtung einer zweiten Ausführungsform der vorliegenden Erfindung unterscheidet sich von der Halbleitervorrichtung der ersten Ausführungsform hauptsächlich in der Konfiguration der Feldplatten.
  • Bezug nehmend auf 3 und 4 weist das Halbleitersubstrat 1 eine Hauptoberfläche 1a auf, über der Feldplatten 9a, 9b ausgebildet sind mit einer zwischen die Hauptoberfläche 1a und die Feldplatten 9a, 9b gefügten Feldoxidschicht 6. Aus Gründen der besseren Darstellung ist in 3 eine Passivierungsschicht 8 nicht dargestellt.
  • Auf den Feldplatten 9a, 9b ist eine Isolationsschicht 13 ausgebildet, auf welcher eine Feldplatte 9c (dritter Abschnitt) ausgebildet ist. Auf der Feldplatte 9c ist eine Zwischenlagen-Isolationsschicht 12 ausgebildet. Auf der Zwischenlagen-Isolationsschicht 12 sind eine Guardringelektrode 7e und eine Kanal-Stopperelektrode 7f ausgebildet. Mit anderen Worten, die Feldplatte 9c (dritter Abschnitt) ist als eine Schicht unterhalb (der Ebene) der Guardringelektrode 7e und der Kanal-Stopperelektrode 7f ausgebildet.
  • Bei Betrachtung in der Draufsicht weist die Feldplatte 9c (dritter Abschnitt) einen Abschnitt 93a auf, der mit der Feldplatte 9a (erster Abschnitt) überlappt. Der Überlappungsabschnitt 93a und die Feldplatte 9a bilden einen Kondensator C2. Bei Betrachtung in der Draufsicht weist die Feldplatte 9c (dritter Abschnitt) einen Abschnitt 93b auf, der mit der Feldplatte 9b (zweiter Abschnitt) überlappt. Der Überlappungsabschnitt 93b und die Feldplatte 9b bilden einen Kondensator C3.
  • Die Feldplatte 9c ist beispielsweise aus polykristallinem Silizium ausgebildet, das mit Verunreinigungen in einer hohen Konzentration dotiert ist.
  • Der restliche Aufbau der vorliegenden Ausführungsform entspricht jenem der vorangegangenen ersten Ausführungsform. Daher sind die gleichen Elemente mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • Die Konfiguration der Halbleitervorrichtung 20 kann unter Verwendung eines Prozessablaufs für eine allgemeine Halbleitervorrichtung ausgebildet werden. Die Halbleitervorrichtung 20 kann so ausgebildet werden, dass sie eine gewünschte Struktur hat, indem die Feldplatten 9a, 9b und die Feldplatte 9c als zwei Schichten mit einer dazwischengefügten Isolationsschicht 13 ausgebildet werden.
  • Hierdurch liefert die Halbleitervorrichtung der vorliegenden Ausführungsform Funktionsweisen und Wirkungen ähnlich jenen der ersten Ausführungsform.
  • Da die Feldplatten 9a, 9b, 9c so ausgebildet sind, dass sie in der Feldoxidschicht 6, der Zwischenlagen-Isolationsschicht 12 und der Isolationsschicht 13 eingeschlossen (enthalten) sind, können Spannungsfluktuationen verhindert werden, die von einem Verrutschen des Aluminiums (aluminum slide) herrühren, was allgemein ein Problem in einem harzvergossenen Chip darstellt. Der Begriff ”aluminum slide” (Verrutschen des Aluminiums) bezieht sich hier auf ein Ablösen oder eine Versetzung einer Aluminiumbahn, die durch eine auf die Aluminiumbahn wirkende Kraft verursacht werden, die aus einer thermischen Spannung resultiert, welche durch einen Unterschied im thermischen Ausdehnungskoeffizienten gegenüber dem Harz entsteht.
  • Dritte Ausführungsform
  • Eine Halbleitervorrichtung einer dritten Ausführungsform der vorliegenden Erfindung unterscheidet sich von der Halbleitervorrichtung der ersten Ausführungsform in der Konfiguration der Feldplatten.
  • Bezug nehmend auf 5 weist ein Halbleitersubstrat 1 eine Hauptoberfläche 1a auf, über der die Feldplatten 9a, 9b ausgebildet sind mit einer Feldoxidschicht 6, die zwischen die Hauptoberfläche 1a und die Feldplatten 9a, 9b gefügt ist. Die Feldplatten 9c (dritter Abschnitt) sind (lateral) zwischen den Feldplatten 9a, 9b ausgebildet und zwischen ihnen ist eine Zwischenlagen-Isolationsschicht 12 vorgesehen. Bei der vorliegenden Ausführungsform sind zwei Feldplatten 9c (dritter Abschnitt) beschrieben, die vorliegende Erfindung ist jedoch nicht hierauf beschränkt. Eine einzige Feldplatte 9c oder eine Mehrzahl von Feldplatten 9c können vorgesehen sein. Die Feldplatten 9a, 9b, 9c sind entlang einer Richtung angeordnet, in der sich die Hauptoberfläche 1a des Halbleitersubstrats 1 erstreckt. Bei Betrachtung in der Richtung, in der sich die Hauptoberfläche 1a erstreckt, überlappen die Feldplatten 9a, 9b, 9c mit ihren benachbarten Feldplatten 9a, 9b, 9c.
  • Bei Betrachtung aus der Richtung, in der sich die Hauptoberfläche 1a erstreckt, haben die Feldplatten 9c (dritter Abschnitt) einen Abschnitt 93a, der mit der Feldplatte 9a (erster Abschnitt) überlappt, also dieser gegenüber liegt. Der Überlappungsabschnitt 93a und die Feldplatte 9a bilden einen Kondensator C2. Bei Betrachtung aus der Richtung, in der die Hauptoberfläche 1a sich erstreckt, haben die Feldplatten 9c (dritter Abschnitt) einen Abschnitt 93b, der mit der Feldplatte 9b (zweiter Abschnitt) überlappt, also dieser gegenüber liegt. Der Überlappungsabschnitt 93b und die Feldplatte 9b bilden einen Kondensator C3. Bei Betrachtung in der Richtung, in der sich die Hauptoberfläche 1a ausdehnt, haben die Feldplatten 9c (dritter Abschnitt) Abschnitte 93c, die miteinander überlappen, also einander gegenüber liegen. Die Überlappungsabschnitte 93c, die einander gegenüberliegen, bilden einen Kondensator C5.
  • Die Feldplatten 9c sind beispielsweise aus polykristallinem Silizium ausgebildet, das mit Verunreinigungen in einer hohen Konzentration dotiert ist.
  • Der restliche Aufbau der vorliegenden Ausführungsform entspricht jenem der vorstehenden ersten Ausführungsform. Daher sind die gleichen Elemente mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • Die Konfiguration der Halbleitervorrichtung 20 kann ausgebildet werden unter Verwendung eines Prozessablaufs für eine allgemeine Halbleiterverrichtung und die Feldplatten 9a, 9b und die Feldplatte 9c können als eine einzige Schicht ausgebildet werden.
  • Somit liefert die Halbleitervorrichtung der vorliegenden Ausführungsform Funktionsweisen und Wirkungen ähnlich jenen der ersten Ausführungsform.
  • Die Feldplatten 9a, 9b, 9c sind so ausgebildet, dass sie in der Feldoxidschicht 6 und der Zwischenlagen-Isolationsschicht 12 enthalten sind (bzw. durch diese Schichten umschlossen werden) und Spannungsfluktuationen, die von einem Verrutschen des Aluminiums (”aluminum slide”) resultieren, können verhindert werden.
  • Da die Feldplatten 9a, 9b und die Feldplatte 9c als eine Schicht ausgebildet werden können, kann zusätzlich die Anzahl der Schritte in dem Prozess verringert werden zum Erzielen vereinfachter Prozessschritte.
  • Vierte Ausführungsform
  • Eine Halbleitervorrichtung einer vierten Ausführungsform der vorliegenden Erfindung unterscheidet sich von der Halbleitervorrichtung der ersten Ausführungsform in der Konfiguration der Feldplatten.
  • Bezug nehmend auf 6 enthalten die Feldplatten 9a (erster Abschnitt), 9b (zweiter Abschnitt), 9c (dritter Abschnitt) eingebettete Elektroden 11a einer oberen Lage und Elektroden 11b einer unteren Lage. Die eingebetteten Elektroden einer oberen Lage 11a werden in Kontakt zu der Oberseite der Elektroden 11b der unteren Lage vorgesehen.
  • Das Halbleitersubstrat 1 hat eine Hauptoberfläche 1a, über der entsprechende Elektroden einer unteren Lage 11b der Feldplatten 9a, 9b, 9c ausgebildet sind mit einer Feldoxidschicht 6, die zwischen die Hauptoberfläche 1a und die Elektroden der unteren Lage 11b gefügt ist. Die Elektroden einer unteren Lage 11b sind benachbart zueinander mit einer dazwischengefügten Isolationsschicht 13 vorgesehen. Die eingebetteten Elektroden einer oberen Lage 11a sind in Kontakt mit der Oberseite der Elektroden einer unteren Lage 11b ausgebildet. Die eingebetteten Elektroden einer oberen Lage 11a sind benachbart zueinander mit einer dazwischengefügten Zwischenlagen-Isolationsschicht 12 vorgesehen.
  • Bei der vorliegenden Ausführungsform werden zwei Feldplatten 9c (dritter Abschnitt) beschrieben. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt. Eine einzige Feldplatte 9c oder eine Mehrzahl von Feldplatten 9c kann vorgesehen sein. Die Feldplatten 9a, 9b, 9c sind entlang einer Richtung angeordnet, in der sich die Hauptoberfläche 1a des Halbleitersubstrates 1 erstreckt.
  • In der Richtung, in der sich die Hauptoberfläche 1 erstreckt, weisen die Feldplatten 9c (dritter Abschnitt) einen Abschnitt 93a auf, der mit der Feldplatte 9a (erster Abschnitt) überlappt, also dieser gegenüber liegt. Der Überlappungsabschnitt 93a und die Feldplatte 9a bilden einen Kondensator C2. In der Richtung, in der sich die Hauptoberfläche 1a erstreckt, weisen die Feldplatten 9c (dritter Abschnitt) einen Abschnitt 93b auf, der mit der Feldplatte 9b (zweiter Abschnitt) überlappt, also dieser gegenüber liegt. Der Überlappungsabschnitt 93b und die Feldplatte 9b bilden einen Kondensator C3. Weiterhin weisen in der Richtung, in der sich die Hauptoberfläche 1a erstreckt, die Feldplatten 9c (dritter Abschnitt) Abschnitte 93c auf, die miteinander überlappen, also einander gegenüber liegen. Die Überlappungsabschnitte 93c, die einander gegenüber liegen, bilden einen Kondensator C5.
  • Jede der eingebetteten Elektroden einer oberen Lage 11a der Feldplatten 9a, 9b kann auf einem Abschnitt der Oberseite jeder der Elektroden der unteren Lage 11b oder auf dem Gesamtabschnitt der Oberseite derselben, also auf der gesamten Oberseite, vorgesehen sein. Wenn jede der eingebetteten Elektroden der oberen Lage 11a auf der gesamten Oberseite einer Elektrode der unteren Lage 11b vorgesehen ist, können eine elektrische Kapazität der Guardringelektrode 7e und der Feldplatte 9a sowie eine elektrische Kapazität der Kanal-Stopperelektrode 7f und der Feldplatte 9b groß sein. Dies muss nicht heißen, dass eine größere elektrische Kapazität besser ist und die elektrische Kapazitäten können unter Berücksichtigung der Gesamtbedingungen, wie beispielsweise der elektrischen Feldverteilung, festgelegt werden.
  • Die eingebetteten Elektroden einer oberen Lage 11a sind durch die Feldoxidschicht 6, die Zwischenlagen-Isolationsschicht 12 und die Isolationsschicht 13 isoliert, können jedoch einen Abschnitt aufweisen, der in Verbindung mit der Passivierungsschicht steht.
  • Die weiteren Konfigurationen gemäß der vorliegenden Ausführungsform entsprechen jenen der vorstehenden ersten Ausführungsform. Daher werden gleiche Elemente mit den gleichen Bezugszeichen versehen und eine Beschreibung derselben wird nicht wiederholt.
  • Der Aufbau der Halbleitervorrichtung 20 kann ausgebildet werden unter Verwendung eines Prozessablaufs für einen allgemeinen Halbleiter und die eingebetteten Elektroden einer oberen Lage 11a können in Kontakt zu den Oberseiten der Elektroden einer unteren Lage 11b ausgebildet werden.
  • Somit liefert die Halbleitervorrichtung der vorliegenden Ausführungsform Wirkungen und Funktionsweisen, die ähnlich jenen der ersten Ausführungsform sind.
  • Zusätzlich können die Feldplatten 9a, 9b, 9c so ausgebildet werden, dass sie in der Feldoxidschicht 6, der Zwischenlagen-Isolationsschicht 12 und der Isolationsschicht 13 enthalten sind, also von diesen Schichten umschlossen sind, wodurch Spannungsfluktuationen, die von einem Verrutschen des Aluminiums (”aluminum slide”) herrühren, verhindert werden.
  • Weiterhin bestehen die Feldplatten 9a, 9b, 9c aus zwei Lagen, d. h. den eingebetteten Elektroden einer oberen Lage 11a und den Elektroden einer unteren Lage 11b, was die Vergrößerung der Dicke eines Abschnitts derselben entgegengesetzt (bzw. senkrecht) zu der Richtung entlang der Hauptoberfläche 1a des Halbleitersubstrates 1 erleichtert. Dies gestattet eine vergrößerte Fläche, mit der sich die Feldplatten 9a, 9b, 9c gegenüber liegen, wodurch eine Stabilisierung der Durchbruchsspannung erzielt wird.
  • Die oben beschriebenen Ausführungsformen können miteinander kombiniert werden.
  • Die vorliegende Erfindung kann insbesondere auf eine Halbleitervorrichtung mit einem Guardring angewendet werden.

Claims (6)

  1. Halbleitervorrichtung (20) mit: einem Halbleitersubstrat (1) mit einer Hauptoberfläche (1a) mit einer Elementausbildungsregion (14), einem Guardring (2b, 2c, 2d, 2e), der in der Hauptoberfläche (1a) des Halbleitersubstrates (1) so ausgebildet ist, dass er bei Betrachtung in der Draufsicht einen Umfang der Elementausbildungsregion (14) umgibt, einer Guardringelektrode (7b, 7c, 7d, 7e), die auf der Hauptoberfläche (1a) des Hauptleitersubstrates (1) ausgebildet ist und elektrisch mit dem Guardring (2b, 2c, 2d, 2e) verbunden ist, einer Kanal-Stopperregion (3), die in der Hauptoberfläche (1a) des Halbleitersubstrates (1) so ausgebildet ist, dass sie bei Betrachtung in der Draufsicht außerhalb des Guardrings (2b, 2c, 2d, 2e) angeordnet ist, einer Kanal-Stopperelektrode (7f), die auf der Hauptoberfläche (1a) des Halbleitersubstrates (1) ausgebildet ist und elektrisch mit der Kanal-Stopperregion (3) verbunden ist, und einer Feldplatte (9a, 9b, 10), die oberhalb des Halbleitersubstrates (1) angeordnet ist und von dem Halbleitersubstrat (1), der Guardringelektrode (7e) und der Kanal-Stopperelektrode (7f) isoliert ist, wobei die Feldplatte (9a, 9b) schwebende Potentiale hat und kapazitiv an die Guardringelektrode (7e) angekoppelt ist und kapazitiv an die Kanal-Stopperelektrode (7f) angekoppelt ist, wobei die Feldplatte (9a, 9b, 10) einen ersten Abschnitt (9a) enthält, der zwischen der Hauptoberfläche (1a) des Halbleitersubstrates (1) und der Guardringelektrode (7e) angeordnet ist, und einen zweiten Abschnitt (9b), der zwischen der Hauptoberfläche (1a) des Halbleitersubstrates (1) und der Kanal-Stopperelektrode (7f) angeordnet ist, wobei der erste Abschnitt (9a) einen Abschnitt (91) aufweist, der bei Betrachtung in der Draufsicht mit der Guardringelektrode (7e) überlappt, und wobei der zweite Abschnitt (9b) einen Abschnitt (92) aufweist, der bei Betrachtung in der Draufsicht mit der Kanal-Stopperelektrode (7f) überlappt.
  2. Halbleitervorrichtung (20) nach Anspruch 1, bei der: die Feldplatte (9a, 9b, 9c, 10) einen dritten Abschnitt (9c, 10) aufweist, der ein anderer Abschnitt als der erste Abschnitt (9a) und der zweite Abschnitt (9b) ist, und der dritte Abschnitt (9c, 10) einen Abschnitt (93a, 93b) aufweist, der bei Betrachtung in der Draufsicht mit dem ersten Abschnitt (9a) und dem zweiten Abschnitt (9b) oder beiden überlappt.
  3. Halbleitervorrichtung (20) nach Anspruch 2, bei der der dritte Abschnitt (10) der Feldplatte zur gleichen Schicht gehört wie die Guardringelektrode (7e) und die Kanal-Stopperelektrode (7f).
  4. Halbleitervorrichtung (20) nach Anspruch 2, bei der der dritte Abschnitt (9c) der Feldplatte als eine Schicht unterhalb der Guardringelektrode (7e) und der Kanal-Stopperelektrode (7f) ausgebildet ist.
  5. Halbleitervorrichtung (20) nach Anspruch 1 oder 4, bei der: die Feldplatte (9a, 9b, 9c) einen dritten Abschnitt (9c) enthält, der ein anderer Abschnitt als der erste Abschnitt (9a) und der zweite Abschnitt (9b) ist, und der erste Abschnitt (9a), der zweite Abschnitt (9b) und der dritte Abschnitt (9c) entlang einer Richtung angeordnet sind, in der sich die Hauptoberfläche (1a) erstreckt.
  6. Halbleitervorrichtung (20) nach Anspruch 5, bei der die Feldplatte (9a, 9b, 9c) eine Elektrode einer unteren Lage (11b) und eine eingebettete Elektrode einer oberen Lage (11a) aufweist und die eingebettete Elektrode einer oberen Lage (11a) in Kontakt mit einer Oberseite der Elektrode der unteren Lage (11b) vorgesehen ist.
DE102010011259.3A 2009-04-16 2010-03-12 Halbleitervorrichtung Active DE102010011259B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-099997 2009-04-16
JP2009099997A JP5376365B2 (ja) 2009-04-16 2009-04-16 半導体装置

Publications (2)

Publication Number Publication Date
DE102010011259A1 DE102010011259A1 (de) 2010-10-28
DE102010011259B4 true DE102010011259B4 (de) 2015-05-28

Family

ID=42779806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010011259.3A Active DE102010011259B4 (de) 2009-04-16 2010-03-12 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9236436B2 (de)
JP (1) JP5376365B2 (de)
KR (1) KR101121045B1 (de)
CN (1) CN101866946B (de)
DE (1) DE102010011259B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716591B2 (ja) * 2011-07-26 2015-05-13 三菱電機株式会社 半導体装置
US9202940B2 (en) * 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
JP5640969B2 (ja) * 2011-12-26 2014-12-17 三菱電機株式会社 半導体素子
JP5772987B2 (ja) * 2012-01-12 2015-09-02 トヨタ自動車株式会社 半導体装置とその製造方法
US9818742B2 (en) * 2012-05-11 2017-11-14 Polar Semiconductor, Llc Semiconductor device isolation using an aligned diffusion and polysilicon field plate
CN102723278B (zh) * 2012-06-26 2017-03-29 上海华虹宏力半导体制造有限公司 半导体结构形成方法
JP5949941B2 (ja) * 2012-11-29 2016-07-13 富士電機株式会社 半導体装置
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
JP6129117B2 (ja) * 2013-05-29 2017-05-17 三菱電機株式会社 半導体装置及びその製造方法
JP2014236124A (ja) * 2013-06-03 2014-12-15 三菱電機株式会社 半導体装置、半導体装置の検査方法
JP6231778B2 (ja) * 2013-06-05 2017-11-15 キヤノン株式会社 電気デバイスおよび放射線検査装置
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
CN111106168B (zh) * 2018-10-26 2022-07-01 珠海零边界集成电路有限公司 半导体器件的终端耐压结构、半导体器件及其制造方法
CN111554677B (zh) * 2020-05-06 2024-02-27 四川立泰电子有限公司 电磁干扰低的功率器件终端结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302628A1 (de) * 2002-05-27 2003-12-18 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
DE102004059620A1 (de) * 2004-01-26 2005-08-18 Mitsubishi Denki K.K. Halbleitervorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2634929B2 (ja) * 1990-06-14 1997-07-30 三菱電機株式会社 シリコンプレーナ型半導体装置
JP2739004B2 (ja) 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
JP3217488B2 (ja) 1992-08-28 2001-10-09 株式会社リコー 高耐圧半導体装置
JP3397356B2 (ja) * 1993-02-05 2003-04-14 株式会社東芝 半導体装置
JP3591301B2 (ja) 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP2000269520A (ja) 1999-03-15 2000-09-29 Toshiba Corp 高耐圧型半導体装置
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
JP2005005443A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
JP4269863B2 (ja) 2003-09-25 2009-05-27 富士電機デバイステクノロジー株式会社 双方向高耐圧プレーナ型半導体装置
JP2006173437A (ja) 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2009004681A (ja) 2007-06-25 2009-01-08 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302628A1 (de) * 2002-05-27 2003-12-18 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
DE102004059620A1 (de) * 2004-01-26 2005-08-18 Mitsubishi Denki K.K. Halbleitervorrichtung

Also Published As

Publication number Publication date
KR101121045B1 (ko) 2012-03-20
JP5376365B2 (ja) 2013-12-25
DE102010011259A1 (de) 2010-10-28
US20100264507A1 (en) 2010-10-21
CN101866946A (zh) 2010-10-20
JP2010251553A (ja) 2010-11-04
US9236436B2 (en) 2016-01-12
CN101866946B (zh) 2013-06-05
KR20100114820A (ko) 2010-10-26

Similar Documents

Publication Publication Date Title
DE102010011259B4 (de) Halbleitervorrichtung
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102005023026B4 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE102012204420B4 (de) Halbleitervorrichtung
DE10210662B4 (de) Halbleiterbauelement
DE112012004043B4 (de) Halbleitereinrichtung
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102006045214B4 (de) Halbleitervorrichtung mit einem LDMOS-Transistor und Verfahren zur Herstellung derselben
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE102014208306B4 (de) Halbleitervorrichtung
DE102019129537A1 (de) Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang
DE102004059620A1 (de) Halbleitervorrichtung
DE102005034871A1 (de) Halbleitervorrichtung
DE102005004355A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE112016006380T5 (de) Halbleiterbauelement
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
EP1097482A1 (de) J-fet-halbleiteranordnung
DE112018007106T5 (de) Siliciumcarbid-halbleitereinheit
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ARIGNA TECHNOLOGY LTD., IE

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CO., TOKYO, JP

Owner name: ARIGNA TECHNOLOGY LTD., IE

Free format text: FORMER OWNER: MITSUBISHI ELECTRIC CORP., TOKYO, JP

R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE