DE102013112009B4 - Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet - Google Patents

Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet Download PDF

Info

Publication number
DE102013112009B4
DE102013112009B4 DE102013112009.1A DE102013112009A DE102013112009B4 DE 102013112009 B4 DE102013112009 B4 DE 102013112009B4 DE 102013112009 A DE102013112009 A DE 102013112009A DE 102013112009 B4 DE102013112009 B4 DE 102013112009B4
Authority
DE
Germany
Prior art keywords
regions
area
region
areas
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013112009.1A
Other languages
English (en)
Other versions
DE102013112009A1 (de
Inventor
Armin Willmeroth
Franz Hirler
Hans Weber
Markus Schmitt
Thomas Wahls
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013112009A1 publication Critical patent/DE102013112009A1/de
Application granted granted Critical
Publication of DE102013112009B4 publication Critical patent/DE102013112009B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Superjunction-Halbleitervorrichtung (500) umfassend:eine oder mehrere in einem Zellengebiet (210) gebildete dotierte Zonen (110);eine dotierte Schicht (130) eines ersten Leitungstyps;eine Driftschicht (120) zwischen der dotierten Schicht (130) und der einen oder mehreren dotierten Zonen (110), wobei die Driftschicht (120) erste Bereiche (121) eines ersten Leitungstyps und zweite Bereiche (122) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufweist,wobei in einem das Zellengebiet (210) einfassenden Randgebiet (290) die ersten Bereiche (121) erste, die zweiten Bereiche (122) in einer ersten Richtung trennende Teilbereiche (121a) und zweite, die zweiten Bereiche (122) in einer zweiten Richtung orthogonal zu der ersten Richtung trennende Teilbereiche (121b) umfassen, die ersten und zweiten Teilbereiche (121a, 121b) so angeordnet sind, dass ein längster zweiter Bereich (122) in dem Randgebiet (290) höchstens halb so lang ist wie die Ausdehnung des Randgebiets (290) parallel zu dem längsten zweiten Bereich (122); undein koppelndes Element (160) zwischen mindestens einem der zweiten Bereiche (122) des Zellengebiets (210) und mindestens einem der zweiten Bereiche (122) des Randgebiets (290),wobei das koppelnde Element (160) steuerbar und so betreibbar ist, dass der mindestens eine zweite Bereich (122) des Zellengebiets (210) und der mindestens eine zweite Bereich (122) des Randgebiets (290) in einem ersten Zustand elektrisch gekoppelt und in einem zweiten Zustand elektrisch voneinander entkoppelt sind.

Description

  • HINTERGRUND
  • Die Driftschicht einer Superjunction-Halbleitervorrichtung umfasst typischerweise n-dotierte und p-dotierte Säulen. Eine hohe Störstellenkonzentration in den n-dotierten Säulen resultiert in einem niedrigen Durchlasswiderstand der Superjunction-Halbleitervorrichtung. Wird andererseits eine Spannung in Sperrrichtung angelegt, so erstrecken sich zwischen den n-dotierten Säulen und den p-dotierten Säulen Verarmungsgebiete in einer lateralen Richtung, so dass trotz der hohen Störstellenkonzentration in den n-dotierten Säulen eine hohe Durchbruchspannung in Sperrrichtung erreicht wird. Es ist wünschenswert, die charakteristischen Eigenschaften der Superjunction-Halbleitervorrichtung in Durchlass- und Sperrrichtung zu verbessern.
  • Die Druckschrift DE 10 2004 052 153 A1 beschreibt einen vertikalen n-Kanal MOSFET mit einer Superjunctionstruktur, die sich in einen Randbereich hinein fortsetzt. Im Randbereich ist die Gateelektrode des Bauelements mittels einer leitenden horizontalen Querführung an den Rand des Bauelements und am Rand mittels einer leitenden vertikalen Durchführung durch das Bauelement auf die Rückseite des Bauelements geführt. Unterhalb der horizontalen Querführung erstreckt sich ein p-dotiertes Gebiet entlang der Halbleiteroberfläche und schließt einen Teil der p-dotierten Säulen an die p-dotierten Gebiete im zentralen Bauteilgebiet an. Außerhalb des p-dotieren Gebiets reichen die p-dotierten Säulen bis an die Oberfläche des Halbleiterkörpers heran.
  • Die Druckschrift US 2011 / 0 220 992 A1 beschreibt einen weiteren n-Kanal MOSFET mit Superjunctionstruktur. Im Randgebiet ist ein ringförmiges p-dotiertes Diffusionsgebiet ausgebildet, dessen innere Kante über einer p-Säule und dessen äußere Kante außerhalb der äußersten p-Säule ausgebildet ist. Eine Feldelektrode oberhalb des ringförmigen, p-dotierten Diffusionsgebietes richtet im abgeschalteten Zustand des n-Kanal MOSFETs die Äquipotentialflächen, die aus der äußersten p-dotierten Säule austreten, parallel zur Feldelektrode aus, wodurch die Krümmung der Äquipotentialflächen abgeflacht und die Sperrfähigkeit des Randbereichs erhöht wird.
  • Die Druckschrift US 2011 / 0 057 256 A1 beschreibt einen schwach p-dotierten RESURF (reduced surface field)-Bereich, der im Randbereich ausgebildet ist und außen an den zentralen Bauelementebereich anschließt. Die Druckschrift US 2008 / 0 135 926 A1 sieht zusätzlich zur p-dotierten RESURF-Schicht eine n-dotierte RESURF-Schicht vor, die konzentrisch mit der p-dotierten RESURF-Schicht ausgebildet ist, und deren Außenkante im Wesentlichen die gleiche Position aufweist wie die Außenkante der parallelen p-dotierten RESURF-Schicht. Die n-dotierte RESURF-Schicht erstreckt sich als Wanne von der Halbleiteroberfläche aus in den oberen Teil der p-dotierten RESURF-Schicht.
  • In der Druckschrift US 2001 / 0 005 031 A1 verbindet eine oberflächennahe p-dotierte Schicht die p-dotierten Säulen im Randgebiet. Eine n-dotierte Diffusionsschicht an der Chipkante und außerhalb der äußersten p-dotierten Säule separiert die p-dotierte oberflächennahe Schicht vom Rand des Halbleiterkörpers.
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Ein Beispiel bezieht sich auf eine Superjunction-Halbleitervorrichtung mit einer oder mehreren in einem Zellengebiet ausgebildeten dotierten Zonen. Zwischen einer dotierten Schicht eines ersten Leitungstyps und der einen oder mehreren dotierten Zonen ist eine Driftschicht ausgebildet. Die Driftschicht umfasst erste Bereiche des ersten Leitungstyps und zweite Bereiche eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. In einem das Zellengebiet einfassenden Randgebiet umfassen die ersten Bereiche erste Teilbereiche, die die zweiten Bereiche in einer ersten Richtung trennen, und zweite, die die zweiten Bereiche in einer zweiten Richtung orthogonal zu der ersten Richtung trennen. Die ersten und zweiten Teilbereiche sind so angeordnet, dass ein längster zweiter Bereich in dem Randgebiet höchstens halb so lang ist wie eine Ausdehnung des Randgebiets parallel zu dem längsten zweiten Bereich.
  • Ein weiteres Beispiel bezieht sich auf eine Superjunction-Halbleitervorrichtung mit einer oder mehreren in einem Zellengebiet gebildeten dotierten Zonen. Zwischen einer oder mehreren der dotierten Zonen und einer dotierten Schicht eines ersten Leitungstyps ist eine Driftschicht ausgebildet. Die Driftschicht umfasst erste Bereiche eines ersten Leitungstyps und zweite Bereiche eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. In einem das Zellengebiet einfassenden Randgebiet trennen Teilbereiche der ersten Bereiche zweite Bereiche des Randgebietes von zweiten Bereichen des Zellengebietes. Zwischen wenigstens einem der zweiten Bereiche des Zellengebiets und einem der zweiten Bereiche des Randgebiets ist ein koppelndes Element ausgebildet. Das koppelnde Element ist geeignet, wenigstens einen der zweiten Teilbereiche des Zellengebiets und den einen der zweiten Teilbereiche des Randgebiets wenigstens in einem ersten Zustand elektrisch zu koppeln.
  • Ein weiteres Beispiel bezieht sich auf eine Superjunction-Halbleitervorrichtung mit einer oder mehreren in einem Zellengebiet ausgebildeten dotierten Zonen. Zwischen einer oder mehreren der dotierten Zonen und einer dotierten Schicht eines ersten Leitungstyps ist eine Driftschicht ausgebildet. Die Driftschicht umfasst alternierend angeordnete streifenförmige erste Bereiche eines ersten Leitungstyps und streifenförmige zweite Bereiche eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. In einem das Zellengebiet einfassenden Randgebiet sind erste und zweite Bereiche in einem ersten Abstand zu der ersten Oberfläche ausgebildet.
  • Für ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung wird mindestens ein Teilbereich einer Driftschicht auf einer dotierten Schicht eines ersten Leitungstyps ausgebildet. Erste Dotanden eines ersten Leitungstyps und zweite Dotanden eines zweiten Leitungstyps werden mit Hilfe einer oder mehrerer Implantationsmasken mit Öffnungen in eine Driftschicht implantiert, wobei streifenförmige ersten Implantationsbereiche des ersten Leitungstyps und streifenförmige zweite Implantationsbereiche des zweiten Leitungstyps in alternierender Reihenfolge ausgebildet werden. Zur Steuerung einer Diffusion der implantierten ersten und zweiten Dotanden aus den Implantationsbereichen wird eine Wärmebehandlung durchgeführt, um streifenförmige erste Bereiche des ersten Leitungstyps und streifenförmige zweite Bereiche des zweiten Leitungstyps zu bilden.
  • Zusätzliche Merkmale und Vorteile wird der Fachmann nach Lesen der folgenden detaillierten Beschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Abbildungen sind eines tieferen Verständnisses der vorliegenden Erfindung wegen eingeschlossen, sind in diese Beschreibung aufgenommen und bilden einen Teil dieser Beschreibung. Die Abbildungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung sind leicht zu erkennen, da sie besser zu verstehen sind mit Bezug auf die folgende detaillierte Beschreibung. Die Elemente der Abbildungen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Übereinstimmende Bezugszeichen kennzeichnen übereinstimmende oder ähnliche Elemente.
    • 1A ist eine schematische Querschnittsansicht einer Superjunction-Halbleitervorrichtung in einer Ebene parallel zu einer Oberfläche eines Halbleiterchips gemäß einer Ausführungsform betreffend verbundene erste Bereiche eines ersten Leitungstyps in einem Randgebiet.
    • 1B ist eine schematische Querschnittsansicht der Superjunction-Halbleitervorrichtung aus 1A entlang der Linie B-B.
    • 2A ist eine schematische Draufsicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung zur Darstellung der Anordnung von ersten und zweiten Bereichen gemäß einer Ausführungsform betreffend erste Bereiche, die entlang einer Kante eines Zellengebietes verbunden sind.
    • 2B ist eine schematische Draufansicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung zum Darstellen der Anordnung von ersten und zweiten Bereichen gemäß einer Ausführungsform betreffend erste und zweite Bereiche, die von einem Zellengebiet aus in ein Randgebiet hineinragen.
    • 2C ist eine schematische Draufansicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung zum Darstellen der Anordnung von ersten und zweiten Bereichen gemäß einer Ausführungsform betreffend orthogonal orientierte erste und zweite Bereiche in einem Randgebiet.
    • 2D ist eine schematische Querschnittsansicht eines Abschnitts einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend vertikal segmentierte zweite Bereiche in dem Randgebiet.
    • 3A ist eine schematische Draufsicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend koppelnde Elemente zum Verbinden zweiter Bereiche des Rand- und des Zellengebietes.
    • 3B ist eine schematische Querschnittsansicht eines Abschnitts der Superjunction-Halbleitervorrichtung aus 3A entlang der Linie B-B.
    • 4A ist eine schematische Draufsicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die ein steuerbares koppelndes Element vom Anreicherungstyp und nicht steuerbare koppelnde Elemente vorsieht.
    • 4B ist eine schematische Querschnittsansicht der Superjunction-Halbleitervorrichtung aus 4A entlang der Linie B-B.
    • 5A ist eine schematische Draufsicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend ein steuerbares koppelndes Element vom Verarmungstyp und erste und zweite, sich von dem Zellengebiet in das Randgebiet erstreckende Bereiche.
    • 5B ist eine schematische Querschnittsansicht der Superjunction-Halbleitervorrichtung aus 5A entlang der Linie B-B.
    • 6A ist eine schematische Draufsicht auf einen Halbleiterchip einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend umlaufende steuerbare koppelnde Elemente und orthogonale erste und zweite Bereiche in dem Randgebiet.
    • 6B ist eine schematische Draufsicht eines Halbleiterchip einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend ein zweiteiliges steuerbares koppelndes Element und orthogonale erste und zweite Bereiche in dem Randgebiet.
    • 7A ist eine schematische Querschnittsansicht eines Randgebiets eines Halbleiterkörpers einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine Verbindungsabschlusszone (junction termination zone) vorsieht.
    • 7B ist eine schematische perspektivische Ansicht eines Abschnitts eines Randgebiets einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine flache Randimplantationszone vorsieht.
    • 7C ist eine schematische Querschnittsansicht eines Randgebiets eines Halbleiterkörpers einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine vergrabene Erweiterung der Verbindungsabschlusszone vorsieht.
    • 7D ist eine schematische Draufsicht auf einen Eckabschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine Feldelektrode mit einem gebogenen inneren Rand vorsieht.
    • 8A ist eine schematische Draufsicht auf einen Eckabschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine gebogene umlaufende Implantationszone vorsieht.
    • 8B ist eine schematische Draufsicht auf einen Eckabschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine umlaufende Implantationszone mit geraden und gebogenen Abschnitten vorsieht.
    • 9A ist eine schematische Draufsicht auf einen Eckabschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend gedünnte erste und zweite Bereiche in dem Randgebiet.
    • 9B ist eine schematische Draufsicht auf einen Eckabschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform mit gedünnten ersten und zweiten Bereichen in dem Randgebiet und einer umlaufenden Implantationszone mit geraden und gebogenen Teilbereichen.
    • 9C ist eine schematische Draufsicht auf einen Abschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die ein rahmenartiges Übergangsgebiet mit einem Eckteilbereich vorsieht, der breiter ist als orthogonale Teilbereiche.
    • 9D ist eine schematische Draufsicht auf einen Eckabschnitt eines Halbleiterchips einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform betreffend ein rahmenartiges Übergangsgebiet mit einem Eckteilbereich, der schmaler ist als orthogonale Teilbereiche.
    • 10A ist ein schematisches Flussdiagramm eines Verfahrens zur Herstellung einer Superjunction-Halbleiter-vorrichtung gemäß einer weiteren Ausführungsform.
    • 10B ist eine schematische Draufsicht, die Maskenöffnungen zur Darstellung einer Ausführungsform betreffend die Herstellung einer Superjunction-Halbleitervorrichtungen überlagert.
    • 10C ist eine schematische Querschnittsansicht eines Randgebiets eines Halbleiterkörpers einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine Feldplatte vorsieht.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Abwandlungen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Patentansprüche begrenzend aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Zur Klarheit sind entsprechende Elemente in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen versehen, falls nicht etwas anderes angegeben ist.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der angegebenen Strukturen, Elemente oder Merkmale an, schließen jedoch nicht zusätzliche Elemente oder Merkmale aus. Die unbestimmten und bestimmten Artikel umfassen den Plural sowie den Singular, falls sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Manche Figuren stellen relative Dotierkonzentrationen durch die Angabe „-“ oder „+“ neben dem Dotiertyp dar. Beispielsweise bedeutet „n-“ eine Dotierkonzentration, die kleiner ist als die Dotierkonzentration einer „n“-Dotierzone, während eine „n+“-Dotierzone eine größere Dotierkonzentration als die „n“-Dotierzone besitzt. Jedoch bedeutet die Angabe der relativen Dotierkonzentration nicht, dass Dotierzonen mit derselben relativen Dotierkonzentration dieselbe absolute Dotierkonzentration haben müssen, sofern nichts anderes ausgesagt ist. Beispielsweise können zwei verschiedene n+-Zonen die gleiche oder verschiedene absolute Dotierkonzentrationen besitzen.
  • Der Begriff oder Ausdruck „elektrisch verbunden“ beschreibt eine niederohmige Verbindung zwischen den elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere dazwischen liegende und zur Signalübertragung geeignete Elemente zwischen den „elektrisch gekoppelten“ Elementen vorhanden sein können, bspw. Elemente die so steuerbar sind, dass sie zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige Entkopplung in einem zweiten Zustand herstellen können.
  • Die 1A und 1B beziehen sich auf eine Superjunction-Halbleitervorrichtung (Kompensationsbauelement) 500, wobei 1A eine Querschnittsansicht in einer Ebene parallel zur ersten Oberfläche 101 eines Halbleiterkörpers 100 ist, angedeutet durch die Linie A-A in 1B. 1B ist eine Querschnittsansicht senkrecht zu der Querschnittsansichtsebene der 1A entlang der Linie B-B in 1A.
  • Der Halbleiterkörper 100 der Superjunction-Halbleitervorrichtung 500 ist aus einkristallinem Halbleitermaterial ausgebildet, zum Beispiel Silizium Si, Siliziumkarbid SiC, Germanium Ge, ein Silizium-Germaniumkristall SiGe oder Galliumarsenid GaAs. Der Halbleiterkörper 100 hat eine erste Oberfläche 101 und eine zu der ersten Oberfläche 101 parallele zweite Oberfläche 102. Ein Abstand zwischen der ersten und der zweiten Oberfläche 101, 102 erreicht bis zu einige hundert Mikrometer oder mehr und ist eng verknüpft mit der Durchbruchspannung, welche die minimale, angelegte Spannung in Rückwärtsrichtung ist, die zu einem Durchbruch der Halbleitervorrichtung 500 führt. Der Halbleiterkörper 100 kann eine rechteckige Form mit einer Kantenlänge im Bereich einiger Millimeter haben. Die Normale zu der ersten und zweiten Oberfläche 101, 102 definiert eine vertikale Richtung. Richtungen orthogonal zu der Normale sind laterale Richtungen.
  • Der Halbleiterkörper 100 umfasst eine dotierte Schicht 130 eines ersten Leitungstyps. Eine effektive Dotierkonzentration in der dotierten Schicht 130 ist vergleichsweise hoch und kann beispielsweise mindestens 1017 cm-3 betragen. Die dotierte Schicht 130 kann sich entlang der gesamten Querschnittsebene des Halbleiterkörpers 100 parallel zu der zweiten Oberfläche 102 erstrecken. Gemäß einer Ausführungsform grenzt die dotierte Schicht 130 direkt an die zweite Oberfläche 102 an. Gemäß einer weiteren Ausführungsform kann eine weitere Schicht zwischen der dotierten Schicht 130 und der zweiten Oberfläche 102 ausgebildet sein. Beispielsweise kann eine weitere dotierte Schicht eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps zwischen der dotierten Schicht 130 und der zweiten Oberfläche 102 angeordnet sein.
  • Eine Grenzfläche zwischen der dotierten Schicht 130 und einer Driftschicht 120 ist parallel zu den ersten und zweiten Oberflächen 101, 102. Die Driftschicht 120 ist zwischen der ersten Oberfläche 101 und der dotierten Schicht 130 ausgebildet. Die Driftschicht 120 umfasst erste Bereiche 121 des ersten Leitungstyps und zweite Bereiche 122 des zweiten Leitungstyps. Die zweiten Bereiche 122 können in direktem Kontakt mit der dotierten Schicht 130 sein. Gemäß anderen Ausführungsformen sind die zweiten Bereiche 122 von der dotierten Schicht 130 beabstandet ausgebildet, so dass die Driftschicht 120 einen zusammenhängenden Teilbereich eines ersten Leitungstyps umfasst, der sich zwischen den vergrabenen Kanten der ersten und zweiten Bereiche 121, 122 auf der einen Seite und der dotierten Schicht 130 auf der anderen Seite erstreckt.
  • Der Halbleiterkörper 100 umfasst ein Zellengebiet 210 und ein das Zellengebiet 210 in den lateralen Richtungen einfassendes Randgebiet 290. Das Randgebiet 290 erstreckt sich entlang der Kanten des Halbleiterkörpers 100. Das Randgebiet 290 kann direkt an das Zellengebiet 210 angrenzen. Gemäß einer weiteren Ausführungsform kann ein Übergangsgebiet das Randgebiet 290 und das Zellengebiet 210 voneinander trennen, wobei in dem Übergangsgebiet einige das Zellengebiet 210 oder das Randgebiet 290 charakterisierende Merkmale fehlen können.
  • Der Halbleiterkörper 100 umfasst weiter eine oder mehrere in dem Zellengebiet 210 gebildete dotierte Zonen 110. Die eine oder mehrere Zonen 110 haben denselben Leitungstyp. In einem leitenden Zustand der Halbleitervorrichtung 500 fließt ein Durchlass- oder Vorwärtsstrom zwischen der einen oder mehreren der dotierten Zonen 110 und der dotierten Schicht 130 durch die Driftschicht 120.
  • Gemäß einer Ausführungsform sind eine Vielzahl von dotierten Zonen 110 des ersten Leitungstyps ausgebildet, wobei jede der dotierten Zonen 110 direkt an eine Bodyzone 115 des zweiten Leitungstyps angrenzt. Jede Bodyzone 115 kann direkt an einen der ersten oder einen der zweiten Bereiche 121, 122 in den Zellengebieten 210 angrenzen, um so eine Superjunction-IGFET(insulated gate field effect transistor)-Vorrichtung oder eine Superjunction-IGBT(insulated gate bipolar transistor)-Vorrichtung zu bilden. Gemäß einer weiteren Ausführungsform grenzt eine einzelne dotierte Zone 110 des zweiten Leitungstyps direkt an die ersten und zweiten Teilbereiche 121, 122 des Zellengebietes 210 an um eine Superjunction-Diode auszubilden.
  • Mindestens die dotierten Zonen 110 sind ausschließlich in dem Zellengebiet 210 gebildet und fehlen in den Randgebieten 290. Die Bodyzonen 115 sind in den Zellengebieten 210 ausgebildet und können in dem Randgebiet 290 fehlen oder nicht.
  • Bei IGFETs und IGBTs können Gateelektrodenstrukturen 150 ausgebildet sein, um eine Minoritätsladungsträgerverteilung in den Bodyzonen 115 zwischen den dotierten Zonen 110 und den korrespondierenden ersten Bereichen 121 zu steuern. Ein Gatedielektrikum 151 kann zwischen den Gateelektrodenstrukturen 150 und der korrespondierenden Bodyzone 115 ausgebildet sein. Die Gateelektrodenstrukturen 150 können oberhalb der ersten Oberfläche 101 angeordnet sein. Gemäß einer weiteren Ausführungsform können die Gateelektrodenstrukturen 150 in Gräben ausgebildet sein, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken.
  • Eine erste Elektrode 191 kann mit den dotierten Zonen 110 und den Bodyzonen 115 durch Öffnungen in einer dielektrischen Schicht 180 zwischen den Gateelektrodenstrukturen 150 elektrisch verbunden sein, wobei in den Bodyzonen 115 hochdotierte Kontaktzonen in direktem Kontakt mit der ersten Elektrode 191 ausgebildet sein können. Die dielektrische Schicht 180 zwischen der ersten Elektrode 191 und dem Halbleiterkörper 100 kann die erste Elektrode 191 elektrisch von den ersten Bereichen 121 in dem Randgebiet 290 und den Gateelektrodenstrukturen 150 elektrisch isolieren.
  • Eine zweite Elektrode 192 kann direkt an die dotierte Schicht 130 angrenzen. Gemäß einer Ausführungsform betreffend IGBTs kann eine weitere dotierte Schicht des zweiten Leitungstyps zwischen der dotierten Schicht 130 und der zweiten Elektrode 192 ausgebildet sein. Gemäß der dargestellten Ausführungsform ist der erste Leitungstyp n-leitend, der zweite Leitungstyp p-leitend, die erste Elektrode 191 ist eine Sourceelektrode, die dotierten Zonen 110 sind Sourcezonen und die zweite Elektrode 192 ist eine Drainelektrode. Gemäß einer anderen Ausführungsform ist der erste Leitungstyp p-leitend.
  • Gemäß einer Ausführungsform betreffend verbundene Bereiche des ersten Leitungstyps in dem Randgebiet 290 umfassen die ersten Bereiche 121 in dem Randgebiet 290 erste Teilbereiche 121a, die die zweiten Bereiche 122 in einer ersten Richtung trennen, und zweite Teilbereiche 121b, die die zweiten Bereiche 122 in einer zu der ersten Richtung orthogonalen zweiten Richtung trennen. Breiten von mindestens einigen der ersten Teilbereiche 121a und Breiten von mindestens einigen der zweiten Teilbereiche 121b sind identisch oder größer als die mittlere Breite der ersten Bereiche 121 in dem Zellengebiet 210. Die ersten Teilbereiche 121a können eine einheitliche erste Breite und die zweiten Teilbereiche 121b können eine einheitliche zweite Breite 123 haben, wobei die Breite der Abstand zwischen den nächsten benachbarten zweiten Bereichen 122 auf gegenüberliegenden Seiten des jeweiligen ersten oder zweiten Teilbereichs 121a, 121b ist.
  • Die ersten und zweiten Teilbereiche 121a, 121b sind so angeordnet, dass ein längster zweiter Bereich 122 in dem Randgebiet 290 höchstens halb so lang ist wie die Abmessung des Randgebiets 290 parallel zu dem längsten zweiten Bereich 122. Gemäß einer Ausführungsform kann der längste zweite Bereich 122 in dem Randgebiet höchstens halb so lang sein wie irgendeiner der zweiten Bereiche 122 in dem Zellengebiet 210. Die ersten und zweiten Breiten können gleich sein.
  • Gemäß einer weiteren Ausführungsform ist in ersten Randgebieten 291, die auf den Seiten des Zellengebietes 210 gelegen sind, in die die ersten und zweiten Bereiche 221, 222 des Zellengebietes 210 hineinragen, ein spezifischer Leitungswiderstand der ersten Teilbereiche 121 entlang der zweiten Richtung wenigstens gleich einem spezifischen Leitungswiderstand der zweiten Teilbereiche 121b entlang der ersten Richtung, wobei unterschiedliche Breiten unterschiedliche Dotierkonzentrationen in den ersten und zweiten Teilbereichen 121a, 121b kompensieren können. In zweiten Randgebieten 292, die sich entlang der zwei Seiten des Zellengebiets 210 parallel zu der projizierenden Richtung der ersten und zweiten Bereiche 121, 122 erstrecken, ist ein spezifischer Leitungswiderstand der zweiten Teilbereiche 121b entlang der ersten Richtung mindestens gleich dem spezifischen Leitungswiderstand der ersten Teilbereiche 121a entlang der zweiten Richtung, wobei unterschiedliche Breiten unterschiedliche Dotierkonzentrationen in den ersten und zweiten Teilbereichen 121a, 121b kompensieren können.
  • Die Anordnung der ersten und zweiten Teilbereiche 121a, 121b in den Randgebieten 290 sorgt für Lücken zwischen den zweiten Bereichen 122, durch die eine niederohmige Verbindung von mindestens einem Teil, einem Großteil oder allen der ersten Bereiche 121a, 121b des Randgebietes 290 mit ersten Bereichen 121 in dem Zellengebiet 210 so entsteht, dass mindestens einige der ersten Bereiche 121a, 121b in dem Randgebiet 290 einen Teil des Durchlassstroms leiten können und so zu einer weiteren Verringerung des Durchlasswiderstands der Vorrichtung beitragen können.
  • Die ersten und zweiten Bereiche 121, 122 können streifenförmig sein, wobei die ersten Bereiche 121 in dem Zellengebiet 210 eine einheitliche Breite haben können. Gemäß einer Ausführungsform können alle ersten Bereiche 121 eine einheitliche Breite haben und die zweite Breite 123 der zweiten Teilbereiche 121b ist gleich oder größer als die Breite der ersten Bereiche 121 in dem Zellengebiet 210.
  • Gemäß einer weiteren Ausführungsform verbinden die ersten und zweiten Teilbereiche 121a, 121b mindestens 50%, zum Beispiel 75% oder mehr, 90% oder mehr, oder das gesamte den ersten Bereichen 121 in dem Randgebiet 290 zugeordnete Gebiet mit einem oder mehreren der ersten Bereiche 121 in dem Zellengebiet 210. Die ersten und zweiten Teilbereiche 121a, 121b können Gebiete an vier Seiten des Zellengebiets 210 mit einem oder mehreren der ersten Bereiche 121 des Zellengebiets 210 verbinden. Für jede Seite des Zellengebiets 210, in dem Randgebiet 290 entlang mindestens einer oder jeder Linie parallel zu einem der Ränder des Zellengebiets 210 und einen zweiten Bereich 122 überschneidend, ist ein Verhältnis der Gesamtlänge der ersten oder zweiten Teilbereiche 121a, 121b zu einer Gesamtlänge des zweiten Bereichs 122 größer als 20%.
  • Gemäß einer Ausführungsform sind mindestens 50%, zum Beispiel 75% oder mehr, 90% oder mehr oder alle der zweiten Bereiche 122 des Randgebiets 290 von den zweiten Bereichen 122 in dem Zellengebiet 210 getrennt. In dem Randgebiet 290, entlang Linien parallel zu der ersten und zweiten Richtung sind mehr als zwei erste oder zweite Teilbereiche 121a, 121b ausgebildet, um den ohmschen Widerstand der Verbindung einer maximalen Anzahl an ersten und zweiten Teilbereichen 121a, 121b zu minimieren.
  • 2A bezieht sich auf eine Ausführungsform basierend auf einer regelmäßigen Anordnung von streifenförmigen ersten und zweiten Bereichen 121, 122 in dem Zellengebiet 210. Die ersten und zweiten Bereiche 121, 122 sind alternierend und parallel zueinander angeordnet. In dem Randgebiet 290 trennen zweite Teilbereiche 121b der ersten Bereiche 121 benachbarte zweite Teilbereiche 122 entlang einer zweiten Richtung, entlang derer sich die ersten und zweiten Bereiche 121, 122 in dem Zellengebiet 210 erstrecken. Die zweiten Teilbereiche 121b können entlang Trennlinien angeordnet sein, die entlang einer ersten Richtung orthogonal zu den streifenförmigen ersten und zweiten Bereichen 121, 122 in dem Zellengebiet 210 verlaufen. Zwei der Trennlinien sind an gegenüberliegenden Seiten des Zellengebiets 210 und direkt angrenzend an das Zellengebiet 210 ausgebildet. Gemäß der illustrierten Ausführungsform sind die ersten und zweiten Richtungen laterale Richtungen.
  • In ersten Randgebieten 291, die auf den Seiten des Zellengebietes 210 gelegen sind, in die die ersten und zweiten Bereiche 221, 222 des Zellengebietes 210 hineinragen, trennen die zwei direkt an das Zellengebiet 210 angrenzenden Trennlinien die zweiten Bereiche 122 der ersten Randgebiete 291 vollständig von den zweiten Bereichen 122 in dem Zellengebiet 210, so dass alle zweiten Bereiche 122 außerhalb des Zellengebiets 210 floaten können. In zweiten Randgebieten 292, die sich entlang den zwei Seiten des Zellengebiets 210 parallel zu der projizierenden Richtung der ersten und zweiten Bereiche 121, 122 erstrecken, bilden weitere Trennlinien zwischen dem Rand des Halbleiterchips 105 und dem Zellengebiet 210 niederohmige Pfade zwischen ersten Bereichen 121, die zu dem entsprechenden Rand des Halbleiterchips 105 orientiert sind, und den ersten Bereichen 121 in dem Zellengebiet 210 aus.
  • Die in 2B dargestellte Ausführungsform unterscheidet sich von der Ausführungsform in 2A darin, dass die ersten und zweiten Bereiche 121, 122 des Zellengebietes 210 in das erste Randgebiet 291 hineinragen. Während die Ausführungsform von 2A eine niederohmige Verbindung zwischen ersten Bereichen 121 der Rand- und Zellengebiete 290, 210 bereitstellen kann, kann die Ausführungsform von 2B laterale Verarmungszonen auch in Teilbereichen der ersten Randgebiete 291 außerhalb des Zellengebiets 210 ausbilden und die Stabilität gegenüber einem Durchbruch in Rückwärtsrichtung verbessern.
  • Die Ausführungsform gemäß 2C unterscheidet sich von der Ausführungsform gemäß 2A darin, dass in den zweiten Randgebieten 292 die ersten und zweiten Bereiche 121, 122 senkrecht zu den ersten und zweiten Bereichen 121, 122 des Zellengebietes 210 orientiert sind. In den zweiten Randgebieten 292 kann eine niederohmige Verbindung zwischen ersten Bereichen 121 in dem Zellengebiet 210 und jedem zweiten Teilbereich 121b des Randgebiets 290 ausgebildet sein.
  • 2D bezieht sich auf eine Ausführungsform, bei der die zweite Richtung eine vertikale Richtung ist. Die zweiten Teilbereiche 121b segmentieren die zweiten Bereiche 122 in der vertikalen Richtung bezüglich der ersten und zweiten Oberflächen 101, 102 des Halbleiterkörpers 100.
  • In Ausführungsformen mit Gateelektrodenstrukturen 150, die außerhalb der Kontur des Halbleiterkörpers 100 ausgebildet sind, erstrecken sich die ersten Bereiche 121 im Wesentlichen zwischen der ersten Oberfläche 101 und einer vergrabenen Kante des zweiten Bereichs 122. Im Falle von Gateelektrodenstrukturen 150, die in Gräben ausgebildet sind, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken, können sich die ersten Bereiche 121 von einer unteren Kante der Bodyzone 115 bis zu den vergrabenen Kanten der zweiten Bereiche 122 erstrecken.
  • Gemäß der oben beschriebenen Ausführungsform sind die zweiten Bereiche 122 in dem Randgebiet 290 ohne Verbindung zu einer Struktur, die ein Signal oder ein festgelegtes Potential liefern, so dass die zweiten Bereiche 122 in dem Randgebiet 290 floaten und nicht zu der Ausgangskapazität COSS der Vorrichtung beitragen, so dass während des Betriebs Schaltverluste reduziert sind.
  • Gemäß der folgenden Ausführungsformen können koppelnde Elemente zwischen zumindest einem der zweiten Bereiche 122 des Zellengebiets 210 und einem, einigen, einem Großteil, oder allen der zweiten Bereiche 122 des Randgebietes 290 ausgebildet sein. Jedes koppelnde Element 160 verbindet die betreffenden zweiten Bereiche 122 der Zellen- und Randgebiete 210, 290 mindestens in einem ersten Zustand des koppelnden Elements 160 elektrisch, wobei ein Zustand des koppelnden Elements 160 einem Zustand der Halbleitervorrichtung entsprechen kann.
  • Die 3A und 3B beziehen sich auf eine Ausführungsform mit streifenförmigen ersten und zweiten Bereichen 121, 122, die alternierend parallel zueinander angeordnet sind und ein gleichmäßiges Muster bilden. In ersten Randgebieten 291, die in den projizierenden Richtungen der ersten und zweiten Bereiche 121, 122 des Randgebiets 210 angeordnet sind, sind erste Teilbereiche 122a der zweiten Bereiche 122 in der Projektion der zweiten Bereiche 122 des Zellengebiets 210 angeordnet. In zweiten Randgebieten 292, die sich auf gegenüberliegenden Seiten der Zellengebiete 210 parallel zu den ersten und zweiten Bereichen 121, 122 des Zellengebietes 210 erstrecken, erstrecken sich zweite Teilbereiche 122b der zweiten Bereiche 122 entlang einer Richtung orthogonal zu der projizierenden Richtung. Erste Teilbereiche 121a der ersten Bereiche 121 in dem Randgebiet 290 sind als Erweiterungen der ersten Bereiche 121 des Zellengebietes 210 ausgebildet und trennen benachbarte erste Teilbereiche 122a der zweiten Bereiche 122 in den ersten Randgebieten 291 voneinander. In den zweiten Randgebieten 292 trennen zweite Teilbereiche 121b der ersten Bereiche 121 benachbarte zweite Teilbereiche 122b der zweiten Bereiche 122. In den ersten Randgebieten 291 trennen die ersten Teilbereiche 121a der ersten Bereiche 121 die ersten Teilbereiche 122a der zweiten Bereiche 122 von den zweiten Bereichen 122 in dem Zellengebiet 210.
  • Zwischen ersten und zweiten Teilbereichen 122a, 122b der zweiten Bereiche 122 des Randgebiets 290 und den zweiten Bereichen 122 des Zellengebietes 210 sind koppelnde Elemente 160 ausgebildet. Die koppelnden Elemente 160 können Bereiche des zweiten Leitungstyps sein, die eine niedrige Störstellendichte haben, zum Beispiel niedriger als 1016 cm-3. Gemäß einer Ausführungsform sind Bereiche mit niedriger Störstellenkonzentration nahe bei oder direkt angrenzend an die erste Oberfläche 101 gebildet. Eine Ausdehnung der nicht steuerbaren koppelnden Elemente 160 in der vertikalen Richtung ist signifikant kleiner, zum Beispiel weniger als 20%, als die der ersten und zweiten Bereiche 121, 122. Abschnitte der ersten und zweiten Teilbereiche 121a, 121b der ersten Bereiche 121 in den Randgebieten 290 erstrecken sich von einer vergrabenen Kante der Bereiche mit niedriger Störstellenkonzentration zu den vergrabenen Kanten der zweiten Bereiche 122. Durch die koppelnden Elemente 160 ist das Potential der ersten und zweiten Teilbereiche 122a, 122b der zweiten Bereiche 122 in dem Randgebiet 290 an das Potential der zweiten Bereiche 122 des Zellengebietes 210 gebunden, welches das Potential der ersten Elektrode 191 sein kann.
  • Da die koppelnden Elemente 160 erste und zweite Teilbereiche 122a, 122b der zweiten Bereiche 122 in dem Randgebiet 290 mit den zweiten Bereichen 122 des Zellengebietes 210 verbinden, sammeln sich keine oder nur wenige Ladungen in den zweiten Teilbereichen 122 des Randgebietes 290. Daraus folgt, dass wenn die Vorrichtung aus einem Sperrzustand oder Umkehrzustand in einen Durchlasszustand schaltet, das Randgebiet 290 die maximale Leitfähigkeit mit signifikant reduzierter Verzögerung erreicht. Daraus folgt weiter, dass die Vorrichtung weniger Strom verbraucht.
  • Die 4A und 4B beziehen sich auf eine Ausführungsform mit einem steuerbaren koppelnden Element 160, das ausgeführt ist, um einen, einige oder alle der zweiten Bereiche 122 des Randgebietes 290 mit einem, einigen oder allen der zweiten Bereiche 122 in dem Zellengebiet 210 in einem ersten Zustand elektrisch zu verbinden und in einem zweiten Zustand elektrisch voneinander zu trennen. Das steuerbare koppelnde Element 160 kann ein Feldeffekttransistor mit einer koppelnden Gatestruktur 161 sein, der zwischen einer oder mehreren zweiten Bereichen 122 des Zellengebiets 210, die mit der ersten Elektrode 191 verbunden sein können, und einer, einigen oder allen zweiten Bereichen 122 des Randgebietes 290 angeordnet ist, die ohne weitere dazwischen liegende zweite Bereiche 122 an dass Zellengebiet 210 angrenzen. Die koppelnde Gatestruktur 161 ist so eingerichtet, dass sich in einem ersten Bereich 121, der die betreffenden zweiten Bereiche 122 der Zell- und Randgebiete 210, 290 trennt, ein Kanal von Ladungsträgern des zweiten Ladungstyps bildet.
  • Gemäß der illustrierten Ausführungsform ist die koppelnde Gatestruktur 161 außerhalb der Kontur des Halbleiterkörpers 100 in einem Abstand zu der ersten Oberfläche 101 angeordnet. Gemäß einer weiteren Ausführungsform kann die koppelnde Gatestruktur 161 in einem Graben ausgebildet sein, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt.
  • Die 4A zeigt ein umlaufendes steuerbares koppelndes Element 160 mit einer umlaufenden koppelnden Gatestruktur 161, die sich entlang der Ränder des Zellengebiets 210 erstreckt. Weitere, nicht steuerbare koppelnde Elemente 160 können zwischen solchen zweiten Bereichen 122 in dem Randgebiet 290, deren Potential mittels dem steuerbaren koppelnden Element 160 steuerbar ist, und solchen zweiten Bereichen 122 des Randgebietes 290, die nicht in direkter Nachbarschaft zu dem steuerbaren koppelnden Element 160 sind, ausgebildet sein. Die weiteren nicht steuerbaren koppelnden Elemente 160 können symmetrisch bezüglich des Zellengebiets 210 so angeordnet sein, dass sie Abstände zwischen den entferntesten ersten Bereichen 121 in dem Randgebiet 290 und dem Zellengebiet 210 minimieren. Das steuerbare koppelnde Element 160 kann unabhängig betrieben werden oder durch weitere Elemente gesteuert sein.
  • Gemäß 4B ist die koppelnden Gatestruktur 161 unabhängig gesteuert und elektrisch mit der Gateelektrodenstruktur 150 in dem Zellengebiet 210 gekoppelt. Gemäß einer weiteren Ausführungsform ist die koppelnde Gatestruktur 161 elektrisch an die erste Elektrode 191 gekoppelt. Ist die Geschwindigkeit der Schaltvorgänge gering, so fließen nur geringe Verschiebungsströme, es bildet sich unterhalb der koppelnden Gatestruktur 161 kein Kanal des zweiten Leitungstyps in dem ersten Bereich 121 und das steuerbare koppelnde Element 160 verbleibt im Sperrzustand. Ist der Schaltvorgang der Vorrichtung hinreichend schnell, so fließt ein hoher Strom von Ladungsträgern des zweiten Leitungstyps zwischen dem Randgebiet 290 und der ersten Elektrode 191. Das Gebiet unterhalb der koppelnden Gatestruktur 161 kann ein Potential annehmen, bei dem durch den ersten Bereich 121 ein Kanal von Leitungsträgern des zweiten Leitungstyps unterhalb der koppelnden Gatestruktur 161 ausgebildet wird, so dass ein Potential des zweiten Bereichs 122 in dem Randgebiet 290 mit dem Potential der zweiten Bereiche 122 in dem Zellengebiet 210 gekoppelt ist, welches das Potential der ersten Elektrode 191 sein kann. Gemäß einer Ausführungsform ist der zweite Leitungstyp p-leitend und ein p-leitender Kanal wird dynamisch in dem Halbleiterkörper 100 in einem Bereich nahe bei der koppelnden Gatestruktur 161 ausgebildet.
  • Die 5A und 5B beziehen sich auf eine Ausführungsform mit koppelnder Gatestruktur 161, die von weiteren Elementen gesteuert wird und elektrisch mit einem Anschluss 193 des Halbleiterchips 105 gekoppelt ist. Gemäß einer ähnlichen Ausführungsform ist die koppelnde Gatestruktur 161 elektrisch mit dem Ausgang einer Treiber-Schaltung, die in demselben Halbleiterchip 105 integriert ist, verbunden. Die Steuerung des Potentials der koppelnden Gatestruktur 161 kann der mit Bezug auf die 4A und 4B beschriebenen Steuerung entsprechen. Gemäß der dargestellten Ausführungsform ist das koppelnde Element 160 ein Anreicherungs-FET (Feldeffekttransistor).
  • Wenn das Potential der ersten koppelnden Gatestruktur 161 nicht an die erste Elektrode 191 oder die Gateelektrodenstruktur 150 des Zellengebiets 210 gebunden ist, so benötigt der Anreicherungs-FET für einen Durchlasszustand, in dem die zweiten Bereiche 122 des Randgebietes 290 elektrisch mit den zweiten Bereichen 122 in dem Zellengebiet 210 verbunden sind, ein negatives Potential an der koppelnden Gatestruktur 161. Für einen Sperrzustand benötigt der Anreicherungs-FET ein herabgesetztes Potential an der koppelnden Gatestruktur 161, zum Beispiel das Potential an der ersten Elektrode 191.
  • Gemäß der dargestellten Ausführungsform umfasst das koppelnde Element 160 eine Kanalzone 162 des zweiten Leitungstyps. Die Kanalzone 162 grenzt zwischen den betreffenden zweiten Bereichen 122 des Randgebietes 290 und dem Zellengebiet 210 direkt an die erste Oberfläche 101 an. Das steuerbare koppelnde Element 160 bildet einen Verarmungs-FET. Im Durchlasszustand des Verarmungs-FETs kann die koppelnde Gatestruktur 161 mit dem Potential der ersten Elektrode 191 versorgt sein, um die entsprechenden zweiten Bereiche 122 des Randgebietes 290 und des Zellengebietes 210 elektrisch zu verbinden. Um das koppelnde Element 160 in den Sperrzustand zu schalten, wird ein positives Potential an die koppelnde Gatestruktur 161 angelegt. Eine negative Treiber-Ausgangsspannung ist nicht erforderlich. Das Design einer Treiber-Schaltung zum Steuern des steuerbaren koppelnden Elements 160 ist weniger kompliziert und die Treiber-Schaltung benötigt weniger Ressourcen.
  • Gemäß der Ausführungsform der 5A umschließt das steuerbare umlaufende koppelnde Element 160 das Zellengebiet 210 vollständig, wobei zwischen dem steuerbaren koppelnden Element 160 und dem Zellengebiet 210 in den ersten Randgebieten 291 ein Abstand vorgesehen ist.
  • Gemäß der Ausführungsform der 6A verlaufen die zweiten Teilbereiche 122 in den zweiten Randgebieten 292 orthogonal zu den zweiten Bereichen 122 in den ersten Randgebieten 291. Damit kann ein größeres, den zweiten Teilbereichen 122 zugeordnetes Gebiet direkt steuerbar elektrisch mit den zweiten Bereichen 122 des Zellengebiets 210 gekoppelt sein, zum Beispiel durch das steuerbare koppelnden Elemente 160 allein.
  • Die 6B unterscheidet sich vom Layout der 6A darin, dass das steuerbare koppelnde Elemente 160 lediglich entlang der zwei gegenüberliegenden Seiten des Zellengebiets 210 orientiert zu den zweiten Randgebieten 292 ausgebildet ist.
  • Jede der Ausführungsformen der 1A bis 1B und 2A bis 2D kann mit koppelnden Elementen 160 ausgebildet sein. Allgemeiner ausgedrückt bilden Ausführungsformen, die sich auf koppelnde Elemente beziehen, eine Superjunction-Halbleitervorrichtung aus, die eine oder mehrere dotierte Zonen in einem Zellengebiet umfassen. Zwischen der einen oder den mehreren dotierten Zonen und einer dotierten Schicht eines ersten Ladungstyps ist eine Driftschicht ausgebildet. Die Driftschicht umfasst erste Bereiche des ersten Leitungstyps und zweite Bereiche eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. In einem Randgebiet, das das Zellengebiet einfasst, trennen Teilbereiche der ersten Bereiche zweite Bereiche des Randgebietes von zweiten Bereichen in dem Zellengebiet. Ein koppelndes Element ist zwischen wenigstens einem der zweiten Bereiche des Zellengebietes und einem der zweiten Bereiche des Randgebiets ausgebildet. Das koppelnde Element ist dazu geeignet, den wenigstens einen der zweiten Teilbereiche des Zellengebiets und den einen der zweiten Teilbereiche des Randgebiets mindesten in einem ersten Zustand elektrisch miteinander zu koppeln. Das koppelnde Element kann eines der koppelnden Elemente der 3A bis 3B, 4A bis 4B, 5A bis 5B oder 6A bis 6B sein.
  • Die 7A und 7B beziehen sich auf eine Ausführungsform der Superjunction-Halbleitervorrichtung mit einer Driftschicht 120, die in einem Halbleiterkörper 100 zwischen einer ersten Oberfläche 101 und einer dotierten Lage 130 des ersten Leitungstyps ausgebildet ist. Die Driftschicht 120 umfasst erste Bereiche 121 des ersten Leitungstyps und dem ersten Leitungstyp entgegengesetzte zweite Bereiche 122 des zweiten Leitungstyps. Die ersten und zweiten Bereiche 121, 122 sind streifenförmig und alternierend angeordnet und bilden ein regelmäßiges Streifenmuster. Ein Randgebiet 290 fasst ein Zellengebiet 210 ein, das dotierte Zonen angrenzend an die erste Oberfläche 101 umfasst.
  • In dem Randgebiet 290 sind die ersten und zweiten Bereiche 121, 122 in einem ersten Abstand zu der ersten Oberfläche 101 ausgebildet. In dem Fall, dass die ersten und zweiten Bereiche 121, 122 in einem Zellengebiet durch Implantation während oder nach einem Aufwachsen der Driftschicht 120 ausgebildet werden, werden in einem Randgebiet 290 die Implantationen dicht an der ersten Oberfläche 101 nicht ausgeführt, zum Beispiel die eine, zwei oder die drei der ersten Oberfläche 101 nächstgelegenen Implantation(en). Gemäß einer Ausführungsform ist der erste Abstand gleich oder größer des halben mittleren Abstands zwischen benachbarten ersten Bereichen 121 in dem Zellengebiet 210.
  • Die 7B zeigt einen Halbleiterchip 105 mit einer ersten Feldplatte 195 und einer zweiten Feldplatte 193, die in dem Randgebiet 290 außerhalb einer Kontur des Halbleiterkörpers 100 ausgebildet ist. Eine dielektrische Schicht 180 trennt die erste und die zweite Feldplatte 195, 193 vom Halbleiterkörper 100. Die erste Feldplatte 195 kann eine Drain-Feldplatte sein und die zweite Feldplatte 193 kann eine Gate-Feldplatte oder eine Source-Feldplatte sein. Obwohl die Ränder der Feldplatten 193, 195 das elektrische Feld weg von der ersten Oberfläche 101 drängen, hat das elektrische Feld seinen Maximalwert immer noch nahe bei der ersten Oberfläche 101. Das Ausbilden der ersten und zweiten Bereiche 121, 122 in einem ausreichenden Abstand zu der ersten Oberfläche 101 reduziert die maximale elektrische Feldstärke entlang der Grenzfläche zwischen dem Halbleiterkörper 100 und der dielektrischen Schicht 180. Eine minimale Durchbruchspannung der Randgebiete 290 ist erhöht.
  • Gemäß der dargestellten Ausführungsform kann eine Verbindungsabschlusszone 124 des zweiten Leitungstyps zwischen der ersten Oberfläche 101 und den ersten und zweiten Bereichen 121, 122 mindestens in einem Übergangsgebiet 250 ausgebildet sein. Das Übergangsgebiet 250 trennt das Zellengebiet 210 und das Randgebiet 290. In dem Übergangsgebiet 250 grenzt ein erster Teilbereich 124a der Verbindungsanschlusszone 124 direkt an die erste Oberfläche 101 an. Die Verbindungsabschlusszone 124 kann einen zweiten Teilbereich 124b in einem inneren Teilbereich 294 des Randgebiets 290 umfassen. Der innere Teilbereich 294 des Randgebiets 290 grenzt direkt an das Übergangsgebiet 250 an. Der zweite Teilbereich 124b der Verbindungsabschlusszone 124 ist zwischen der ersten Oberfläche 101 und den ersten und zweiten Bereichen 121, 122 ausgebildet, die im ersten Abstand zur ersten Oberfläche 101 ausgebildet sind. Eine effektive Dotierkonzentration des zweiten Leitungstyps ist in dem zweiten Teilbereich 124b der Verbindungsabschlusszone 124 niedriger als in dem ersten Teilbereich 124a. Gemäß einer weiteren Ausführungsform können der innere Teilbereich 294 und der zweite Teilbereich 124b der Verbindungsabschlusszone 124 fehlen.
  • Das Randgebiet 290 umfasst ferner einen äußeren Teilbereich 299. Der äußere Teilbereich 299 erstreckt sich entlang einem Rand des Halbleiterchips 105. In dem äußeren Teilbereich 299 fehlen zweite Bereiche 122 des zweiten Leitungstyps und ausschließlich Störstellen des ersten Leitungstyps sind implantiert, zum Beispiel in einem, zwei oder mehreren parallelen Streifen derselben Breite, die eine rahmenartig umlaufende Implantationszone 129 ausbilden. Die Dotierkonzentration in der umlaufenden Implantationszone 129 kann höher sein als in den ersten Bereichen 121 oder anderen Teilbereichen des Randgebiets 290. In einem Teilbereich nahe der ersten Oberfläche 101 verringert sich die Störstellenkonzentration in den umlaufenden Implantationszonen 129 mit sich verringerndem Abstand zu der ersten Oberfläche 101. Zum Beispiel werden in einer Abfolge von Implantationen, die die umlaufenden Implantationszonen 129 ausbilden, die Implantationen nächstgelegen der ersten Oberfläche 101, die zwei Implantationen nächstgelegen zu der ersten Oberfläche 101 oder mehrere der Implantationen nächstgelegen zu der ersten Oberfläche 101 nicht ausgeführt.
  • Gemäß der Ausführungsform der 7A ist in einem zentralen Teilbereich 295 des Randgebiets 290 zwischen dem Übergangsgebiet 250 oder dem inneren Teilbereich 294 und dem äußeren Teilbereich 299 des Randgebiets 290 eine näherungsweise intrinsische Zone 125 gebildet. Gemäß der Ausführungsform von 7B ist eine flache Randimplantationszone 126 in dem zentralen Teilbereich 295 zwischen der Verbindungsabschlusszone 124 und der umlaufenden Implantationszone 129 ausgebildet. Die Störstellenkonzentration der flachen Randimplantationszone 126 kann beispielsweise im Bereich von 1015 cm-3 bis 1016 cm-3 liegen.
  • Die flache Randimplantationszone 126 ist von dem ersten Leitungstyp und grenzt in dem Randgebiet 290 direkt an die erste Oberfläche 101 an. Gemäß der Ausführungsform in 7B ist die flache Randimplantationszone 126 in einer lateralen Richtung der Verbindungsabschlusszone 124 ausgebildet und die flache Randimplantationszone 126 überschneidet sich nicht mit der Verbindungsabschlusszone 124. Gemäß einer weiteren Ausführungsform überschneidet sich die flache Randimplantationszone 126 mindestens teilweise mit der Verbindungsabschlusszone 124 in dem Randgebiet 290. Gemäß einer Ausführungsform ist die flache Randimplantationszone 126 in dem zentralen Teilbereich 295 des Randgebiets 290 zwischen einem inneren Teilbereich 294 und einem äußeren Teilbereich 299 ausgebildet, wobei in dem inneren Teilbereich 294 die Verbindungsabschlusszone 124 an die erste Oberfläche 101 angrenzt.
  • Gemäß der in 7C dargestellten Ausführungsform ist die flache Randimplantationszone 126 in dem zentralen Teilbereich 295 zwischen einem Gebiet ausgebildet, in dem die Verbindungsabschlusszone 124 an die erste Oberfläche 101 angrenzt, und erstreckt sich bis in den äußeren Teilbereich 299. Das Gebiet, in dem die Verbindungsabschlusszone 124 an die erste Oberfläche angrenzt, kann das Übergangsgebiet 250 oder der innere Teilbereich 294 des Randgebiets 290 sein.
  • Ein dritter, vergrabener Teilbereich 124c der Verbindungsabschlusszone 124 ist in dem zentralen Teilbereich 295 zwischen den flachen Randimplantationszonen 126 und den ersten und zweiten Bereichen 121, 122 in dem ersten Abstand von der ersten Oberfläche 101 ausgebildet. Der dritte Abschnitt 124c der Verbindungsabschlusszone 124 kann einen ersten Unterabschnitt orientiert zum Zellengebiet 210 umfassen und eine höhere Dotierkonzentration haben als ein zweiter Unterabschnitt orientiert zu dem äußeren Teilbereich 299. Beispielsweise kann die effektive Dotierkonzentration in dem ersten Unterabschnitt zwischen 1015 und 1016 cm-3 und in dem zweiten Unterabschnitt zwischen 1014 und 1015 cm-3 betragen. Die flache Randimplantationszone 126 kann sich mit einer gleichförmigen ersten Überlagerung bis in den äußeren Teilbereich 299 des Randgebiets 290 erstrecken, wobei für die umlaufende Implantationszone 129 eine oder mehrere Implantationen nächstgelegen zur ersten Oberfläche 101 nicht ausgeführt werden.
  • 7D zeigt eine umlaufende Implantationszone 129, die die ersten und zweiten Bereiche 121, 122 in dem äußeren Teilbereich 299 des Randgebiets 290 einfasst. Eine rahmenartige Feldplatte 195 ist in einem Abstand zu der ersten Oberfläche 101 in dem äußeren Teilbereich 299 außerhalb des Halbleiterkörpers 100 angeordnet. Die flache Randimplantationszone 126 kann eine gleichförmige Überdeckung mit der Feldplatte 195 in der vertikalen Richtung haben, die durch die Normale zu der ersten Oberfläche 101 definiert ist. Gemäß der dargestellten Ausführungsform hat die rahmenartige Feldplatte 195 einen inneren Rand 195a mit einem Eckteilbereich korrespondierend zu einer Ecke der ersten Oberfläche 101 des Halbleiterchips 105. Der Eckteilbereich des inneren Randes 195a hat im Wesentlichen eine annähernd „konkave“ Form, das heißt, dass der innere Rand 195a eine Ecke schneidet, die von den orthogonalen Abschnitten der Feldplatte 195 gebildet wird. Der Eckteilbereich ist zum Beispiel ein Kreissegment. Ein Teilbereich des Randgebiets 290, in dem die ersten und zweiten Bereiche 121, 122 in dem ersten Abstand zu der ersten Oberfläche 101 ausgebildet sind, der größer als der Abstand zwischen benachbarten ersten Bereichen 121 in dem Zellengebiet 210 sein kann, kann eine gleichförmige Breite resultierend in einer gleichförmigen Überdeckung mit der ersten Feldplatte 195, sogar in den Ecken des Halbleiterchips 105, haben. Weiter kann der zweite Teilbereich 124b der flachen Randimplantationszone 126 eine gleichförmige Breite haben.
  • Gemäß der Ausführungsform in 8A umfasst die durch den Implantationsprozess ausgebildete umlaufende Implantationszone 129vor einem Tempern parallele Streifen mit gleichförmiger Breite und weist einen inneren Rand 129a auf, der zu dem Zellengebiet 210 orientiert ist. Der innere Rand 129a umfasst Eckteilbereiche übereinstimmend mit den Ecken der ersten Oberfläche 101 des Halbleiterchips 105. Jeder Eckteilbereich hat eine näherungsweise „konkave“ Form mit dem inneren Rand 129a, der eine Ecke schneidet, gebildet von orthogonalen Abschnitten der umlaufenden Implantationszone 129. Der Eckteilbereich ist zum Beispiel ein Segment eines Kreises, zum Beispiel ein Quadrant. Die ersten Bereiche 121 des Randgebiets 290 sind mit der umlaufenden Implantationszone 129 verbunden. Der minimale Abstand zwischen jedem der zweiten Bereiche 122 und der umlaufenden Implantationszone 129 sind gleich.
  • Ecken der zweiten Bereiche 122 orientiert zu den umlaufenden Implantationszonen 129 sind entlang einer ersten Linie 128a positioniert, die einen Quadranten bildet, der einen gleichförmigen Abstand zu den umlaufenden Implantationszonen 129 hat. Vor einem ersten Temper- oder Annealprozess kann der Abstand zwischen der ersten Linie 128a und der umlaufenden Implantationszone 129 der gleiche sein, wie ein Abstand zwischen der umlaufenden Implantationszone 129 und den benachbarten zweiten Bereichen 122 in Abschnitten, in denen zwei Strukturen parallel oder orthogonal zueinander laufen. Nach Ausdiffundieren der implantierten Störstellen aus den Implantationszonen 129 während einer nachfolgenden Wärmebehandlung, wie zum Beispiel Tempern oder Annealen, ergeben die gleichförmigen Abstände gleichförmige Störstellenkonzentrationsübergänge zwischen den Störstellenzonen resultierend aus den ersten Linien 128a und den Störstellenzonen resultierend aus den umlaufenden Implantationszonen 129.
  • Die Ausführungsform in 8B unterscheidet sich von der Ausführungsform in 8A darin, dass nach der Implantation und vor irgendeiner Wärmebehandlung jeder Eckteilbereich des inneren Rands 195a einen ersten Teilbereich aufweist, der ein Segment eines Kreises und einen zweiten geraden Teilbereich bildet, der schräg zu orthogonalen Teilbereichen der umlaufenden Implantationszone 129 verläuft. Der erste Teilbereich schließt an einen Teilbereich des inneren Rands 195a an, der orthogonal zu den ersten und zweiten Bereichen 121, 122 verläuft. Die zweiten Teilbereiche schließen an einen Teilbereich des inneren Rands 195a an, der parallel zu den ersten und zweiten Bereichen 121, 122 verläuft. Mit anderen Worten bezüglich einer Ecke 127 des Zellengebiets 210 verläuft eine umlaufende Implantationszone 129, die parallel zu den ersten und zweiten Bereichen 121, 122 verläuft, gerade bis zu einem ersten Winkel β1. Der gerade Teilbereich eines Eckteilbereichs schließt unter einem Winkel von β2-β1 an und der erste Teilbereich des Eckteilbereichs schließt unter einem zweiten Winkel β2 an, der ein Segment eines Kreises bildet. Die zweiten Bereiche 122 erstrecken sich demzufolge in der Richtung der Ecke 127. Wiederum sind die minimalen Abstände zwischen jedem der zweiten Bereiche 122 und der umlaufenden Implantationszone 129 gleich. Der zweite Winkel β2 kann zwischen 40 und 50 Grad betragen, zum Beispiel 45 Grad. Der erste Winkel β1 kann zwischen 20 und 25 Grad betragen, zum Beispiel 22,5 Grad.
  • Während in der Ausführungsform von 8A ein zweiter Bereich 122 in einem ersten Gebiet 119 fehlt, vermeidet die Ausführungsform von 8B Gebiete mit fehlenden zweiten Bereichen 122 oder verkleinert solche Gebiete. Damit wirkt die Ausführungsform von 8B einem Anstieg der lokalen elektrischen Feldstärke in Gebieten entgegen, in denen die zweiten Bereiche 122 als Entsprechung zu den ersten Bereichen 121 fehlen. Gemäß einer weiteren Ausführungsform weist die umlaufende Implantation einen abgestuften inneren Rand 195a in den Eckteilbereichen auf, wobei die Längen der zweiten Bereiche 122 entsprechend angepasst sind.
  • Gemäß der Ausführungsformen der 7A bis 7D und 8A bis 8B haben die ersten und zweiten Bereiche 121, 122 die gleichen Störstellenkonzentrationsprofile und -breiten in dem Randgebiet 290 und in dem Zellengebiet 210.
  • Die Ausführungsform von 9A unterscheidet sich von der Ausführungsform von 7C insoweit, als die Breite der Öffnungen in den Implantationsmasken, die die ersten und zweiten Bereiche 121, 122 definieren, in dem Übergangsgebiet 250 in Schritten von einer ersten Breite in dem Zellengebiet 210 zu einer zweiten Breite in dem Randgebiet 290 reduziert werden. Die zweite Breite ist mindestens um 10% der ersten Breite schmaler als die erste Breite. Ein Reduzieren der Breite der Öffnungen in der Implantationsmaske um 10% entspricht einer Reduzierung der Störstellenanzahl oder des Dotierniveaus um 10%. Die Breiten werden von Bereich zu Bereich in Abschnitten des Übergangsgebiets 250 parallel zu den ersten und zweiten Bereichen 221, 222 reduziert. Die Breiten werden entlang der Längenausdehnung der ersten und zweiten Bereiche 121, 122 in Abschnitten des Übergangsgebiets 250 orthogonal zu den ersten und zweiten Bereichen 121, 122 reduziert. Die Breiten sind gemäß der beiden Schemata in Eckteilbereichen des Übergansgebiets 250 reduziert, die orthogonale Übergangsgebietsabschnitte in einem Winkel von etwa 45 Grad verbinden. Die Breitevariationen betreffend die implantierten Gebiete resultieren in entsprechenden Störstellenkonzentrations- und Dotierniveauvariationen in den finalisierten Vorrichtungen, die während des Herstellungsprozesses Wärmebehandlungen unterzogen werden, z.B. Annealing und Tempern.
  • Die 9B kombiniert das Breitevariationsschema der 9A mit der der Ausführungsform von 8B.
  • Die Breitenvariationen kann als Ergebnis haben, dass in dem Randgebiet 290 die Durchbruchspannung größer ist als in dem Zellengebiet 210 so dass die Lawinendurchbruchfestigkeit der Halbleitervorrichtung verbessert ist. Die Breite des Randgebiets 290 kann reduziert werden, was wiederum die Flächenausbeute der Vorrichtung verbessert. Gemäß einer Ausführungsform wird die Breite in dem Übergangsgebiet 250 in einem einzigen Schritt von der Breite in dem Zellengebiet 210 zu der Breite in dem Randgebiet 290 reduziert. Zum Beispiel kann die Breite auf 80% der Breite in dem Zellengebiet 210 reduziert werden. Gemäß einer weiteren Ausführungsform wird die Breite in mehr als einem Schritt reduziert, zum Beispiel in mindestens vier Schritten, wobei jeder Schritt die Breite um 5% der Breite in dem Zellengebiet 210 reduziert. Zum Beispiel kann die Reduzierung der Breite durch Reduzieren der Implantationsdosis realisiert werden, die dieselbe Maske oder dieselbe Breite der Öffnung in der Implantationsmaske in dem Zellengebiet 210 und dem Randgebiet 290 verwendet.
  • Gemäß der Ausführungsform in 9C verbindet ein Eckteilbereich 255 zwei orthogonale Teilbereiche 252 des Übergangsgebiets 290 in einem Winkel von 45 Grad. Der Eckteilbereich 255 hat eine Breite dc2, die sich durch Multiplikation der Breite d der orthogonalen Teilbereiche 252 mit 2
    Figure DE102013112009B4_0001
    ergibt. Die Breite wird in den orthogonalen Teilbereichen 252 und entlang einer diagonalen Richtung in dem Eckteilbereich 255 im selben Verhältnis verringert.
  • Die 9D zeigt einen Eckteilbereich 255 eines Übergangsgebiets 250, der zwei orthogonale Teilbereiche 252 des Übergangsgebiets 250 unter einem Winkel von 45 Grad verbindet. Der Eckteilbereich 255 hat eine Breite dc1, der sich durch Teilen der Breite d der orthogonalen Teilbereiche 252 durch 2
    Figure DE102013112009B4_0002
    ergibt. Die Breite der ersten und zweiten Bereiche 121, 122 kann innerhalb des Übergangsgebiets 250 in den orthogonalen Richtungen in beiden, den orthogonalen und den Eckteilbereichen 252, 255 im selben Verhältnis und mit derselben Anzahl an Schritten reduziert werden. Da der Gebietsteilbereich mit höherer absoluter Störstellenkonzentration in der Ausführungsform von 9D geringer ist, kann die Durchbruchspannung oder Lawinenfestigkeit gegenüber der Ausführungsform von 9B erhöht werden.
  • Die 10A bezieht sich auf ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung. Mindestens ein Teilbereich der Driftschicht wird auf einer dotierten Schicht eines ersten Leitungstyps gebildet (902). Erste Dotanden (Dotierstoffe, Dopanten) eines ersten Leitungstyps und zweite Dotanden eines zweiten Leitungstyps werden unter Benutzung einer oder mehrerer Implantationsmasken mit Öffnungen in die Driftschicht implantiert, wobei streifenförmige erste Implantationsbereiche des ersten Leitungstyps und streifenförmige Implantationsbereiche des zweiten Leitungstyps in alternierender Reihenfolge ausgebildet werden (904). Zum Steuern einer Diffusion der implantierten ersten und zweiten Dotanden aus den Implantationsbereichen und zum Ausbilden streifenförmiger erster Bereiche des ersten Leitungstyps und streifenförmiger zweiter Bereiche des zweiten Leitungstyps wird eine Wärmebehandlung durchgeführt (906).
  • Gemäß einer Ausführungsform wird die Diffusion so gesteuert, dass benachbarte erste und zweite Bereiche direkt aneinander angrenzen.
  • Gemäß einer Ausführungsform wird eine umlaufende Implantationszone des ersten Leitungstyps ausgebildet, die die ersten und zweiten Bereiche umschließt. Gemäß einer Ausführungsform umfassen die umlaufenden Implantationszonen eine oder mehrere parallele Streifen.
  • Gemäß einer Ausführungsform werden die streifenförmigen ersten Implantationsbereiche des ersten Leitungstyps länger ausgebildet als die streifenförmigen zweiten Implantationsbereiche.
  • Gemäß einer Ausführungsform werden die streifenförmigen ersten Implantationsbereiche des ersten Leitungstyps so ausgebildet, dass sie an die Implantationsbereiche der umlaufenden Implantationszone anschließen.
  • Gemäß einer Ausführungsform werden die streifenförmigen zweiten Implantationsbereiche des zweiten Leitungstyps so ausgebildet, dass sie von dem Implantationsbereich der umlaufenden Implantationszone getrennt bleiben.
  • Gemäß einer Ausführungsform wird der Implantationsbereich der umlaufenden Implantationszone breiter als die ersten und zweiten Implantationsbereiche ausgebildet, wodurch sich eine höhere effektive Störstellenkonzentration in der umlaufenden Implantationszone ergibt. Die Kombination von kürzeren zweiten Bereichen und höher dotierten umlaufenden Implantationszonen bewirkt einen lokalen Überschuss an Dotanden des ersten Leitungstyps, der in dem außenliegenden pn Übergang die elektrische Feldstärke vermindert. Dadurch ist die Durchbruchspannung des Randgebiets erhöht.
  • 10B überlagert erste Maskenöffnungen 910 für die streifenförmigen ersten Implantationsbereiche des ersten Leitungstyps, zweite Maskenöffnungen 920 für die streifenförmigen zweiten Implantationsbereiche und dritte Maskenöffnungen 930 für umlaufende Implantationsbereiche. Die Maskenöffnungen 910, 920, 930 können in derselben Maske oder in verschiedenen Masken ausgebildet werden. Zum Beispiel können die ersten Maskenöffnungen 910 in einer ersten Maske und die zweiten und dritten Maskenöffnungen 920, 930 in einer zweiten Maske ausgebildet werden. Die Masken sind so ausgerichtet, dass die Implantationsbereiche des ersten Leitungstyps durch einen gleichförmigen Abstand 901 von den Implantationsbereichen des zweiten Leitungstyps getrennt sind.
  • Gemäß der Ausführungsform von 10C ist eine rahmenartige Feldplatte 195 ausgebildet, die einen inneren Rand 195a mit einem Eckteilbereich aufweist, der zu einer Ecke der ersten Oberfläche 101 des Halbleiterchips 105 korrespondiert. Der Eckteilbereich des inneren Rands 195a hat im Wesentlichen eine näherungsweise „konkave“ Form, das heißt, der innere Rand 195a schneidet eine Ecke, die von orthogonalen Abschnitten der Feldplatte 195 ausgebildet wird. Zum Beispiel ist der Eckteilbereich ein Kreissegment oder ein Quadrant. Die rahmenartige Feldplatte 195 bündelt das elektrische Feld entlang des gebogenen inneren Randes 195a und verhindert Feldstärkeüberhöhungen in den Rändern des Halbleiterchips 105.
  • Merkmale, die zuvor im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden können auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden, sofern sich diese Merkmale nicht gegenseitig ausschließen.

Claims (24)

  1. Superjunction-Halbleitervorrichtung (500) umfassend: eine oder mehrere in einem Zellengebiet (210) gebildete dotierte Zonen (110); eine dotierte Schicht (130) eines ersten Leitungstyps; eine Driftschicht (120) zwischen der dotierten Schicht (130) und der einen oder mehreren dotierten Zonen (110), wobei die Driftschicht (120) erste Bereiche (121) eines ersten Leitungstyps und zweite Bereiche (122) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufweist, wobei in einem das Zellengebiet (210) einfassenden Randgebiet (290) die ersten Bereiche (121) erste, die zweiten Bereiche (122) in einer ersten Richtung trennende Teilbereiche (121a) und zweite, die zweiten Bereiche (122) in einer zweiten Richtung orthogonal zu der ersten Richtung trennende Teilbereiche (121b) umfassen, die ersten und zweiten Teilbereiche (121a, 121b) so angeordnet sind, dass ein längster zweiter Bereich (122) in dem Randgebiet (290) höchstens halb so lang ist wie die Ausdehnung des Randgebiets (290) parallel zu dem längsten zweiten Bereich (122); und ein koppelndes Element (160) zwischen mindestens einem der zweiten Bereiche (122) des Zellengebiets (210) und mindestens einem der zweiten Bereiche (122) des Randgebiets (290), wobei das koppelnde Element (160) steuerbar und so betreibbar ist, dass der mindestens eine zweite Bereich (122) des Zellengebiets (210) und der mindestens eine zweite Bereich (122) des Randgebiets (290) in einem ersten Zustand elektrisch gekoppelt und in einem zweiten Zustand elektrisch voneinander entkoppelt sind.
  2. Superjunction-Halbleitervorrichtung nach Anspruch 1 wobei, die ersten und zweiten Teilbereiche (121a, 121b) eine Breite gleich oder größer einer mittleren Breite der ersten Bereiche (121) in dem Zellengebiet (210) haben.
  3. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei mehr als 50% einer Fläche der ersten Bereiche (121) des Randgebiets (290) mit einem oder mehreren der ersten Bereiche (121) des Zellengebiets (210) verbunden sind.
  4. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei mehr als 50% einer Fläche der zweiten Bereiche (122) des Randgebiets (290) von den zweiten Bereichen (122) des Zellengebiets (210) getrennt ist.
  5. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei für jede Seite des Zellengebiets (210) in dem Randgebiet (290) entlang einer Linie parallel zu einer der Ränder des Zellengebiets (210) ein Verhältnis einer Gesamtlänge der ersten Bereiche (121) zu einer Gesamtlänge der zweiten Bereiche (122) größer ist als 20%.
  6. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die ersten und zweiten Teilbereiche (121a, 121b) an vier Seiten des Zellengebiets angeordnet sind.
  7. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die zweite Richtung eine vertikale Richtung ist, die durch eine Normale zu einer Grenzfläche zwischen der dotierten Schicht (130) und der Driftschicht (120) definiert ist.
  8. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die zweiten Bereiche (122) in dem Randgebiet (290) nicht elektrisch angeschlossen und elektrisch floatend eingerichtet sind.
  9. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei das koppelnde Element (160) eine koppelnde Gatestruktur (161) aufweist, die zwischen dem mindestens einen zweiten Bereich (122) des Zellengebiets (210) und dem mindestens einen zweiten Bereich (122) des Randgebiets (290) angeordnet und so betreibbar ist, dass in einem, den zweiten Bereich (122) des Zellengebiets (210) und den zweiten Bereich (122) des Randgebiets (290) voneinander trennenden ersten Bereich (121) ein Kanal von Ladungsträgern des zweiten Leitungstyps ausgebildet wird.
  10. Superjunction-Halbleitervorrichtung nach Anspruch 9, wobei die koppelnde Gatestruktur (161) elektrisch mit den dotierten Zonen (130) oder mit einer Gateelektrodenstruktur (150) verbunden ist, um einen Stromfluss durch die Driftschicht (120) in dem Zellengebiet (210) zu kontrollieren.
  11. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 9 und 10, wobei die koppelnde Gatestruktur (161) elektrisch an einen Anschluss (193) oder eine Treiberschaltung gekoppelt ist.
  12. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, die weiter aufweist eine Kanalzone (162) des zweiten Leitungstyps zwischen dem mindestens einen zweiten Bereich (122) des Zellengebiets (210) und dem mindestens einen zweiten Bereich (122) des Randgebiets (290).
  13. Superjunction-Halbleitervorrichtung umfassend: dotierte Zonen (110), die in einem Zellengebiet (210) an eine erste Oberfläche (101) angrenzen; eine dotierte Schicht (130) eines ersten Leitungstyps, eine Driftschicht (120) zwischen der ersten Oberfläche (101) und der dotierten Schicht (130), wobei die Driftschicht (120) abwechselnd angeordnete streifenförmige erste Bereiche (121) eines ersten Leitungstyps und streifenförmige zweite Bereiche (122) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufweist, wobei in einem das Zellengebiet (210) einfassenden Randgebiet (290) die ersten und zweiten Bereiche (121, 122) in einem ersten Abstand zu der ersten Oberfläche (101) ausgebildet sind; eine Verbindungsanschlusszone (124) eines zweiten Leitungstyps zwischen der ersten Oberfläche (101) und den ersten und zweiten Bereichen (121, 122) in einem inneren Abschnitt des Randgebiets (290); und eine flache Randimplantationszone (126) des ersten Leitungstyps angrenzend an die erste Oberfläche (101) in dem Randgebiet (290), wobei die flache Randimplantationszone (126) in einem zentralen Teilbereich (295) des Randgebiets (290) mit ersten und zweiten Bereichen (121, 122) ausgebildet ist und sich zwischen der Verbindungsabschlusszone (124) und einer umlaufende Zone des ersten Leitungstyps in einem äußeren Abschnitt des Randgebiets (290) erstreckt, und wobei in dem äußeren Abschnitt des Randgebiets (290) zweite Bereiche (121) fehlen.
  14. Superjunction-Halbleitervorrichtung nach Anspruch 13, wobei der erste Abstand gleich oder größer als der halbe mittlere Abstand zwischen benachbarten ersten Bereichen (121) in dem Zellengebiet (210) ist.
  15. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 13 bis 14, wobei die Verbindungsabschlusszone (124) an die erste Oberfläche (101) angrenzt.
  16. Superjunction-Halbleitervorrichtung nach Anspruch 15, wobei die Verbindungsabschlusszone (124) sich bis in einen inneren Teilbereich (294) des Randgebiets (290) angrenzend an das Übergangsgebiet (250) erstreckt, die Verbindungsabschlusszone (124) in dem inneren Teilbereich (294) des Randgebiets an die erste Oberfläche (101) angrenzt und eine effektive Dotierkonzentration des zweiten Ladungstyps in dem inneren Teilbereich (294) des Randgebiets (290) niedriger ist als in dem Übergangsgebiet (250).
  17. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 13 bis 16, wobei in einem zentralen Teilbereich (295) des Randgebiets (290) die Verbindungsabschlusszone (124) einen Teilbereich aufweist, der zwischen der flachen Randimplantationszone (126) und den ersten und zweiten Bereichen (121, 122) ausgebildet ist.
  18. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 13 bis 17, die weiterhin aufweist: eine rahmenartige Feldplatte (195), die in dem Randgebiet (290) in einem Abstand zur ersten Oberfläche (101) angeordnet ist, wobei die flache Randimplantationszone (126) eine gleichförmige Überdeckung mit der Feldplatte (195) in einer Richtung vertikal zu der ersten Oberfläche (101) hat.
  19. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 13 bis 18, die weiterhin aufweist: eine umlaufende Implantationszone (129) des ersten Leitungstyps, die die ersten und zweiten Bereiche (121, 122) in einem äußeren Teilbereich (299) des Randgebiets (290), der frei von zweiten Bereichen (122) ist, einfasst und der äußere Teilbereich (299) an einen Rand eines die Driftschicht (120) umfassenden Halbleiterkörpers angrenzt, wobei die umlaufende Implantationszone (129) einen inneren Rand (129a) hat, der einen, zu einer Ecke der ersten Oberfläche korrespondierenden Eckteilbereich (255) aufweist, der Eckteilbereich (255) eine konkave Form hat und minimale Abstände zwischen den zweiten Bereichen (122) und der umlaufenden Implantationszone (129) gleich sind.
  20. Superjunction-Halbleitervorrichtung nach Anspruch 19, wobei der Eckteilbereich (255) einen ersten, ein Segment eines Kreises bildenden Teilbereich und einen zweiten geraden Teilbereich aufweist, der schräg zu orthogonalen Teilbereichen (252) der umlaufenden Implantationszone (129) verläuft, der erste Teilbereich an einen Teilbereich des orthogonal zu den ersten und zweiten Bereichen verlaufenden inneren Randes (195a) anschließt und der zweite Teilbereich an einen Teilbereich des inneren Randes (195a), der parallel zu den ersten und zweiten Bereichen verläuft, anschließt.
  21. Superjunction-Halbleitervorrichtung nach Anspruch 20, wobei jeder der ersten und zweiten Bereiche (121, 122) in den Randgebieten (290) ein um mindestens 10% niedrigeres Dotierniveau aufweist als in den Zellengebieten (210).
  22. Superjunction-Halbleitervorrichtung nach einem der Ansprüche 13 bis 21, wobei die Dotierniveaus der ersten und zweiten Bereiche (121, 122) in dem Übergangsgebiet (250) in Schritten von ersten Dotierniveaus in den Zellengebieten (210) zu zweiten Dotierniveaus in den Randgebieten (290) reduziert werden, und die zweiten Dotierniveaus mindestens 10% niedriger als die ersten Dotierniveaus sind.
  23. Superjunction-Halbleitervorrichtung nach Anspruch 22, wobei das Übergangsgebiet (250) einen Eckteilbereich (255) hat, der zwei orthogonale Teilbereiche (252) des Übergangsgebiets (250) unter einem Winkel von 45 Grad verbindet, der Eckteilbereich (255) eine Breite hat, die der Breite der orthogonalen Teilbereiche (252) geteilt durch 2   entspricht
    Figure DE102013112009B4_0003
    und wobei die Dotierniveaus der ersten und zweiten Bereiche (121, 122) in orthogonaler Richtung in den orthogonalen und den Eckteilbereichen (252, 255) im selben Verhältnis reduziert sind.
  24. Superjunction-Halbleitervorrichtung, umfassend: eine oder mehrere in einem Zellengebiet gebildete dotierte Zonen (110), eine dotierte Schicht (130) eines ersten Leitungstyps; eine Driftschicht (120) zwischen der dotierten Schicht (130) und der einen oder mehreren dotierten Zonen (110), wobei die Driftschicht (120) erste Bereiche (121) eines ersten Leitungstyps und zweite Bereiche (122) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufweist, wobei in einem das Zellengebiet (210) einfassenden Randgebiet (290) Teilbereiche der ersten Bereiche (121) zweite Bereiche (122) des Randgebiets (290) von zweiten Bereichen (122) in dem Zellengebiet (210) trennen; und ein koppelndes Element (160) zwischen mindestens einem der zweiten Bereiche (122) des Zellengebiets (210) und einer der zweiten Bereiche (122) des Randgebiets (290) ausgebildet ist, wobei das koppelnde Element (160) eine koppelnde Gatestruktur (161) aufweist und so betreibbar ist, dass mindestens einer der zweiten Bereiche (122) des Zellengebiets (210) und einer der zweiten Bereiche (122) des Randgebietes (290) mindestens in einem ersten Zustand durch einen Kanal von Ladungsträgern des zweiten Ladungstyps verbunden und in einem zweiten Zustand elektrisch voneinander entkoppelt sind.
DE102013112009.1A 2012-10-31 2013-10-31 Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet Active DE102013112009B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/664,924 US9184277B2 (en) 2012-10-31 2012-10-31 Super junction semiconductor device comprising a cell area and an edge area
US13/664,924 2012-10-31

Publications (2)

Publication Number Publication Date
DE102013112009A1 DE102013112009A1 (de) 2014-04-30
DE102013112009B4 true DE102013112009B4 (de) 2020-10-29

Family

ID=50479853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013112009.1A Active DE102013112009B4 (de) 2012-10-31 2013-10-31 Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet

Country Status (3)

Country Link
US (2) US9184277B2 (de)
CN (1) CN103794640B (de)
DE (1) DE102013112009B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
KR101982362B1 (ko) * 2014-07-18 2019-08-29 매그나칩 반도체 유한회사 초접합 반도체 소자
KR102098996B1 (ko) * 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
JP6477174B2 (ja) 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6668687B2 (ja) * 2015-04-02 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US9881997B2 (en) 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN105529246B (zh) * 2015-12-03 2018-10-09 中国科学院半导体研究所 一种通过激光刻蚀碳化硅制备碳化硅超结结构的方法
DE102016100519B4 (de) * 2016-01-13 2023-05-17 Infineon Technologies Austria Ag Halbleitervorrichtungen, die eine Randkonstruktion mit geraden Abschnitten und Eckabschnitten umfassen
DE102016101647A1 (de) * 2016-01-29 2017-08-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
CN107305910B (zh) * 2016-04-21 2019-12-31 帅群微电子股份有限公司 超接面半导体组件
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
DE102016115805B4 (de) * 2016-08-25 2020-07-09 Infineon Technologies Austria Ag Transistorbauelement mit hoher lawinen-festigkeit
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10312710B1 (en) * 2017-01-31 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Energy recovery pulse forming network
DE102017114681A1 (de) * 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
US20190035899A1 (en) * 2017-07-28 2019-01-31 Sanken Electric Co., Ltd. Semiconductor Device and Method for Manufacturing the Semiconductor Device
US10157980B1 (en) * 2017-10-25 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having diode devices with different barrier heights and manufacturing method thereof
CN112447826B (zh) * 2020-11-24 2023-03-24 北京工业大学 平面型igbt结构
CN115188800A (zh) * 2022-06-30 2022-10-14 深圳市千屹芯科技有限公司 超级结功率器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005031A1 (en) * 1999-12-09 2001-06-28 Kozo Sakamoto Power semiconductor device
DE102004052153A1 (de) * 2004-10-26 2006-04-27 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite
US20080135926A1 (en) * 2006-11-20 2008-06-12 Kabushiki Kaisha Toshiba Semiconductor device
US20110057256A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Semiconductor device and method for manufacturing the same
US20110220992A1 (en) * 2010-03-15 2011-09-15 Renesas Electronics Corporation Semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126893A (ja) * 1997-10-23 1999-05-11 Nikon Corp 固体撮像素子とその製造方法
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
DE10049861A1 (de) 2000-10-09 2002-04-18 Infineon Technologies Ag Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10205345B9 (de) 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4860929B2 (ja) * 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP4996848B2 (ja) 2005-11-30 2012-08-08 株式会社東芝 半導体装置
JP2007173418A (ja) 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7592668B2 (en) 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP4980663B2 (ja) * 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
JP2010040973A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8476698B2 (en) * 2010-02-19 2013-07-02 Alpha And Omega Semiconductor Incorporated Corner layout for superjunction device
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005031A1 (en) * 1999-12-09 2001-06-28 Kozo Sakamoto Power semiconductor device
DE102004052153A1 (de) * 2004-10-26 2006-04-27 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite
US20080135926A1 (en) * 2006-11-20 2008-06-12 Kabushiki Kaisha Toshiba Semiconductor device
US20110057256A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Semiconductor device and method for manufacturing the same
US20110220992A1 (en) * 2010-03-15 2011-09-15 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN103794640A (zh) 2014-05-14
US9484400B2 (en) 2016-11-01
US20140117437A1 (en) 2014-05-01
CN103794640B (zh) 2017-06-09
DE102013112009A1 (de) 2014-04-30
US20160104768A1 (en) 2016-04-14
US9184277B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE19702102B4 (de) Halbleitervorrichtung
DE112011103469B4 (de) Halbleitervorrichtung
DE102012204420B4 (de) Halbleitervorrichtung
DE112013004362B4 (de) Halbleitervorrichtung
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE102012219644B4 (de) Halbleitervorrichtung
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102010016371B4 (de) Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102013105134B4 (de) Transistorvorrichtung, transistorstruktur, verfahren zur herstellung einer transistorstruktur und mosfet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative