DE10049861A1 - Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents
Kompensations-Halbleiterbauelement und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10049861A1 DE10049861A1 DE10049861A DE10049861A DE10049861A1 DE 10049861 A1 DE10049861 A1 DE 10049861A1 DE 10049861 A DE10049861 A DE 10049861A DE 10049861 A DE10049861 A DE 10049861A DE 10049861 A1 DE10049861 A1 DE 10049861A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- compensation
- compensation layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000002513 implantation Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002800 charge carrier Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims 2
- 230000007423 decrease Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 9
- 238000010276 construction Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Die Erfindung betrifft ein in einem Halbleiterkörper angeordnetes Halbleiterbauelement nach dem Prinzip der Ladungsträgerkompensation, DOLLAR A mit einem in dem Halbleiterkörper angeordneten Halbleiter-Grundkörper, der mindestens eine an eine Grenzschicht tretende Kompensationsschicht aufweist, in der erste Bereiche des ersten Leitungstyps und zweite Bereiche des zweiten Leitungstyps vorgesehen sind, die im Layout ein Raster bilden, wobei die Gesamtladungsmenge der ersten Bereiche etwa der Gesamtladungsmenge der zweiten Bereiche entspricht, DOLLAR A mit mindestens einer im Halbleiterkörper angeordneten und an der Grenzschicht an den Halbleiter-Grundkörper angrenzenden Halbleiterschicht, in deren erster Oberfläche eine Vielzahl von dotierten Bereichen eingebettet sind, die ein Raster für ein Zellenfeld des Halbleiterbauelementes bilden, DOLLAR A wobei dass das Raster in der Halbleiterschicht nicht justiert ist auf das Raster des Halbleiter-Grundkörpers. Ferner betrifft die Erfindung zwei Verfahren zur Herstellung des Halbleiterbauelementes.
Description
Die Erfindung betrifft ein in einem Halbleiterkörper angeord
netes Halbleiterbauelement nach dem Prinzip der Ladungsträ
gerkompensation der im Oberbegriff des Patentanspruchs ge
nannten Art. Ferner betrifft die Erfindung zwei Verfahren zur
Herstellung eines solchen Halbleiterbauelementes.
Die Erfindung bezieht sich also allgemein auf Halbleiterbau
elemente nach dem Prinzip der Ladungsträgerkompensation und
insbesondere auf die Herstellung solcher sogenannten Kompen
sationsbauelemente. Der Aufbau und die Funktionsweise von
Kompensationsbauelementen ist vielfach bekannt und beispiels
weise in den US-Patenten US 5,216,275 und US 4,754,310 wie
auch in der WO 97/29518 und der DE 43 09 764 C2 beschrieben.
Die Herstellung von solchen Kompensationsbauelementen, von
denen zu erwarten ist, dass sie in naher Zukunft einen sehr
großen Marktanteil insbesondere im Segment hochsperrender
MOS-Halbleiterbauelemente einnehmen werden, ist derzeit noch
äußerst aufwendig und zeitraubend. Dies ist zum einen darauf
zurückzuführen, dass anders als bei herkömmlichen Halbleiter
bauelementen die Struktur eines zu fertigenden Kompensations
bauelementes bereits bei der Bereitstellung und Prozessierung
im Halbleiterkörper inhärent ist und daher mit berücksichtigt
werden muss. Dies bedeutet zum Beispiel, dass bei einem als
Kompensationsbauelement ausgebildeten Leistungs-MOSFET, der
dazu ausgelegt ist, eine Sperrspannung von beispielsweise 600
Volt aufzunehmen, in der bisher bevorzugt verwendeten Aufbau
technik eine Serie von fünf bis sieben einander abwechselnder
Epitaxie- und Dotierungsschritte vorgenommen werden müssen.
Die Herstellung eines Kompensationsbauelementes mit derartig
abwechselnd anzuwendenden Epitaxie- und Dotierungsschritten
erfordert jedoch einen sehr großen Zeitaufwand für die Bear
beitung des Grundmaterials. Man erhält dann ein bearbeiteten
Grundkörper, der im Bereich des aktiven Zellenfeld, das heißt
unterhalb der Gate-Elektrode, in gewünschter Weise vorberei
tet ist.
Darüber hinaus ist bei herkömmlichen Kompensationsbauelemen
ten das Zellraster typischerweise nicht homogen: im aktiven
Bereich des Zellenfeldes ist das Zellraster vielfach größer
als im Randbereich, so dass der Randbereich und der aktive
Bereich bei der Prozessierung getrennt hergestellt werden
müssen, was sehr aufwendig ist.
Kompensationsbauelementen weisen gegenüber herkömmlichen
Halbleiterbauelementen, die eine homogene, beispielsweise
epitaktisch aufgewachsene Innenzone aufweisen, in der aufge
wachsenen Epitaxieschicht alternierende Schichten vom ersten
und vom zweiten Leitungstyp auf. Die Hauptschwierigkeit bei
der Herstellung von Kompensationsbauelementen besteht darin,
dass diese alternierenden Schichten hinsichtlich des Rasters
des Zellenfeldes justiert sind, das heißt sie sind säulenför
mig, v-förmig, u-förmig oder dergleichen entweder unterhalb
der aktiven Zelle angeordnet und/oder unterhalb der Gate-
Elektrode angeordnet.
Dieses Justierungserfordernis der säulenartig in den Halblei
terkörper eingebrachten Bereiche des ersten und zweiten Lei
tungstyps auf die Strukturen des aktiven Zellenfeldes macht
den gesamten Herstellungsprozess aufwendig, langwierig und
kostenintensiv.
Ein weiterer Nachteil derartiger Kompensationsbauelemente be
steht darin, dass für nahezu jedes unterschiedliche Zellende
sign jeweils ein dezidiert auf das entsprechende Bauelement
zugeschnittener Prozess zur Erzeugung der Kompensationsstruk
turen bereitgestellt werden muss, der jedoch nicht auf Kom
pensationsbauelemente mit anderem Zellendesign anwendbar ist.
Eine Entkoppelung der Herstellung des Halbleitergrundkörpers
und des entsprechenden Zellenfeldes ist also kaum möglich. Es
lassen sich daher für die Vielzahl der Halbleiterbauelemente
die entsprechenden Halbleitergrundkörper nicht vorprozessie
ren, was die gesamte Herstellung solcher Kompensationsbauele
mente zudem noch unnötig verteuert. Dadurch, dass bei her
kömmlichen Kompensationsbauelementen der eigentliche Prozess
zur Herstellung der Transistorstrukturen und der Prozess zur
Herstellung des kompensierten "Ausgangsmaterials" aneinander
gekoppelt sind, lassen sich diese Prozesse darüber hinaus
nicht getrennt optimieren.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
möglichst aufwandsarm und somit kostengünstig herstellbare
Kompensationsbauelemente bereitzustellen. Ferner liegt der
Erfindung die Aufgabe zugrunde, insbesondere den Prozess zur
Herstellung des Grundmaterials von Kompensationsbauelementen
von der eigentlichen Prozessierung der Zellenstrukturen zu
entkoppeln.
Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterbau
element mit den Merkmalen des Patentanspruchs 1 gelöst.
Demgemäss ist ein in einem Halbleiterkörper angeordnetes
Halbleiterbauelemente nach dem Prinzip der Ladungsträgerkom
pensation vorgesehen,
mit einem in dem Halbleiterkörper angeordneten Halblei ter-Grundkörper, der mindestens eine an eine Grenzschicht tretende Kompensationsschicht aufweist, in der erste Bereiche des ersten Leitungstyps und zweite Bereiche des zweiten Lei tungstyps vorgesehen sind, die im Layout ein Raster bilden, wobei die Gesamtladungsmenge der ersten Bereiche etwa der Ge samtladungsmenge der zweiten Bereiche entspricht,
mit mindestens einer im Halbleiterkörper angeordneten und an die Grenzschicht an den Halbleiter-Grundkörper angrenzen den Halbleiterschicht, in deren erster Oberfläche eine Viel zahl von dotierten Bereichen eingebettet sind, die ein Raster für ein Zellenfeld des Halbleiterbauelementes bilden,
wobei das Raster in der Halbleiterschicht nicht justiert ist auf das Raster des Halbleiter-Grundkörpers.
mit einem in dem Halbleiterkörper angeordneten Halblei ter-Grundkörper, der mindestens eine an eine Grenzschicht tretende Kompensationsschicht aufweist, in der erste Bereiche des ersten Leitungstyps und zweite Bereiche des zweiten Lei tungstyps vorgesehen sind, die im Layout ein Raster bilden, wobei die Gesamtladungsmenge der ersten Bereiche etwa der Ge samtladungsmenge der zweiten Bereiche entspricht,
mit mindestens einer im Halbleiterkörper angeordneten und an die Grenzschicht an den Halbleiter-Grundkörper angrenzen den Halbleiterschicht, in deren erster Oberfläche eine Viel zahl von dotierten Bereichen eingebettet sind, die ein Raster für ein Zellenfeld des Halbleiterbauelementes bilden,
wobei das Raster in der Halbleiterschicht nicht justiert ist auf das Raster des Halbleiter-Grundkörpers.
Ferner wird die Aufgabe gelöst durch zwei Verfahren gemäß den
Patentansprüchen 17 und 19.
Demgemäss ist ein Verfahren zur Herstellung eines Halbleiter
bauelementes nach dem Prinzip der Ladungsträgerkompensation
vorgesehen mit folgenden nacheinander durchgeführten Verfah
rensschritten:
- a) Ein Halbleiterkörper wird bereitgestellt;
- b) In dem Halbleiterkörper wird eine dotierte Gebiete des ersten und/oder oder zweiten Leitungstyps enthaltende Kompensationsschicht erzeugt;
- c) Auf die Kompensationsschicht wird eine Halbleiterschicht aufgebracht;
- d) In die Halbleiterschicht werden die dotierten Gebiete für Strukturen eines Zellenfeldes und eines Randbereiches ei nes Halbleiterbauelementes eingebettet, wobei die Struk turen der dotierten Gebiete nicht auf ein Raster der durch die Gebiete gebildeten Strukturen der Kompensati onsschicht justiert werden.
Ferner ist ein Verfahren zur Herstellung eines Halbleiterbau
elementes nach dem Prinzip der Ladungsträgerkompensation vor
gesehen mit folgenden nacheinander durchgeführten Verfahrens
schritten:
- a) Es wird ein Halbleiterkörper bereitgestellt;
- b) An einer ersten Oberfläche werden die dotierten Gebiete für Strukturen eines Zellenfeldes und eines Randbereiches eines Halbleiterbauelementes in die Halbleiterschicht eingebettet;
- c) Über eine zweite Oberfläche wird eine, dotierte Gebiete des ersten und/oder oder zweiten Leitungstyps enthaltende Kompensationsschicht erzeugt, wobei die Strukturen der Kompensationsschicht nicht auf ein Raster der durch die dotierten Gebiete des Zellenfeldes gebildeten Strukturen justiert werden.
Der besondere Vorteil der vorliegenden Erfindung besteht dar
in, dass die Herstellungsprozesse zur Bereitstellung eines
Halbleitergrundkörpers von den entsprechenden Prozessen zur
Herstellung der eigentlichen Strukturen des Halbleiterbauele
mentes vollständig entkoppelt werden können. Der neue Gedanke
hierbei ist, dass nur kompensiertes "Substratmaterial" herge
stellt wird, bei dem die entsprechenden Kompensationsstruktu
ren nach gewünschter Spannungsfestigkeit und Stromtragfähig
keit des Halbleiterbauelementes ausgebildet sind und der
hierfür die entsprechende Dicke aufweist. Auf dieses Sub
stratmaterial wird dann eine passende Halbleiterschicht auf
gebracht und dann erst der eigentlichen Prozess zur Herstel
lung der Zellstrukturen des Halbleiterbauelementes durchge
führt. Dieses Substratmaterial kann je nach Fertigbarkeits
möglichkeiten vorgefertigt werden und braucht zu den eigent
lichen Zellstrukturen der anschließend aufgebrauchten Epita
xie-Schicht an der Scheibenvorderseite nicht justiert zu wer
den. Die vorliegende Erfindung stellt damit quasi ein Baukas
tenprinzip zur Weiterentwicklung von Kompensationsbauelemen
ten vor mit der grundlegend neuen Idee, die Fertigung und Op
timierung von Grundmaterial und hierauf nicht justiertem Zel
lenfeld zu trennen.
Bei gattungsgemäßen Kompensationsbauelementes werden die p-
dotierten Säulen jeweils genau unterhalb der Bodyzonen
und/oder unterhalb der Gate-Elektroden angeordnet. In einer
völligen Abkehr zu dem Aufbau von Kompensationsbauelementen
nach dem Stand der Technik entfällt bei der erfindungsgemäßen
Anordnung eines Kompensationsbauelementes das Erfordernis der
Justage.
Die Kompensationsstruktur kann zum einen den Halbleitergrund
körper vollständig einnehmen. Hier wird typischerweise, je
doch nicht notwendigerweise, eine Kontaktimplantation an der
Scheibenrückseite vorgenommen, die eine Verbesserung des
elektrischen Kontaktes zu der entsprechenden Rückseitenelekt
rode gewährleistet. Zum anderen kann die Kompensationsschicht
lediglich einen Teil des Grundkörpers einnehmen. Der jeweils
andere Teil weist typischerweise eine höhere Dotierungskon
zentration als die Kompensationsschicht auf.
Die Dotierungsgebiete des ersten und des zweiten Leitungstyps
innerhalb der Kompensationsschicht erstrecken sich vorteil
hafterweise vertikal über die gesamte Dicke dieser Kompensa
tionsschicht. In einer speziellen Ausgestaltung können diese
Dotierungsgebiete an die Scheibenrückseite angeschlossen
sein.
In einer weiteren Ausgestaltung weisen die Dotierungsgebiete
der Kompensationsschicht lateral einen festen Abstand zuein
ander auf und erstrecken sich über die gesamte Breite der
Kompensationsschicht.
Die Zellgeometrie bzw. das Raster der Halbleiterschicht wie
auch der Kompensationsschicht kann ein mehr oder weniger be
liebiges Layout aufweisen. Allerdings empfiehlt es sich,
Strukturen zu verwenden, bei denen das Raster in der Zellgeo
metrie der Halbleiterschicht und in der Kompensationsschicht
zueinander passen. Dies ist jedoch nicht notwendigerweise er
forderlich. Vielmehr kann sich das Raster der Zellen in der
Halbleiterschicht von dem Raster in der Kompensationsschicht
unterscheiden.
Besonders vorteilhaft ist ein hexagonales Raster, welches
flächenmäßig die dichteste Packung aufweist. Weitere vorteil
hafte Layouts ergeben sich bei einem streifenförmigen, recht
eckförmigen oder mäanderförmigen Layout. Jedoch wären auch
runde oder ovale oder ähnliche Zellstrukturen von Vorteil.
Besonders vorteilhaft ist ferner, wenn das Raster der Halb
leiterschicht zumindest teilweise enger ist als das Raster in
der Kompensationsschicht. Alternativ kann auch vorgesehen
sein, dass das Raster der Halbleiterschicht in der Draufsicht
mehr oder weniger senkrecht auf dem Raster der Kompensations
schicht steht. Dies ist insbesondere bei rechteckförmigen
oder streifenförmigen Layouts besonders vorteilhaft.
Typischerweise sind die ersten Bereiche und/oder die zweiten
Bereiche in der Kompensationsschicht in etwa säulenförmig
oder trichterförmig ausgebildet, das heißt sie verjüngen sich
in die Tiefe der Kompensationsschicht hinein. Darüber hinaus
wären auch kugelförmige Strukturen von Vorteil. Diese kugel
förmigen Strukturen müssen nicht notwendigerweise aneinander
angeschlossen sein, sondern es reicht aus, dass diese einen
Abstand im Bereich einer Raumladungszonenweite bei Anlegen ei
ner Spannung aufweisen.
Für die Funktion eines Kompensationsbauelementes muss die Ge
samtmenge der Dotierung des ersten Leistungstyps und des
zweiten Leitungstyps in der Kompensationsschicht in etwa
gleich sein. Damit ist gemeint, dass die Dotierungskonzentra
tionen nicht zu stark, das heißt um eine oder mehrere Größen
ordnungen, voneinander abweichen. Aus Stabilitätsgründen ist
es von Vorteil, wenn die Gesamtmenge der Ladungsträger des
zweiten Leitungstyps in der Kompensationsschicht geringfügig
größer ist als die Gesamtmenge der Ladungsträger des ersten
Leitungstyps.
Die Bereiche unterschiedlichen Leitungstyps innerhalb der
Kompensationsschicht sind typischerweise aneinander ange
schlossen auf. Es wäre jedoch auch denkbar, dass diese Berei
che einen geringfügigen Abstand im Bereich kleiner oder
gleich der Raumladungszoneweite bei Anlegen einer Spannung
aufweisen. Zwischen den ersten und den zweiten Bereichen kön
nen in diesem Fall undotierte oder sehr leicht dotierte Be
reiche vorgesehen sein.
Die Erfindung eignet sich besonders vorteilhaft bei als
Leistungs-MOSFET ausgebildeten Halbleiterbauelementen. Ein
Leistungs-MOSFET ist als in einem Zellenfeld angeordnetes
Halbleiterbauelement ausgebildet, bei dem eine Vielzahl von
in jeweils einer Zelle angeordneten Einzeltransistoren vorge
sehen ist, die über Parallelschaltung ihrer Laststrecken zu
einem einzigen Halbleiterbauelement verschaltet sind. Typi
scherweise weist jede dieser Zellen jeweils eine in die Halb
leiterschicht eingebettete Bodyzone auf, in die wiederum min
destens eine Sourcezone des entgegengesetzten Leitungstyps
eingebettet ist. Ein Leistungs-MOSFET weist darüber hinaus an
der Scheibenrückseite eine Drain-Elektrode und an der Schei
benvorderseite eine die Sourcezonen kontaktierende Source-
Elektrode auf. Jeweils benachbarte Bodyzonen sind über eine
Zwischenzone beabstandet, über der eine über ein Gate-Oxyd
isolierte Gate-Elektrode angeordnet ist.
Die Halbleiterschicht weist typischerweise eine Grunddotie
rung des ersten Leitungstyps auf. In einer speziellen Ausges
taltung kann die Halbleiterschicht auch eine Grunddotierung
des zweiten Leitungstyps aufweisen. In diesem Falle reichen
die Zwischenzonen und die aus der Grunddotierung der Halblei
terschicht gebildeten Bodyzonen über die gesamte Dicke der
Halbleiterschicht und sind an die Kompensationsschicht ange
schlossen. Eine derartige Auslegung der Halbleiterschicht mit
Ladungsträgern des zweiten Leitungstyps empfiehlt sich bei
Festlegung eines definierten Durchbruchs des Halbleiterbau
elementes im Durchbruchsfall, wodurch eine bessere Stabilität
des Halbleiterbauelementes gewährleistet ist. In einer weite
ren Ausgestaltung kann die Halbleiterschicht auch schwach do
tiert oder gar nicht dotiert sein. In diesem Falle sollten
jedoch die zwischen den Basiszonen angeordneten Zwischenzonen
eine hohe Dotierung des ersten Leitungstyps aufweisen.
Ein gattungsgemäßes Halbleiterbauelement weist typischerweise
einen aktiven Bereich, der in einem Zellenfeld des Halblei
terbauelementes angeordnet ist, und einen Randbereich als
Randabschluss des Halbleiterbauelementes auf. Der besondere
Vorteil der vorliegenden Erfindung besteht unter anderem auch
darin, dass das Raster unterhalb des Zellenfeldes und unter
halb des Randbereiches gleich sein kann. Es muss also kein
getrennter Prozess für die Bereiche unterhalb des Zellenfel
des und des Randbereiches bereitgestellt werden, wodurch die
Halbleiterbauelemente aufwandsärmer und somit kostengünstiger
herstellbar sind.
In einem ersten erfindungsgemäßen Verfahren zur Herstellung
eines Kompensationsbauelementes wird zunächst ein Halbleiter
grundkörper bereitgestellt, der eine Kompensationsschicht mit
Bereichen des ersten und zweiten Leitungstyps aufweist. Auf
diesem Halbleitergrundkörper mit Kompensationsschicht wird
anschließend eine Halbleiterschicht aufgebracht, in deren
Oberfläche eine Vielzahl von dotierten Bereichen des einen
und/oder des anderen Leitungstyps eingebettet werden. Wesent
lich ist hierbei, dass das Raster der in die Halbleiter
schicht eingebetteten dotierten Bereiche nicht auf das Raster
der Kompensationsschicht justiert wird.
In einem weiteren vorteilhaften Verfahren wird ein Halblei
terkörper bereitgestellt, in dessen erste Oberfläche dotierte
Bereiche des ersten und/oder des zweiten Leitungstyps einge
bettet sind. Diese dotierten Bereiche bilden somit ein Raster
für ein Zellenfeld eines Halbleiterbauelementes. Anschließend
wird der Halbleiterkörper fakultativ von der entgegengesetz
ten zweiten Oberfläche her bis zu einer vorbestimmten Dicke
gedünnt. Danach werden von der zweiten Oberfläche her Berei
che des ersten und/oder des zweiten Leitungstyps derart in
den Halbleiterkörper eingebracht, dass sich eine Kompensati
onsschicht ausbildet. Diese sind vorteilhafterweise nicht an
die dotierten Bereiche an der ersten Oberfläche angeschlos
sen. Wesentlich ist hier ebenfalls, dass das Raster der Kom
pensationsschicht nicht justiert sein muss auf das Raster des
Zellenfeldes.
Vorteilhafterweise wird zur Erzeugung der ersten und/oder der
zweiten Gebiete innerhalb der Kompensationsschicht eine Hoch
energie-Implantation bei unterschiedlichen Energien und Do
tierungsdosen vorgenommen. Für eine derartige Hochenergie-
Implantation kann vorteilhafterweise eine aus einem dünnen
Silizium-Wafer hergestellte Implantationsmaske verwendet wer
den. Eine derartige Implantationsmaske weist an den zu dotie
renden Bereichen Aussparungen in der Implantationsmaske auf.
Die übrigen Bereiche der Maske bilden während der Implantati
on eine perfekte Abschirmung der nicht zu dotierenden Berei
che. Eine derartige Maske ist darüber hinaus auf sehr einfa
che Art und Weise herstellbar.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der
Erfindung sind den Unteransprüchen sowie der Beschreibung un
ter Bezugnahme auf die Zeichnung entnehmbar.
Die Erfindung wird nachfolgend anhand der in den Figuren der
Zeichnung angegebenen Ausführungsbeispiele näher erläutert.
Es zeigt dabei:
Fig. 1 in perspektivischer Ansicht einen Ausschnitt eines
hochvolttauglichen Grundmaterials für ein erfin
dungsgemäßes Kompensationsbauelement;
Fig. 2 in einem Teilschnitt ein erstes Ausführungsbeispiel
eines erfindungsgemäßen Kompensationsbauelementes
mit vorgefertigtem Silizium-Grundkörper;
Fig. 3 in einem Teilschnitt ein zweites Ausführungsbei
spiel eines erfindungsgemäßen Kompensationsbauele
mentes;
Fig. 4 in einem Teilschnitt ein drittes Ausführungsbei
spiel eines erfindungsgemäßen Kompensationsbauele
mentes;
Fig. 5 in einem Teilschnitt ein viertes Ausführungsbei
spiel eines erfindungsgemäßen Kompensationsbauele
mentes;
Fig. 6 anhand von schematischen Teilschnitten ein erstes
erfindungsgemäßes Verfahren zur Herstellung eines
Kompensationsbauelementes;
Fig. 7 anhand von schematischen Teilschnitten ein zweites
erfindungsgemäßes Verfahren zur Herstellung eines
Kompensationsbauelementes.
In allen Figuren der Zeichnung sind gleiche bzw. funktions
gleiche Elemente - sofern nichts anderes angegeben ist - mit
gleichen Bezugszeichen versehen.
Fig. 1 zeigt in einer perspektivischen Ansicht einen Aus
schnitt eines erfindungsgemäßen Grundkörpers für ein Kompen
sationsbauelement. In Fig. 1 mit 1 ein Grundkörper - bei
spielsweise eine Siliziumscheibe - bezeichnet. Der Grundkör
per 1 weist eine erste Oberfläche 2, die sogenannte Scheiben
vorderseite, und eine zweite Oberfläche 3, die sogenannte
Scheibenrückseite, auf. Der Grundkörper 1 weist zwei über die
Grenzfläche 6 getrennte Teilbereiche 1a, 1b auf. Der erste
Teilbereich 1a, der nachfolgend auch als Substratbereich be
zeichnet wird, ist im vorliegenden Ausführungsbeispiel stark
n-dotiert und bezeichnet das Halbleitergrundmaterial des
Grundkörpers 1. Der erste Teilbereich 1a grenzt großflächig
an die Scheibenrückseite 3 an.
Im Teilbereich 1b, der nachfolgend auch als Kompensations
schicht bezeichnet wird, sind abwechselnd nebeneinander ange
ordnete Dotierungsgebiete 4, 5 beider Leitfähigkeitstypen
vorgesehen. Im vorliegenden Ausführungsbeispiel sind die n-
dotierten Gebiete 4 und p-dotierte Gebiete 5 lateral strei
fenförmig und vertikal säulenförmig ausgebildet. Die p-
dotierten Gebiete 5 werden nachfolgend auch als Ausräumzonen
bezeichnet, während die n-dotierten Gebiete als Komplementär
ausräumzonen bezeichnet werden. Die Gebiete 4, 5 erstrecken
sich in der Kompensationsschicht 1b von der Scheibenvorder
seite 2 durch die gesamte Kompensationsschicht 1b bis zur
Grenzschicht 6, das heißt also sie sind an den Substratbe
reich 1a angeschlossen.
In vorliegenden Ausführungsbeispiel ist die Kompensations
schicht 1b als Epitaxie-Schicht ausgebildet, die durch Ab
scheidung von n-dotiertem Silizium auf die Grenzschicht 6
aufgewachsen wird. Die Ausräumzonen 5 können anschließend
durch geeignete Verfahren, auf die nachfolgend noch detail
lierter eingegangen wird, in den Grundkörper 1 eingebracht
werden. Es wäre auch denkbar, dass eine p-dotierte oder undo
tierte Epitaxie-Schicht 1b abgeschieden wird, in die n-
dotierte Gebiete 4 und/oder p-dotierte Gebiete 5 eingebracht
werden. Alternativ wäre auch denkbar, dass ein n-dotierter
Grundkörper 1 bereitgestellt wird, in den durch gängige Do
tierverfahren der hoch dotierte Substratbereich 1a erzeugt
wird und bei dem anschließend von der Scheibenvorderseite 2
her die p-dotierten Ausräumzonen 5 erzeugt werden.
Fig. 2 zeigt in einem Teilschnitt ein erstes Ausführungsbei
spiel eines erfindungsgemäßen Kompensationsbauelementes mit
vorgefertigtem Siliziumgrundkörper.
In Fig. 2 wird auf den mit 1 bezeichneten Grundkörper eine
weitere, n-dotierte Epitaxie-Schicht 10 aufgebracht. Dies ist
in Fig. 2 mit den senkrechten Pfeilen zwischen Epitaxie-
Schicht 10 und Halbleitergrundkörper 1 dargestellt wurde.
Halbleitergrundkörper 1 und Epitaxie-Schicht 10 bilden somit
den Halbleiterkörper 11. An der Oberfläche 12 des Halbleiter
körpers 11 sind mehrere p-dotierte Bodyzonen 13 in die Epita
xie-Schicht 10 eingebettet. In jeweils eine Bodyzone 13 sind
eine oder mehrere stark n-dotierte Sourcezonen 14 eingebet
tet. Die Bodyzonen 13 und Sourcezonen 14 können in bekannter
Art und Weise durch Ionenimplantation oder Diffusion in den
Halbleiterkörper 11 eingebracht und/oder durch Epitaxie auf
den Halbleiterkörper 11 aufgebracht werden. Die Bodyzonen 13
sind an der Oberfläche 12 voneinander durch eine Zwischenzone
15, die die Dotierung Epitaxie-Schicht 10 aufweist, beabstan
det. Oberhalb der Zwischenzonen 15 ist jeweils eine Gate-
Elektrode 16 vorgesehen, die lateral verlaufend bis zu den
Sourcezonen 14 reichen. Die Gate-Elektroden 16 sind gegen die
Oberfläche 12 über ein dünnes Gate-Oxid 17 isoliert. Ferner
ist eine Source-Metallisierung 18 vorgesehen, die die Source
zonen 14 und Bodyzonen 13 über einen Nebenschluss elektrisch
kontaktiert und die gegen die Gate-Elektrode 16 über ein
Schutz-Oxyd 19 beabstandet ist. An der Scheibenrückseite 3
des Halbleiterkörpers 11 ist großflächig eine Drain-
Metallisierung aufgebracht, die mit dem Drain-Anschluss D
verbunden ist. An der Vorderseite des Halbleiterkörpers 11
ist die Source-Metallisierung 18 mit einem Source-Anschluss S
und die Gate-Elektrode 16 mit einem Gate-Anschluss G verbun
den.
Im Layout des Halbleiterkörpers 11 bezeichnen die mit Gate-
Elektroden 16 sowie mit Bodyzonen 13 und Sourcezonen 14 be
deckten Bereiche das aus einer Vielzahl von Zellen bestehende
Zellenfeld ZF des Kompensationsbauelementes. Jeweils eine
Zelle beinhaltet einen Einzeltransistor. Die Parallelschal
tung der Laststrecken der Vielzahl von Einzeltransistoren er
gibt den MOSFET des Kompensationsbauelements. Ein Kompensati
onsbauelement weist typischerweise auch einen Randbereich RB
auf, der außerhalb des Zellenfeldes ZF angeordnet ist und der
im Betrieb des Kompensationsbauelementes einen definierten
Verlauf der Feldlinien im Randbereich gewährleisten soll.
Im Randbereich RB sind Feldplatten 21 vorgesehen, die eben
falls über ein Schutz-Oxid 22 gegen den Halbleiterkörper 11
sowie die Source-Metallisierung 18 isoliert sind. Unterhalb
des Bereiches der Feldplatten 21 ist eine p-dotierte Wanne 23
in die Epitaxie-Schicht 10 eingebettet, die jedoch nicht über
eine Elektrode angeschlossen ist, das heißt die somit auf ei
nem unbestimmten Potential liegt.
Die Gate-Elektroden 16 bestehen typischerweise aus Polysili
zium, jedoch können sie auch aus einem anderen Material, bei
spielsweise aus Metall oder Silicid, bestehen, wenngleich
diese Materialien herstellungstechnisch und aufgrund deren
physikalischen und elektrischen Eigenschaften nicht so vor
teilhaft sind wie hochdotiertes Polysilizium. Gleichsam kann
für das Gate-Oxyd 16 und Schutz-Oxyd 19, 22 statt Siliziumdi
oxyd (SiO2) auch jedes andere isolierende Material, bei
spielsweise Siliziumnitrid (Si3N4) oder auch ein Vakuum Ver
wendung finden, jedoch ist thermisch hergestelltes Silizium
dioxyd insbesondere bei Verwendung als Gate-Oxyd qualitativ
am hochwertigsten und deshalb vorzuziehen. Als Source-
Metallisierung 18 und Drain-Metallisierung 20 wird typischer
weise Aluminium verwendet, jedoch könnte hier auch jedes an
dere hochleitfähige Material bzw. Metall, das einen guten
Kontakt zu dem Halbleiterkörper gewährleistet, verwendet wer
den.
Erfindungswesentlich an der Anordnung entsprechend Fig. 2
ist nun, dass die das Zellenfeld und den Randbereich enthal
tende Epitaxie-Schicht 10 nicht auf den Grundkörper 1 und so
mit die Kompensationsschicht 1b justiert ist. Dieser Sachver
halt wird in Fig. 2 durch die horizontalen Pfeile zwischen
dem Grundkörper 1 und der Epitaxie-Schicht 10 gezeigt. Der
Abstand zwischen Epitaxie-Schicht 10 und Grundkörper 1 wurde
in Fig. 2 lediglich zur Veranschaulichung dieser Erfindung
eingeführt. Bei der Herstellung des Kompensationsbauelementes
existiert natürlich ein derartiger Abstand nicht, das heißt
die Epitaxie-Schicht 10 ist direkt auf den Halbleitergrund
körper 1 aufgebracht.
Nachfolgend wird die Funktionsweise der in Fig. 2 gezeigten
Struktur kurz erläutert.
Bei kleiner Drainspannung ist die Leitfähigkeit in der Kom
pensationsschicht 1b gut, da die n-dotierten Gebiete 4 nie
derohmig sind. Wird die Drainspannung erhöht, dann werden bei
geringer Drainspannung, zum Beispiel einer Spannung kleiner
30 Volt, die p-dotierten Ausräumzonen 5 und die n-dotierten
Gebiete 4 gegenseitig ausgeräumt. Bei einer weiteren Span
nungserhöhung wird die vertikale Feldstärke weiter erhöht und
die Epitaxieschicht 10 nimmt Spannung auf. Die Ankoppelung
der p-dotierten Bodyzonen 13 an die p-dotierten Ausräumzonen
5 kann hier bereits bei einer geringen Spannung in bekannter
Weise durch einen Punch-Through-Effekt erfolgen. Wesentlich
ist, dass schon bei kleinen Spannungen ein Durchgriff zwi
schen den beiden Gebieten 5, 13 erfolgt, also dass bereits
beim Einschalten die Raumladungszonenweite in den Bereich des
Abstandes A zwischen p-dotierten Gebiet 5 und Bodyzone 13 ge
langt. Auf diese Weise wird die Ausräumzone 5 auf das Poten
tial der Bodyzone 13 gebracht und eine gegenseitige Ausräu
mung der Gebiete 4, 5 kann erfolgen.
Nachfolgend werden anhand der Fig. 3 bis 5 weitere Ausfüh
rungsbeispiele eines erfindungsgemäßen Kompensationsbauele
mentes beschrieben.
Das Kompensationsbauelement entsprechend Fig. 3 zeichnet
sich gegenüber dem in Fig. 2 dadurch aus, dass die Epitaxie-
Schicht 10 undotiert ist bzw. eine sehr geringe Dotierung (i-
Epi) aufweist. Die p-dotierten Wannen 13 sowie die n-
dotierten Zwischenzonen 15 reichen bis zu dem Kompensations
bereich 1b oder zumindest in die unmittelbare Nähe des Kom
pensationsbereichs 1b.
In Fig. 4 ist die Epitaxie-Schicht 10 p-dotiert. Die Bodyzo
nen 13 werden hier direkt von der Epitaxie-Schicht 10 gebil
det. Die stark n-dotierten Zwischenzonen 15 reichen hier bis
an die Kompensationsschicht 1b und beabstanden somit benach
barte Bodyzonen 13 voneinander. Diese starke p-lastige Ausle
gung der die einzelnen Zellen enthaltenden Epitaxie-Schicht
10 ist insbesondere aus Gründen eines definierten Spannungs
durchbruchs des Kompensationsbauelementes im Durchbruchfall
und somit zur Gewährleistung einer besseren Stabilität von
besonderem Vorteil. Ferner weist die Anordnung in Fig. 4 -
äquivalent zu der in Fig. 2 - eine n-dotierte Zone 24 im
Rundbereich unterhalb der Feldplatten 21 auf.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel eines erfin
dungsgemäßen Kompensationsbauelementes. Fig. 5 unterscheidet
sich von dem Ausführungsbeispiel in Fig. 2 dadurch, dass der
Halbleitergrundkörper 1 vollständig aus der Kompensations
schicht 1b besteht, das heißt ein Substratbereich 1b wie in
den vorstehenden Ausführungsbeispielen liegt hier nicht vor.
Typischerweise enthält die Kompensationsschicht 1b an der
Scheibenrückseite eine dünne, stark n-dotierte Kontaktimplan
tation (in Fig. 5 nicht dargestellt) zur Gewährleistung ei
nes definierten elektrischen Kontaktes zu der Drain-
Metallisierung 20.
Nachfolgend werden anhand der Fig. 6 und 7 zwei prinzi
piell unterschiedliche Verfahren zur Herstellung eines erfin
dungsgemäßen Kompensationsbauelementes näher erläutert. Dabei
soll lediglich das Prinzip dargestellt werden, die einzelnen
detaillierten Prozessschritte zur Herstellung der einzelnen
Strukturen, die dem Fachmann wohl bekannt sind, werden nicht
extra erläutert.
Ein Halbleiterkörper 1a - beispielsweise eine Siliziumscheibe
- wird bereitgestellt (a). Auf diesen Halbleiterkörper 1a
wird die die n-dotierten und p-dotierten Gebiete 4, 5 enthal
tende Kompensationsschicht 1b aufgebracht (b). Es ergibt sich
somit ein Halbleitergrundkörper 1 mit einer Kompensations
schicht 1b und einem Substratbereich 1a. Auf den Halbleiter
grundkörper 1 wird eine Epitaxie-Schicht 10 aufgebracht, die
somit den Halbleiterkörper 11 bilden (c). In die Halbleiter
schicht 10 können sodann die einzelnen Strukturen des Zellen
feldes und des Randbereiches, das heißt die einzelnen Dotie
rungsgebiete, mittels geeigneter Prozessschritte eingebracht
werden (d). Für die einzelnen Prozessschritte in Verfahrens
schritt (d) ist jedoch keinerlei Justierung auf die Struktu
ren der Kompensationsschicht erforderlich, das heißt die Mas
kierung des Halbleiterkörpers 1 zur Herstellung der Dotie
rungsstrukturen kann mehr oder weniger willkürlich erfolgen.
Durch die Verfahrensschritte (a) bis (d) wird somit ein Halb
leiterbauelement entsprechend den Fig. 2 bis 4 bereitge
stellt. Um ein Halbleiterbauelement entsprechend Fig. 5 zu
erhalten, muss der Halbleiterkörper 11 von der Scheibenrück
seite her lediglich so lange dünn geschliffen oder geätzt
werden, bis kein Substratbereich 1a mehr vorhanden ist.
Es wird ein Halbleiterkörper 11 bereitgestellt (a). In den
Halbleiterkörper 11 werden durch geeignete Prozessschritte
die Strukturen (13, 14) des Zellenfeldes und des Randberei
ches eingebracht (b). Der Halbleiterkörper 11 kann dann,
falls erforderlich, von der Scheibenrückseite her dünn ge
schliffen oder geätzt werden (c). Anschließend werden die n-
dotierten und p-dotierten Gebiete 4, 5 von der Scheibenrück
seite her in den Halbleiterkörper 11 eingebracht (b). Es er
gibt sich somit ein Kompensationsbauelement entsprechend
Fig. 5. Für ein Kompensationsbauelement entsprechend den
Fig. 2 bis 4 müsste von der Scheibenrückseite her noch der
stark n-dotierte Bereich, beispielsweise durch Ionenimplanta
tion, auf die Kompensationsschicht 1b aufgebracht werden. Für
die Herstellung der Kompensationsschicht 1b muss equivalent
wie im oben beschriebenen ersten Verfahren keine Justierung
der Kompensationsstrukturen vorgenommen werden.
Der besondere Vorteil dieses zweiten Verfahrens besteht dar
in, dass die Gebiete 13, 14 direkt in den Halbleiterkörper 11
eingebracht werden können, ohne dass hier ein eigenes dafür
vorgesehener Prozessschritt erforderlich wäre. Selbstver
ständlich können jedoch auch die Gebiete 13, 14 nach einem
Aufwachsen einer Epitaxieschicht in diese eingebettet werden.
Zur Herstellung der n-dotierten und p-dotierten Gebiete 4, 5
der Kompensationsschicht 1b können mehrere Verfahren einge
setzt werden, von denen nachfolgend einige besonders vorteil
hafte kurz beschreiben werden:
- 1. Die Gebiete 4, 5 in der Kompensationsschicht 1b können in der bekannten Aufbautechnik durch abwechselndes Abscheiden von n-dotiertem Silizium und nachfolgender maskierter Do tierung, beispielsweise durch Ionenimplantation oder Dif fusion, erzeugt werden. Durch Vorsehen mehrerer dieser Ab scheide- und Dotierschritte lässt sich eine gewünschte Di cke je nach gewünschter Spannungsfestigkeit bzw. Stromtra gefähigkeit des Kompensationsbauelementes bereitstellen.
- 2. Eine weitere Möglichkeit bietet die Hochenergie-Implanta tion. Für den Fall, dass die Kompensationsschicht 1b eine dotierte Grundbelegung aufweist, kann durch eine maskierte Fächerimplantation bei gestaffelten Energien und Implanta tionsdosen eine gewünschte säulenartige Struktur erzeugt werden. Mittels Hochenergie-Implantation können bei Im plantationsenergien von bis zu 20 MeV je nach Dotierele ment Implantationstiefen bis über 50 µm erzielt werden. Bei der Hochenergie-Implantation wird also das Kompensati onsmuster und somit das Raster in der Kompensationsschicht 1b erst nach dem Dünnschleifen von der Rückseite her im plantiert. Da die säulenartigen Strukturen für die Gebiete 4 und/oder 5 von der Rückseite her bis nahe unter die Bo dyzonen implantiert werden, ist hier wesentlich, dass To leranzen bei der Fertigung der einzelnen Schichten und bei der Implantation sehr exakt kontrollierbar sind.
- 3. Eine weitere Methode bietet das elektrolytische Ätzen von Röhren in die Kompensationsschicht. Dieses Verfahren ist beispielsweise in der EP 0 621 355 A2 beschreiben, welches vollinhaltlich in den Gegenstand der vorliegenden Patent anmeldung mit einbezogen wird. Bei diesen Verfahren kann die Grunddotierung des Halbleiterkörpers hinsichtlich der Ätzung sehr günstig gewählt werden. Erst nach dem Ätzen der Röhren wird der Halbleiterkörper durch bekannte Dotie rungsverfahren dotiert. Die Dotierung kann durch Abschei dung einer dotierten Schicht in die Röhren und Eindiffusi on von Dotierstoffen aus dieser Schicht in den Halbleiter körper hinein erfolgen. Anschließend kann p-dotiertes Ma terial in die Röhren abgeschieden werden, wodurch diese aufgefüllt werden.
Die Erfindung eignet sich insbesondere bei als MOSFETS ausge
bildeten Kompensationsbauelementen. Jedoch sei die Erfindung
nicht auf MOSFETs beschränkt, sondern kann im Rahmen der Er
findung auf beliebige Halbleiterbauelemente, beispielsweise
JFETs, IGBTs und dergleichen, erweitert werden.
Die Erfindung sei nicht ausschließlich auf die Ausführungs
beispiele gemäß der Fig. 2 bis 5 bzw. die Verfahren gemäß
der Fig. 6 und 7 beschränkt. Vielmehr können dort bei
spielsweise durch Austauschen der Leitfähigkeitstypen n gegen
p eine Vielzahl neuer Bauelementvarianten angegeben werden.
Bezüglich weiterer Ausführungsbeispiele wird auch auf die
eingangs erwähnten US 5,216,275, US 4,754,310, WO 97/29518
und DE 43 09 764 C2 verwiesen, deren Gegenstände vollinhalt
lich in die vorliegende Patentanmeldung mit einbezogen wer
den.
Zusammenfassend kann festgestellt werden, dass durch die
Trennung von Halbleitergrundkörper und Zellenbereich, die in
völliger Abkehr bei Kompensationsbauelementes nach dem Stand
der Technik nicht gegeneinander justiert sein müssen, auf
einfache, jedoch nichts desto trotz sehr effektive Weise eine
Entkopplung von prozessintensiven Schritten erfolgen kann.
Die einzelnen Prozessschritte lassen sich dabei getrennt von
einander optimieren.
Die vorliegende Erfindung wurde anhand der vorstehenden Be
schreibung so dargelegt, um das Prinzip der Erfindung und
dessen praktische Anwendung bestmöglich zu erklären. Selbst
verständlich lässt sich die vorliegende Erfindung im Rahmen
des fachmännischen Handels und Wissens in geeigneter Weise in
mannigfaltigen Ausführungsformen und Abwandlungen realisie
ren.
1
Halbleiter-Grundkörper
1
a Substratbereich, erster Teilbereich
1
b Kompensationsschicht, zweiter Teilbereich
2
erste Oberfläche, Scheibenvorderseite
3
zweite Oberfläche, Scheibenrückseite
4
n-dotiertes Gebiet, Komplementärausräumzone
5
p-dotiertes Gebiet, Ausräumzone
6
Grenzschicht
10
Epitaxieschicht, Halbleiterschicht
11
Halbleiterkörper
12
Oberfläche, Scheibenvorderseite
13
Bodyzone
14
Sourcezone
15
Zwischenzone
16
Gateelektrode
17
Dielektrikum, Gateoxid
18
Sourceelektrode, Source-Metallisierung
19
Schutzoxid
20
Drainelektrode, Drain-Metallisierung
21
Feldplatte
22
Schutzoxid
23
p-dotierte Zone
24
n-dotierte Zone
D Drain-Anschluss
G Gate-Anschluss
RB Randbereich
S Source-Anschluss
ZF Zellenfeld
D Drain-Anschluss
G Gate-Anschluss
RB Randbereich
S Source-Anschluss
ZF Zellenfeld
Claims (24)
1. In einem Halbleiterkörper (11) angeordnetes Halbleiterbau
elemente nach dem Prinzip der Ladungsträgerkompensation,
mit einem in dem Halbleiterkörper (11) angeordneten Halblei ter-Grundkörper (1),
der mindestens eine an eine Grenzschicht (2) tretende Kompensationsschicht (1b) aufweist, in der erste Be reiche (4) des ersten Leitungstyps und zweite Berei che (5) des zweiten Leitungstyps vorgesehen sind, die im Layout ein Raster bilden,
wobei die Gesamtladungsmenge der ersten Bereiche (4) etwa der Gesamtladungsmenge der zweiten Bereiche (5) ent spricht,
mit mindestens einer im Halbleiterkörper (11) angeordneten und an die Grenzschicht (2) an den Halbleiter-Grundkörper (1) angrenzenden Halbleiterschicht (10),
in deren erster Oberfläche (12) eine Vielzahl von dotier ten Bereichen (13, 14, 23) eingebettet sind, die ein Raster für ein Zellenfeld (ZF) des Halbleiterbauele mentes bilden, dadurch gekennzeichnet,
dass das Raster in der Halbleiterschicht (10) nicht justiert ist auf das Raster des Halbleiter-Grundkörpers (1).
mit einem in dem Halbleiterkörper (11) angeordneten Halblei ter-Grundkörper (1),
der mindestens eine an eine Grenzschicht (2) tretende Kompensationsschicht (1b) aufweist, in der erste Be reiche (4) des ersten Leitungstyps und zweite Berei che (5) des zweiten Leitungstyps vorgesehen sind, die im Layout ein Raster bilden,
wobei die Gesamtladungsmenge der ersten Bereiche (4) etwa der Gesamtladungsmenge der zweiten Bereiche (5) ent spricht,
mit mindestens einer im Halbleiterkörper (11) angeordneten und an die Grenzschicht (2) an den Halbleiter-Grundkörper (1) angrenzenden Halbleiterschicht (10),
in deren erster Oberfläche (12) eine Vielzahl von dotier ten Bereichen (13, 14, 23) eingebettet sind, die ein Raster für ein Zellenfeld (ZF) des Halbleiterbauele mentes bilden, dadurch gekennzeichnet,
dass das Raster in der Halbleiterschicht (10) nicht justiert ist auf das Raster des Halbleiter-Grundkörpers (1).
2. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
dass der Halbleiter-Grundkörper (1) nahezu vollständig von
der Kompensationsschicht (1b) eingenommen ist und lediglich
auf einer zweiten Oberfläche (3) ein dünner Kontaktimplanta
tions-Bereich zur Verbesserung eines elektrischen Kontaktes
an der zweiten Oberfläche (3) vorgesehen ist.
3. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
dass der Halbleiter-Grundkörper (1) einen Substratbereich
(1a) des ersten Leitungstyps aufweist, der außerhalb der Kom
pensationsschicht (1b) angeordnet ist, wobei die ersten
und/oder zweiten Bereiche (4, 5) eine geringere Dotierungs
konzentration als der Substratbereich (1a) aufweist.
4. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass die ersten und/oder zweiten Bereiche (4, 5) sich verti
kal über die gesamte Dicke der Kompensationsschicht (1b)
erstrecken.
5. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass die ersten und/oder zweiten Bereiche (4, 5) sich lateral
über die gesamte Breite der Kompensationsschicht (1b) erstre
cken und einen festen Abstand zueinander aufweisen.
6. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass das Raster in der Halbleiterschicht (10) und/oder in der
Kompensationsschicht (1b) im Layout rund, streifenförmig,
rechteckförmig, hexagonal oder mäanderförmig ausgebildet
sind.
7. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass das Raster der Halbleiterschicht (10) enger ist als das
Raster der Kompensationsschicht (1b).
8. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass das Raster der Halbleiterschicht (10) in der Draufsicht
senkrecht auf dem Raster der Kompensationsschicht (1b) steht.
9. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass die ersten und/oder die zweiten Bereiche (4, 5) in der
Kompensationsschicht (1b) in etwa kugelförmige, säulenförmige
oder trichterförmige Strukturen ausbilden.
10. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass in der Kompensationsschicht (1b) die Gesamtmenge der La
dungsträger des zweiten Leitungstyp geringfügig größer ist
als die Gesamtmenge der Ladungsträger des ersten Leitungs
typs.
11. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass die flächenbezogene Ladung der ersten und/oder der zwei
ten Bereiche (4, 5) von der ersten Oberfläche (12) in die
Tiefe der Kompensationsschicht (1b) hin abnimmt.
12. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass die ersten Bereiche (4) und die zweiten Bereiche (5) in
der Kompensationsschicht einen Abstand zueinander von größer
oder gleich null und kleiner oder gleich der Breite einer
Raumladungszone bei Anlegen einer Drainspannung aufweist.
13. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass in die Oberfläche (12) der Halbleiterschicht (10) min destens eine Bodyzone (13) des zweiten Leitungstyps ein gebettet ist, in die jeweils mindestens eine Sourcezone (14) des zweiten Leitungstyps eingebettet ist,
wobei benachbarte Bodyzonen (13) jeweils über eine Zwischen zone (15) des ersten Leitungstyps voneinander beabstandet sind,
wobei die Sourcezonen (14) jeweils über eine Sourceelektrode (18) kontaktiert sind,
wobei zumindest über den Zwischenzonen (15) eine über ein Ga teoxid (17) beabstandete Gateelektrode (16) angeordnet ist und
wobei an der zweiten Oberfläche (3) eine Drainelektrode (20) zur Kontaktierung des Halbleiter-Grundkörpers (1) vorge sehen ist.
dass in die Oberfläche (12) der Halbleiterschicht (10) min destens eine Bodyzone (13) des zweiten Leitungstyps ein gebettet ist, in die jeweils mindestens eine Sourcezone (14) des zweiten Leitungstyps eingebettet ist,
wobei benachbarte Bodyzonen (13) jeweils über eine Zwischen zone (15) des ersten Leitungstyps voneinander beabstandet sind,
wobei die Sourcezonen (14) jeweils über eine Sourceelektrode (18) kontaktiert sind,
wobei zumindest über den Zwischenzonen (15) eine über ein Ga teoxid (17) beabstandete Gateelektrode (16) angeordnet ist und
wobei an der zweiten Oberfläche (3) eine Drainelektrode (20) zur Kontaktierung des Halbleiter-Grundkörpers (1) vorge sehen ist.
14. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass die Halbleiterschicht (10) eine Grunddotierung des zwei
ten Leitungstyps aufweist und dass sich die Bodyzonen (13)
und die Zwischenzonen (15) jeweils von der ersten Oberfläche
(12) bis zur Grenzfläche (2) erstrecken.
15. Halbleiterbauelement nach einem der Ansprüche 1 bis 13,
dadurch gekennzeichnet,
dass die Halbleiterschicht (10) eine schwache Dotierung oder
gar keine Dotierung aufweist und dass die Zwischenzone (15)
eine starke Dotierung des ersten Leitungstyps aufweist.
16. Halbleiterbauelement nach einem der vorstehenden Ansprü
che,
dadurch gekennzeichnet,
dass das Halbleiterbauelement einen aktiven Bereich aufweist,
in dem das Zellenfeld (ZF) des Halbleiterbauelementes ange
ordnet ist, und einen Randbereich (RB) aufweist, über den bei
Anlegen einer Spannung an das Halbleiterbauelement die Feld
linien definiert aus dem Halbleiterkörper (11) geführt wer
den, wobei das Raster der Kompensationsschicht (1b) unterhalb
des Zellenfelds (ZF) und unterhalb des Randbereiches (RB)
gleich ist.
17. Verfahren zur Herstellung eines Halbleiterbauelementes
nach dem Prinzip der Ladungsträgerkompensation nach einem der
vorstehenden Ansprüche, mit folgenden nacheinander durchge
führten Verfahrensschritten:
- a) Ein Halbleiterkörper (1a) wird bereitgestellt;
- b) In dem Halbleiterkörper (1a) wird eine dotierte Gebiete (4, 5) des ersten und/oder oder zweiten Leitungstyps enthal tende Kompensationsschicht (1b) erzeugt;
- c) Auf die Kompensationsschicht (1b) wird eine Halbleiter schicht (10) aufgebracht;
- d) In die Halbleiterschicht (10) werden die dotierten Gebie te (13, 14) für Strukturen eines Zellenfeldes (ZF) und eines Randbereiches (RB) eines Halbleiterbauelementes eingebettet, wobei die Strukturen der dotierten Gebiete (13, 14) nicht auf ein Raster der durch die Gebiete (4, 5) gebildeten Strukturen der Kompensationsschicht (1b) justiert werden.
18. Verfahren nach Anspruch 17,
dadurch gekennzeichnet,
dass der Halbleiterkörper (1a) solange dünn geschliffen oder
geätzt wird, bis kein Substrat des Halbleiterkörpers (1a)
mehr vorhanden ist.
19. Verfahren zur Herstellung eines Halbleiterbauelementes
nach dem Prinzip der Ladungsträgerkompensation nach einem der
Ansprüche 1 bis 16, mit folgenden nacheinander durchgeführten
Verfahrensschritten:
- a) Es wird ein Halbleiterkörper (1) bereitgestellt;
- b) An einer ersten Oberfläche (12) werden die dotierten Ge biete (13, 14) für Strukturen eines Zellenfeldes (ZF) und ei nes Randbereiches (RB) eines Halbleiterbauelementes in die Halbleiterschicht (10) eingebettet;
- c) Über eine zweite Oberfläche (3) wird eine dotierte Gebie te (4, 5) des ersten und/oder oder zweiten Leitungstyps ent haltende Kompensationsschicht (1b) erzeugt, wobei die Struk turen der Kompensationsschicht (1b) nicht auf ein Raster der durch die dotierten Gebiete (13, 14) des Zellenfeldes (ZF) gebildeten Strukturen justiert werden.
20. Verfahren nach Anspruch 19,
dadurch gekennzeichnet,
dass vor Durchführung des Verfahrensschrittes (c) der Halb
leiterkörper (11) von der zweiten Oberfläche (3) her dünn ge
schliffen oder geätzt wird.
21. Verfahren nach einem der Ansprüche 19 oder 20,
dadurch gekennzeichnet,
dass auf den Halbleiterkörper (1) eine Halbleiterschicht 10
aufgebracht wird, in die dann die dotierten Gebiete (13, 14)
eingebettet werden.
22. Verfahren nach einem der Ansprüche 17 bis 21,
dadurch gekennzeichnet,
dass die dotierten Gebiete (4, 5) der Kompensationsschicht
(1b) zumindest teilweise mittels Hochenergieimplantation von
Ionen des ersten und/oder des zweiten Leitungstyps in den
Halbleiterkörper (11) eingebracht werden.
23. Verfahren nach Anspruch 22,
dadurch gekennzeichnet,
dass die Hochenergieimplantation mit verschiedenen Implanta
tionsenergien und verschiedenen Implantationsdosen derart
vorgenommen wird, dass sich von der ersten Oberfläche (12)
des Halbleiterkörpers (11) bis zu einer vorgegebenen Tiefe
ein weitestgehend durchgehender dotierter Bereich ausbildet.
24. Verfahren nach einem der Ansprüche 22 oder 23,
dadurch gekennzeichnet,
dass der Halbleiterkörper (11) bei der Hochenergieimplantati
on mittels einer Implantationsmaske aus einer Silizium-
Scheibe, die Aussparungen für den Durchtritt der Ionen wäh
rend der Implantation aufweist, maskiert wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10049861A DE10049861A1 (de) | 2000-10-09 | 2000-10-09 | Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung |
US09/974,650 US6614090B2 (en) | 2000-10-09 | 2001-10-09 | Compensation semiconductor component and method of fabricating the semiconductor component |
US10/436,419 US20030205733A1 (en) | 2000-10-09 | 2003-05-12 | Method of fabricating a semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10049861A DE10049861A1 (de) | 2000-10-09 | 2000-10-09 | Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10049861A1 true DE10049861A1 (de) | 2002-04-18 |
Family
ID=7659091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10049861A Ceased DE10049861A1 (de) | 2000-10-09 | 2000-10-09 | Kompensations-Halbleiterbauelement und Verfahren zu dessen Herstellung |
Country Status (2)
Country | Link |
---|---|
US (2) | US6614090B2 (de) |
DE (1) | DE10049861A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9184277B2 (en) | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1710843B1 (de) * | 2005-04-04 | 2012-09-19 | STMicroelectronics Srl | Integriertes Leistungsbauelement |
US7673134B2 (en) * | 2005-04-07 | 2010-03-02 | Lenovo (Singapore) Pte. Ltd. | Backup restore in a corporate infrastructure |
US8901652B2 (en) * | 2009-09-01 | 2014-12-02 | Stmicroelectronics S.R.L. | Power MOSFET comprising a plurality of columnar structures defining the charge balancing region |
JP6197294B2 (ja) * | 2013-01-16 | 2017-09-20 | 富士電機株式会社 | 半導体素子 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754310A (en) * | 1980-12-10 | 1988-06-28 | U.S. Philips Corp. | High voltage semiconductor device |
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
WO1997029518A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Aktiengesellschaft | Durch feldeffekt steuerbares halbleiterbauelement |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
DE19849902A1 (de) * | 1998-10-29 | 2000-05-11 | Roland Sittig | Halbleiterbauelement |
JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
JP4635304B2 (ja) * | 2000-07-12 | 2011-02-23 | 富士電機システムズ株式会社 | 双方向超接合半導体素子およびその製造方法 |
JP4088033B2 (ja) * | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
-
2000
- 2000-10-09 DE DE10049861A patent/DE10049861A1/de not_active Ceased
-
2001
- 2001-10-09 US US09/974,650 patent/US6614090B2/en not_active Expired - Lifetime
-
2003
- 2003-05-12 US US10/436,419 patent/US20030205733A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4754310A (en) * | 1980-12-10 | 1988-06-28 | U.S. Philips Corp. | High voltage semiconductor device |
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
WO1997029518A1 (de) * | 1996-02-05 | 1997-08-14 | Siemens Aktiengesellschaft | Durch feldeffekt steuerbares halbleiterbauelement |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9184277B2 (en) | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
US9484400B2 (en) | 2012-10-31 | 2016-11-01 | Infineon Technologies Austria Ag | Method of forming a super junction semiconductor device having stripe-shaped regions of the opposite conductivity types |
Also Published As
Publication number | Publication date |
---|---|
US6614090B2 (en) | 2003-09-02 |
US20030205733A1 (en) | 2003-11-06 |
US20020074567A1 (en) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112016003510B4 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE102013022570B4 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
DE69513680T2 (de) | Laterale hochspannungs-dmos-anordnung mit höherer driftzone | |
DE69332619T2 (de) | Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter | |
DE3037431C2 (de) | ||
DE69635824T2 (de) | Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE10350684B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung | |
DE112011104322T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE19539541A1 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE2940699A1 (de) | Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung | |
EP1151478A1 (de) | Mos-leistungsbauelement und verfahren zum herstellen desselben | |
DE19638438A1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE3537004A1 (de) | Vdmos-baustein | |
DE10026740C2 (de) | Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
EP1181712B1 (de) | Niederohmiges vdmos-halbleiterbauelement | |
DE102005049799A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE3788470T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate. | |
EP1078402B1 (de) | Halbleiteranordnung mit gräben zur trennung von dotierten gebieten | |
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
DE19641838A1 (de) | Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |