DE102004052153A1 - Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite - Google Patents

Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite Download PDF

Info

Publication number
DE102004052153A1
DE102004052153A1 DE200410052153 DE102004052153A DE102004052153A1 DE 102004052153 A1 DE102004052153 A1 DE 102004052153A1 DE 200410052153 DE200410052153 DE 200410052153 DE 102004052153 A DE102004052153 A DE 102004052153A DE 102004052153 A1 DE102004052153 A1 DE 102004052153A1
Authority
DE
Germany
Prior art keywords
gate
power semiconductor
zone
vertical
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200410052153
Other languages
English (en)
Other versions
DE102004052153B4 (de
Inventor
Frank Dieter Dr.rer.nat. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004052153.0A priority Critical patent/DE102004052153B4/de
Publication of DE102004052153A1 publication Critical patent/DE102004052153A1/de
Application granted granted Critical
Publication of DE102004052153B4 publication Critical patent/DE102004052153B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein vertikales Leistungshalbleiterbauelement (1) mit einer schwach dotierten Driftzone (9), einer Drainzone (10) an der Rückseite und einer MOS-Struktur (12) an der Vorderseite (2) des Bauelements (1). Die Gateelektrode des Bauelements (1) ist mittels einer leitenden horizontalen Querführung (27) an den Rand (8) des Bauelements (1) und am Rand (8) mittels einer leitenden vertikalen Durchführung (7) durch das Bauelement (1) auf die Rückseite (3) des Bauelements (1) geführt. Die vertikale Durchführung (7) ist von den Halbleitergebieten der MOS-Struktur (12), der Driftzone (9) und der Drainzone (10) elektrisch isoliert. Die Gates (15) und die auf der Vorderseite (2) liegenden Bereiche der Gateelektrode sind auf ihren Oberseiten mit einer Isolation (28) bedeckt.

Description

  • Die Erfindung betrifft ein vertikales Leistungshalbleiterbauelement sowie ein Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements.
  • Konventionelle vertikale Leistungshalbleiterbauelemente haben eine Vorder- und eine Rückseite. Bei ihnen befindet sich der Sourceanschluss, beziehungsweise die Kathode, zusammen mit dem Gateanschluss auf der Vorderseite, während der Drainanschluss, beziehungsweise die Anode, auf der Rückseite des Transistors angebracht ist.
  • Dabei ist die Rückseite auf einem Chipträger befestigt, welcher wiederum auf einem Kühlkörper befestigt ist.
  • Es gibt Anwendungen, bei denen der Wunsch besteht, die Source auf dem Chipträger und dem Kühlkörper zu befestigen, wobei das Gate von außen anschließbar und nicht mit der Source kurzgeschlossen sein soll.
  • Aus US 5,134,488 ist ein Leistungs-MOSFET-Transistor bekannt, dessen Gate und Drain auf einer Seite und dessen Source auf der anderen Seite liegt. Dazu wird die Schichtreihenfolge eines konventionellen Leistungstransistors umgekehrt, so dass die Source auf der Rückseite und das Drain auf der Vorderseite liegen. Der sich ergebene Transistor wird auch als source-down Transistor bezeichnet. Ein solcher source-down Transistor braucht er mehr Platz als ein konventioneller Leistungstransistor, weil beim ihm ein zusätzlicher Anschluss für die Source und die Bodyzone notwendig ist. Zudem ist die Fertigung des source-down Transistors sehr aufwändig.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, einen vertikalen Leistungstransistor zur Verfügung zu stellen, der platzsparend und einfach herstellbar ist und der mit der Seite, auf der sich der Sourceanschluss, beziehungsweise die Kathode, befindet, auf einem Chipträger befestigt werden kann, wobei das Gate von außen anschließbar ist.
  • Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
  • Gemäß der Erfindung wird ein vertikal leitendes Leistungshalbleiterbauelement angegeben. Es hat eine Driftzone des ersten Leitfähigkeitstyp. Der Leitfähigkeitstyp ist entweder n, wenn die freien Ladungsträger Elektronen in einem n dotierten Gebiet sind, oder p, wenn die Löcher in p dotierten Gebieten die freien Ladungsträger darstellen.
  • Das Bauelement enthält auch eine MOS-Struktur, die auf der Oberseite der Driftzone angeordnet ist. Hier und im folgenden wird die Vorderseite des Bauelements oben und seine Rückseite unten angenommen. Die MOS-Struktur weist eine Vielzahl von Bodyzonen des zweiten Leitfähigkeitstyps, die sich auf der Oberfläche der Driftzone erstrecken, und eine Vielzahl von Sourcezonen auf. Die Sourcezonen sind in den Bodyzonen eingebracht und weisen den ersten Leitfähigkeitstyp auf. Zu der MOS- Struktur gehören auch eine Vielzahl von elektrisch leitenden Gates. Sie sind mittels einer Gateisolierung, beispielsweise aus Siliziumoxid, von der Bodyzone und den anderen Halbleitergebieten isoliert. Die Gates sorgen bei entsprechender Ansteuerung, d.h. bei Anlegen einer bestimmten Spannung für einen leitenden Kanal innerhalb der Bodyzone zwischen den Sourcezonen und der Driftzone.
  • Das Bauelement weist weiterhin eine Drainzone unterhalb der Driftzone und einen Randabschluss seitlich der MOS-Struktur auf. Eine Drainelektrode befindet sich auf der Rückseite des Bauelements in elektrischem Kontakt mit der Drainzone, eine Sourceelektrode ist auf der Vorderseite elektrisch mit der Sourcezone verbunden und eine Gateelektrode ist in elektrischem Kontakt mit den Gates, die sich auf der Vorderseite befinden.
  • Die Gatelektrode wird mittels einer leitenden horizontalen Querführung an den Rand des Bauelements und am Rand durch das Bauelement hindurch mittels einer vertikalen Durchführung auf die Rückseite des Bauelements geführt. Die vertikale Durchführung ist von den Halbleitergebieten der MOS-Struktur und der Driftzone und der Drainzone elektrisch isoliert. Auf den Gates und den Bereichen der Gateelektrode, die sich auf der Vorderseite befinden, liegt eine Isolationsschicht, die die Gates und die Gateelektrode bedeckt.
  • Durch die angegebene Struktur ist es möglich, den Aufbau eines herkömmlichen Leistungsbauelements im wesentlichen zu belassen und trotzdem den Anschluss der Gateelektrode auf der Rückseite des Bauelements vorzusehen. Die Abfolge und der Aufbau der Ga tes und der Halbleiterschichten Drainzone, Driftzone, Bodyzone und Sourcezone hat sich gegenüber dem herkömmlichen Leistungshalbleiterbauelement nicht verändert. Hinzu kommt aber die Querführung und die Durchführung der Gateelektrode und die notwendigen Anpassungen zu Isolation der Gateelektrode.
  • Dadurch ist es möglich, das Bauelement mit der Vorderseite auf einem Chipträger, der eine elektrisch leitenden Oberseite hat, aufzubringen und so die Drainelektrode an die Oberseite des Chipträgers elektrisch anzuschließen. Die Isolationsschicht auf den Gates und der Gateelektrode bewirkt, dass es dabei zu keinem Kurzschluss zwischen den Gates und der Drainelektrode kommt. Die Gateelektrode ist auf die Rückseite geführt und kann dort wie die Sourceelektrode von außen kontaktiert werden. Die Gatedurchführung erfolgt platzsparend am Rand, weil am Rand wegen der Durchbruchgefahr keine MOS-Strukturen untergebracht sind.
  • Die Gateelektrode ist auf der Chipoberseite von nach oben hin isoliert, damit die Sourceelektrode auf der Vorderseite von aussen angeschlossen werden kann, ohne einen Kurzschluss zwischen Gateelektrode und Sourceelektrode zu bewirken.
  • Im diesem Zusammenhang werden auch solche Bereiche des Bauelements als Rand betrachtet, die zwar nicht am seitlichen Abschluss sondern in der Mitte des Bauelements liegen, aber von Randstrukturen umgeben und durch diese von den MOS-Strukturen getrennt sind.
  • Wenn die vertikale Durchführung aus dotiertem Halbleitermaterial besteht, kann das schon vorhandene Halbleitermaterial für die Gatedurchführung verwendet werden. Die Gatedurchführung braucht dann nur noch von dem restlichen Halbleitermaterial isoliert zu werden.
  • Wenn die vertikale Durchführung aus Metall oder aus metallhaltigem Material besteht, ergibt sich der Vorteil, dass der Widerstand von dem externen Gateanschluss zu den Gates verringert und somit das Schaltverhalten des Leistungshalbleiterbauelements beschleunigt wird.
  • Die Gatedurchführung kann durch Ätzen eines Trenches und anschließendes Verfüllen des Grabens mit einem leitenden Material erzeugt werden. Wenn das leitende Material Polysilizium ist, kann der Graben schmal ausgelegt werden, weil Polysilizium auch in tiefen, schmalen Gräben abgeschieden werden kann.
  • In einer vorteilhaften Ausführungsform ist die Gatedurchführung mittels zweier entgegengesetzter pn-Übergänge elektrisch isoliert. Dabei braucht das schon vorhandene Halbleitermaterial nur noch mit der entsprechenden Dotierung versehen werden.
  • In einer weiteren Ausführungsform liegt neben der vertikalen Gatedurchführung eine Halbleiteroxidschicht, die die Gatedurchführung von den anderen Halbleitergebieten der MOS-Struktur, von der Drainzone und von der Sourcezone elektrisch isoliert. Eine solche Halbleiteroxidschicht lässt sich nach dem Ätzen eines Grabens durch Oxidation des Halbleitermaterials herstellen, so dass die ursprüngliche Struktur der Grabenwände bestehen bleibt.
  • Der bei einem herkömmlichen Bauelement vorgesehene Randabschluss sorgt im Sperrfall für einen Spannungsabbau zwischen Drain und Source auf der Bauelementvorderseite. Dabei liegen die gesamte Chiprückseite sowie der seitliche Rand des Chips auf Drainpotential. In der vorliegenden Erfindung wird dagegen der Randabschluss dazu verwendet, im Sperrfall den hohen Potentialunterschied zwischen der Gatedurchführung und der Drainzone auf der Rückseite des Halbleiterbauelements abzubauen, während auf der Vorderseite nur der relativ geringe Potentialunterschied zwischen Gate und Source aufzunehmen ist. Der seitliche Rand des Chips liegt dabei näherungsweise auf dem Gate- oder Sourcepotential.
  • In einer weiteren Ausführungsform ist die Drainzone vom zweiten Leitfähigkeitstyp. Das Leistungshalbleiterbauelement ist somit ein IGBT (Insulated Gate Bipolar Transistor). Dieser Leistungstransistor ist ein bipolarer Transistor mit isoliertem Gateanschluss.
  • Wenn die Drainzone vom ersten Leitfähigkeitstyp ist, bildet das Leistungshalbleiterbauelement einen Leistungs-MOSFET. Besonders bei diesen Leistungstransistoren ist es gewünscht, die Gateelektrode auf der gleichen Seite wie die Drainelektrode anschließen zu können, um die Source auf einem leitenden Chipträger aufbringen und damit effektiv kühlen zu können. Mit solchen Transistoren können außerdem zusammen mit herkömmlichen Leistungs-MOSFETs in einfacher Weise Vollbrücken realisiert werden. Bei einer solchen Brücke werden zwei Transistor mit ihren Drainelektroden an das hohe Versorgungspotential und zwei Transistoren mit ihren Sourceelektroden an das niedrige Versorgungspotential angeschlossen. Beispielsweise können zwei herkömmliche Transistoren mit ihren Drainelektroden auf einen gemeinsamen Chipträger aufgebracht werden, der mit dem hohen Versorgungspotential verbunden wird, während zwei erfindungsgemäße Transistoren mit ihren Sourceelektroden auf einem zweiten, mit dem niedrigen Versorgungspotential verbundenen Chipträger aufgebracht werden.
  • Wenn sich das Gate in einem Graben, der in das Halbleitermaterial auf der Vorderseite des Halbleiterbauelements eingebracht ist, befindet, handelt es sich bei dem Bauelement um einen Trenchgate-Bauelement. Ein solches ist besonders platzsparend, weil das Gebiet, in dem der Kanal sich ausbildet, vertikal und nicht horizontal liegt.
  • Bei einem Superjunction Transistor sind in die Driftzone Säulen des zweiten Leitfähigkeitstyps eingebracht. Dadurch stehen im Sperrfall den durch die Höhe der n-Dotierung bestimmten Ladungen in der Driftzone auf gleicher Höhe kompensierende Gegenladungen zur Verfügung, so dass im Durchlassfall die Anzahl der freien Ladungsträger erhöht werden kann, ohne die Gefahr des Durchbruchs zu erhöhen. Die Säulen des zweiten Leitfähigkeitstyps werden auch als Kompensationsgebiete bezeichnet.
  • Vorteilhafterweise enthält die Oberfläche der Sourceelektrode ein lötbares Metall, so dass die elektrische Verbindung der Sourceelektrode von außen über eine Lötverbindung erfolgen kann. Dadurch ergibt sich ein geringer Kontaktwiderstand.
  • Die Erfindung betrifft auch ein Verfahren zum Herstellen eines vertikal leitenden Leistungshalbleiterbauelements. Bei diesem werden die oben beschriebenen Strukturen im Halbmaterial, das Gateoxid und die Gates hergestellt. Zu den Strukturen im Halbleitergebiet gehören die Drainzone, die Driftzone, die Bodyzonen, die Sourcezonen und eventuell die Säulen für den Superjunctiontransistor, die Strukturen für den Randabschluss und die Isolation der Gatedurchführung.
  • Anschließend wird das Gate elektrisch geprüft und die Metallisierung auf die Vorderseite aufgebracht. Zur Isolierung der Gateelektrode wird auf ihr eine Passivierung oder Isolationsschicht abgeschieden. Von der Rückseite wird das Halbmaterial nun gedünnt, um die Dicke der Drainzone zu verringern. Anschließend wird auf der Rückseite die Metallisierung für die Gate- und Drainelektrode und die Passivierung aufgebracht. Somit bestehen die metallischen Kontakte für das Bauelement, das nun von außen angeschlossen werden kann.
  • Leitungs-Transistoren, die als Superjunction-Transistoren Säulen des zweiten Leitfähigkeitstyps in der Driftzone enthalten können, werden vorteilhafterweise so gefertigt, dass die Strukturen im Halbleitergebiet auf die folgende Weise mit denselben Arbeitsschritten erfolgt. Die Halbleitergebiete, die für die Isolation der Gatedurchführung von den Halbleitergebieten der MOS-Struktur, der Driftzone und der Drainzone sorgen, werden mit denselben Arbeitsschritten wie die Säulen des zweiten Leitfähigkeitstyps und/oder die Bereiche der Driftzone, die die Säulen des zweiten Leitfähigkeitstyps umgeben, gefertigt. Ein solcher Arbeitsschritt kann zum Beispiel eine Epitaxie sein. Durch Fertigen mit denselben Arbeitsschritten ergibt sich eine Zeitersparnis und verringert sich die Komplexität der Fertigung.
  • Erfindungsgemäß wird der Gateanschluss mittels eines gegen Source und Drain isolierten leitenden Gebiets durch den Chip zur Rückseite geführt, was insbesondere bei Superjunction-Bauelementen wegen der aufgrund der Struktur vorhandenen Isolationsmöglichkeiten zur Drain ohne viel zusätzlichen Prozessaufwand möglich ist.
    •
  • Die Erfindung ist in den Zeichnungen anhand von Ausführungsbeispielen näher veranschaulicht.
  • 1 zeigt im Schnitt ein vertikales Leistungshalbleiterbauelement mit einer erfindungsgemäßen Gatedurchführung.
  • 2 zeigt in einem zweiten Ausführungsbeispiel ein vertikales Leistungshalbleiterbauelement mit einer Gatedurchführung aus p-dotiertem Halbleitermaterial.
  • 3 zeigt im Schnitt in einem weiteren Ausführungsbeispiel ein vertikales Leistungshalbleiterbauelement mit einer isolierten Gatedurchführung aus Metall.
  • 1 zeigt einen Schnitt durch ein vertikales Leistungshalbleiterbauelement 1. Das Halbleiterbauelement hat eine Vorderseite 2 und eine Rückseite 3, wobei die Vorderseite 2 oben und die Rückseite 3 unten gezeigt ist. Links sind die Halbleiterstrukturen, die den Transistor bilden gezeigt, daran rechts schließt sich ein Randabschluss 4 an, es folgen die Isolationsschichten 5 und 6 und eine vertikale Gatedurchführung 7 am Rand 8 des Halbleiterbauelements 1.
  • In den Halbleiterstrukturen, die den Transistor bilden, befindet sich eine Driftzone 9 aus schwach dotiertem n-Halbleitermaterial. Unterhalb der Driftzone 9 befindet sich ein aus hoch dotiertem n+-Halbleitermaterial bestehende Drainzone 10 mit einer metallischen Drainelektrode 11. Oberhalb der Driftzone 9 sind MOS-Strukturen 12, die aus p-dotierten Bodyzonen 13, aus n+-dotierten Sourcezonen 14 und Gates 15 bestehen, eingebracht. Die Bodyzonen 13 und die Sourcezonen 14 sind mit der Sourceelektrode 16 verbunden. Die Gates 15 sind aus Polysilizium und sind von der Sourceelektrode 16 und von den Halbleitergebieten der Driftzone 9, der Bodyzone 13 und der Sourcezone 14 mittels der Gateisolierung 17, die aus Siliziumoxid besteht, getrennt. Die Gates 15 sind untereinander über eine gemeinsame Gateelektrode verbunden, die hier nicht gezeigt ist. Unterhalb der Bodyzonen 13 erstrecken sich Säulen 19 aus p dotiertem Material.
  • Wenn an die Gateelektrode eine Spannung so angelegt wird, dass die Spannung zwischen Source und Gate einen Schwellwert überschreitet, bewirkt dies, dass sich in den Bodyzonen 13 zwischen den Sourcezonen 14 und der Driftzone 9 leitende Kanäle 18 ausbilden. Dies bewirkt einen Stromfluss von den Sourcegebieten 14 zu dem Draingebiet 10.
  • Die beschriebene Struktur bildet einen Leistungs-MOS-Transistor. Wenn im Sperrfall an den Gates der Schwellwert unterschritten ist, bildet sich kein Kanal 18 zwischen der Driftzone 9 und den Sourcezonen 14. Es liegt zwischen der Driftzone 9 und den anderen Halbleitergebieten aber eine hohe Spannung an. Deshalb ist die Driftzone 9 niedrig dotiert, damit es zu keinem Avalanche-Durchbruch kommt. Zusätzlich sorgen die p-dotierten Säulen 19 dafür, dass den durch die Höhe der n-Dotierung bestimmten freien Ladungen in der Driftzone 9 kompensierende Gegenladungen zur Verfügung gestellt werden. Die p-dotierten Säulen 19 werden auch als Kompensationsgebiete bezeichnet und bilden mit den n-dotierten Gebieten der Driftzone 9 eine sogenannte Superjunction-Struktur.
  • Der Randabschluss 4 besteht aus p dotierten Säulen 20 in der Driftzone 9, die elektrisch isoliert sein können. Teilweise ragen sie in die Driftzone 9 hinein, teilweise sind sie bis an den unteren Rand 21 des Halbleiterbauelements geführt.
  • Die Isolationsschicht 5 besteht aus n-dotiertem und die Isolationsschicht 6 aus p-dotiertem Material. Sie bilden miteinander und mit der Gatedurchführung 7 zwei entgegengesetzte pn-Übergänge und isolieren so die Gatedurchführung 7 von der Driftzone 9. Die Gatedurchführung 7 besteht aus einer n-dotierten Säule 22, einem n+-dotiertem Gebiet 24 oberhalb und einem n+-dotierten Gebiet 23 unterhalb der Säule 22. Die n+-dotierten Gebiete 24 und 23 sorgen für elektrischen Kontakt zwischen der Säule 22 und dem oberen metallischen Gatekontakt 25 sowie dem unteren metallischen Gatekontakt 26.
  • Der obere metallische Gatekontakt 25 ist mit der Gateelektrode über die Querverbindung 27, die aus dem gleichen Material wie die Gates besteht, verbunden. Oberhalb des oberen metallischen Kontakts und der Querführung 27 befindet sich eine obere Passivierung 28. Auf der Rückseite des Halbleiterbauelements ist eine untere Passivierung 29 zwischen der Drainelektrode 11 und dem unteren metallischen Kontakt 26 aufgebracht.
  • Die Gatedurchführung sorgt dafür, dass die Gateelektrode mit dem unteren metallischen Kontakt 26 elektrisch verbunden ist. Das Gate ist von der Rückseite her anschließbar. Das Bauelement kann mit der Vorderseite auf einem liegenden Chipträger befestigt werden. Dafür, dass es dabei zu keinem Kurzschluss zwischen der Sourceelektrode 16 und dem oberen metallischen Kontakt 25 kommt, sorgt die obere Passivierung 28.
  • Die Randabschlüsse sorgen für einen Abbau der Spannungen. Hier muss der Randabschluss 4 nicht nur für einen Abbau der Spannung zwischen der Sourcezone 10 und der Gatedurchführung 7 auf der Vorderseite 2 des Bauelements, sondern vor allem für den Abbau der Spannung zwischen der Drainzone 10 und der Gatedurchführung 7 auf der Rückseite 3 des Bauelements sorgen. Deshalb reichen die Säulen 20 teilweise bis an den unteren Rand 21.
  • 2 zeigt in einem zweiten Ausführungsbeispiel einen Schnitt durch ein Halbleiterbauelement 1. Bezugszeichen mit gleichen Nummern bezeichnen gleiche Funktionen und werden deshalb hier nicht erneut erläutert.
  • Die Säulen 20 des Randabschluss 4 sind über ein zusätzliches p-Gebiet mit der Bodyzone 13 einer MOS-Struktur verbunden. Sie sind somit nicht floatend, sondern liegen auf dem Potential der Sourceelektrode. Damit wird verhindert, dass es auf der Chipvorderseite zu hohen Potentialunterschieden kommt.
  • Die Gatedurchführung 7 ist in diesem Ausführungsbeispiel aus p-dotiertem Material. Neben der Gatedurchführung 7 liegt in diesem Ausführungsbeispiel die n-dotierte Isolationsschicht 5 an, darauf folgt die p-dotierte Isolationsschicht 6.
  • 3 zeigt in einer weiteren Ausführungsform ein Halbleiterbauelement 1 im Schnitt. Die Gatedurchführung 7 besteht aus einer metallischen Säule 30. Sie ist von einer Siliziumdioxidschicht 32 ummantelt. Erzeugt wurde diese Gatedurchführung durch ein Ätzen eines Grabens im Randbereich des Halbleiterbauelements. Am Rand verbleibt eine n-dotierter Bereich 31. Im Graben wird Siliziumdioxid abgeschieden und anschließend der Graben mit Metall gefüllt.
  • Die Drainzone besteht aus p+ dotiertem Material. Das gezeigte Leistungshalbleiterbauelement ist somit ein IGBT (Insulated Gate Bipolar Transistor).
  • Die horizontale Verbindung des oberen metallischen Kontakts 25 mit der Gateelektrode erfolgt über eine metallische Querverbindung 33, die erst in der Nähe der MOS-Strukturen auf ein Verbindungsstück 34 aus Polysilizium geführt wird. Dadurch verringert sich der Widerstand der Querverbindung im Vergleich zu einer Querverbindung aus Polysilizium.

Claims (14)

  1. Vertikales Leistungshalbleiterbauelement (1) mit folgenden Merkmalen: – eine Driftzone (9) eines ersten Leitfähigkeitstyps, – eine MOS-Struktur (12), die auf der Oberseite der Driftzone (9) angeordnet ist, – wobei die MOS-Struktur – eine Vielzahl von Bodyzonen (13) des zweiten Leitfähigkeitstyps, die sich im Bereich der Oberfläche der Driftzone (9) erstrecken, – eine Vielzahl von Sourcezonen (14) des ersten Leitfähigkeitstyps, die in die Bodyzone (13) eingebracht sind, – und eine Vielzahl von elektrisch leitenden Gates (15), die mittels eines Gateoxids (17) von der Bodyzone (13) isoliert sind und die bei entsprechender Ansteuerung für einen leitenden Kanal (18) in der Bodyzone (13) zwischen den Sourcezonen (14) und der Driftzone (9) sorgen, aufweist, – eine Drainzone (10) unterhalb der Driftzone (9), – einen Randabschluss (4) seitlich der MOS-Struktur (12), – eine Drainelektrode (11) auf der Rückseite (3) des Bauelements (1) und in elektrischem Kontakt mit der Drainzone (10), – eine Sourceelektrode (16) auf der Vorderseite des Bauelements (1) und in elektrischem Kontakt mit den Sourcezonen (14), – eine Gateelektrode in elektrischem Kontakt mit den Gates (15), dadurch gekennzeichnet, dass die Gateelektrode mittels einer leitenden horizontalen Querführung (27) an den Rand (8) des Bauelements (1) und am Rand (8) mittels einer leitenden vertikalen Gatedurchführung (7) durch das Bauelement (1) auf die Rückseite (3) des Bauelements (1) geführt ist, wobei die vertikale Gatedurchführung (7) von den Halbleitergebieten der MOS-Struktur (12), der Driftzone (9) und der Drainzone (10) elektrisch isoliert ist und wobei die Gates (15) und die auf der Vorderseite (2) liegenden Bereiche der Gateelektrode mit einer über ihnen liegenden Isolation (28) bedeckt sind.
  2. Ein vertikales Leistungshalbleiterbauelement (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Gatedurchführung (7) aus dotiertem Halbleitermaterial besteht.
  3. Vertikales Leistungshalbleiterbauelement (1) nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die Gatedurchführung (7) aus einem Material, das Metall enthält, besteht.
  4. Vertikales Leistungshalbleiterbauelement (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Gatedurchführung (7) aus Polysilizium besteht.
  5. Vertikales Leistungshalbleiterbauelement (1) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Gatedurchführung (7) von den Halbleitergebieten der MOS-Struktur (12), der Driftzone (9) und der Drainzone (10) mittels zweier entgegengesetzt geschalteter pn-Übergänge elektrisch isoliert ist.
  6. Vertikales Leistungshalbleiterbauelement (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass neben der vertikalen Gatedurchführung (7) eine Halbleiteroxidschicht (32) angebracht ist, durch die die Gatedurchführung (7) von den Halbleitergebieten der MOS-Struktur (12), der Driftzone (9) und der Drainzone (10) elektrisch isoliert ist.
  7. Vertikales Leistungshalbleiterbauelement (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass sein Randabschluss (4) auf der Rückseite (3) im Sperrfall Spannung zwischen der Gatedurchführung (7) und der Drainzone (9) abbaut.
  8. Vertikales Leistungshalbleiterbauelement (1) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Drainzone (10) vom zweiten Leitfähigkeitstyp ist.
  9. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Drainzone (10) vom ersten Leitfähigkeitstyp ist.
  10. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Gates sich in Gräben, die von der Vorderseite in die Halbleitergebiete eingebracht sind, befinden.
  11. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 7, 9 oder 10, dadurch gekennzeichnet, dass es sich um einen Superjunction-Transistor handelt.
  12. Vertikales Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Sourceelektrode auf ihrer Oberfläche eine lötbare Metallisierung aufweist.
  13. Verfahren zum Herstellen eines vertikal leitenden Leistungshalbleiterbauelements (1) nach einem der Ansprüche 1 bis 12, mit folgenden Schritten: – Fertigen der Strukturen im Halbleitermaterial, des Gateoxids (17) und der Gates (15), – Prüfen des Gateoxids (17), – Metallisierung auf der Vorderseite (2), – Aufbringen der Passivierung (28) auf der Vorderseite (2), – Dünnen des Halbleitermaterial von der Rückseite (3) her – Metallisierung der Gateelektrode und der Drainelektrode (16) auf der Rückseite, – Aufbringen der Passivierung (29) auf der Rückseite (3).
  14. Verfahren zum Herstellen eines vertikal leitenden Leistungshalbleiterbauelements (1) nach Anspruch 13, dadurch gekennzeichnet, dass das Fertigen der Halbleiterstrukturen zur Isolation der vertikalen Gatedurchführung (7) von den Halbleitergebieten der MOS-Struktur (12), der Driftzone (9) und der Drainzone (10) mit denselben Arbeitsschritten wie für das Fertigen der Halbleitergebiete der Säulen (19) des zweiten Leitfähigkeitstyps der Superjunction-Transistoren und/oder wie für das Fertigen derjenigen Halbleitergebiete der Driftzone (9), die die Säulen (19) des zweiten Leitfähigkeitstyps der Superjunction-Transistoren umgeben, erfolgt.
DE102004052153.0A 2004-10-26 2004-10-26 Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung Active DE102004052153B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004052153.0A DE102004052153B4 (de) 2004-10-26 2004-10-26 Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004052153.0A DE102004052153B4 (de) 2004-10-26 2004-10-26 Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102004052153A1 true DE102004052153A1 (de) 2006-04-27
DE102004052153B4 DE102004052153B4 (de) 2016-02-04

Family

ID=36129039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004052153.0A Active DE102004052153B4 (de) 2004-10-26 2004-10-26 Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102004052153B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759761B2 (en) 2005-12-20 2010-07-20 Infineon Technologies Austria Ag Semiconductor wafer substrate for power semiconductor components and method for producing the same
US8546875B1 (en) 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
CN105070757A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 改善超级结器件的开关特性的结构
DE102017107327A1 (de) * 2017-04-05 2018-10-11 Infineon Technologies Austria Ag Feldeffekt-Halbleiterbauelement und Verfahren zu ihrer Herstellung
DE102013112009B4 (de) * 2012-10-31 2020-10-29 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102014101951B4 (de) 2013-02-18 2021-08-05 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102012103369B4 (de) 2011-04-18 2022-05-25 Infineon Technologies Austria Ag Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473176A (en) * 1993-09-01 1995-12-05 Kabushiki Kaisha Toshiba Vertical insulated gate transistor and method of manufacture
WO1999043027A1 (de) * 1998-02-18 1999-08-26 Siemens Aktiengesellschaft Emv-optimierter leistungsschalter
US6114768A (en) * 1996-10-07 2000-09-05 Intersil Corporation Surface mount die by handle replacement
US6274904B1 (en) * 1998-09-02 2001-08-14 Siemens Aktiengesellschaft Edge structure and drift region for a semiconductor component and production method
DE10042226A1 (de) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE10216633A1 (de) * 2001-04-18 2002-10-24 Denso Corp Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473176A (en) * 1993-09-01 1995-12-05 Kabushiki Kaisha Toshiba Vertical insulated gate transistor and method of manufacture
US6114768A (en) * 1996-10-07 2000-09-05 Intersil Corporation Surface mount die by handle replacement
WO1999043027A1 (de) * 1998-02-18 1999-08-26 Siemens Aktiengesellschaft Emv-optimierter leistungsschalter
US6274904B1 (en) * 1998-09-02 2001-08-14 Siemens Aktiengesellschaft Edge structure and drift region for a semiconductor component and production method
DE10042226A1 (de) * 2000-08-28 2002-03-28 Infineon Technologies Ag Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE10216633A1 (de) * 2001-04-18 2002-10-24 Denso Corp Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759761B2 (en) 2005-12-20 2010-07-20 Infineon Technologies Austria Ag Semiconductor wafer substrate for power semiconductor components and method for producing the same
DE102012103369B4 (de) 2011-04-18 2022-05-25 Infineon Technologies Austria Ag Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
US8546875B1 (en) 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
DE102013112009B4 (de) * 2012-10-31 2020-10-29 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102014101951B4 (de) 2013-02-18 2021-08-05 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
CN105070757A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 改善超级结器件的开关特性的结构
DE102017107327A1 (de) * 2017-04-05 2018-10-11 Infineon Technologies Austria Ag Feldeffekt-Halbleiterbauelement und Verfahren zu ihrer Herstellung
US10374032B2 (en) 2017-04-05 2019-08-06 Infineon Technologies Austria Ag Field-effect semiconductor device having N and P-doped pillar regions
US10411126B2 (en) 2017-04-05 2019-09-10 Infineon Technologies Austria Ag Semiconductor device having a first through contact structure in ohmic contact with the gate electrode
DE102017107327B4 (de) 2017-04-05 2024-03-21 Infineon Technologies Austria Ag Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE102004052153B4 (de) 2016-02-04

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE3537004A1 (de) Vdmos-baustein
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102005023026A1 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE102004041622A1 (de) Halbleiterbauteil
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102005012217A1 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1157425B1 (de) Igbt mit pn-isolation
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102004047772A1 (de) Lateraler Halbleitertransistor
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE102011079307B4 (de) Halbleitervorrichtung
DE10005772B4 (de) Trench-MOSFET
DE102005024943B4 (de) Soi-igbt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R020 Patent grant now final