DE102005024943B4 - Soi-igbt - Google Patents

Soi-igbt Download PDF

Info

Publication number
DE102005024943B4
DE102005024943B4 DE200510024943 DE102005024943A DE102005024943B4 DE 102005024943 B4 DE102005024943 B4 DE 102005024943B4 DE 200510024943 DE200510024943 DE 200510024943 DE 102005024943 A DE102005024943 A DE 102005024943A DE 102005024943 B4 DE102005024943 B4 DE 102005024943B4
Authority
DE
Germany
Prior art keywords
semiconductor body
zones
body region
soi
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200510024943
Other languages
English (en)
Other versions
DE102005024943A1 (de
Inventor
Wolfgang Dr.-Ing. Werner
Jenö Dr.-Ing. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200510024943 priority Critical patent/DE102005024943B4/de
Publication of DE102005024943A1 publication Critical patent/DE102005024943A1/de
Application granted granted Critical
Publication of DE102005024943B4 publication Critical patent/DE102005024943B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

SOI-IGBT (1', 1''), mit:
– einem ersten Halbleiterkörperbereich (2),
– einem oberhalb des ersten Halbleiterkörperbereichs (2) ausgebildeten zweiten Halbleiterkörperbereich (3) mit mehreren lateral nebeneinander angeordneten Bodyzonen (9) des ersten Leitungstyps, in die Sourcezonen (6) des zweiten Leitungstyps eingebettet sind, sowie
– einer Isolationsstruktur (4), die zwischen dem ersten Halbleiterkörperbereich (2) und dem zweiten Halbleiterkörperbereich (3) ausgebildet ist und die beiden Halbleiterkörperbereiche gegeneinander elektrisch isoliert, jedoch Aussparungen (5) aufweist, über die die beiden Halbleiterkörperbereiche elektrisch miteinander verbunden sind, wobei im Betriebszustand des SOI-IGBT elektrische Ströme ausbildbar sind, die von den Sourcezonen (6) durch die Aussparungen (5) hindurch zu wenigstens einer in dem ersten Halbleiterkörperbereich (2) ausgebildeten Drainzone (7) hin und umgekehrt verlaufen, wobei:
– die Bodyzonen (9) lateral durch im zweiten Halbleiterkörperbereich ausgebildete Zonen (10) des zweiten Leitungstyps voneinander getrennt sind, die zumindest teilweise oberhalb der in der Isolationsstruktur (4) vorgesehenen Aussparungen (5) angeordnet und mit dem...

Description

  • Die Erfindung betrifft einen SOI-IGBT nach dem Oberbegriff des Patentanspruches 1.
  • SOI-IGBTs (SOI = Silicon-On-Insulator bzw. Silizium auf Isolator; IGBT = Insulated Gate Bipolar Transistor bzw. Bipolartransistor mit isoliertem Gate) sind häufig eingesetzte Bauteile. In 1 ist ein bekannter SOI-IGBT in Querschnittsdarstellung gezeigt.
  • Ein SOI-IGBT 1 weist einen ersten Halbleiterkörperbereich 2, einen oberhalb des ersten Halbleiterkörperbereichs ausgebildeten zweiten Halbleiterkörperbereich 3 sowie eine Isolationsstruktur 4, die zwischen dem ersten Halbleiterkörperbereich 2 und dem zweiten Halbleiterkörperbereich 3 ausgebildet ist und die beiden Halbleiterkörperbereiche 2, 3 gegeneinander elektrisch isoliert, auf. In der Isolationsstruktur 4 sind Aussparungen 5 vorgesehen, über die die beiden Halbleiterkörperbereiche 2, 3 elektrisch miteinander verbunden sind. Der erste Halbleiterkörperbereich 2 weist eine Drainzone 7 sowie eine auf der Drainzone 7 ausgebildete Driftzone 8 auf. Der zweite Halbleiterkörperbereich 3 weist mehrere lateral nebeneinander angeordnete Bodyzonen 9 auf, die durch Kanalzonen 10 lateral voneinander getrennt sind. In den Bodyzonen 9 sind Sourcezonen 6 vorgesehen. Oberhalb des zweiten Halbleiterkörperbereichs 3 ist ein (aus n+-dotiertem Polysilizium bestehendes) Gate 11 vorgesehen, das gegenüber dem zweiten Halbleiterkörperbereich 3 durch eine Isolierung 12 elektrisch isoliert ist. Die Bodyzonen 9 weisen einen ersten und zweiten p+-dotierten Bereich 13, 14 sowie einen p-dotierten Bereich 15 auf. Ferner sind in dieser Ausführungsform die Drainzone 7 p+-dotiert, die Driftzone 8 n–-dotiert, die Kanalzonen 10 n–-dotiert und die Sourcezonen 6 n+-dotiert. Die Sourcezonen 6 werden über Sourceanschlüsse S kontaktiert, die gleichzeitig auch die p+-dotierten Bereiche 14 (Bodykontaktgebiete) kontaktieren.
  • Im Betriebszustand des SOI-IGBTs werden elektrische Ströme ausgebildet, die von den in dem zweiten Halbleiterkörperbereich 3 ausgebildeten Sourcezonen 6 durch die Aussparungen 5 hindurch zu der Drainzone 7 hin verlaufen (Elektronen) und umgekehrt (Löcher).
  • Nachteilig an dem in 1 gezeigten SOI-IGBT 1 ist, dass die Isolationsstruktur 4 mit verhältnismäßig hohem Aufwand hergestellt werden muss:
    Eine Möglichkeit besteht darin, in einen Schichtverbund, bestehend aus dem ersten Halbleiterkörperbereich 2, der darauf angeordneten (durchgehenden) Isolationsstruktur 4 sowie dem auf der Isolationsstruktur 4 angeordneten zweiten Halbleiterkörperbereich 3 Aussparungen einzubringen (beispielsweise mittels eines Ätzverfahrens), die, ausgehend von der Oberseite des Schichtverbunds, durch den zweiten Halbleiterkörperbereich 3 sowie die Isolationsstruktur 4 hindurch in den ersten Halbleiterkörperbereich 2 hinein reichen. Anschließend werden die so erzeugten Aussparungen mit Halbleitermaterial aufgefüllt. Erfolgt die Auffüllung der Aussparungen mittels eines Epitaxieprozesses, so bilden sich an den Teilen der Isolationsstruktur 4, die an die Aussparungen angrenzen, polykristalline Zonen 16 aus, die eine hohe Rekombination von Elektronen und Löchern bewirken und daher unerwünscht sind.
  • Eine weitere Möglichkeit ist, in einen durchgehenden Halbleiterkörper (d. h. in einen lediglich aus erstem und zweitem Halbleiterkörperbereich 2, 3 bestehenden Halbleiterkörper) eine strukturierte Isolationsstruktur 4 mittels eines Implantationsprozesses und eines anschließenden Temperprozesses einzubringen. Auch hier bilden sich jedoch an dem Übergang zwischen den Halbleiterkörperbereichen 2, 3 und der Isolati onsstruktur 4 sowie dem Halbleiterkörper Zonen erhöhter Rekombination aus, die unerwünscht sind.
  • Im einzelnen ist ein IGBT der eingangs genannten Art aus der DE 198 01 093 A1 bekannt. Dieser IGBT hat einen ersten Halbleiterkörperbereich, einen oberhalb des ersten Halbleiterkörperbereichs ausgebildeten zweiten Halbleiterkörperbereich mit mehreren lateral nebeneinander angeordneten Bodyzonen des ersten Leitungstyps, die in die Sourcezonen des zweiten Leitungstyps eingebettet sind, und eine Isolationsstruktur, zwischen dem ersten Halbleiterkörperbereich und dem zweiten Halbleiterkörperbereich, die die beiden Halbleiterkörperbereiche gegeneinander elektrisch isoliert, die jedoch Aussparungen aufweist, über die die beiden Halbleiterkörperbereiche elektrisch miteinander verbunden sind, wobei im Betriebszustand des SOI-IGBT elektrische Ströme ausbildbar sind, die von den Sourcezonen durch die Aussparungen hindurch zu wenigstens einer in dem ersten Halbleiterkörperbereich ausgebildeten Drainzone hin und umgekehrt verlaufen. Die Bodyzonen sind lateral durch im zweiten Halbleiterkörperbereich ausgebildete Zonen des zweiten Leitungstyps voneinander getrennt. Diese Zonen sind zumindest teilweise oberhalb der in der Isolationsstruktur vorgesehenen Aussparungen angeordnet und mit dem ersten Halbleiterkörperbereich elektrisch verbunden.
  • Weiterhin ist es aus der DE 695 19 210 T2 bekannt, dass die Ausbildung von Hohlräumen im Halbleiterkörper eines Halbleiterbauelements zu einer verbesserten Kristallinität führt.
  • Schließlich ist noch ein aus zwei Substraten aufgebautes Halbleiterbauelement mit einem Hohlraum und einer ähnlichen Struktur wie der IGBT der DE 198 01 093 A1 aus der US 5,841,155 A bekannt.
  • Die der Erfindung zugrunde liegende Aufgabe ist es, einen SOI-IGBT anzugeben, der (möglichst) keine Zonen erhöhter Rekombination in der Nähe der Isolationsstruktur aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch einen SOI-IGBT gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Der erfindungsgemäße SOI-IGBT weist einen ersten Halbleiterkörperbereich, einen oberhalb des ersten Halbleiterkörperbereichs ausgebildeten zweiten Halbleiterkörperbereich sowie eine Isolationsstruktur, die zwischen dem ersten Halbleiterkörperbereich und dem zweiten Halbleiterkörperbereich ausgebildet ist und die beiden Halbleiterkörperbereiche gegeneinander elektrisch isoliert, auf. In der Isolationsstruktur (beispielsweise eine Oxidschicht) sind Aussparungen vorgesehen, über die die beiden Halbleiterkörperbereiche elektrisch miteinander verbunden sind. Im Betriebszustand des SOI-IGBT sind elektrische Ströme ausbildbar, die von in dem zweiten Halbleiterkörperbereich ausgebildeten Sourcezonen durch die Aussparungen hindurch zu wenigstens einer in dem ersten Halbleiterkörperbereich ausgebildeten Drainzone hin und umgekehrt verlaufen. Die Isolationsstruktur weist wenigstens einen Hohlraum auf; Teile der Isolationsstruktur bzw. die gesamte Isolationsstruktur sind also in Form eines Hohlraums oder in Form mehrerer Hohlräume, die den ersten Halbleiterkörperbereich gegenüber dem zweiten Halbleiterkörperbereich trennen, realisiert; die Funktion der Isolationsstruktur wird ersetzt durch entsprechende Hohlräume.
  • Vorteilhaft hierbei ist, dass bei der Herstellung der Hohlräume keine Zonen erhöhter Rekombination in der Umgebung der Hohlräume (d. h. in der Umgebung der durch die Hohlräume gebildeten Isolationsstruktur) ausgebildet werden, da die Hohlräume, wie später noch ausführlich beschrieben werden wird, mittels entsprechender Ätzprozesse, bei denen keine Zonen erhöhte Rekombination ausgebildet werden, erzeugt werden können.
  • Der zweite Halbleiterkörperbereich weist mehrere lateral nebeneinander angeordnete Bodyzonen des ersten Leitungstyps auf, in die Sourcezonen des zweiten Leitungstyps eingebettet sind. Die Bodyzonen werden dabei lateral durch im zweiten Halbleiterkörperbereich ausgebildete Zonen des zweiten Leitungstyps voneinander getrennt, die zumindest teilweise oberhalb der in der Isolationsstruktur vorgesehenen Aussparungen angeordnet und mit dem ersten Halbleiterkörperbereich elektrisch verbunden sind.
  • In den Zonen des zweiten Leitungstyps, die die Bodyzonen lateral voneinander trennen, sind Kompensationsstrukturen des ersten Leitungstyps vorgesehen. Unterhalb der Kompensationsstrukturen können Hohlräume vorgesehen sein, die als Teil der Isolationsstruktur interpretierbar sind.
  • Die unterhalb der Bodyzonen und/oder Kompensationsstrukturen ausgebildeten Hohlräume können von den Bodyzonen bzw. Kompensationsstrukturen durch eine in dem zweiten Halbleiterkörperbereich ausgebildete Zone des zweiten Leitungstyps beabstandet sein.
  • Ein Verfahren zur Herstellung des vorangehend beschriebenen SOI-IGBTs hat die folgenden Schritte:
    • – Ausbilden des ersten Halbleiterkörperbereichs in einem ersten Substrat,
    • – Ausbilden des zweiten Halbleiterkörperbereichs in einem zweiten Substrat,
    • – Ausbilden von Aussparungen im ersten und/oder und zweiten Halbleiterkörperbereich, und
    • – Ausbilden eines Schichtverbunds aus erstem Substrat und zweitem Substrat, derart, dass die Aussparungen zwischen dem ersten Substrat und dem zweiten Substrat die Hohlräume darstellen.
  • Bei diesem Herstellungsverfahren werden also zur Ausbildung der Isolationsstruktur lediglich Aussparungen in einem oder beiden Substraten ausgebildet, und die beiden Substrate dann mittels eines Fügeprozesses zu einem Schichtverbund miteinander verbunden.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert.
  • Es zeigen:
  • 1 einen Ausschnitt eines bekannten SOI-IGBTs in Querschnittsdarstellung,
  • 2 eine Detailaufnahme eines Ausschnitts des in 1 gezeigten SOI-IGBTs in Querschnittsdarstellung,
  • 3 einen Ausschnitt einer ersten Ausführungsform des erfindungsgemäßen SOI-IGBTs in Querschnittsdarstellung,
  • 4 einen Ausschnitt einer zweiten Ausführungsform des erfindungsgemäßen SOI-IGBTs in Querschnittsdarstellung.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Weiterhin können die Dotiertypen sämtlicher Ausführungsformen invertiert sein, d. h. n-Bereiche können durch p-Bereiche ersetzt werden und umgekehrt.
  • Der in 3 gezeigte SOI-IGBT 1' weist einen ersten Halbleiterkörperbereich 2, einen oberhalb des ersten Halbleiterkörperbereichs ausgebildeten zweiten Halbleiterkörperbereich 3 sowie eine Isolationsstruktur 4, die zwischen dem ersten Halbleiterkörperbereich 2 und dem zweiten Halbleiterkörperbereich 3 ausgebildet ist und die beiden Halbleiterkörperbereiche 2, 3 gegeneinander elektrisch isoliert, auf. In der Isolationsstruktur 4 sind Aussparungen 5 vorgesehen, über die die beiden Halbleiterkörperbereiche 2, 3 elektrisch miteinan der verbunden sind. Der erste Halbleiterkörperbereich 2 weist eine Drainzone 7 sowie eine auf der Drainzone 7 ausgebildete Driftzone 8 auf. Der zweite Halbleiterkörperbereich 3 weist mehrere lateral nebeneinander angeordnete Bodyzonen 9 auf, die durch Kanalzonen 10 lateral voneinander getrennt sind. In den Bodyzonen 9 sind Sourcezonen 6 vorgesehen. Oberhalb des zweiten Halbleiterkörperbereichs 3 ist ein Gate 11 vorgesehen, das gegenüber dem zweiten Halbleiterkörperbereich 3 durch eine Isolierung 12 elektrisch isoliert ist. Die Bodyzonen 9 weisen einen ersten und zweiten p+-dotierten Bereich 13, 14 sowie einen p-dotierten Bereich 15 auf. Ferner sind in dieser Ausführungsform die Drainzone 7 p+-dotiert, die Driftzone n–-dotiert, die Kanalzonen 10 n–-dotiert, die Sourcezonen 6 n+-dotiert; das Gate 11 besteht aus n+-dotiertem Polysilizium. Die Sourcezonen 6 werden über Sourceanschlüsse S kontaktiert, die gleichzeitig auch den p+-dotiertem Bereich 14 kontaktieren.
  • Im Betriebszustand des SOI-IGBTs werden elektrische Ströme ausgebildet, die von den in dem zweiten Halbleiterkörperbereich 3 ausgebildeten Sourcezonen 6 durch die Aussparungen 5 hindurch zu der Drainzone 7 hin verlaufen (Elektronen) und umgekehrt (Löcher).
  • Im Gegensatz zu der in 1 gezeigten Ausführungsform ist hier die Isolationsstruktur 4 vollständig in Form von Hohlräumen 17 realisiert, d. h. die Isolationsschicht wird durch eine ”Hohlraumschicht” ersetzt. Die lateralen Ausdehnungen der Hohlräume 17 entspricht der lateralen Ausdehnung der Bodyzonen 9, d. h. die lateralen Enden der Hohlräume 17 schließen bündig mit den lateralen Enden der Bodyzonen 9 ab. Die Erfindung ist jedoch nicht hierauf beschränkt, d. h. die laterale Ausdehnung der Hohlräume 17 kann größer sein als entsprechende laterale Ausdehnungen der Bodyzonen 9. Auch ist es möglich, die lateralen Ausdehnungen der Hohlräume 17 kürzer auszugestalten als die lateralen Ausdehnungen der entsprechenden Bodyzonen 9. Weiterhin ist es möglich, die Dicke der Hohlräume 17 in horizontaler Richtung zu variieren oder die vertikalen Positionen der Hohlräume 17 in horizontaler Richtung zu variieren.
  • Ein weiterer Unterschied gegenüber dem in 1 gezeigten IGBT ist, dass innerhalb der Kanalzonen 10 Kompensationsstrukturen 18 vorgesehen sind, die p-dotiert sind. Die Kompensationsstrukturen 18 bewirken, dass im Sperrfall des SOI-IGBTs eine bessere Ausräumung von in den Kanalzonen 10 vorhandenen Ladungsträgern erfolgen kann.
  • Die in 4 gezeigte Ausführungsform 1'' unterscheidet sich von der in 3 gezeigten Ausführungsform 1' dadurch, dass die Ausgestaltung des Gates 11 anderes ausfällt: das Gate 11 weist einen stufenförmigen Verlauf auf, wodurch die Millerkapazität des Bauteils reduziert werden kann. Weiterhin sind in dieser Ausführungsform auch unterhalb der Kompensationsstrukturen 18 Hohlräume 17 vorgesehen. Ferner sind die Hohlräume 17 gegenüber den Bodyzonen 9 vertikal beabstandet und die vertikalen Positionen der Hohlräume 17 variieren in horizontaler Richtung.
  • In beiden erfindungsgemäßen Ausführungsformen kann das p+-Gebiet 7 durch eine Schottky-Barriere ersetzt werden. In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.
  • Zur Herstellung der im Halbleiterkörper der SOI-IGBTs vergrabenen und strukturierten Isolationsstruktur (die im allgemeinen eine Oxidschicht ist), gibt es nach heutigem Stand der Technik zwei Möglichkeiten:
    • a) Ausgehend von einer SOI-Scheibe (hergestellt durch Waferbonden) wird an den Stellen, an denen sich kein Oxid befinden soll, ein Loch durch die aktive Silizium-Schicht und durch die Oxidschicht geätzt. Anschließend wird das Loch mit passend dotiertem Silizium mittels Epitaxie auf gefüllt (siehe 4). Dabei bildet sich an den Oxidoberflächen ein polykristallines Gebiet aus. Polykristallines Silizium hat jedoch eine extrem hohe Rekombinationsrate, d. h. das durch die Oxidschicht angestrebte Ziel einer Anhebung der Minoritätsträgerdichte unter der Oxidschicht wird nicht erreicht. Darüber hinaus sind wafergebondete Scheiben extrem teuer (2–3 mal so teuer wie eine Substratscheibe).
    • b) Bei der Verwendung von SIMOX-Scheiben (die Oxidschicht wird durch die Implantation einer extrem hohen Dosis Sauerstoff in die Silizium-Scheibe und anschließendes Tempern bei ca. 1000°C erzeugt) muss die Implantation maskiert erfolgen, um oxidfreie Zonen zu erzeugen. Die Nachteile dieses Verfahrens sind: die Herstellung der maskierten Oxidschicht muss beim Scheibenhersteller erfolgen; die Oxid-Silizium-Grenzfläche weist aufgrund der hohen Implantationsdosis ebenfalls eine erhöhte Rekombinationsrate auf. Weiterhin sind die Kosten für die Herstellung der vergrabenen Oxidschicht ähnlich hoch wie wafergebondete Scheiben.
  • Es wird deshalb anstelle des Oxids ein Hohlraum verwendet. Dieser lässt sich in jeder Chipfabrik mit dem vorhandenen Equipment leicht und preiswert herstellen. Ein weiterer Vorteil ist, dass Hohlräume eine Dielektrizitätskonstante Epsilon von 1 aufweisen (im Gegensatz hierzu beträgt diese Konstante bei einer Oxidschicht 4). Hierdurch kann eine Reduktion der Rückwirkungskapazitäten erzielt werden.
  • Der Löcherstrom wird durch die Hohlräume (ähnlich wie bei einer Isolationsschicht) in der Oberflächennähe so verengt, dass ein gegebener Strom nur bei sehr hohem Konzentrationsquotienten der Löcher fließen kann. Damit wird die Plasmadichte im oberen Teil des Bauteils wesentlich erhöht, womit eine Reduktion des Spannungsabfalls (Durchlasswiderstand) erzielt werden kann.
  • Ähnlich arbeitet dieser IGBT auch nach dem Trench-Prinzip in den Zellen der ”IGBT”-Bauelemente.
  • Die Hohlräume unter den Bodyzonen in den IGBT-Zellen können durch Trench-Ätzen mit nachfolgender H2-Temperierung nach heutigem Stand der Technik einfach hergestellt werden. Dies bedeutet, dass lediglich die Vorprozessierung entsprechender Halbleiterscheiben mit einem nicht zu feinen Maskenschritt notwendig ist. Die hierzu alternative SOI-Scheibe wäre wesentlich teurer.
  • Auch die planare Gateanordnung ist ein Vorteil: es sollen keine Trench-Gates erstellt werden, wie es bei IGBT3 Z6 der Fall ist.

Claims (3)

  1. SOI-IGBT (1', 1''), mit: – einem ersten Halbleiterkörperbereich (2), – einem oberhalb des ersten Halbleiterkörperbereichs (2) ausgebildeten zweiten Halbleiterkörperbereich (3) mit mehreren lateral nebeneinander angeordneten Bodyzonen (9) des ersten Leitungstyps, in die Sourcezonen (6) des zweiten Leitungstyps eingebettet sind, sowie – einer Isolationsstruktur (4), die zwischen dem ersten Halbleiterkörperbereich (2) und dem zweiten Halbleiterkörperbereich (3) ausgebildet ist und die beiden Halbleiterkörperbereiche gegeneinander elektrisch isoliert, jedoch Aussparungen (5) aufweist, über die die beiden Halbleiterkörperbereiche elektrisch miteinander verbunden sind, wobei im Betriebszustand des SOI-IGBT elektrische Ströme ausbildbar sind, die von den Sourcezonen (6) durch die Aussparungen (5) hindurch zu wenigstens einer in dem ersten Halbleiterkörperbereich (2) ausgebildeten Drainzone (7) hin und umgekehrt verlaufen, wobei: – die Bodyzonen (9) lateral durch im zweiten Halbleiterkörperbereich ausgebildete Zonen (10) des zweiten Leitungstyps voneinander getrennt sind, die zumindest teilweise oberhalb der in der Isolationsstruktur (4) vorgesehenen Aussparungen (5) angeordnet und mit dem ersten Halbleiterkörperbereich elektrisch verbunden sind, dadurch gekennzeichnet, dass – die Isolationsstruktur (4) wenigstens einen Hohlraum (17) aufweist, und – in den Zonen (10) des zweiten Leitungstyps, die die Bodyzonen (9) lateral voneinander trennen, Kompensationsstrukturen (18) des ersten Leitungstyps vorgesehen sind.
  2. SOI-IGBT (1'') nach Anspruch 1, dadurch gekennzeichnet, dass die Hohlräume (17) auch unterhalb der Kompensationsstrukturen (18) ausgebildet sind.
  3. SOI-IGBT (1') nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die unterhalb der Bodyzonen (9) und/oder Kompensationsstrukturen (18) ausgebildeten Hohlräume (17) von den Bodyzonen (9) und/oder Kompensationsstrukturen (18) durch eine in dem zweiten Halbleiterkörperbereich (3) ausgebildete Zone (13) des zweiten Leitungstyps beabstandet sind.
DE200510024943 2005-05-31 2005-05-31 Soi-igbt Expired - Fee Related DE102005024943B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200510024943 DE102005024943B4 (de) 2005-05-31 2005-05-31 Soi-igbt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510024943 DE102005024943B4 (de) 2005-05-31 2005-05-31 Soi-igbt

Publications (2)

Publication Number Publication Date
DE102005024943A1 DE102005024943A1 (de) 2006-12-14
DE102005024943B4 true DE102005024943B4 (de) 2009-11-05

Family

ID=37439853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510024943 Expired - Fee Related DE102005024943B4 (de) 2005-05-31 2005-05-31 Soi-igbt

Country Status (1)

Country Link
DE (1) DE102005024943B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
CN102064191A (zh) * 2010-11-02 2011-05-18 浙江大学 绝缘栅双极晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841155A (en) * 1995-02-08 1998-11-24 Ngk Insulators, Ltd. Semiconductor device containing two joined substrates
DE19801093A1 (de) * 1998-01-14 1999-07-22 Siemens Ag Soi-igbt
DE69519210T2 (de) * 1994-08-26 2001-05-17 Ngk Insulators Ltd Im Normalzustand abgeschalteter statischer Induktionsthyristor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69519210T2 (de) * 1994-08-26 2001-05-17 Ngk Insulators Ltd Im Normalzustand abgeschalteter statischer Induktionsthyristor
US5841155A (en) * 1995-02-08 1998-11-24 Ngk Insulators, Ltd. Semiconductor device containing two joined substrates
DE19801093A1 (de) * 1998-01-14 1999-07-22 Siemens Ag Soi-igbt

Also Published As

Publication number Publication date
DE102005024943A1 (de) 2006-12-14

Similar Documents

Publication Publication Date Title
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE102005024684B4 (de) Halbleitervorrichtung
DE102007020659B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102007018631A1 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102005018378A1 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
WO2006015822A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
EP0721665B1 (de) Halbleiterbauelement mit hoher durchbruchsspannung
DE10300577A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2005122271A1 (de) Soi vertikales bipolares leistungsbauelement
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP1157425B1 (de) Igbt mit pn-isolation
DE102005024943B4 (de) Soi-igbt
DE102007020658A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE102010064411A1 (de) Verfahren zur Herstellung einer dielektrisch isolierten Halbleitervorrichtung
WO2002019434A1 (de) Trench-igbt
DE102006027504A1 (de) Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen
DE10042226B4 (de) Source-Down-Leistungs-MOSFET und Verfahren zu dessen Herstellung
DE19929235B4 (de) Vertikaler DMOS-Transistor und Verfahren zum Herstellen eines vertikalen DMOS- Transistor
DE102005013533B4 (de) Halbbrücken-/Vollbrücken-Schaltungsanordnung sowie dafür geeigneter p-Kanal-MOS-Feldeffekttransistor
EP3387677B1 (de) Halbleitertransistor mit superlattice-strukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee