DE10300577A1 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE10300577A1
DE10300577A1 DE10300577A DE10300577A DE10300577A1 DE 10300577 A1 DE10300577 A1 DE 10300577A1 DE 10300577 A DE10300577 A DE 10300577A DE 10300577 A DE10300577 A DE 10300577A DE 10300577 A1 DE10300577 A1 DE 10300577A1
Authority
DE
Germany
Prior art keywords
component
lateral
insulation
dielectric
vertical power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10300577A
Other languages
English (en)
Other versions
DE10300577B4 (de
Inventor
Klaus Dr. Kohlmann-Von Platen
Helmut Dr. Bernt
Detlef Dipl.-Ing. Friedrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10300577A priority Critical patent/DE10300577B4/de
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to PCT/DE2003/004286 priority patent/WO2004064123A2/de
Priority to EP03799455A priority patent/EP1581966A2/de
Priority to US10/541,819 priority patent/US7719077B2/en
Priority to JP2004565915A priority patent/JP4718187B2/ja
Priority to AU2003299284A priority patent/AU2003299284A1/en
Priority to CA2511842A priority patent/CA2511842C/en
Publication of DE10300577A1 publication Critical patent/DE10300577A1/de
Application granted granted Critical
Publication of DE10300577B4 publication Critical patent/DE10300577B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Beschrieben wird ein Verfahren zur Herstellung eines Halbleiterbauelements, das wenigstens ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement aufweist, zwischen denen wenigstens ein mit einer Isolierung gefüllter Graben angeordnet ist, sowie ein mit dem Verfahren hergestelltes Halbleiterbauelement. DOLLAR A Das Halbleiterbauelement zeichnet sich im Wesentlichen durch eine ex- oder konzentrische Anordnung der jeweiligen Funktionselemente, die jeweils durch eine Trenchisolation voneinander getrennt sind, aus. Zur Herstellung eines solchen Halbleiterbauelementes wird in die Vorderseite eines Silizium-Substrates zumindest ein Graben geätzt, der wenigstens eine Teilfläche der Vorderseite vollumfänglich umschließt und der anschließend mit einer Isolation aufgefüllt wird. Im weiteren Verlauf des Verfahrens wird das Silizium-Substrat von der Rückseite her bis an die Isolierung, also bis an die Unterseite der Isolation, ganzflächig gedünnt. Die Kontaktierung der Leistungsbauelemente erfolgt von der Rückseite her.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, das über ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Bauelement verfügt sowie ein mit dem Verfahren herstellbares Halbleiterbauelement.
  • Bei der monolithischen Integration handelt es sich um ein Herstellungsverfahren für Mikrochips, bei dem die verschiedenen Bauelemente nicht einzeln justiert und aufgeklebt werden müssen, sondern der ganze Chip aus einem Stück gefertigt wird. Neben dem geringeren Justieraufwand sind solche Systeme außerordentlich robust.
  • Für die monolithische Integration sind Leistungsbauelemente, insbesondere Bipolar- und MOS-Stufen zur Verarbeitung größerer Ströme (I > 1 Ampere) bei Verlustleistungen von PV > 5 Watt seit langem verfügbar. Diese Bauelemente erreichen heutzutage Leistungen bis 1 kW bzw. Ströme bis zu 50 A.
  • Zunehmend wurden in solche Konzepte Treiberschaltungen zum Ansteuern der Leistungsstufen sowie Schutzschaltungen zur Absicherung gegen thermische und elektrische Überlastung einbezogen. Schließlich wurde sogar dazu übergegangen, auch die Informationsverarbeitung mit in das Integrationskonzept einzufügen. Derartige integrierte Schaltungen, die außer einem Leistungsteil einen informationsverarbeitenden Schaltungsteil auf einem Chip enthalten, werden als so genannte Smart-Power-Schaltungen bezeichnet.
  • Aus der Verwendung dieser Smart-Power-Schaltungen ergeben sich sowohl Prozess- als auch Bauelementespezifische Vor- und Nachteile. Vorteilhaft ist es in jedem Fall, den Bipolar-, CMOS- wie auch PMOS-Prozess, insbesondere für MOS-Leistungsstufen mit vertikalem Stromfluss, auf dem Chip verfügbar zu haben. Derartige Bipolar-, CMOS-, PMOS- oder auch BCD-Konzepte werden immer weiter entwickelt.
  • Die monolithische Integration der vorgenannten Leistungsbauelemente wird in Abhängigkeit der jeweiligen Spannungsklasse auf unterschiedliche Weise realisiert. Für Spannungen bis einige 100 V kommen so genannte Smart-Power-Prozesse, wie etwa BCDMOS zum Einsatz. Die laterale Trennung der unterschiedlichen Bereiche erfolgt hierbei entweder durch Dotierungsgebiete oder durch dielektrische Isolation.
  • Bei vertikalen Leistungshalbleitern wird üblicherweise eine Isolation des Leistungsbauelementes gegenüber der Steuerschaltung durch einen pn-Übergang bewirkt. Problematisch an einem solchen pn-Übergang ist allerdings, dass zwischen den Source-Drain-Zonen des n-Kanal-Transistors und den Source-Drain-Zonen des p-Kanal-Transistors eine Thyristorstruktur existiert, die Zünden kann und damit die Funktionsfähigkeit des Inverters herabsetzt bzw. zur Zerstörung des Bauelementes führt. Dieser unerwünschte Effekt wird als „latch-up-Effekt" bezeichnet. Je höher der angestrebte Integrationsgrad ist, umso enger versucht man p-Kanal- und n-Kanalstruktur anzuordnen und umso wirksamer wird dieser störende Effekt.
  • Aus diesem Grund sind verschiedene Prozesse entwickelt worden, die auf einer dielektrischen Isolation der verschiedenen Schaltungsteile voneinander beruhen. So kann bspw. an Stelle des pn-Übergangs das entsprechende Leistungsbauelement auch mit Hilfe einer dielektrischen Isolation gegenüber der Steuerschaltung isoliert werden. Nachteilig an dieser Art der Isolierung ist wiederum, dass diese Ansätze zur monolithischen Integration von Leistungsbauelementen zurzeit noch auf der extrem teuren Silicon-On-Insulator Technologie (SOI) beruhen. Zur Isolation der verschiedenen Bauelemente werden Trenches bis zu der vergrabenen Oxidschicht geätzt, die mit Oxid oder Oxid und Polysilizium aufgefüllt werden.
  • Ein grundsätzlicher Nachteil der SOI-Technologie besteht darin, dass eine unerwünschte Steuerwirkung des Substrates nicht zu vermeiden ist. Das Substrat wirkt über den vergrabenen Isolator wie eine zweite Gate-Elektrode auf Transistoren, die in eine Schicht integriert ist. Dies kann beim Auftreten von Potenzialdifferenzen zwischen dem Substrat und der entsprechenden Schicht zu Schwellenspannungsverschiebungen und zu Änderungen des Schaltzustandes der Transistoren führen.
  • In diesem Zusammenhang wird in der DE 42 01 910 A1 eine weitere Entwicklung dargestellt. Diese Druckschrift beschreibt ein Verfahren zur Herstellung einer integrierten Schaltung mit wenigstens zwei vertikalen Leistungsbauelementen, bei dem Einflüsse von Schaltungsvorgängen eines vertikalen Leistungsbauelementes auf eine Steuerschaltung bzw. auf ein zweites vertikales Leistungsbauelement weitgehend vermieden werden sollen. Das in dieser Druckschrift beschriebene Halbleiterbauelement zeichnet sich im Wesentlichen dadurch aus, dass die Steuerschaltung oberhalb einer rückseitigen Ätzausnehmung liegt und gegenüber der Ätzausnehmung durch eine Ätzstoppschicht abgegrenzt ist. Die Steuerschaltung ist ferner in lateraler Richtung gegenüber den Leistungsbauelementen durch eine LOGOS-Isolation isoliert. Nachteilig an dem in dieser Druckschrift beschriebenen Leistungsbauelement ist allerdings, dass bei dessen Herstellung zum einen sehr viel Siliziumfläche für die lateralen Isolationsgebiete benötigt wird und zum anderen, das Halbleiterbauelement auf Grund dieser Art der Isolation nicht für höhere Spannungsklassen geeignet ist.
    •
  • Ausgehend von dem bekannten Stand der Technik liegt der Erfindung die Aufgabe zu Grunde, ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung anzugeben, die eine kostengünstige Integration eines vertikalen Leistungsbauelementes und eines lateralen, aktiven Bauelements und/oder weiterer vertikaler Leistungsbauelemente ermöglichen. Insbesondere soll es mit Hilfe eines Bauelementes, das die vorgenannte Aufgabe löst, möglich sein, auch Leistungsbauelemente höherer Spannungsklassen auf dem Halbleiterbauelement zu integrieren.
  • Die Aufgabe wird mit dem Verfahren gemäß Anspruch 1 und dem Halbleiterbauelement nach Anspruch 10 gelöst. Vorteilhafte Weiterbildungen des Erfindungsgedankens sind Gegenstand der Unteransprüche sowie aus dem nachfolgenden Beschreibungstext unter Bezugnahme auf die Ausführungsbeispiele zu entnehmen.
  • Erfindungsgemäß ist ein Verfahren zur Herstellung eines Halbleiterbauelements, das über ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement verfügt mit den Schritten:
    • – Bereitstellen eines eine Vorder- und eine Rückseite aufweisenden Silizium-Substrates,
    • – Ätzen wenigstens eines Grabens, der zumindest eine Teilfläche der Vorderseite vollumfänglich umschließt, in das Silizium-Substrat,
    • – Auffüllen des wenigstens einen Grabens mit einer Isolierung, die zumindest ein Dielektrikum enthält oder ein Dielektrikum ist,
    • – Durchführen von Prozessschritten auf der Vorderseite des Silizium-Substrates zum Herstellen eines ersten vertikalen Leistungsbauelementes sowie wenigstens eines lateralen, aktiven Bauelements und/oder zumindest eines zweiten vertikalen Leistungsbauelements, so dass sowohl das erste Leistungsbauelement als auch das wenigstens eine laterale, aktive Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement kon- oder exzentrisch um einen gemeinsamen Bezugspunkt und jeweils durch den wenigstens einen Graben voneinander getrennt auf dem Substrat angeordnet werden,
    • – ganzflächiges Dünnen des Silizium-Substrates von der Rückseite her bis an die Isolierung sowie
    • – Kontaktieren der Leistungsbauelemente von der Rückseite her.
  • Das erfindungsgemäße Verfahren ermöglicht es somit, mehrere vertikale Leistungsbauelemente sowie laterale, aktive Bauelemente auf einem Halbleiterbauelement zu integrieren. Die elektrische Isolation der verschiedenen Bauelemente wird dadurch erreicht, dass zunächst Gräben in den Silizium-Wafer geätzt werden, die mit einem Dielektrikum aufgefüllt werden. Die Tiefe der Gräben wird derart eingestellt, dass sie der Waferdicke nach dem Dünnungsprozess entspricht. Zur Isolation der einzelnen Bauelemente können ein oder mehrere Gräben verwendet werden.
  • In einer besonderen Ausführungsform des erfindungsgemäßen Verfahrens werden das erste Leistungsbauelement, das wenigstens eine laterale, aktive Bauelement und/oder das zumindest eine zweite vertikale Leistungsbauelement annähernd ring- und/oder scheibenförmig ausgebildet. Vorzugsweise wird das laterale, aktive Bauelement scheibenförmig ausgebildet und derart auf der Vorderseite angeordnet, dass es vollumfänglich von dem Graben in dem ersten Leistungsbauelement umgeben ist.
  • Auf diese Weise wird eine konzentrische Anordnung der jeweiligen Funktionselemente verwirklicht, wobei die innere Fläche des Halbleiterbauelements lateral aktive Bauelemente enthält und die Leistungsbauelemente nach außen hin in Ringen um das lateral aktive Bauelement herum angeordnet werden.
  • In einer Weiterbildung des erfindungsgemäßen Verfahrens ist vorgesehen, dass nach dem Dünnen und vor der Kontaktierung des wenigstens einen Leistungsbauelements ein Dielektrikum auf der Rückseite des Substrats abgeschieden wird. Das Dielektrikum dient der vollständigen elektrischen Entkopplung des Wafersubstrates. Um eine rückseitige Kontaktierung der Leistungsbauelemente zu Gewähr leisten, wird das Dielektrikum in einem nachfolgenden Verfahrensschritt an den entsprechenden Stellen für eine Rückseiten-Metallisierung geöffnet.
  • Auf der Vorderseite des Silizium-Substrates wird vorzugsweise wenigstens ein Graben, der zumindest eine Teilfläche der Vorderseite vollumfänglich umschließt, in die Oberfläche hineingeätzt. Die Tiefe des wenigstens einen Grabens wird derart eingestellt, dass sie der Waferdicke nach dem Dünnungsprozess entspricht. Als Auffüllung der Gräben sind aus Gründen der lateralen Feldverteilung auch Kombinationen aus einem Dielektrikum mit dotiertem Polysilizium denkbar.
  • In einer weiteren, besonders geeigneten Ausführungsform des erfindungsgemäßen Verfahrens werden auf einem Silizium-Substrat eine Vielzahl vertikaler Leistungsbauelemente sowie lateraler, aktiver Bauelemente derart angeordnet, dass sie kon- oder exzentrisch um einen gemeinsamen Bezugspunkt auf dem Substrat angeordnet werden und jeweils durch einen Graben, der nach dem vorgenannten Verfahren hergestellt wurde, voneinander isoliert werden.
  • Die Kontaktierung des einen oder der mehreren Leistungsbauelemente erfolgt vorzugsweise mit den Schritten:
    • – Herstellen von Öffnungen in dem Dielektrikum zur Kontaktierung des wenigstens einen Leistungsbauelementes von der Rückseite her sowie
    • – Aufbringen einer Metallisierung auf die Rückseite. In einer speziellen Weiterbildung wird die aufgebrachte Metallisierung strukturiert.
  • Eine weitere, besonders geeignete Ausführungsform sieht vor, das wenigstens eine laterale, aktive Bauelement in einer dotierten Wanne anzuordnen. Auf diese Weise wird sichergestellt, dass die lateralen, aktiven Bauelemente an der Waferoberfläche potenzialmäßig von der spannungsführenden Waferrückseite entkoppelt sind. Vorzugsweise wird das zumindest eine laterale, aktive Bauelement hierzu in einer p-dotierten Wanne angeordnet.
  • Besonders geeignet ist es weiterhin, das wenigstens eine laterale, aktive Bauelement in Bipolar-, CMOS-, NMOS- und/oder PMOS-Technologie in dem Halbleiterbauelement zu integrieren.
  • Das erfindungsgemäße Halbleiterbauelement, weist wenigstens ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement auf, zwischen denen wenigstens ein mit einer Isolierung gefüllter Graben angeordnet ist. Das beschriebene Halbleiterbauelement zeichnet sich dadurch aus, dass die Isolierung wenigstens teilweise ein Dielektrikum aufweist und dass das wenigstens eine vertikale Leistungsbauelement und das wenigstens eine laterale, aktive Bauelement annähernd ring- und/oder scheibenförmig ausgebildet und kon- oder exzentrisch um einen gemeinsamen Bezugspunkt auf einem Silizium-Substrat angeordnet sind.
  • Das vorgenannte Halbleiterbauelement ermöglicht auf Grund der erfindungsgemäßen Ausführungen die Integration mehrerer vertikaler Leistungsbauelemente sowie lateraler, aktiver Bauelemente auf einem Bauelement. Wesentlicher Vorteil des erfindungsgemäßen Halbleiterbauelementes ist es außerdem, dass vertikal und lateral, aktive Bauelemente besonders platzsparend auf einem Bauelement angeordnet werden.
  • Vorzugsweise kommen im erfindungsgemäßen Halbleiterbauelement Leistungsbauelemente für Spannungen von bis zu 1700 V zum Einsatz. Je nach eingesetztem Leistungsbauelement variieren die Spannungsklassen zwischen 600 und 1700 V. Daher ist es sowohl möglich, als Leistungsbauelement Power-MOS-Bauelemente in einer Spannungsklasse von 100 bis 200V, IGBTs in einer Spannungsklasse von bis zu 1700 V, vorzugsweise von 600 bis 1200V, oder Dioden einzusetzen.
  • Um im Sperrfall hohe Feldstärken am Aktivgebiet zu vermeiden, benötigen die vorgenannten Leistungsbauelemente in jedem Fall eine Randabschlussstruktur. So beträgt bei Bauelementen für Spannungen bis 1200 V die Länge dieser Randabschlüsse beispielsweise bis zu 600 μm. Würden Bauelemente in konventioneller Bauweise auf einem Wafer nebeneinander platziert und durch eine konventionell ausgeführte Trenchisolation voneinander getrennt, wäre für jedes einzelne Bauelement ein Randabschluss vorzusehen, über den die Metallisierung zu führen wäre. Im Gegensatz hierzu wird durch die erfindungsgemäße, vorzugsweise konzentrische Anordnung der jeweiligen auf einem Halbleiterbauelement zu integrierenden Funktionselemente der für die zuvor beschriebenen Randabschlussstrukturen benötigte Platz stark minimiert. Darüber hinaus wird durch diese, besonders geeignete Anordnung der Funktionsbauelemente der Aufwand bei der Kontaktierung erheblich verringert.
  • In einer besonderen Ausführungsform werden die Leistungsbauelemente nach außen hin ringförmig angeordnet. Vorzugsweise ist hierbei das wenigstens eine laterale, aktive Bauelement vollumfänglich von zumindest einem gefüllten Graben und einem vertikalen Leistungsbauelement umgeben.
  • Um darüber hinaus sicherzustellen, dass die lateral, aktiven Bauelemente an der Waferoberfläche potenzialmäßig auch von der spannungsführenden Waferrückseite entkoppelt sind, sieht eine weitere, besondere Ausführungsform vor, das wenigstens eine laterale, aktive Bauelement in einer dotierten Wanne anzuordnen.
  • Weiterhin ist es von besonderem Vorteil, auf der Rückseite des Halbleiterbauelementes ein Dielektrikum vorzusehen, so dass eine vollständige elektrische Entkopplung auch nach dem Dünnen der Wafersubstrate Gewähr leistet wird. Zur rückseitigen Kontaktierung der Leistungsbauelemente sieht das Dielektrikum vorzugsweise entsprechende Öffnungen vor.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelementes sowie das Halbleiterbauelement sollen im weiteren unter Bezugnahme auf die im Folgenden beschriebenen Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden.
    •
  • Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen exemplarisch beschrieben. Es zeigen:
  • 1 Prozessschritte zur elektrischen Isolation der Bauelemente auf einem Wafer,
  • 2 eine konzentrische Anordnung der Funktionselemente gemäß der vorliegenden Erfindung, und
  • 3 die Entkopplung des Logikbereichs bei der vorliegenden Erfindung.
  • In 1 sind die Prozessschritte zur elektrischen Isolation der Bauelemente auf einem Wafer dargestellt. Die elektrische Isolation der verschiedenen Bauelemente wird dadurch erreicht, dass zuerst Gräben 2 in das Silizium-Substrat 1 geätzt werden. In einem zweiten Prozessschritt erfolgt die Auffüllung der Gräben 2 mit einem Dielektrikum oder einer Kombination aus einem Dielektrikum mit Polysilizium als Isolationsschicht 4. Abschließend erfolgt das Dünnen des Silizium-Substrates 1 von der Rückseite her bis an die Grabensohle 3 des in das Silizium-Substrates 1 geätzten Grabens 2. Auf diese Weise wird die in die Gräben 2 eingefüllte Isolationsschicht 4 von der Rückseite her freigelegt. Die Tiefe der Gräben 2 wird derart eingestellt, dass sie der Waferdicke nach dem Dünnungsprozess entspricht.
  • In 2 ist dagegen ein erfindungsgemäß ausgeführtes Halbleiterbauelement dargestellt. Die jeweiligen Funktionselemente 5, 6 sind konzentrisch und getrennt durch Trenchisolationen 4 auf einem Substrat angeordnet. Wahlweise könnten die Funktionselemente 5, 6 auch exzentrisch angeordnet werden Die innere Fläche des Chips enthält lateral, aktive Bauelemente 6, wie bspw. in Bipolar-, CMOS-, NMOS oder PMOS-Technologie ausgeführte Bauelemente. Die Leistungsbauelemente 5, wie etwa IGBTs und/oder Dioden sind ringförmig um das laterale, aktive Bauelement 6 angeordnet. Selbstverständlich ist es möglich, sowohl Leistungsbauelemente 5 und/oder ein laterales, aktives Bauelement 6 in derartigen Ringen um ein zentral angeordnetes und scheibenförmig ausgeführtes Funktionselement anzuordnen.
  • Die 3 zeigt eine Schnittansicht durch ein erfindungsgemäßes Halbleiterbauelement. Auf dem Halbleiterbauelement ist ein IGBT 9, eine Diode 10 sowie ein laterales, aktives Bauelement 6 angeordnet, die jeweils durch eine Trenchisolation 4 elektrisch isolierend voneinander getrennt sind. Auf der Vorderseite sind eine Vielzahl von Vorderseitenkontakten 11, in Form von Lötbumps vorgesehen. Das laterale, aktive Bauelement 6 ist ferner in eine Dotierungswanne 12, die als tiefe p-Dotierung ausgeführt ist, eingelassen. Auf diese Weise ist das laterale, aktive Bauelement 6, das sich an der Waferoberfläche befindet, potenzialmäßig von der spannungsführenden Waferrückseite entkoppelt. Auftretende Felder werden über die Raumladungszone der Dotierungswanne 12 aufgenommen. Zur vollständigen elektrischen Entkopplung wird nach dem Dünnen der Wafersubstrate auf der Rückseite ein Dielektrikum 13 aufgebracht. Wie in 3b zu sehen ist, wird das Dielektrikum 13 zur rückseitigen Kontaktierung der Leistungsbauelemente 6 an den entsprechenden Stellen für die Rückseitenmetallisierung 8, die abschließend auf der Rückseite des Halbleiterbauelementes aufgebracht wird, geöffnet.
    • 1
    Si-Substrat
    2
    Graben
    3
    Grabensohle
    4
    Isolationsschicht
    5
    Leistungsbauelement
    6
    Laterales, aktives Bauelement
    7
    Randabschlussstruktur
    8
    Metallisierung
    9
    IGBT
    10
    Diode
    11
    Vorderseitenkontakt
    12
    Dotierungswanne
    13
    Dielektrikum
    14
    p+ Implant
    15
    n+ Implant

Claims (18)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, das über ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement verfügt mit den Schritten: – Bereitstellen eines eine Vorder- und eine Rückseite aufweisenden Si-Substrates, – Ätzen wenigstens eines Grabens, der zumindest eine Teilfläche der Vorderseite vollumfänglich umschließt, in das Si-Substrat, – Auffüllen des wenigstens einen Grabens mit einer Isolierung, die zumindest ein Dielektrikum enthält oder ein Dielektrikum ist, – Durchführen von Prozessschritten auf der Vorderseite des Si-Substrates zum Herstellen eines ersten vertikalen Leistungsbauelementes sowie wenigstens eines lateralen, aktiven Bauelements und oder zumindest eines zweiten vertikalen Leistungsbauelements, so dass sowohl das erste Leistungsbauelement als auch das wenigstens eine laterale aktive Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement kon- oder exzentrisch um einen gemeinsamen Bezugspunkt und jeweils durch den wenigstens einen Graben von einander getrennt auf dem Substrat angeordnet werden, – Ganzflächiges Dünnen des Si-Substrates von der Rückseite her bis an die Isolierung, – Kontaktierung der Leistungsbauelemente von der Rückseite her.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Leistungsbauelement, das wenigstens eine laterale, aktive Bauelement und/oder das zumindest eine zweite vertikale Leistungsbauelement annähernd ring- und/oder scheibenförmig ausgebildet werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das laterale, aktive Bauelement scheibenförmig ausgebildet und derart auf der Vorderseite angeordnet wird, dass es vollumfänglich von dem Graben und dem ersten vertikalen Leistungsbauelement umgeben wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach dem Dünnen und vor der Kontaktierung des wenigstens einen Leistungsbauelements ein Dielektrikum auf der Rückseite des Substrates abgeschieden wird.
  5. Verfahren nach Anspruch 4, gekennzeichnet durch die Kontaktierung des Leistungsbauelements mit den Schritten: – Herstellen von Öffnungen in dem Dielektrikum zur Kontaktierung des wenigstens einen Leistungsbauelements von der Rückseite her sowie – Aufbringen einer Metallisierung auf die Rückseite.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Metallisierung strukturiert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das wenigstens eine laterale, aktive Bauelement in einer dotierten Wanne angeordnet wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das zumindest eine laterale, aktive Bauelement in einer p-dotierten Wanne angeordnet wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das wenigstens eine laterale, aktive Bauelement in Bipolar, CMOS, NMOS und oder PMOS-Technologie in dem Halbleiterbauelement integriert wird.
  10. Halbleiterbauelement, das wenigstens ein erstes vertikales Leistungsbauelement sowie wenigstens ein laterales, aktives Bauelement und/oder zumindest ein zweites vertikales Leistungsbauelement aufweist, zwischen denen wenigstens ein mit einer Isolierung gefüllter Graben angeordnet ist, dadurch gekennzeichnet, dass die Isolierung wenigstens teilweise ein Dielektrikum aufweist und dass das wenigstens eine vertikale Leistungsbauelement und das wenigstens eine laterale, aktive Bauelement annähernd ring- und/oder scheibenförmig ausgebildet und ex- oder konzentrisch um einen gemeinsamen Bezugspunkt auf einem Si-Substrat angeordnet sind.
  11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass das wenigstens eine Leistungsbauelement ein IGBT, ein PMOS und/oder eine Diode ist.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das wenigstens eine Leistungsbauelement für Spannungen von bis zu 1700 V geeignet ist.
  13. Halbleiterbauelement nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Isolierung aus einer Kombination aus isolierenden, halbleitenden und/oder leitenden Materialien besteht.
  14. Halbleiterbauelement nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Isolierung aus einer Kombination aus einem Dielektrikum und Poly-Si besteht.
  15. Halbleiterbaulement nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass erste vertikale Leistungsbauelement und/oder das wenigstens eine laterale, aktive Bauelement vollumfänglich von zumindest einem gefüllten Graben und/oder dem zumindest einen zweiten vertikalen Leistungsbauelement umgeben ist.
  16. Halbleiterbauelement nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass das wenigstens eine laterale, aktive Bauelement in einer dotierten Wanne angeordnet ist.
  17. Halbleiterbauelement nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass auf der Rückseite des Halbleiterbauelements ein Dielektrikum aufgebracht ist.
  18. Halbleiterbauelement nach Anspruch 17, dadurch gekennzeichnet, dass das Dielektrikum Öffnungen aufweist, durch die die Leistungsbauelemente kontaktierbar sind.
DE10300577A 2003-01-10 2003-01-10 Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung Expired - Fee Related DE10300577B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10300577A DE10300577B4 (de) 2003-01-10 2003-01-10 Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
EP03799455A EP1581966A2 (de) 2003-01-10 2003-12-23 Verfahren zur herstellung eines halbleiterbauelements
US10/541,819 US7719077B2 (en) 2003-01-10 2003-12-23 Method for the production of a semiconductor component
JP2004565915A JP4718187B2 (ja) 2003-01-10 2003-12-23 半導体部品及びその製造方法
PCT/DE2003/004286 WO2004064123A2 (de) 2003-01-10 2003-12-23 Verfahren zur herstellung eines halbleiterbauelements
AU2003299284A AU2003299284A1 (en) 2003-01-10 2003-12-23 Method for the production of a semiconductor component
CA2511842A CA2511842C (en) 2003-01-10 2003-12-23 Method for the production of a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10300577A DE10300577B4 (de) 2003-01-10 2003-01-10 Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10300577A1 true DE10300577A1 (de) 2004-07-22
DE10300577B4 DE10300577B4 (de) 2012-01-26

Family

ID=32519783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10300577A Expired - Fee Related DE10300577B4 (de) 2003-01-10 2003-01-10 Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung

Country Status (7)

Country Link
US (1) US7719077B2 (de)
EP (1) EP1581966A2 (de)
JP (1) JP4718187B2 (de)
AU (1) AU2003299284A1 (de)
CA (1) CA2511842C (de)
DE (1) DE10300577B4 (de)
WO (1) WO2004064123A2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317839A (ja) * 2006-05-25 2007-12-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5217348B2 (ja) * 2006-12-06 2013-06-19 株式会社デンソー 半導体装置
CN101842736A (zh) * 2007-08-08 2010-09-22 新加坡科技研究局 电光设备及其制备方法
EP2031653B1 (de) * 2007-08-27 2014-03-05 Denso Corporation Herstellungsverfahren für ein Halbleiterbbauelement mit mehreren Elementbildungsbereichen
JP4678547B2 (ja) * 2007-11-06 2011-04-27 株式会社デンソー 半導体装置及びその製造方法
US7911023B2 (en) * 2007-11-06 2011-03-22 Denso Corporation Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same
US8125002B2 (en) * 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
JP4577425B2 (ja) * 2007-11-07 2010-11-10 株式会社デンソー 半導体装置
US8278731B2 (en) * 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
JP4737255B2 (ja) * 2007-11-20 2011-07-27 株式会社デンソー Ｓｏｉ基板を用いた半導体装置
JP5444648B2 (ja) * 2008-07-03 2014-03-19 富士電機株式会社 半導体装置の製造方法
US7989282B2 (en) * 2009-03-26 2011-08-02 International Business Machines Corporation Structure and method for latchup improvement using through wafer via latchup guard ring
US20110260245A1 (en) * 2010-04-23 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cost Effective Global Isolation and Power Dissipation For Power Integrated Circuit Device
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
EP2887387A1 (de) * 2013-12-20 2015-06-24 Nxp B.V. Halbleitervorrichtung und zugehöriges Verfahren
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
JP6795032B2 (ja) * 2016-06-03 2020-12-02 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US5512774A (en) * 1988-02-08 1996-04-30 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
US5981983A (en) * 1996-09-18 1999-11-09 Kabushiki Kaisha Toshiba High voltage semiconductor device
US6087244A (en) * 1996-10-17 2000-07-11 Fairchild Korea Semiconductor, Ltd. Methods of forming semiconductor-on-insulator devices including buried layers of opposite conductivity type
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US20020031897A1 (en) * 1999-11-17 2002-03-14 Nobumasa Ueda Method for manufacturing semiconductor device having element isolation structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294825A (en) * 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2788269B2 (ja) 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
DE4201910C2 (de) * 1991-11-29 1995-05-11 Fraunhofer Ges Forschung Verfahren zum Herstellen einer Halbleiterstruktur für eine integrierte Leistungsschaltung mit einem vertikalen Leistungsbauelement
JP3014012B2 (ja) 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
JP3299374B2 (ja) * 1994-02-24 2002-07-08 三菱電機株式会社 サイリスタ及びその製造方法
US5909626A (en) 1997-03-28 1999-06-01 Nec Corporation SOI substrate and fabrication process therefor
KR100281907B1 (ko) * 1998-10-29 2001-02-15 김덕중 인텔리전트 전력 집적 회로 및 이를 제조하는 방법
EP1071133B1 (de) * 1999-07-21 2010-04-21 STMicroelectronics Srl Verfahren zum Herstellen von CMOS Transistoren nichtflüchtiger Speicher und von vertikalen Bipolartransistoren mit hohem Verstärkungsfaktor
JP4631113B2 (ja) * 1999-10-26 2011-02-16 株式会社デンソー 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US5512774A (en) * 1988-02-08 1996-04-30 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
US5981983A (en) * 1996-09-18 1999-11-09 Kabushiki Kaisha Toshiba High voltage semiconductor device
US6087244A (en) * 1996-10-17 2000-07-11 Fairchild Korea Semiconductor, Ltd. Methods of forming semiconductor-on-insulator devices including buried layers of opposite conductivity type
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US20020031897A1 (en) * 1999-11-17 2002-03-14 Nobumasa Ueda Method for manufacturing semiconductor device having element isolation structure

Also Published As

Publication number Publication date
US20060172494A1 (en) 2006-08-03
JP4718187B2 (ja) 2011-07-06
CA2511842A1 (en) 2004-07-29
JP2006513563A (ja) 2006-04-20
US7719077B2 (en) 2010-05-18
AU2003299284A8 (en) 2004-08-10
WO2004064123A2 (de) 2004-07-29
WO2004064123A3 (de) 2004-09-10
DE10300577B4 (de) 2012-01-26
AU2003299284A1 (en) 2004-08-10
CA2511842C (en) 2014-02-04
EP1581966A2 (de) 2005-10-05

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE10300577B4 (de) Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
DE69925078T2 (de) SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
DE102005036543A1 (de) Halbleitervorrichtung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE10225860B4 (de) Halbleiterbauteil
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102005049593B4 (de) Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
EP0721665B1 (de) Halbleiterbauelement mit hoher durchbruchsspannung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014203629A1 (de) Integrierte Silizium-auf-Isolator-Schaltkreise mit lokaler Oxidation von Silizium und Verfahren zu ihrer Herstellung
DE102004035745A1 (de) Integrierter Schaltkreis
DE10334780B3 (de) Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
DE102013111966A1 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102005044165A1 (de) Halbleiterbauelement mit einem pn-Übergang und Verfahren zum Herstellen desselben
EP0449858B1 (de) Hochspannungstransistor-anordnung in cmos-technologie
DE102005024943B4 (de) Soi-igbt
EP0974161A1 (de) Halbleiterbauelement mit struktur zur vermeidung von querströmen
DE10343132B4 (de) Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120427

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee