ところで、特許文献1に示される半導体装置では、pn接合分離によって、隣り合う素子を絶縁分離するようにしている(例えば特許文献1の図2,図14参照)。しかしながら、pn接合分離では、両面電極素子の高耐圧化に際して、素子分離領域の面積を小さく(幅を狭く)することが困難である。すなわち、半導体装置の体格の小型化や製造コストの低減が困難である。
また、pnコラム領域の一部をpn接合分離による素子分離領域とするので、サージなどの過渡的な信号(ノイズ)が注入された場合には、pnコラム領域でのチャージバランスが崩れ(換言すればpnpn構造においてラッチアップを生じ)、この寄生効果によってソース電極の近傍などで短絡が生じる恐れがある。
本発明は上記問題点に鑑み、pnコラム領域を用いて複数の両面電極素子が構成されたものであって、装置を小型化しつつ過渡的信号による短絡の発生を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、半導体基板と、半導体基板における複数の素子形成領域をそれぞれ取り囲むとともに、複数の素子形成領域を互いに絶縁分離する絶縁分離トレンチと、複数の素子形成領域のそれぞれに構成される素子と、を備える半導体装置であって、素子として、対をなす第1電極及び第2電極が前記半導体基板の表面と該表面の裏面に分けて配置され、第1電極と第2電極との間に電流が流れる両面電極素子を少なくとも有し、半導体基板は、両面電極素子の形成領域として、p導電型半導体領域とn導電型半導体領域とが、半導体基板の厚さ方向と直交する方向に互いに隣接して交互に並設されたpnコラム領域を有し、pnコラム領域には、p導電型半導体領域及びn導電型半導体領域を含む素子形成領域が複数形成され、p導電型半導体領域又はn導電型半導体領域をドリフト領域とする両面電極素子が複数構成され、絶縁分離トレンチとして、トレンチ内に絶縁膜を介して導電体が埋め込まれた絶縁分離トレンチを含み、導電体は、第2電極と電気的に接続されるとともに半導体基板の表面上に形成された配線と電気的に接続され、配線及び導電体を介して、第2電極の電位をモニタできるようになっていることを特徴とする。
このように本発明によれば、両面電極素子の形成領域として、半導体基板にpnコラム領域が形成され、pnコラム領域をドリフト領域として複数の両面電極素子が構成されている。したがって、同一の半導体基板に構成された複数の両面電極素子について、高耐圧化と低オン抵抗化を図ることができる。
また、pnコラム領域に構成された複数の両面電極素子は、それぞれを取り囲むように設けられた絶縁分離トレンチによって、互いに絶縁分離されている。したがって、同じ耐圧であれば、pn接合分離よりも素子分離領域の幅を狭く(面積を小さく)し、ひいては、半導体装置の体格を小型化(同一の大きさであれば高集積化)することができる。また、製造コストを低減することができる。なお、素子分離領域の幅(面積)が同じであれば、pn接合分離よりも高耐圧とすることができる。
また、素子分離領域として絶縁分離トレンチを採用しているので、サージ(例えばdv/dtサージなどAC信号のうちの不要部分)などの過渡的な信号が注入されたとしても、寄生効果による短絡の発生を、pn接合分離に比べて効果的に抑制(低減)することができる。
以上から、本発明によれば、pnコラム領域を用いて複数の両面電極素子が構成された半導体装置において、装置の体格を小型化しつつ過渡的信号による短絡の発生を抑制することができる。
また、絶縁分離トレンチが導電体を備えることで、隣り合う素子間に、絶縁膜を誘電体とする寄生キャパシタが複数(2つ)直列に構成されるため、寄生キャパシタの容量(総量)が1つの場合に比べて小さくなり、同じ電圧変動に対して流れる変位電流を小さくすることができる。また、寄生キャパシタ間を過渡的信号が伝搬する際に、抵抗成分などによってエネルギーが消費される。したがって、サージなどの過渡的信号の伝搬を効果的に抑制(低減)することができる。また、寄生キャパシタに蓄積された電荷を、導電体と同電位である第2電極に逃がすことができるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。また、導電体が第2電極と同電位とされるので、例えば導電体が第1電極と同電位とされる構成に比べて、両面電極素子をより高耐圧化することができる。この点は、本発明者によって確認されている。また、半導体基板の表面側は、素子の電極や配線が集中しているため、半導体基板の裏面側のほうが、表面側に比べて導電体を所定電位とする構造を簡素化することができる。さらには、配線及び導電体を介して、第2電極の電位を、半導体基板の表面側で測定することができる。
また、請求項2に記載のように、隣り合う素子形成領域の間に、複数の絶縁分離トレンチが形成され、半導体基板における絶縁分離トレンチ間の領域が、素子形成領域の間の素子間領域とされた構成としても良い。これによっても、隣り合う素子間に寄生キャパシタが複数(少なくとも2つ)直列に構成されるため、寄生キャパシタの容量(総量)が1つの場合に比べて小さくなり、同じ電圧変動に対して流れる変位電流を小さくすることができる。また、寄生キャパシタ間を過渡的信号が伝搬する際に、抵抗成分などによってエネルギーが消費される。したがって、サージなどの過渡的信号の伝搬を効果的に抑制することができる。
なお、請求項3に記載のように、素子間領域がp導電型半導体領域とn導電型半導体領域を含む構成とすると、寄生キャパシタとして、空乏層を誘電体とする寄生キャパシタも素子間に構成されるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。
次に請求項4に記載の発明は、半導体基板と、半導体基板における複数の素子形成領域をそれぞれ取り囲むとともに、複数の素子形成領域を互いに絶縁分離する絶縁分離トレンチと、複数の素子形成領域のそれぞれに構成される素子と、を備える半導体装置であって、素子として、対をなす第1電極及び第2電極が前記半導体基板の表面と該表面の裏面に分けて配置され、第1電極と第2電極との間に電流が流れる両面電極素子を少なくとも有し、半導体基板は、両面電極素子の形成領域として、p導電型半導体領域とn導電型半導体領域とが、半導体基板の厚さ方向と直交する方向に互いに隣接して交互に並設されたpnコラム領域を有し、pnコラム領域には、p導電型半導体領域及びn導電型半導体領域を含む素子形成領域が複数形成され、p導電型半導体領域又はn導電型半導体領域をドリフト領域とする両面電極素子が複数構成され、隣り合う素子形成領域の間に、複数の絶縁分離トレンチが形成され、半導体基板における絶縁分離トレンチ間の領域が、素子形成領域の間の素子間領域とされ、素子間領域は、p導電型半導体領域と記n導電型半導体領域を含んでいることを特徴とする。
以上から、本発明によれば、pnコラム領域を用いて複数の両面電極素子が構成された半導体装置において、請求項1に記載の発明同様、装置の体格を小型化しつつ過渡的信号による短絡の発生を抑制することができる。また、素子間領域を備えることで、隣り合う素子間に寄生キャパシタが複数(少なくとも2つ)直列に構成されるため、寄生キャパシタの容量(総量)が1つの場合に比べて小さくなり、同じ電圧変動に対して流れる変位電流を小さくすることができる。また、寄生キャパシタ間を過渡的信号が伝搬する際に、抵抗成分などによってエネルギーが消費される。したがって、サージなどの過渡的信号の伝搬を効果的に抑制することができる。さらには、素子間領域がp導電型半導体領域とn導電型半導体領域を含み、寄生キャパシタとして、空乏層を誘電体とする寄生キャパシタも素子間に構成されるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。
請求項5に記載のように、トレンチ内に絶縁膜を介して導電体が埋め込まれた絶縁分離トレンチを含む構成としても良い。この場合、隣り合う素子間に、絶縁膜を誘電体とする寄生キャパシタが複数(2つ)直列に構成されるため、寄生キャパシタの容量(総量)が1つの場合に比べて小さくなり、同じ電圧変動に対して流れる変位電流を小さくすることができる。また、寄生キャパシタ間を過渡的信号が伝搬する際に、抵抗成分などによってエネルギーが消費される。したがって、サージなどの過渡的信号の伝搬を効果的に抑制(低減)することができる。
また、請求項6に記載のように、導電体が所定電位に固定された構成とする良い。この場合、寄生キャパシタに蓄積された電荷を、導電体と同電位の部位に逃がすことができるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。
特に請求項7に記載のように、導電体が第2電極と電気的に接続された構成、すなわち導電体が第2電極と同電位とされた構成とすることが好ましい。この場合、例えば導電体が第1電極と同電位とされた構成に比べて、両面電極素子をより高耐圧化することができる。この点は、本発明者によって確認されている。また、半導体基板の表面側は、素子の電極や配線が集中しているため、半導体基板の裏面側のほうが、表面側に比べて導電体を所定電位とする構造を簡素化することができる。
請求項8に記載のように、導電体が半導体基板の表面上に形成された配線と電気的に接続され、配線及び導電体を介して、第2電極の電位をモニタできる構成としても良い。この場合、半導体基板の表面側で、第2電極の電位を測定することができる。
また、請求項9に記載のように、導電体が、半導体基板に構成され、該導電体が電気的に接続された第2電極を有する両面電極素子とは別の素子と、半導体基板の表面上に形成された配線を介して電気的に接続された構成としても良い。このように、導電体が電気的に接続された第2電極を有する両面電極素子とは別の素子が、配線及び導電体を介して第2電極と電気的に接続された構成とすると、第2電極の電位に基づくフィードバック制御など、同一の半導体基板に構成された複数の素子からなる回路の機能を向上することもできる。
請求項10に記載のように、素子間領域が所定電位に固定された構成とすると、寄生キャパシタに蓄積された電荷を、導電体と同電位の部位に逃がすことができるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。
請求項11に記載のように、素子間領域が第2電極と電気的に接続された構成、すなわち素子間領域体が第2電極と同電位とされた構成とすると良い。半導体基板の表面側は、素子の電極や配線が集中しているため、半導体基板の裏面側のほうが、表面側に比べて素子間領域を所定電位とする構造を簡素化することができる。
両面電極素子としては、対をなす第1電極及び第2電極が半導体基板の表面と該表面の裏面に分けて配置され、pnコラム領域をドリフト領域として第1電極と第2電極との間に電流が流れる能動素子(換言すれば、縦型トランジスタ素子)であれば採用することができる。具体的には、請求項12に記載のように、縦型MOSトランジスタ素子を採用することができる。なお、対をなす第1電極及び第2電極が半導体基板の表面と該表面の裏面に分けて配置される構成の素子としては、縦型トランジスタ素子以外にも、ダイオードや抵抗などがある。これらについても、pnコラム領域をドリフト領域とする両面電極素子とともに、pnコラム領域を用いて構成することができる。
請求項13に記載のように、複数の両面電極素子として、n導電型半導体領域をドリフト領域とするnチャネル型両面電極素子、及び、p導電型半導体領域をドリフト領域とするpチャネル型両面電極素子の少なくとも一方を、複数有する構成としても良い。これによれば、同一の半導体基板に、同一導電型のチャネルを形成する両面電極素子が集積された構成とすることができる。なお、このような構成としては、複数のnチャネル型両面電極素子のみが集積された構成としても良いし、複数のpチャネル型両面電極素子のみが集積された構成としても良い。さらには、複数のnチャネル型両面電極素子と複数のpチャネル型両面電極素子が集積された構成としても良い。
また、請求項14に記載のように、複数の両面電極素子として、n導電型半導体領域をドリフト領域とするnチャネル型両面電極素子と、p導電型半導体領域をドリフト領域とするpチャネル型両面電極素子と、を有する構成としても良い。上記したように、pnコラム領域に形成された複数の素子形成領域(両面電極素子の素子形成領域)は、p導電型半導体領域とn導電型半導体領域をそれぞれ有している。したがって、同一の半導体基板に、nチャネル型両面電極素子とpチャネル型両面電極素子が集積された構成とすることができる。
請求項15に記載のように、半導体基板は、表面側におけるpnコラム領域上に形成され、ドリフト領域とは逆の導電型のチャネル領域を有し、複数の両面電極素子における第1電極が半導体基板の表面側にすべて配置され、第2電極が半導体基板の裏面側にすべて配置された構成とすることが好ましい。これによれば、半導体装置の構成を簡素化(製造工程を簡素化)することができる。
第2電極が同電位の場合には、請求項16に記載のように、複数の両面電極素子における第2電極が一体化されて共通電極とされた構成とすることができる。
これに対し、請求項17に記載のように、複数の両面電極素子のうち、少なくとも1つの両面電極素子における電極(第1電極及び第2電極)が、他の両面電極素子における電極(第1電極及び第2電極)と電気的に分離された構成とすることもできる。これによれば、少なくとも1つの両面電極素子が他の両面電極素子とは独立して駆動可能なマルチチャネル化(多チャネル化)された構成となるので、より広範な回路を実現することができる。
請求項18に記載のように、絶縁分離トレンチが、半導体基板を表面から裏面まで貫通する構成とすることが好ましい。これによれば、電極の共通化に関係なく、両面電極素子を互いに絶縁分離することができる。
なお、複数の第2電極が共通電極とされる構成においては、請求項19に記載のように、複数の両面電極素子を互いに絶縁分離する絶縁分離トレンチが、半導体基板の表面からpnコラム領域の裏面側の端部まで延設された構成としても良い。この場合、絶縁分離トレンチの深さを浅くすることができるので、製造が容易となる。
請求項20に記載のように、素子として、対をなす電極が半導体基板の表面及び裏面のいずれかにまとめて配置され、半導体基板における両面電極素子の形成領域とは異なる領域に形成された片面電極素子を含む構成としても良い。これによれば、1つの半導体基板に、両面電極素子と片面電極素子が集積化されるので、制御回路や保護回路なども複合させた半導体装置(複合IC)とすることができる。なお、片面電極素子としては、バイポーラトランジスタ素子、横型MOSトランジスタ素子、相補型MOSトランジスタ素子、ダイオード、キャパシタ、抵抗などを採用することができる。
請求項21に記載のように、絶縁分離トレンチとして、トレンチ内に絶縁体が埋め込まれた絶縁分離トレンチ、及び、トレンチ内に空洞が形成されてなる絶縁分離トレンチの少なくとも一方を含む構成としても良い。
また、請求項22に記載の発明は、半導体基板に形成する絶縁分離トレンチにより複数の素子形成領域を互いに絶縁分離し、対をなす第1電極及び第2電極が半導体基板の表面と該表面の裏面に分けて配置され、第1電極と第2電極との間に電流が流れる両面電極素子を含む素子を、各素子形成領域に形成してなる半導体装置の製造方法であって、半導体基板として、p導電型半導体領域とn導電型半導体領域とが、半導体基板の厚さ方向と直交する方向に互いに隣接して交互に並設されたpnコラム領域を有する基板を準備する基板準備工程と、p導電型半導体領域及びn導電型半導体領域を含む複数の素子形成領域に、第1電極を含む両面電極素子における半導体基板の表面側の部分を形成するとともに、半導体基板の表面に表面側絶縁膜を形成する表面側形成工程と、表面側形成工程後、複数の素子形成領域をそれぞれ取り囲むように、半導体基板の裏面側から、表面側絶縁膜に達する絶縁分離トレンチを形成する絶縁分離トレンチ形成工程と、表面側形成工程後、半導体基板において、第2電極を含む両面電極素子における半導体基板の裏面側の部分を形成する裏面側形成工程と、を備えることを特徴とする。
このように、半導体基板の表面側の素子の部位を形成するととともに表面上に表面側絶縁膜を形成し、表面側絶縁膜をストッパとして、半導体基板の裏面側から絶縁分離トレンチを形成する方法を用いても、上記した半導体装置を形成することができる。その作用効果は、上記した半導体装置の作用効果と同様であるので、その記載を省略する。
なお、この方法を用いると、各素子形成領域をそれぞれ取り囲むように、半導体基板を貫通するトレンチを形成しても、複数の素子形成領域を含む半導体基板の各領域は、半導体基板の表面に形成された表面側絶縁膜を介して互いに連結された状態を維持する。したがって、素子形成領域の抜け落ちを防止することができる。
請求項23に記載のように、表面側形成工程後であって絶縁分離トレンチ形成工程及び裏面側形成工程の前に、半導体基板の裏面側から半導体基板の厚みを薄くする薄肉化工程を備えると良い。
これによれば、絶縁分離トレンチの形成、詳しくはトレンチの形成や、トレンチ内への絶縁膜や導電体の形成を容易に行うことが可能となる。また、トレンチ内に絶縁膜などが配置された絶縁分離トレンチを採用する場合でも、半導体基板とトレンチ内の絶縁膜などとが混在した面に対して薄膜化のための加工を施す必要がない。したがって、CMP研磨により薄肉化する場合においては、研磨による応力が半導体基板とトレンチ内の絶縁膜の界面に集中し、これにより例えば半導体基板にクラックが生じるのを防止することができる。また、エッチングにより薄肉化する場合においては、半導体基板とトレンチ内の絶縁膜などとのエッチングレート差による段差の発生を防止することができる。すなわち、半導体基板の裏面を均等に薄肉化することができる。
請求項24に記載のように、半導体基板の裏面側から、表面側絶縁膜に達するトレンチを形成し、空洞が残るようにトレンチ内の壁面上に絶縁膜を形成した後、空洞内及び半導体基板の裏面上に導電材料を堆積させることで、トレンチ内に絶縁膜を介して導電材料からなる導電体が埋め込まれた絶縁分離トレンチを形成するとともに、導電材料からなり、導電体と電気的に接続された第2電極を形成しても良い。これによれば、絶縁分離トレンチのトレンチ内に配置された導電体が第2電極と同電位とされた半導体装置を形成することができる。
以下、本発明の実施形態を図に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す平面図である。図1においては、便宜上、半導体基板及び半導体基板上に構成される素子の各要素、層間絶縁膜、保護膜などを省略して図示している。図2は、図1のII−II線に沿う断面図である。図2においては、便宜上、層間絶縁膜や保護膜などを省略して図示している。
図1及び図2に示すように、半導体基板10には絶縁分離トレンチ30が形成され、この絶縁分離トレンチ30によって区画された素子形成領域11,12に、素子として両面電極素子50がそれぞれ構成されている。なお、ここで言う両面電極素子50とは、対をなす電極が半導体基板10の表面10aと裏面10bに分けて配置され、電極間に電流が流れるように構成された広義の両面電極素子のうち、後述するpnコラム領域13をドリフト領域とする能動素子(換言すれば縦型トランジスタ素子)を示している。本実施形態においては、このような両面電極素子50として、縦型MOSトランジスタ素子を採用している。
半導体基板10は、両面電極素子50が形成される領域として、図2に示すように、pnコラム領域13を有している。このpnコラム領域13は、p導電型半導体領域14とn導電型半導体領域15が、半導体基板10の厚さ方向と直交する方向(以下、横方向と示す)に互いに隣接して交互に並設されたものである。本実施形態においては、n導電型(n−)のバルク単結晶シリコン基板に周知のトレンチ埋め込み法を適用してなり、p導電型半導体領域14とn導電型半導体領域15とがストライプ状に配置されたpnコラム領域13を採用している。なお、p導電型半導体領域14及びn導電型半導体領域15としては、両面電極素子50のオン状態でドリフト領域として機能し、オフ状態で空乏層がpnコラム領域13の各pn接合から横方向に広がってpnコラム領域13全体を空乏化でき、所望の耐圧を確保できる構成であれば採用することができる。
pnコラム領域13は、半導体基板10に形成された絶縁分離トレンチ30によって、素子形成領域11におけるpnコラム領域13と、素子形成領域12におけるpnコラム領域13とに分けられている。これにより、各素子形成領域11,12が、各領域11,12に構成される両面電極素子50(50a,50b)のドリフト領域として、pnコラム領域13をそれぞれ有する構成となっている。
素子形成領域11においては、半導体基板10の表面10a側におけるpnコラム領域13上に、チャネル領域であるn導電型(n)のベース領域16aが直接接して形成されており、ベース領域16aの表層に、p導電型(p+)のソース領域17aが選択的に形成されている。そして、ソース領域17aは、第1電極としてのソース電極18aと電気的に接続されている。また、ソース領域17aとベース領域16aを貫通し、先端がp導電型半導体領域14に突き出る態様で、トレンチ構造のゲート電極19aが形成されている。このゲート電極19aは、複数本がストライプ状(直線状のゲート電極19aが複数本互いに平行)に配置されており、ゲート電極19aのストライプパターンとpnコラム領域13のストライプパターンとが略平行となっている。また、ゲート電極19aは、ゲート絶縁膜で被覆されており、ソース電極18aとゲート電極19aは、層間絶縁膜(図示略)で電気的に隔てられている。また、半導体基板10の裏面10b側におけるpnコラム領域13上には、p導電型(p+)のドレイン領域20aが直接接して形成されており、ドレイン領域20aは、第2電極としてのドレイン電極21と電気的に接続されている。
このように、半導体基板10における素子形成領域11には、両面電極素子50として、pnコラム領域13のp導電型半導体領域14をドリフト領域とするpチャネル型の両面電極素子50a、より詳しくは、pチャネル型の縦型MOSトランジスタ素子が構成されている。
また、素子形成領域12においては、半導体基板10の表面10a側におけるpnコラム領域13上に、チャネル領域であるp導電型(p)のベース領域16bが直接接して形成されており、ベース領域16bの表層に、n導電型(n+)のソース領域17bが選択的に形成されている。そして、ソース領域17bは、第1電極としてのソース電極18bと電気的に接続されている。また、ソース領域17bとベース領域16bを貫通し、先端がn導電型半導体領域15に突き出る態様で、トレンチ構造のゲート電極19bが形成されている。このゲート電極19bは、複数本がストライプ状(直線状のゲート電極19bが複数本互いに平行)に配置されており、ゲート電極19bのストライプパターンとpnコラム領域13のストライプパターンとが略平行となっている。また、ゲート電極19bは、ゲート絶縁膜で被覆されており、ソース電極18bとゲート電極19bは、層間絶縁膜(図示略)で電気的に隔てられている。また、半導体基板10の裏面10b側におけるpnコラム領域13上には、n導電型(n+)のドレイン領域20bが直接接して形成されており、ドレイン領域20bは、ドレイン領域20aと共通のドレイン電極21に接続されている。このように、ドレイン電極21が共通化された構成は、両素子50a,50bのドレイン電位が同一である場合に実現することができる。本実施形態においては、ドレイン電極21が、半導体基板10の裏面10b全面にベタ状に配置されている。
このように、半導体基板10における素子形成領域12には、両面電極素子50として、pnコラム領域13のn導電型半導体領域15をドリフト領域とするnチャネル型の両面電極素子50b、より詳しくは、nチャネル型の縦型MOSトランジスタ素子が構成されている。
絶縁分離トレンチ30は、図1及び図2に示すように、素子形成領域11,12をそれぞれ取り囲み、素子形成領域11,12を互いに絶縁分離するように形成されている。本実施形態においては、絶縁分離トレンチ30として、トレンチ内に絶縁体(誘電体)が埋め込まれた絶縁分離トレンチを採用しており、絶縁分離トレンチ30は、半導体基板10の表面10aから裏面10bまで貫通している。詳しくは、絶縁分離トレンチ30における表面10a側の端部がLOCOS酸化膜31と接しており、裏面10b側の端部がドレイン電極21と接している。そして、このような構成の絶縁分離トレンチ30が、各素子形成領域11,12を1重で取り囲んでおり、素子形成領域11,12間に、1本の絶縁分離トレンチ30が配置されている。
このように、本実施形態に係る半導体装置100においては、両面電極素子50(50a,50b)を構成する半導体基板10の素子形成領域11,12が、両面電極素子50(50a,50b)のドリフト領域となるpnコラム領域13をそれぞれ有している。このように、pnコラム領域13をドリフト領域とする構成とすると、同一の半導体基板10に構成される複数の両面電極素子50a,50bについて、高耐圧化と低オン抵抗化を図ることができる。
また、両面電極素子50a,50bを構成する素子形成領域11,12が、それぞれを取り囲むように設けられた絶縁分離トレンチ30によって、互いに絶縁分離されている。このように、素子分離領域として絶縁分離トレンチ30を採用すると、同じ耐圧であれば、pn接合分離よりも素子分離領域の幅を狭く(面積を小さく)し、ひいては、半導体装置100の体格を小型化することができる。また、製造コストを低減することができる。なお、半導体装置100の体格を同じとする場合には、pn接合分離よりも素子を高集積化することができる。また、素子分離領域の幅(面積)が同じであれば、pn接合分離よりも電位障壁が高いので、高耐圧とすることができる。
また、素子分離領域として、上記した絶縁分離トレンチ30に代えてpn接合分離を採用した場合には、サージ(例えばdv/dtサージなどAC信号のうちの不要部分)などの過渡的な信号(ノイズ)が注入された際に、pnコラム領域13でのp導電型半導体領域14とn導電型半導体領域15のチャージバランスが崩れ(換言すればpnpn構造においてラッチアップを生じ)、この寄生効果によってソース電極18a(又は18b)の近傍などで短絡が生じる恐れがある。これに対し、本実施形態においては、素子分離領域として絶縁分離トレンチ30を採用しているので、サージなどの過渡的な信号が注入されたとしても、寄生効果による短絡が、pn接合分離よりも生じにくい。以上から、本実施形態に係る半導体装置100によれば、pnコラム領域13を用いて複数の両面電極素子50a,50bが構成される半導体装置として、装置100の体格を小型化しつつ過渡的信号による短絡の発生が抑制された構成が可能である。
また、素子形成領域11,12が、pnコラム領域13をそれぞれ有している。したがって、本実施形態に示したように、同一の半導体基板10に、pチャネル型両面電極素子50aとnチャネル型両面電極素子50bとが集積された構成とすることもできる。
また、複数の両面電極素子50a,50bを構成する第1電極としてのソース電極18a,18bが、ともに半導体基板10の表面10a側に配置され、第2電極としてのドレイン電極21が半導体基板10の裏面10b側に配置されている。このように、半導体基板10の表面10a及び裏面10bのうち、一方に第1電極、他方に第2電極をまとめて配置すると、半導体装置100の構成及び製造工程を簡素化することができる。
なお、このように構成される半導体装置100は、例えば図3に示すような、同期整流方式のスイッチング回路に適用することができる。図3は、本実施形態に係る半導体装置を適用した同期整流方式のスイッチング回路の一例を示す図である。図3に示すスイッチング回路(降圧回路)は、ハイサイド側のpチャネル型MOSトランジスタ素子と、ローサイド側のnチャネル型MOSトランジスタ素子からなり、両素子のドレイン電極が同電位とされた周知のスイッチング回路である。このスイッチング回路において、ハイサイド側とローサイド側のMOSトランジスタ素子が、半導体装置100として、同一の半導体基板10に集積されている。詳しくは、上記したpチャネル型両面電極素子50aを、主スイッチング素子としてのハイサイド側(直流電源110の高電位(正極)側)のMOSトランジスタ素子とし、nチャネル型両面電極素子50bを、同期整流用素子としてのローサイド側(直流電源110の低電位(負極)側)のMOSトランジスタ素子としている。なお、符号111はインダクタンス、符号112は平滑コンデンサである。このようなスイッチング回路は周知であるので、その詳細については割愛する。
次に、本実施形態に示す半導体装置100の製造方法の一例を、図4〜図7を用いて説明する。図4は、半導体装置の製造工程のうち、絶縁分離トレンチ形成工程までを説明するための断面図である。図5は、半導体装置の製造工程のうち、両面電極素子の表面側形成工程を示す断面図である。図6は、半導体装置の製造工程のうち、薄肉化工程を示す断面図である。図7は、半導体装置の製造工程のうち、両面電極素子の裏面側形成工程を示す断面図である。
先ず、pnコラム領域13を有する半導体基板10c(ウェハ)を準備する。このような半導体基板10cを得るには、周知の方法(例えばトレンチ埋め込み法や多段エピタキシャル成長法)を適用することができる。本実施形態においては、一例として、n導電型(n−)の単結晶バルクシリコン基板を準備する。そして、複数のトレンチを形成した後、トレンチ内に半導体基板10cとは逆の導電型(p導電型)のエピタキシャル層を埋め込んで、図4に示すようにp導電型半導体領域14とn導電型半導体領域15とが並設されたpnコラム領域13を形成する。
pnコラム領域13の形成後、図4に示すように、素子形成領域11,12を取り囲むようにして、例えば異方性ドライエッチングにより、半導体基板10cの表面10a(ダイシング後の半導体基板10の表面10aと対応)側から、裏面10bまで貫通しないように所定深さのトレンチを形成し、熱酸化法やCVD法などによってトレンチ内に絶縁体(例えばシリコン酸化物)を埋め込んで、絶縁分離トレンチ30aを形成する。この絶縁分離トレンチ30aは未貫通状態である。本実施形態においては、絶縁分離トレンチ30aの深さを、pnコラム領域13の深さとほぼ同一とする。このように、絶縁分離トレンチ30aの深さをpnコラム領域13の深さとほぼ同一とすると、後述する半導体基板10cの薄肉化の際に、絶縁分離トレンチ30aの裏面10b側の端部とともにpnコラム領域13の裏面10b側の端部も露出させることができる。
次に、図5に示すように、素子形成領域11,12に、対応する両面電極素子50a,50bにおける半導体基板10cの表面10a側の部分を形成する。本実施形態においては、半導体基板10cにおける表面10a側から、pチャネル型両面電極素子50a及びnチャネル型両面電極素子50bを構成する、ベース領域16a,16b、ソース領域17a,17b、ソース電極18a,18b、ゲート電極19a,19b、及び図示しない配線、層間絶縁膜、保護膜などを周知の方法によって形成する。
次に、図6に示すように、絶縁分離トレンチ30aの半導体基板10cにおける裏面10b側の端部が少なくとも露出するまで、半導体基板10cを裏面10b側から除去し、半導体基板10cを薄肉化する。この除去方法としては、機械的な研磨(CMP)やエッチングなどを採用することができる。本実施形態においては先ず機械的な研磨を実施し、研磨後に研磨によるダメージ層を除去するために、研磨面をウェットエッチングするようにしている。これにより、ウェハ状の半導体基板10cの厚さが、ダイシング後の半導体基板10とほぼ同じ厚さとなる。また、未貫通状態の絶縁分離トレンチ30aが、表面10aから裏面10bにかけて貫通し、各素子形成領域11,12を絶縁分離する絶縁分離トレンチ30となる。また、pnコラム領域13も、半導体基板10cの裏面10bに露出される。
なお、エッチングのみによって半導体基板10cを薄肉化する場合には、エッチングレートの差により、絶縁分離トレンチを構成するトレンチ内の絶縁体(シリコン酸化物)が、裏面10bから突出する柱状体として残ることとなる。このような場合には、エッチング後に、HF処理などにより、柱状体を除去すれば良い。
半導体基板10cの薄肉化後、図7に示すように、半導体基板10cにおける裏面10b側からイオン注入などにより不純物を導入して、pチャネル型両面電極素子50a及びnチャネル型両面電極素子50bのドレイン領域20a,20bをそれぞれ形成する。そして、共通のドレイン電極21や、図示しない配線、層間絶縁膜、保護膜などを周知の方法によって形成した後、半導体基板10cをダイシングして半導体基板10とすることにより、半導体装置100を得ることができる。
なお、本実施形態では、未貫通状態の絶縁分離トレンチ30aを形成した後、両面電極素子50a,50bにおける半導体基板10cの表面10a側の部分を形成する例を示した。しかしながら、素子形成領域11,12に、対応する両面電極素子50a,50bにおける半導体基板10cの表面10a側の部分のうち、ベース領域16a,16bやソース領域17a,17bといった半導体基板10cに構成される部分を形成した後、絶縁分離トレンチ30aを形成し、次いで、ソース電極18a,18bなど両面電極素子50a,50bにおける半導体基板10cの表面10a側の残りの部分と、半導体基板10cの表面10a上に配置される配線、層間絶縁膜、保護膜などを形成しても良い。
また、本実施形態においては、絶縁分離トレンチ30が、半導体基板10を表面10aから裏面10bまで貫通する例を示した。しかしながら、本実施形態に示したように、複数の両面電極素子50a,50bにおいて、共通化されたドレイン電極21を採用する場合(換言すれば、単出力の回路を構成する場合)、ドレイン領域20a,20bも同電位となる。したがって、共通化されたドレイン電極21を採用する場合には、図8に示すように、複数の両面電極素子50a,50bを互いに絶縁分離する絶縁分離トレンチ30が、半導体基板10の表面10aからpnコラム領域13の裏面10b側の端部まで延設された構成としても良い。この場合、絶縁分離トレンチ30の深さを浅くすることができるので、製造が容易となる。図8は、変形例を示す断面図であり、図2に対応している。
また、本実施形態においては、pnコラム領域13の表面10a側の端部上に、ベース領域16a,16bが直接的に配置される例を示した。しかしながら、図9に示すように、pnコラム領域13の表面10a側の端部とベース領域16a,16bとの間に、チャネルの導電型と同じ導電型のバッファ層22a,22bを介在させても良い。具体的には、pチャネル型両面電極素子50aにおいてはp導電型のバッファ層22aを介在させ、nチャネル型両面電極素子50bにおいてはn導電型のバッファ層22bを介在させる。また、バッファ層22a,22bの不純物濃度を、pnコラム領域13を構成するp導電型半導体領域14及びn導電型半導体領域15の不純物濃度以上(ソース領域17a,17bの不純物濃度以下の範囲内)とする。このような構成を採用すると、ソース電極18a,18bとドレイン電極21の間で電流伝達経路が大きくなり、電流伝達効率を向上することができる。すなわち、両面電極素子50a,50bのオン抵抗を低減することができる。図9は、変形例を示す断面図であり、図2に対応している。
また、本実施形態においては、例えば図10(a)に示すように、ゲート電極19a,19bのストライプパターンが、pnコラム領域13のストライプパターンに対してそれぞれ略平行とされる例を示した。なお、図10(a)には、一例として、pnコラム領域13に対するゲート電極19aの配置を示している。このような構成とすると、pnコラム領域13に対する最短電流経路で、最大電流を確保することができる。しかしながら、ゲート電極19a,19bのストライプパターンが、pnコラム領域13のストライプパターンと交わる構成としても良い。例えば図10(b)に示す例では、ゲート電極19aのストライプパターンが、pnコラム領域13のストライプパターンと略垂直となっている。このような構成とすると、pnコラム領域13に対してゲート電極19a,19bを高精度にアライメントする必要がなく、半導体装置100の製造コストを低減することができる。図10は、pnコラム領域に対するゲート電極の配置を示す模式的な平面図であり、(a)は本実施形態に示す構成例、(b)は変形例を示している。
また、本実施形態においては、p導電型半導体領域14とn導電型半導体領域15が、半導体基板10の表面10aに沿う面内において、ストライプ状に繰り返し配置されてpnコラム領域13が構成される例を示した。しかしながら、例えばp導電型半導体領域14(又はn導電型半導体領域15)内に、多角形や円のn導電型半導体領域15(又はp導電型半導体領域14)が周期的に形成されてなるpnコラム領域13を採用することもできる。このような構成は、本出願人による特開2007−13003号公報に記載されているので、参照にされたい。
(第2実施形態)
次に、本発明の第2実施形態を、図11〜13に基づいて説明する。図11は、第2実施形態に係る半導体装置の製造工程のうち、両面電極素子の表面側形成工程までを説明するための断面図である。図12は、半導体装置の製造工程のうち、絶縁分離トレンチ形成工程を示す断面図である。図13は、半導体装置の製造工程のうち、両面電極素子の裏面側形成工程を示す断面図である。
第2実施形態に係る半導体装置の製造方法は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
第1実施形態では、半導体基板10cの表面10a側から未貫通状態の絶縁分離トレンチ30aを形成した後、裏面10b側から半導体基板10の厚みを薄くして、貫通状態の絶縁分離トレンチ30とし、該絶縁分離トレンチ30により素子形成領域11,12を互いに絶縁分離させる例を示した。これに対し、本実施形態では、半導体基板10の表面10a側に、両面電極素子50a,50bの表面側の部分を形成するとともに、表面10a上に表面側絶縁膜としての絶縁膜を形成し、該絶縁膜をストッパとして、半導体基板10の裏面10b側から絶縁分離トレンチ30を形成する点を特徴とする。
このように、絶縁分離トレンチ30を形成する際のストッパとなる絶縁膜としては、BPSG膜などの上記した層間絶縁膜、半導体基板10の表面側の表層に形成されるLOCOS酸化膜やSTI酸化膜を採用することができる。なかでも、LOCOS酸化膜やSTI酸化膜は、半導体基板10との選択比を稼ぐことができるので好ましい。
以下、その一例について説明する。なお、形成する半導体装置100の基本構造は、第1実施形態(図2参照)と同じとする。図11に示すように、本実施形態においても、先ずpnコラム領域13を有する半導体基板10c(ウェハ)を準備する。そして、pnコラム領域13において、p導電型半導体領域14とn導電型半導体領域15を有する素子形成領域11,12に、対応する両面電極素子50a,50bにおける半導体基板10cの表面10a側の部分を形成する。具体的には、半導体基板10cにおける表面10a側から、pチャネル型両面電極素子50a及びnチャネル型両面電極素子50bを構成する、ベース領域16a,16b、ソース領域17a,17b、ソース電極18a,18b、ゲート電極19a,19bや、図示しない配線、LOCOS酸化膜31、層間絶縁膜32、保護膜などを周知の方法によって形成する。
次に、裏面10b側から半導体基板10cの厚みを薄くする薄肉化工程を実施する。これにより、本実施形態では、図11に示すように、pnコラム領域13も、半導体基板10cの裏面10bに露出される。本実施形態においも、除去方法として、機械的な研磨(CMP)やエッチングなどを採用することができる。
次に、図12に示すように、素子形成領域11,12を取り囲むようにして、例えば異方性ドライエッチングにより、LOCOS酸化膜31をエッチングストッパとして、半導体基板10cの裏面10b側から、LOCOS酸化膜31に達するトレンチを形成し、熱酸化法やCVD法などによってトレンチ内に絶縁体(例えばシリコン酸化物)を埋め込んで、絶縁分離トレンチ30を形成する。これにより、素子形成領域11,12が互いに絶縁分離される。
絶縁分離トレンチ30の形成後、図13に示すように、半導体基板10cにおける裏面10b側からイオン注入などにより不純物を導入して、pチャネル型両面電極素子50a及びnチャネル型両面電極素子50bのドレイン領域20a,20bをそれぞれ形成する。そして、共通のドレイン電極21や、図示しない配線、層間絶縁膜、保護膜などを周知の方法によって形成した後、半導体基板10cをダイシングして半導体基板10とすることにより、半導体装置100を得ることができる。
このように、本実施形態に係る半導体装置の製造方法によっても、上記した半導体装置100を形成することができる。
また、本実施形態では、半導体基板10cの表面10a上にLOCOS酸化膜31や層間絶縁膜32などの絶縁膜を形成した後、該絶縁膜(上記例ではLOCOS酸化膜31)をストッパとして、半導体基板10cの裏面10b側から絶縁分離トレンチ30を形成する。したがって、各素子形成領域11,12をそれぞれ取り囲むように、絶縁分離トレンチ30を形成すべく半導体基板10cを貫通するトレンチを形成しても、LOCOS酸化膜31や層間絶縁膜32などの絶縁膜により、複数の素子形成領域11,12を含む半導体基板10cの各領域が互いに連結された状態を維持する。これにより、トレンチ形成による素子形成領域11,12の抜け落ちを防止することができる。
また、本実施形態では、薄肉化工程を経た後に、絶縁分離トレンチ30を形成する。したがって、半導体基板10cへのトレンチの形成や、トレンチ内への絶縁膜などの埋め込みを容易に行うことができる。さらには、上記したように、トレンチ内に絶縁膜などが配置された絶縁分離トレンチ30を採用しながらも、半導体基板10cとトレンチ内の絶縁膜などとが混在した面に対して薄膜化のための加工を施す必要がない。したがって、CMP研磨により薄肉化する場合においては、研磨による応力が半導体基板10cとトレンチ内の絶縁膜の界面に集中し、これにより例えば半導体基板10cにクラックが生じるのを防止することができる。また、エッチングにより薄肉化する場合においては、半導体基板10cとトレンチ内の絶縁膜などとのエッチングレート差による段差の発生を防止することができる。すなわち、半導体基板10cの裏面10bを均等に薄肉化することができる。
なお、本実施形態では、絶縁分離トレンチ30を形成した後で、ドレイン電極21を含む両面電極素子50a,50bの裏面10b側の部分を形成する例を示した。しかしながら、両面電極素子50a,50bの裏面側の部分のうち、ドレイン領域20a,20bを形成した後、絶縁分離トレンチ30を形成し、その後、共通のドレイン電極21を形成しても良い。
また、本実施形態では、絶縁分離トレンチ30及び両面電極素子50a,50bの裏面10b側の部分を形成する前に、半導体基板10cの厚みを薄くする薄肉化工程を実施する例を示した。しかしながら、半導体基板10cの厚さによっては、薄肉化工程を実施しなくとも良い。
(第3実施形態)
次に、本発明の第3実施形態を、図14に基づいて説明する。図14は、第3実施形態に係る半導体装置の概略構成を示す断面図であり、第1実施形態に示した図2に対応している。
第3実施形態に係る半導体装置は、上記した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上記各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
第1実施形態では、複数の両面電極素子50a,50bのドレイン電極として、共通化されたドレイン電極21を採用する例を示した。これに対し、本実施形態においては、図14に示すように、pチャネル型両面電極素子50aのドレイン電極21aと、nチャネル型両面電極素子50bのドレイン電極21bとが、電気的に分離されている。また、素子形成領域11,12をそれぞれ取り囲む絶縁分離トレンチ30が、半導体基板10の表面10aから裏面10bまで貫通している。なお、pチャネル型両面電極素子50aのソース電極18aとnチャネル型両面電極素子50bのソース電極18bも電気的に分離されている。すなわち、電極間に電流が流れる対をなす電極が、両面電極素子50a,50b間でいずれも電気的に分離されている。
このような構成とすると、半導体装置100が、両面電極素子50a,50bをそれぞれ独立して駆動可能なマルチチャネル化(多チャネル化)された構成となるので、より広範な回路を実現することができる。
このような半導体装置100は、第1実施形態に示した製造方法及び第2実施形態に示した製造方法のいずれを用いても形成することができる。例えば、半導体基板10cの裏面10b側から絶縁分離トレンチ30を形成する方法を採用する場合、ドレイン電極21a,21bを形成した後に、絶縁分離トレンチ30を形成することもできる。
(第4実施形態)
次に、本発明の第4実施形態を、図15〜17に基づいて説明する。図15は、第4実施形態に係る半導体装置の概略構成を示す断面図であり、第1実施形態に示した図2に対応している。図16は、ドレイン−ソース電圧(Vds)とドレイン電流(Id)との関係を示す図である。なお、ドレイン電流は対数値としている。図17は、ブレイクダウン時の電位分布を示す図であり、(a)は本実施形態に係る半導体装置、(b),(c)は比較例を示している。なお、図17(b)に示す比較例1では、素子形成領域の両サイドの絶縁分離トレンチの導電体が、ともに第1電極としてのソース電極と接続されており、図17(c)に示す比較例2では、素子形成領域の両サイドの絶縁分離トレンチの導電体のうち、一方(紙面右側)が第1電極としてのソース電極と接続され、他方(紙面左側)が第2電極としてのドレイン電極と接続されている。それ以外は、本実施形態に係る半導体装置(図17(a))と同じ構成となっている。
第4実施形態に係る半導体装置は、上記した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上記各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
上記各実施形態では、絶縁分離トレンチ30として、トレンチ内に絶縁体(誘電体)が埋め込まれた構成の絶縁分離トレンチを採用する例を示した。しかしながら、それ以外の構成の絶縁分離トレンチを採用することもできる。例えば図15に示す半導体装置100では、絶縁分離トレンチ30として、トレンチ内に絶縁膜30bを介して導電体30cが埋め込まれた絶縁分離トレンチを採用している。
このように、トレンチ内に絶縁膜30bを介して導電体30cが埋め込まれた絶縁分離トレンチ30を採用すると、隣り合う素子形成領域11,12間に、絶縁膜30bを誘電体とする寄生キャパシタが2つ直列に構成されることとなる。したがって、トレンチ内に絶縁体(誘電体)が埋め込まれた絶縁分離トレンチを1つ有する(寄生キャパシタを1つ有する)構成に比べて、寄生キャパシタの容量(総量)を小さくすることができ、ひいては同じ電圧変動に対して流れる変位電流を小さくすることができる。また、寄生キャパシタ間を過渡的信号が伝搬する際に、抵抗成分などによってそのエネルギーが消費される。以上から、本実施形態に係る半導体装置100によれば、サージなどの過渡的信号の伝搬を効果的に抑制(低減)することができる。
特に図15に示す例では、導電体30cが、ドレイン電極21と電気的に接続されてドレイン電極21と同電位となっている。このような構成とすると、寄生キャパシタに蓄積された電荷をドレイン電極21側に逃がすことができるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。なお、導電体30cがドレイン電極21と接続された構成以外にも、例えばソース電極18a,18bや、その他の所定電位とされた配線(GNDパターン)などと半導体基板10の表面10a側で接続された構成としても良い。すなわち、導電体30cが所定電位に固定された構成とすることで、上記したようにサージなどの過渡的信号の伝搬をより効果的に抑制することができる。
しかしながら、図15に示すように、導電体30cがドレイン電極21と接続された構成とすると、素子の電極や配線が集中している半導体基板10の表面10aにて所定電位に固定する構成に比べて、構成を簡素化することができる。
また、導電体30cが、第1電極としてのソース電極18a,18bと同電位とされた構成などに比べて、両面電極素子50a,50bをより高耐圧化することができる。この効果について、本発明者は、シミュレーションにより確認を行った。その結果、素子形成領域11の両サイドの絶縁分離トレンチ30における導電体30cを、ともに第2電極としてのドレイン電極21と接続させた本実施形態に係る半導体装置100においては、図16に実線で示すように、189.5Vの耐圧を確保できることが明らかとなった。これに対し、素子形成領域11の両サイドの導電体30cを、ともに第1電極としてのソース電極18と接続させた比較例1においては、図16に破線で示すように、139.8Vの耐圧であった。また、素子形成領域11の一方のサイドの導電体30cをソース電極18と接続させ、他方のサイドの導電体30cをドレイン電極21と接続された比較例2においては、図16に二点鎖線で示すように、140.3Vの耐圧であった。
また、図17(b)に示す比較例1、及び、図17(c)に示す比較例2では、ソース電極18と接続された側の絶縁分離トレンチ30(導電体30c)の近傍で電位が曲げられ、電位分布が密となり、電界が集中した状態となっている。これに対し、図17(a)に示す本実施形態に係る半導体装置100では、上記比較例1,2に比べて、電界集中が緩和されている。このように、絶縁分離トレンチ30の導電体30cを、第2電極としてのドレイン電極21と電気的に接続すると、両面電極素子50a,50bの耐圧を向上できることがシミュレーション結果からも明らである。
なお、このような半導体装置100は、第1実施形態及び第2実施形態に示した製造方法のいずれかによって、形成することができる。以下に、一例として、半導体基板10cの裏面10b側から絶縁分離トレンチ30を形成する方法を示す。図18は、絶縁分離トレンチ形成工程のうち、トレンチの壁面上の絶縁膜形成までを示す断面図である。図19は、絶縁分離トレンチ形成工程のうち、トレンチ内への導電体の埋め込みを示す断面図である。
第2実施形態に示したように、先ず表面側形成工程までを実施し、必要に応じて薄肉化工程を実施する。次に、図18に示すように、半導体基板10cにおける裏面10b側からイオン注入などにより不純物を導入して、pチャネル型両面電極素子50a及びnチャネル型両面電極素子50bのドレイン領域20a,20bをそれぞれ形成する。そして、素子形成領域11,12を取り囲むようにして、例えば異方性ドライエッチングにより、LOCOS酸化膜31をエッチングストッパとして、半導体基板10cの裏面10b側から、LOCOS酸化膜31に達するトレンチ30dを形成する。また、熱酸化法やCVD法などにより、トレンチ30dの壁面上に絶縁膜30b(例えばシリコン酸化物)を形成する。このとき、絶縁膜30bによって、トレンチ30d全体を埋めるのではなく、トレンチ30dの中心軸付近に、図18に示すような空洞が残るようにする。
そして、トレンチ30dの空洞に導電材料23を充填するとともに、半導体基板10cの裏面10b上にも導電材料23を堆積させる。これにより、絶縁膜30bを介してトレンチ30d内に導電材料23からなる導電体30cが配置された絶縁分離トレンチ30と、導電材料23からなるドレイン電極21が形成される。このようにして、導電体30cとドレイン電極21が電気的に接続された構成の半導体装置100を得ることができる。
なお、上記製造例においては、ドレイン領域20a,20bを形成した後、トレンチ30d及び絶縁膜30bを形成する例を示した。しかしながら、先にトレンチ30d及び絶縁膜30bを形成し、その後ドレイン領域20a,20bを形成しても良い。
また、第1実施形態で示したように、半導体基板10cの表面10a側から絶縁分離トレンチ30を形成する方法を採用しても良い。この場合、空洞が残るようにトレンチ30dの壁面上に絶縁膜30bを形成し、空洞内に導電材料23を堆積させて、絶縁膜30bを介してトレンチ30d内に導電材料23からなる導電体30cが配置された、未貫通状態の絶縁分離トレンチ30aを形成する。そして、導電体30cが露出するまで半導体基板10cの厚みを薄くした後、半導体基板10cの裏面10b側に、両面電極素子50a,50bの裏面側の部位を形成することで、導電体30cとドレイン電極21が電気的に接続された半導体装置100を得ることができる。
また、本実施形態では、絶縁分離トレンチ30の導電体30cが、半導体基板10の裏面10b側において、第2電極としてのドレイン電極21と電気的に接続される例を示した。しかしながら、このような構成において、例えば図20に示すように、導電体30cが半導体基板10の表面10a上に形成され、ソース電極18a,18bとは電気的に分離された配線24と電気的に接続され、配線24及び導電体30cを介して、ドレイン電極21の電位をモニタできる構成としても良い。この場合、例えば配線24のパッドにテスタを接触させることで、半導体基板10の表面10a側で、ドレイン電極21の電位を測定することができるので、測定装置を簡素化することができる。図20は、本実施形態に係る半導体装置の変形例を示す断面図であり、図2に対応している。
このように、半導体基板10の表面10a側において、導電体30cが配線24と電気的に接続された構成とするには、例えばトレンチ30dを形成し、空洞が残るようにトレンチ30dの壁面上に絶縁膜30bを形成した後、絶縁膜30bにおける表面10a側のトレンチ底部の部分及びLOCOS酸化膜31を、配線24をストッパとして、イオンビームエッチングなどの異方性エッチングにより除去する。そして、トレンチ30dの空洞内に導電材料23を充填すればよい。
また、図20に示す例では、導電体30cに対し、半導体基板10の表面10a側で接続された配線24により、ドレイン電極21の電位をモニタできる構成例を示した。しかしながら、このような配線24を介して、導電体30cが、半導体基板10に構成され、該導電体30cが電気的に接続されたドレイン電極21を有する両面電極素子50a,50bとは別の素子と電気的に接続された構成としても良い。このように、導電体30cが接続されたドレイン電極21を有する両面電極素子50a,50bとは別の素子が、配線24及び導電体30cを介してドレイン電極21と電気的に接続された構成とすると、ドレイン電極21の電位に基づくフィードバック制御など、同一の半導体基板10に構成された複数の素子からなる回路の機能を向上することもできる。
(第5実施形態)
次に、本発明の第5実施形態を、図21及び図22に基づいて説明する。図21は、第5実施形態に係る半導体装置の概略構成を示す断面図であり、第1実施形態に示した図2に対応している。図22は、(a),(b)ともに半導体装置の概略構成を示す平面図であり、図1に対応している。
第5実施形態に係る半導体装置は、上記した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上記各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
上記各実施形態では、素子形成領域11,12の間に、1つの絶縁分離トレンチ30を設ける例を示した。これに対し、本実施形態においては、素子形成領域11,12の間に、複数の絶縁分離トレンチ30を設ける点を特徴とする。例えば図21に示す半導体装置100では、素子形成領域11,12の間に、トレンチ内に絶縁体(誘電体)が埋め込まれた絶縁分離トレンチ30を2本設けており、半導体基板10における絶縁分離トレンチ30の間の領域が、素子形成領域11,12の間の素子間領域33となっている。また、素子間領域33が、p導電型半導体領域14とn導電型半導体領域15を含むpnコラム領域13となっており、第2電極としてのドレイン電極21と電気的に接続されて、ドレイン電極21と同電位となっている。
このように、素子形成領域11,12の間に複数の絶縁分離トレンチ30を設けると、素子形成領域11,12間にトレンチ内の絶縁体を誘電体とする寄生キャパシタが2つ直列に構成されることとなる。したがって、トレンチ内に絶縁体(誘電体)が埋め込まれた絶縁分離トレンチを1つ有する(寄生キャパシタを1つ有する)構成に比べて、寄生キャパシタの容量(総量)を小さくすることができ、ひいては同じ電圧変動に対して流れる変位電流を小さくすることができる。また、寄生キャパシタ間を過渡的信号が伝搬する際に、素子間領域33の抵抗成分などによってそのエネルギーが消費される。以上から、本実施形態に係る半導体装置100によれば、サージなどの過渡的信号の伝搬を効果的に抑制(低減)することができる。
特に図21に示す例では、素子間領域33がpnコラム領域13となっているので、寄生キャパシタとして、空乏層を誘電体とする寄生キャパシタが素子間領域33に構成されることとなる。すなわち、隣り合う素子形成領域11,12間に構成されるキャパシタの容量をより小さくできるので、これによりサージなどの過渡的信号の伝搬をより効果的に抑制することができる。しかしながら、素子間領域33をpnコラム領域13ではない半導体領域(例えばn導電型(n−)の領域)としても良い。
また、図21に示す例では、素子間領域33がドレイン電極21と接続されている。このような構成とすると、寄生キャパシタに蓄積された電荷を、ドレイン電極21側に逃がすことができるので、サージなどの過渡的信号の伝搬をより効果的に抑制することができる。なお、素子間領域33がドレイン電極21と接続された構成以外にも、例えばソース電極18a,18bや、その他の所定電位とされた配線(GNDパターン)などと半導体基板10の表面10a側で接続された構成としても良い。すなわち素子間領域33が所定電位に固定された構成とすることで、上記したようにサージなどの過渡的信号の伝搬をより効果的に抑制することができる。
しかしながら、図21に示すように、素子間領域33がドレイン電極21と接続された構成とすると、素子の電極や配線が集中している半導体基板10の表面10aにて所定電位に固定する構成に比べて、構成を簡素化することができる。
なお、隣り合う素子形成領域11,12の間に、複数の絶縁分離トレンチ30が設けられる構成としては、図22(a),(b)に示す構成を採用することができる。例えば図22(a)に示す例では、素子形成領域11,12の間(対向領域)のみに複数(2本)の絶縁分離トレンチ30を設け、それ以外の部分は、1本の絶縁分離トレンチ30で取り囲んでいる。このような構成とすると、素子間領域33が素子形成領域11,12の間(対向領域)のみとなるので、体格が同じであれば素子形成領域11,12を広くとることができる。または、半導体装置100の体格を小型化することができる。また、図22(b)に示す例では、素子形成領域11,12をそれぞれ1本の絶縁分離トレンチ30で取り囲み、さらに1本の絶縁分離トレンチ30で全体を取り囲んでいる。このような構成とすると、素子形成領域11,12が、全周にわたって複数の絶縁分離トレンチ30(素子間領域33)で取り囲まれた構成となるので、周囲領域への過渡的信号の伝搬も抑制することができる。また、複数の絶縁分離トレンチ30によって耐圧を向上することができる。
また、本実施形態においては、隣り合う素子形成領域11,12の間に配置される複数の絶縁分離トレンチ30として、トレンチ内に絶縁体(誘電体)が埋め込まれた構成の絶縁分離トレンチを採用する例を示した。しかしながら、第4実施形態に示したように、トレンチ内に絶縁膜を介して導電体が埋め込まれた絶縁分離トレンチなどを採用することもできる。
また、本実施形態においては、隣り合う素子形成領域11,12の間に、2本の絶縁分離トレンチ30が配置される例を示した。しかしながら、絶縁分離トレンチ30の本数を3本以上としても良い。また、絶縁分離トレンチ30の本数を、素子形成領域11,12とで異なる本数としても良い。例えば図23に示す例では、素子形成領域11が3本の絶縁分離トレンチ30で取り囲まれ、素子形成領域12が2本の絶縁分離トレンチ30で取り囲まれている。そして、隣り合う素子形成領域11,12の間に、3本の絶縁分離トレンチ30が配置されている。このような構成とすると、耐圧の異なる両面電極素子50a,50bを同一の半導体基板10に集積することができる。図23は、本実施形態に係る半導体装置の変形例を示す平面図である。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、半導体基板10(10c)としてシリコン基板を採用する例を示した。しかしながら、シリコンに特に限定されるものではなく、SiCなどのシリコン以外の半導体基板を採用することもできる。
本実施形態においては、pnコラム領域13をドリフト領域とする両面電極素子50(50a,50b)として、縦型MOSトランジスタ素子の例を示した。しかしながら、両面電極素子50としては縦型MOSトランジスタ素子に特に限定されるものではなく、IGBTなどの縦型MOSトランジスタ素子以外の能動素子を採用することもできる。また、両面電極素子50とともに、ダイオード、抵抗などの、半導体基板10の表面10aと裏面10bに対をなす電極が分けて配置され、電極間に電流が流れる構成の素子を、同一の半導体基板10に構成しても良い。その際、ダイオードなどの素子は、pnコラム領域13を用いて構成されても良いし、pnコラム領域13を除く領域に構成されても良い。
本実施形態においては、両面電極素子50a,50bのゲート電極19a,19bがトレンチ構造である例を示した。しかしながら、プレーナ構造やコンケーブ構造としても良い。
本実施形態においては、半導体装置100が、pnコラム領域13をドリフト領域とする両面電極素子50を2つ含む例を示した。しかしながら、両面電極素子50の個数は複数であれば良く、3つ以上の両面電極素子50を含む構成としても良い。
また、複数(2つ)の両面電極素子50として、pチャネル型両面電極素子50aと、nチャネル型両面電極素子50bを有する例を示した。しかしながら、複数の両面電極素子50として、pチャネル型両面電極素子50a、及び、nチャネル型両面電極素子50bの一方のみを複数有する構成としても良い。例えば図24に示す例では、半導体装置100が、両面電極素子50として、nチャネル型両面電極素子50b(nチャネル型の縦型MOSトランジスタ素子)を2つ有している。図24は、その他変形例を示す断面図である。なお、図24では、ドレイン電極21bが互いに分離されているが、共通電極とされた構成としても良い。また、半導体装置100が、pチャネル型両面電極素子50aとnチャネル型両面電極素子50bをそれぞれ複数有する構成としても良い。
本実施形態においては、半導体基板10に、素子として複数の両面電極素子50のみが構成される例を示した。しかしながら、素子として、対をなす電極が半導体基板10の表面10a及び裏面10bのいずれか一方にまとめて配置され、電極間に電流が流れるように構成された片面電極素子を含み、片面電極素子が、半導体基板10における両面電極素子50の形成領域とは異なる領域に形成された構成としても良い。例えば図25に示す例では、半導体装置100が、上記した両面電極素子50(50a,50b)とともに、対をなす電極25,26(ソース電極及びドレイン電極)が半導体基板10の表面10aにまとめて配置された片面電極素子51(51a,51b)を有する構成となっている。なお、図17に示す符号27,28は、片面電極素子51(51a,51b)の素子形成領域を示し、符号51aは、pチャネル型片面電極素子(横型MOSトランジスタ素子)、符号51bは、nチャネル型片面電極素子(横型MOSトランジスタ素子)を示している。このような構成とすると、1つの半導体基板10に、両面電極素子50と片面電極素子51が集積化されるので、制御回路や保護回路なども複合させた半導体装置(複合IC)とすることができる。また、図25に示す例では、両面電極素子50と片面電極素子51とが隣り合う素子形成領域12,25の間に、複数(2本)の絶縁分離トレンチ30を設けている。パワー系の両面電極素子50と片面電極素子51との電位差は大きいので、素子形成領域12,25の間に複数の絶縁分離トレンチ30を設けると良い。複数の絶縁分離トレンチ30で電圧を分担することができる。図25は、その他変形例を示す断面図である。なお、片面電極素子51としては、横型MOSトランジスタ素子以外にも、バイポーラトランジスタ素子、相補型MOSトランジスタ素子、ダイオード、キャパシタ、抵抗などを採用することができる。
また、図26に示すように、半導体装置100が、各素子形成領域11,12を構成するpnコラム領域13の並設方向端部に、高濃度領域29a,29bを有する構成としても良い。高濃度領域29aは、pチャネル型両面電極素子50aを構成するpnコラム領域13のうち、絶縁分離トレンチ30と接する並設方向端部のp導電型半導体領域14における表面10a側であってLOCOS酸化膜31の直下に形成されたp導電型(p+)の不純物領域である。この高濃度領域29aは、絶縁分離トレンチ30に沿って素子形成領域11を取り囲むように形成されている。また、高濃度領域29bは、nチャネル型両面電極素子50bを構成するpnコラム領域13のうち、絶縁分離トレンチ30と接する並設方向端部のn導電型半導体領域15における表面10a側であってLOCOS酸化膜31の直下に形成されたn導電型(n+)の不純物領域である。この高濃度領域29bは、絶縁分離トレンチ30に沿って素子形成領域12を取り囲むように形成されている。また、これら高濃度領域29a,29bは、図示しないコンタクト部を有しており、コンタクト部を介して専用の電極と電気的に接続されている。図26は、その他変形例を示す断面図である。
本実施形態においては、両面電極素子50a,50bを構成する第1電極としてのソース電極18a,18bが、半導体基板10の表面10a側にまとめて配置され、第2電極としてのドレイン電極21(21a,21b)が、半導体基板10の裏面10b側にまとめて配置される例を示した。しかしながら、ソース電極18a,18b(ドレイン電極21a,21b)のうち、一方が半導体基板10の表面10a側に配置され、他方が裏面10b側に配置された構成とすることもできる。
本実施形態においては、絶縁分離トレンチ30として、トレンチ内に絶縁体が埋め込まれた構成の絶縁分離トレンチ30や、絶縁膜30bを介してトレンチ30d内に導電体30cが埋め込まれた構成の絶縁分離トレンチ30を採用する例を示した。しかしながら、絶縁分離トレンチ30としては、トレンチ内に空洞が形成されてなる絶縁分離トレンチを採用することもできる。また、上記した3種類の絶縁分離トレンチのうち、少なくとも2種類を採用することもできる。
本実施形態においては、半導体基板10の厚さ方向において、ドレイン領域20a,20bがpnコラム領域13と接する例を示した。しかしながら、ドレイン領域20a,20bがpnコラム領域13との間に、ドレイン領域20a,20bと同じ導電型であってドレイン領域20a,20bよりも低濃度で、pnコラム領域13を構成する同じ導電型の領域(例えばp導電型半導体領域14)よりも高濃度のバッファ領域を有する構成としても良い。