DE19720215A1 - Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation - Google Patents

Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation

Info

Publication number
DE19720215A1
DE19720215A1 DE19720215A DE19720215A DE19720215A1 DE 19720215 A1 DE19720215 A1 DE 19720215A1 DE 19720215 A DE19720215 A DE 19720215A DE 19720215 A DE19720215 A DE 19720215A DE 19720215 A1 DE19720215 A1 DE 19720215A1
Authority
DE
Germany
Prior art keywords
region
trench
conductivity type
electrically insulating
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19720215A
Other languages
English (en)
Other versions
DE19720215B4 (de
Inventor
Hyun-Chul Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Korea Semiconductor Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19720215A1 publication Critical patent/DE19720215A1/de
Application granted granted Critical
Publication of DE19720215B4 publication Critical patent/DE19720215B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft Verfahren zum Herstellen von Halbleiter-Schaltbauteilen, insbesondere Verfahren zum Herstellen von Halbleiter-Schaltbauteilen für Anwendungen bei hohen Leistungen.
Der Silicium-Bipolartransistor ist das Bauteil der Wahl für Hochleistungsanwendungen bei Motorantriebsschaltungen, Gerätesteuerungen, der Robotertechnik und Leuchtkörper- Vorschaltgeräten. Dies liegt daran, daß Bipolartransistoren so hergestellt werden können, daß sie bei relativ hohen Stromdichten im Bereich von 40-50 A/cm² und bei relativ hohen Sperrspannungen im Bereich von 500-1.000 V betrieben werden können.
Trotz der attraktiven Leistungskennwerte, die von Bipolartransistoren erreicht werden, sind einige grundsätzliche Einschränkungen für ihre Anwendbarkeit bei allen Hochleistungsanwendungen vorhanden. Zu allererst sind Bipolartransistoren stromgesteuerte Bauteile, die relativ hohe Basisströme benötigen, typischerweise ein Fünftel bis ein Zehntel des Kollektorstroms, um den Transistor in einem Betriebszustand zu halten. Proportional höhere Basisströme sind bei Anwendungen zu erwarten, bei denen ebenfalls ein Abschalten mit sehr hoher Geschwindigkeit notwendig ist. Da ein hoher Basisstroms benötigt wird, ist der Basisansteuerungsschaltkreis zum Steuern des Ein- und Ausschaltens relativ komplex und teuer. Bipolartransistoren sind ebenfalls anfällig gegen einen vorzeitigen Durchbruch, falls gleichzeitig ein hoher Strom und eine hohe Spannung an das Bauteil angelegt werden, wie dies bei induktiven Leistungsschaltungsanwendungen allgemein benötigt wird. Weiterhin ist es relativ schwierig Bipolartransistoren parallel zu betreiben, weil eine Stromumleitung an einen einzigen Transistor typischerweise bei hohen Temperaturen auftritt, was Emitter-Vorschaltanordnungen erfordert.
Der Silicium-Leistungs-MOSFET (Metall-Oxid-Halbleiter- Feldeffekttransistor) wurde entwickelt, um diesem Problem der Basis-Ansteuerung zu begegnen. Bei einem Leistungs- MOSFET liefert die Gate-Elektrode aufgrund des Anlegens einer geeigneten Gate-Vorspannung eine Anschalt- und Ausschaltsteuerung. Z. B. tritt das Einschalten bei einem N-Typ Anreicherungs-MOSFET auf, wenn als Reaktion auf das Anlegen einer positiven Gate-Vorspannung eine leitende N-Typ Inversionsschicht im P-Typ Kanalbereich ausgebildet wird. Die Inversionsschicht verbindet den N-Typ Source- Bereich mit dem Drain-Bereich elektrisch und ermöglicht dazwischen eine Majoritätsladungsträgerleitung.
Die Gate-Elektrode des Leistungs-MOSFET′s ist durch eine dazwischenliegende Isolatorschicht, typischerweise Siliciumdioxid, vom Kanalbereich getrennt. Weil das Gate gegen den Kanalbereich isoliert ist, ist wenig oder gar kein Gate-Strom erforderlich, um den MOSFET in einem leitenden Zustand zu halten oder um den MOSFET von einem eingeschalteten in einen ausgeschalteten Zustand oder umgekehrt zu schalten. Der Gate-Strom wird während des Schaltens klein gehalten, weil das Gate einen Kondensator zum Kanalbereich des MOSFET′s bildet. Daher ist während des Schaltens nur ein Lade- und Entladestrom ("Verschiebungsstrom") erforderlich. Aufgrund der hohen Eingangsimpedanz in Verbindung mit der elektrisch isolierten Gate-Elektrode, ist ein minimaler Strom für das Gate erforderlich und die Gate-Ansteuerungsschaltung kann einfach implementiert werden. Da weiterhin die Stromleitung im MOSFET nur über den Majoritätsladungsträgertransport erfolgt, ist die Verzögerung, die mit der Rekombination und der Speicherung von überschüssigen Minoritätsladungsträgern verbunden ist, nicht vorhanden. Demgemäß kann die Schaltgeschwindigkeit von Leistungs-MOSFET′s gegenüber der von Bipolartransistoren um Größenordnungen erhöht werden. Anders wie Bipolartransistoren können MOSFET′s so ausgelegt werden, daß sie hohen Stromdichten und der Anwendung von hohen Spannungen für relativ lange Zeiten widerstehen, ohne daß der zerstörerische Fehlermechanismus, der als "zweiter Durchbruch" bekannt ist, auftritt. Leistungs-MOSFET′s können ebenfalls einfach parallel geschaltet werden, weil der Abfall der Durchlaßspannung von Leistungs-MOSFET′s mit zunehmender Temperatur zunimmt, wodurch eine gleichmäßige Stromverteilung bei parallel geschalteten Bauteilen gefördert wird.
Im Hinblick auf diese wünschenswerten Eigenschaften wurden viele Variationen von Leistungs-MOSFET′s entwickelt. In Fig. 6 ist ein Typ eines MOSFET′s dargestellt, der ein vertikaler MOSFET mit einem Graben-Gate (bzw. Trench-Gate) ist. Bei diesem vertikalen MOSFET ist ein relativ schwach dotierter N-Typ Driftbereich 3 auf einem relativ hoch dotierten N-Typ Substrat 1 ausgebildet. Zusätzlich ist ein P-Typ Grundbereich 5 im Driftbereich 3 und ein N-Typ Source-Bereich 7 im Grundbereich 5 vorgesehen. Ebenfalls ist ein Graben "t" an einer Fläche des Driftbereichs 3 vorgesehen. Wie dargestellt, erstreckt sich der Graben "t" über den Source-Bereich 7 und über den Grundbereich 5. Eine elektrisch isolierte Gate-Elektrode ist ebenfalls im Graben vorgesehen. Die elektrisch isolierte Gate-Elektrode schließt eine Gate-Elektrode 11 ein, die durch die elektrisch isolierenden Bereiche 9 und 13 (z. B. SiO₂) umgeben ist. Eine strukturierte Phosphorsilikatglas-Schicht 15 (PSG-Schicht) ist ebenfalls auf der elektrisch isolierten Gate-Elektrode ausgebildet. Die strukturierte PSG-Schicht 15 läßt einen Teil des Source-Bereichs 7 und des Grundbereichs 5 frei liegen. Ebenso ist eine Metallisierungsschicht auf den freiliegenden Teilen des Source-Bereichs 7 und des Grundbereichs 5 ausgebildet. Diese Metallisierungsschicht weist eine erste Elektrode 17 auf.
Wie dies für den Fachmann offensichtlich ist, kann der Grundbereich 5 ausgebildet werden, indem anfänglich ein relativ schwach dotierter P-Typ Wannenbereich ausgebildet wird und dann die Dotierstoffkonzentration des Wannenbereichs in der Nähe der ersten Elektrode 17 erhöht wird, indem ein Ionimplantationsschritt verwendet wird. Diese Zunahme der Dotierstoffkonzentration im Grundbereich 5 erleichtert die Ausbildung eines ohmschen Kontakts zur ersten Elektrode 17 und erhöht die Sperrspannung des vertikalen MOSFET. Bedauerlicherweise kann die Erhöhung der Dotierstoffkonzentration in der Nähe der ersten Elektrode 17 ebenfalls die Dotierstoffkonzentration des Grundbereichs 5 in der Nähe der Seitenwand des Grabens "t" beeinflussen, falls der Abstand zwischen nebeneinanderliegenden Gräben (bei einem Bauteil mit mehreren Zellen) abnimmt, um die Integrationsdichte zu erhöhen, oder falls der Ionenimplantationsschritt falsch ausgerichtet ist. Wie das den Fachleuten bekannt ist, kann jede Erhöhung der Dotierstoffkonzentration des Grundbereichs 5 in der Nähe des Grabens die Schwellenspannung des MOSFET′s erhöhen und den Einschaltkennwert und andere elektrische Eigenschaften des MOSFET′s verschlechtern.
Folglich ist trotz der vorgenannten Versuche zur Entwicklung von Leistungs-MOSFETs und MOSFET-gesteuerten Halbleiterbauteilen immer noch ein Bedarf vorhanden, Halbleiterbauteile für Leistungsanwendungen zu verbessern.
Es ist daher eine Aufgabe der Erfindung verbesserte Verfahren zum Herstellen von vertikalen Halbleiterbauteilen vorzusehen.
Ferner sollen Verfahren zum Herstellen von vertikalen Graben-Gate-Halbleiterbauteilen mit verbesserten Schwellenspannungen vorgesehen werden.
Die vorstehende Aufgabe wird durch die im Anspruch 1, 7 bzw. 11 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Insbesondere sieht die Erfindung ein Verfahren zum Herstellen von Gate-gesteuerten Halbleiterbauteilen vor, welches die Schritte des Ausbildens eines Halbleitersubstrats, das darin ein Graben-Gate- Halbleiterbauteil enthält (z. B. einen MOSFET, einen IGBT (Isolierschicht-Bipolartransistor)), und des Implantierens von Dotierstoffen eines festgelegten Leitfähigkeitstyps in eine Seitenwand des Grabens hinein, um die Schwellwertspannung des Halbleiterbauteils einzustellen, einschließt.
Ein Ausführungsbeispiel der Erfindung sieht ein Verfahren vor, das die Schritte des Ausbildens eines Halbleitersubstrats, das darin auf einer ersten Fläche einen Graben aufweist, des Ausbildens eines Grundbereichs eines zweiten Leitfähigkeitstyps (z. B. P-Typs), der sich angrenzend an eine Seitenwand des Grabens erstreckt, und des Ausbildens eines Source-Bereichs eines ersten Leitfähigkeitstyps im Grundbereich, der sich angrenzend an eine Seitenwand des Grabens und angrenzend an die erste Fläche erstreckt, aufweist. Ein elektrisch isolierender Bereich (z. B. SiO₂) ist ebenfalls auf einer Seitenwand des Grabens und ein elektrisch leitender Bereich ist im Graben ausgebildet. Um die Schwellenspannung des Halbleiterbauteils einzustellen, werden Dotierstoffe eines ersten Leitfähigkeitstyps durch den elektrisch isolierenden Bereich sowie die Seitenwand des Grabens und in den Source- Bereich des ersten Leitfähigkeitstyps hinein implantiert. Vorzugsweise werden diese implantierten Dotierstoffe während eines nachfolgenden thermischen Behandlungsschritts in den Kanalbereich des Halbleiterbauteils hinein diffundiert, um die Schwellenspannung des Halbleiterbauteils auf bevorzugte Werte einzustellen.
Gemäß einem zweiten Ausführungsbeispiel der Erfindung wird ein Halbleitersubstrat ausgebildet, das eine erste und eine gegenüberliegende, zweite Fläche und einen relativ schwach dotierten Driftbereich (z. B. N⁻) darin aufweist, der sich bis zur ersten Fläche erstreckt. Ein Grundbereich des zweiten Leitfähigkeitstyps (z. B. P-Typ) wird dann im Driftbereich und ein Source-Bereich eines ersten Leitfähigkeitstyps wird im Grundbereich ausgebildet. Das Halbleitersubstrat wird dann an der ersten Fläche geätzt, um darin einen Graben abzugrenzen, der einen Boden im Driftbereich und eine Seitenwand, die sich angrenzend an den Grundbereich erstreckt, aufweist. Ein elektrisch isolierender Bereich wird dann auf der Seitenwand des Grabens ausgebildet und auf diesen Schritt folgt der Schritt des Ausbildens eines elektrisch leitenden Bereichs (z. B. eines Polysilicium-Gates) im Graben auf dem elektrisch isolierenden Bereich. Der elektrisch isolierende Bereich und der leitende Bereich können dann teilweise abgeätzt werden, um einen Teil des elektrisch isolierenden Bereichs, der sich angrenzend an einen oberen Teil der Seitenwand des Grabens erstreckt, dünner zu machen. Dotierstoffe eines ersten Leitfähigkeitstyps werden dann durch den oberen Teil der Seitenwand des Grabens und in den Source- und den Grundbereich hinein implantiert. Während der nachfolgenden thermischen Behandlung diffundieren diese implantierten Dotierstoffe längs der Seitenwand des Grabens hinab. Dies verkürzt die Länge des Kanals des Halbleiterbauteils (im Grundbereich) und verringert die Schwellenspannung des Bauteils, indem der Kanal auf einen Teil des Grundbereichs beschränkt wird, der keinen hohen Dotierstoffgrad aufnehmen kann. Hohe Konzentrationen von Dotierstoffen werden typischerweise in die oberen Teile des Grundbereichs hinein implantiert und/oder diffundiert, um den Kontaktwiderstand zu verringern.
Die Erfindung wird nachstehend anhand der Figuren näher erläutert. Es zeigen:
Fig. 1 eine Querschnittsansicht eines vertikalen Halbleiterschaltbauteils gemäß einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2-5 Querschnittsansichten von Zwischenstrukturen, die ein Herstellungsverfahren des vertikalen Halbleiterschaltbauteils von Fig. 1 erläutern, und
Fig. 6 eine Querschnittsansicht eines herkömmlichen, vertikalen MOSFET.
Die Erfindung wird nun unter Bezugnahme auf die beiliegenden Figuren, in denen die bevorzugten Ausführungsbeispiele der Erfindung dargestellt sind, detaillierter beschrieben. In den Figuren ist die Dicke der Schichten und Bereiche zum Zwecke der Klarheit übertrieben dargestellt. Gleiche Bezugszeichen beziehen sich durchweg auf gleiche Elemente. Weiterhin beziehen sich die Begriffe "erster Leitfähigkeitstyp" und "zweiter Leitfähigkeitstyp" auf entgegengesetzte Leitfähigkeitstypen, wie z. B. den N- oder P-Typ, jedoch schließt jedes hier beschriebene und dargestellte Ausführungsbeispiel das komplementäre (entgegengesetzt dotierte) Ausführungsbeispiel ebenfalls ein.
Unter Bezugnahme auf die Fig. 1-5 werden Verfahren zum Herstellen von Halbleiterschaltbauteilen gemäß der Erfindung beschrieben. Diese Halbleiterschaltbauteile können vertikale Leistungshalbleiterbauteile wie z. B. Isolierschicht-Feldeffekttransistoren (IGFETs, z. B. MOSFETs) und Isolierschicht-Bipolartransistoren (IGBTs) umfassen. Wie dies am besten in den Fig. 1 und 5 dargestellt ist, kann ein vertikales Leistungshalbleiterbauteil einen relativ hoch dotierten Pufferbereich 50 (z. B. N⁺) oder ein relativ hoch dotiertes Substrat und einen relativ schwach dotierten Driftbereich 52 (z. B. N⁻) auf dem Pufferbereich/Substrat 50 aufweisen. Wie den Fachleuten bekannt ist, kann der Driftbereich 52 durch epitaktisches Aufwachsen eines in-situ dotierten Driftbereichs 52 auf einer Oberfläche des Pufferbereichs/Substrats 50 ausgebildet werden. Wie dargestellt, ist ebenfalls ein Grundbereich 54 (bzw. Body- Bereich) im Driftbereich 52 vorgesehen. Der Grundbereich 54, der eine Deckschicht oder einen Wannenbereich (z. B. eine P-Typ Wanne) aufweisen kann, erstreckt sich bis zur Oberfläche des Driftbereichs 52. Der Grundbereich 54 kann lokale Bereiche verschiedener Leitfähigkeit aufweisen. Z. B. kann ein Teil des Grundbereichs 54, der sich angrenzend an eine erste Elektrode 70 erstreckt, höher dotiert sein als die umgebenden Teile des Grundbereichs 54. Dieser höhere Dotiergrad erleichtert das Ausbilden eines ohmschen Kontakts zwischen dem Grundbereich 54 und der ersten Elektrode 70. Typischerweise wird dieser höher dotierte Teil des Grundbereichs 54 durch selektives Implantieren und anschließendes Diffundieren der Dotierstoffe eines festgelegten Leitfähigkeitstyps in die oberen Teile des Grundbereichs 54 hinein ausgebildet.
Ein Source-Bereich 56 mit relativ hoher Leitfähigkeit wird ebenfalls im Grundbereich 54 vorgesehen. Wie im folgenden ausführlicher beschrieben wird, enthält der Source-Bereich 56 vertikale Erweiterungen, die dadurch ausgebildet werden, daß Source-Bereich-Dotierstoffe durch die Seitenwand des Grabens T implantiert werden. Diese Erweiterungen sind so konzipiert, um eine Schwellwertspannungssteuerung durch Beschränken des Kanalbereichs des Bauteils auf einen Teil des Grundbereichs 54, der sich angrenzend an eine obere Fläche des Driftbereichs 52 erstreckt, vorzusehen. Um ein Gate-gesteuertes Anschalten und Ausschalten des vertikalen Halbleiterbauteils vorzusehen, wird ein Graben T an der oberen Fläche ausgebildet. Wie dies dargestellt ist, erstreckt sich der Graben T in den Driftbereich 52 hinein und weist Seitenwände auf, die sich angrenzend an den Grundbereich 54 und den Source-Bereich 56 erstrecken. Ein zusammengesetzter, elektrisch isolierender Bereich oder Schichten 64 und 67 werden ebenfalls ausgebildet, um eine leitende Gate-Elektrode 65 gegenüber dem Source-Bereich, dem Grundbereich, dem Driftbereich und der ersten Elektrode 70 elektrisch zu isolieren. Eine elektrische Isolation wird ebenfalls durch eine Phosphorsilikatglasschicht 68 (PSG-Schicht) vorgesehen. Ein elektrischer Kontakt an die Gate- Elektrode 65 kann in einer dritten Raumrichtung, die nicht dargestellt ist, hergestellt werden. Wie dies den Fachleuten bekannt ist, induziert das Anlegen einer festgelegten Potentialvorspannung an die Gate-Elektrode 65 die Ausbildung von Inversionsschichtkanälen im Grundbereich 54. Diese Inversionsschichtkanäle erstrecken sich angrenzend an die Seitenwände des Grabens T und schließen den Driftbereich 52 mit dem Source-Bereich 56 "kurz" und leiten eine Durchlaßleitung ein oder halten diese aufrecht.
Wie dies in den Fig. 2-5 dargestellt ist, schließen bevorzugte Verfahren die Schritte des Ausbildens eines Driftbereichs 52 eines ersten Leitfähigkeitstyps (z. B. N-Typ) auf einer Fläche eines Halbleitersubstrats 50 ein.
Hier kann das Substrat eine relativ hoch dotierte Pufferschicht (z. B. N⁺) aufweisen, die als ein Drain- Bereich eines vertikalen MOSFET′s wirkt oder als ein Zwischenbereich eines vertikalen IGBT′s wirkt, der einen Emitter-Bereich eines zweiten Leitfähigkeitstyps (z. B. P-Typ) aufweist, der einen P-N-Übergang zur Pufferschicht bildet. Der Driftbereich 52 kann durch epitaktisches Aufwachsen einer in-situ dotierten Schicht von monokristallinem Silicium auf der Fläche des Substrats 50 ausgebildet werden. Der Driftbereich 52 wird dann mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert, um einen Grundbereich 54 auszubilden. Der Grundbereich 54 kann einen Wannenbereich oder einen kontinuierlichen Bereich aufweisen, der durch Implantieren von Dotierstoffen eines zweiten Leitfähigkeitstyps in eine Oberfläche des Driftbereichs 52 und anschließendes Diffundieren lassen der implantierten Dotierstoffe des zweiten Leitfähigkeitstyps ausgebildet wird. Um die Oberfläche des Driftbereichs 52 gegen Implantationsschäden zu schützen, kann eine dünne Pufferschicht 58 (z. B. Oxid) auf der Oberfläche ausgebildet werden. Im Grundbereich 54 werden ebenfalls relativ hoch dotierte Kontaktbereiche (P⁺) ausgebildet, indem selektiv Dotierstoffe eines zweiten Leitfähigkeitstyps in den Grundbereich 54 implantiert werden, wobei eine strukturierte Implantationsmaske (nicht dargestellt) verwendet wird. Diese Dotierstoffe verbessern ebenfalls die Sperr- bzw. Durchbruchspannung des Bauteils. Während der nachfolgenden thermischen Behandlung (z. B. Temperung) diffundieren diese implantierten Dotierstoffe ebenfalls vertikal und lateral in den Grundbereich hinein. Vorzugsweise wird dann ein Source-Bereich 56 durch selektives Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps mit relativ niedrigen Energiewerten in den Grundbereich 54 hinein ausgebildet.
Wie dies in Fig. 3 dargestellt ist, werden dann eine Nitridschicht 60 und eine Oxidschicht 62 auf der Pufferschicht 58 abgeschieden. Die Nitridschicht 60, die Oxidschicht 62 und die Pufferschicht 58 werden dann unter Verwendung herkömmlicher Techniken strukturiert, um einen Teil des Source-Bereichs 56 freizulegen, der sich angrenzend an die Oberfläche des Driftbereichs 62 erstreckt. Unter Verwendung der strukturierten Schichten als eine Maske wird dann ein Ätzschritt ausgeführt, um einen Graben T abzugrenzen. Wie dargestellt, erstreckt sich dieser Graben durch den Source-Bereich 56 und Grundbereich 54. Eine spannungsmindernde Oxidschicht (nicht dargestellt) kann dann auf der Seitenwand des Grabens T ausgebildet werden, um Ätzschäden zu beseitigen. Die spannungsmindernde Oxidschicht wird dann beseitigt. Unter Verwendung von herkömmlichen Techniken wird dann ein elektrisch isolierender Bereich 64 (z. B. ein Gate-Oxidbereich) auf der Seitenwand des Grabens T ausgebildet. Der elektrisch isolierende Bereich kann mit einer Dicke von ungefähr 1.000 Å ausgebildet werden.
Wie in Fig. 4 dargestellt, wird dann ein elektrisch leitender Bereich 65 (z. B. dotiertes, polykristallines Silicium) im Graben T ausgebildet. Der elektrisch leitende Bereich 65 kann durch Abscheiden einer Deckschicht von polykristallinem Silicium und anschließendem Zurückätzen der abgeschiedenen Schicht, um jene Teile des elektrisch isolierenden Bereichs 64 freizulegen, die sich angrenzend an die oberen Teile der Seitenwand des Grabens T erstrecken, ausgebildet werden. Hier wird der elektrisch leitende Bereich 65 vorzugsweise so ausgebildet, daß er eine Fläche unterhalb des Schnittpunkts (an der Seitenwand des Grabens; in Fig. 5 als Punkt "A" dargestellt) zwischen dem Source-Bereich 56 und dem Grundbereich 54 aufweist. Vorzugsweise werden ebenfalls die freiliegenden Teile des elektrisch isolierenden Bereichs 64 geätzt, um die Dicke des elektrisch isolierenden Bereichs 64 an der Peripherie der Öffnung des Grabens auf weniger als ungefähr 500 Å zu ätzen.
Wie weiterhin in Fig. 4 dargestellt ist, werden dann Dotierstoffe eines ersten Leitfähigkeitstyps (z. B. N-Typ) unter einem bevorzugten Versetzungswinkel (d. h., weniger als 90° gegenüber der Fläche des Driftbereichs 52) durch den ausgedünnten Teil des elektrisch isolierenden Bereichs 64 und durch den oberen Teil der Seitenwand des Grabens T sowie in den Grundbereich 54 und den Source-Bereich 56 nahe dem Schnittpunkt (Punkt "A") hinein implantiert. Dieser Implantationsschritt wird vorzugsweise ausgeführt, um dotierte Source-Bereichs-Erweiterungen 56A (Fig. 5) auszubilden. Diese Source-Bereichs-Erweiterungen 56A sind so konzipiert, um eine Schwellenwertsteuerung vorzusehen, indem der Teil des Grundbereichs 54, in dem der Kanalbereich ausgebildet ist, verkürzt wird und indem das Source-seitige Ende des Kanalbereichs von relativ hoch dotierten Teilen des Grundbereichs 54 wegbewegt wird (d. h., wegliegend von der Oberfläche des Driftbereichs 52). Speziell kann die Schwellenspannung des Halbleiterbauteils vorteilhafterweise reduziert werden, indem der Kanalbereich auf jene Teile des Grundbereichs 54 beschränkt wird, die relativ schwach dotiert sind.
Wie dies in Fig. 5 dargestellt ist, werden die strukturierte Nitridschicht 60, die Oxidschicht 62 und die Pufferschicht 58 entfernt, um die Oberfläche des Driftbereichs 52 sowie des Source-Bereichs und des Grundbereichs darin freizulegen. Ein oberer, elektrisch isolierender Bereich 67 (z. B. eine thermische Oxidschicht) wird dann auf einer Oberfläche des elektrisch leitenden Bereichs 65 (z. B. einer Gate-Elektrode) ausgebildet. Der obere elektrisch isolierende Bereich 67 und der elektrisch isolierende Bereich 64 auf der Seitenwand des Grabens T isolieren die Gate-Elektrode 65 gegenüber angrenzenden Bereichen elektrisch. Um das Halbleiterbauteil abzuschließen und um elektrische Kontakte zum Source- Bereich und Grundbereich herzustellen, wird dann eine Phosphorsilikatglas-Schicht 68 (PSG-Schicht) auf dem oberen elektrisch isolierenden Bereich 67 strukturiert, und danach wird eine Metallisierungsschicht abgeschieden, um eine erste Elektrode mit ohmschem Kontakt zum Source-Bereich und zum Grundbereich auszubilden.

Claims (13)

1. Verfahren zum Herstellen eines Halbleiterschaltbauteils, das die Schritte aufweist:
Ausbilden eines Halbleitersubstrats, das an seiner ersten Fläche einen Graben (T), einen Grundbereich (54) eines zweiten Leitfähigkeitstyps, der sich angrenzend an eine Seitenwand des Grabens (T) erstreckt, und einen Source-Bereich (56) eines ersten Leitfähigkeitstyps im Grundbereich (54), der sich angrenzend an die Seitenwand des Grabens und an die erste Fläche erstreckt, enthält;
Ausbilden eines elektrisch isolierenden Bereichs (64) auf der Seitenwand des Grabens (T);
Ausbilden eines elektrisch leitenden Bereichs (65) im Graben (T) und
Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps durch den elektrisch isolierenden Bereich (64) sowie die Seitenwand des Grabens (T) und in den Source-Bereich (56) des ersten Leitfähigkeitstyps hinein, um darin die Dotierstoffkonzentration des ersten Leitfähigkeitstyps zu vergrößern.
2. Verfahren nach Anspruch 1, bei dem dem Implantationsschritt der Schritt des Entfernens eines Teils des elektrisch leitenden Bereichs (65) vorausgeht, um einen ersten Teil des elektrisch isolierenden Bereichs (64) auf einem oberen Teil der Seitenwand des Grabens (T) freizulegen.
3. Verfahren nach Anspruch 2, bei dem der Implantationsschritt das Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps durch den freiliegenden Teil des elektrisch isolierenden Bereichs (64) sowie den oberen Teil der Seitenwand des Grabens (T) und in den Source-Bereich (56) hinein aufweist.
4. Verfahren nach Anspruch 2, bei dem der Schritt des Entfernens das Ätzen des elektrisch leitenden Bereichs (65) und des elektrisch isolierenden Bereichs (64) aufweist und bei dem der Implantationsschritt das Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps durch den oberen Teil der Seitenwand des Grabens (T) und in den Source-Bereich (56) hinein aufweist.
5. Verfahren nach Anspruch 4, bei dem der Implantationsschritt das Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps in den Source- Bereich (56) unter einem Winkel von weniger als 90° in Bezug auf die erste Fläche aufweist.
6. Verfahren nach Anspruch 5, bei dem auf den Implantationsschritt der Schritt des Auffüllens des Grabens (T) mit einem zweiten, elektrisch isolierenden Bereich (67) folgt.
7. Verfahren zum Herstellen eines vertikalen, Gate­ gesteuerten Halbleiterschaltbauteils, das die Schritte aufweist:
Ausbilden eines Halbleitersubstrats mit einer ersten und einer gegenüberliegenden, zweiten Fläche und einem Driftbereich (52) eines ersten Leitfähigkeitstyps, der sich bis zu dessen ersten Fläche erstreckt;
Ausbilden eines Grundbereichs (54) eines zweiten Leitfähigkeitstyps im Driftbereich (52);
Ausbilden eines Source-Bereichs (56) eines ersten Leitfähigkeitstyps im Grundbereich (54);
Ätzen des Halbleitersubstrats an der ersten Fläche, um darin einen Graben (T) abzugrenzen, der im Driftbereich (52) einen Boden und eine Seitenwand, die sich angrenzend an den Grundbereich (54) erstreckt, aufweist;
Ausbilden eines elektrisch isolierenden Bereichs (64) auf der Seitenwand des Grabens (T);
Ausbilden eines elektrisch leitenden Bereichs (65) im Graben (T) und
Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps durch die Seitenwand des Grabens und in den Source-Bereich (56) hinein.
8. Verfahren nach Anspruch 7, bei dem dem Implantationsschritt ein Schritt des Entfernens eines Teils des elektrisch leitenden Bereichs (65) vorausgeht, um einen ersten Teil des elektrisch isolierenden Bereichs (64) auf einem oberen Teil der Seitenwand des Grabens (T) freizulegen.
9. Verfahren nach Anspruch 8, bei dem der Implantationsschritt das Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps durch den freiliegenden, ersten Teil des elektrisch isolierenden Bereichs (64) und in den Source-Bereich (56) hinein aufweist.
10. Verfahren nach Anspruch 9, bei dem der Implantationsschritt das Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps in den Source- Bereich (56) unter einem Winkel von weniger als 90° in Bezug auf die erste Fläche aufweist.
11. Verfahren zum Herstellen eines Halbleiterschaltbauteils, das die Schritte aufweist:
Ausbilden eines MOSFET, der auf einer Fläche eines Halbleitersubstrats ein Graben-Gate aufweist, und
Implantieren von Dotierstoffen eines ersten Leitfähigkeitstyps durch die Seitenwände des Graben-Gates hindurch und in eine Source des MOSFET′s hinein.
12. Verfahren nach Anspruch 11, bei dem der Ausbildungsschritt unter Verwendung einer ersten Maske das Ätzen eines Grabens (T) in die Fläche aufweist und bei dem der Implantationsschritt unter Verwendung der ersten Maske als eine Implantationsmaske das Implantieren von Dotierstoffen des ersten Leitfähigkeitstyps durch die Seitenwände des Graben-Gates aufweist.
13. Verfahren nach Anspruch 12, bei dem dem Implantationsschritt der Schritt des Atzens des Graben-Gates unter Verwendung der ersten Maske als einer Ätzmaske vorausgeht.
DE19720215A 1996-08-16 1997-05-14 Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation Expired - Fee Related DE19720215B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960033956A KR19980014820A (ko) 1996-08-16 1996-08-16 트랜치 게이트형 모스 전계효과 트랜지스터 및 그 제조방법
KR96-33956 1996-08-16

Publications (2)

Publication Number Publication Date
DE19720215A1 true DE19720215A1 (de) 1998-02-19
DE19720215B4 DE19720215B4 (de) 2006-07-27

Family

ID=19469746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19720215A Expired - Fee Related DE19720215B4 (de) 1996-08-16 1997-05-14 Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation

Country Status (4)

Country Link
US (1) US6040212A (de)
JP (1) JP4063353B2 (de)
KR (1) KR19980014820A (de)
DE (1) DE19720215B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210138A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Halbleiterbauelement und Verfahren

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524884B1 (ko) * 1998-08-18 2005-12-21 페어차일드코리아반도체 주식회사 트랜치 게이트 구조를 갖는 전력 모스펫 및 그 제조방법
KR100511930B1 (ko) * 1998-12-16 2005-10-26 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100372638B1 (ko) * 1999-11-22 2003-02-17 주식회사 하이닉스반도체 전계효과 트랜지스터 제조방법
GB0022149D0 (en) 2000-09-09 2000-10-25 Zetex Plc Implantation method
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
KR100498593B1 (ko) * 2002-09-17 2005-07-01 매그나칩 반도체 유한회사 매립 게이트전극을 갖는 반도체 소자의 제조 방법
KR100975972B1 (ko) * 2003-07-11 2010-08-13 매그나칩 반도체 유한회사 Ｃｍｏｓ 트랜지스터의 구조 및 그 제조 방법
JP4567969B2 (ja) * 2003-10-28 2010-10-27 東部エレクトロニクス株式会社 半導体素子のトランジスタ製造方法
JP4917246B2 (ja) * 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
US7416948B2 (en) * 2003-12-30 2008-08-26 Fairchild Semiconductor Corporation Trench FET with improved body to gate alignment
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7989293B2 (en) * 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
KR101186011B1 (ko) 2009-11-27 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그의 형성 방법
KR20130020417A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 반도체 소자
CN104600106B (zh) * 2013-10-30 2017-05-17 和舰科技(苏州)有限公司 沟槽型功率器件及其形成方法
CN112993034A (zh) * 2019-12-18 2021-06-18 东南大学 横向双扩散金属氧化物半导体场效应管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD217087A1 (de) * 1983-08-05 1985-01-02 Mikroelektronik Zt Forsch Tech Verfahren zur herstellung einer halbleitervorrichtung
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5471075A (en) * 1994-05-26 1995-11-28 North Carolina State University Dual-channel emitter switched thyristor with trench gate
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210138A1 (de) * 2002-03-07 2003-10-02 Infineon Technologies Ag Halbleiterbauelement und Verfahren
DE10210138B4 (de) * 2002-03-07 2005-07-21 Infineon Technologies Ag Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US6040212A (en) 2000-03-21
JP4063353B2 (ja) 2008-03-19
JPH1079507A (ja) 1998-03-24
DE19720215B4 (de) 2006-07-27
KR19980014820A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
DE102017208729B4 (de) Leistungshalbleitervorrichtung mit Ladungsausgleichsbauform und Verfahren zum Bilden eines vertikalen Transistors
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE10393853B4 (de) Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil
DE102004036330B4 (de) Halbleiterbauelement
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102005008495A1 (de) MIS-Bauteil mit einem implantierten Drain-Drift-Bereich
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE102015118524B4 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten und Verfahren zu dessen Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102004052153B4 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FAIRCHILD KOREA SEMICONDUCTOR LTD.,, PUCHON, KYUNG

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Inventor name: KIM, HYUN-CHUL, PUCHEON, KYONGGI, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee