CN112993034A - 横向双扩散金属氧化物半导体场效应管及其制造方法 - Google Patents
横向双扩散金属氧化物半导体场效应管及其制造方法 Download PDFInfo
- Publication number
- CN112993034A CN112993034A CN201911312979.5A CN201911312979A CN112993034A CN 112993034 A CN112993034 A CN 112993034A CN 201911312979 A CN201911312979 A CN 201911312979A CN 112993034 A CN112993034 A CN 112993034A
- Authority
- CN
- China
- Prior art keywords
- region
- conductivity type
- gate structure
- body region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 19
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 210000000746 body region Anatomy 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000005669 field effect Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种横向双扩散金属氧化物半导体场效应管，包括：衬底；漂移区，设于所述衬底上；漏极区，设于所述漂移区中；体区，设于所述衬底上；源极区，设于所述体区中；平面栅结构，设于所述体区上；槽栅结构，从所述体区的顶部向下方延伸；体轻掺杂区，设于所述体区中且紧贴所述槽栅结构的侧壁设置，所述体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与所述体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。本发明通过设置与体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致的体轻掺杂区，从而使平面栅的阈值电压与槽栅的阈值电压趋于一致。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种横向双扩散金属氧化物半导体场效应管，还涉及一种横向双扩散金属氧化物半导体场效应管的制造方法。
背景技术
功率器件中横向双扩散金属氧化物半导体场效应管(Lateral Double-DiffusedMOSFET，简称LDMOS)具有开关速度快、输出功率大、线性增益高、耐久性好等优点，同时LDMOS器件基于成熟的硅工艺，使得其制作成本较低，所以LDMOS器件逐渐取代硅双极型功率器件，广泛应用在电源管理、显示驱动及汽车电子等领域中。
基于传统的硅工艺技术，传统功率LDMOS器件的导通电阻已经逐渐达到硅物理极限。因此，多沟道功率LDMOS器件应运而生，该器件在传统LDMOS结构的基础上，在源极一侧新增一槽栅结构，该槽栅结构处于传统结构的P型体区内。此新型器件相比于传统结构，可提供新的电流来源，在考虑槽栅面积的前提下，该结构导通电阻仍然有较大程度的降低。
然而，对于与平面栅结构共用同一个P型体区的槽栅结构，由于制造工艺的限制，其阈值电压会比平面栅更大，但这往往不符合器件的设计指标。
发明内容
基于此，有必要提供一种平面栅的阈值电压与槽栅的阈值电压一致性好的横向双扩散金属氧化物半导体场效应管及其制造方法。
一种横向双扩散金属氧化物半导体场效应管，包括：衬底，具有第二导电类型；漂移区，具有第一导电类型，设于所述衬底上，所述第一导电类型和第二导电类型为相反的导电类型；漏极区，设于所述漂移区中；体区，设于所述衬底上，具有第二导电类型；源极区，设于所述体区中；平面栅结构，设于所述体区上；槽栅结构，从所述体区的顶部向下方延伸；体轻掺杂区，设于所述体区中且紧贴所述槽栅结构的侧壁设置，具有第二导电类型，所述体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与所述体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。
在其中一个实施例中，所述体轻掺杂区是通过掺杂小于所述体区浓度的第一导电类型杂质形成。
在其中一个实施例中，所述槽栅结构贯穿所述体区。
在其中一个实施例中，所述源极区包括第一导电类型区和第二导电类型区，所述第二导电类型区靠近所述平面栅结构的一侧和靠近所述槽栅结构的一侧均设有所述第一导电类型区。
一种横向双扩散金属氧化物半导体场效应管的制造方法，包括：获取形成有沟槽的衬底，所述衬底具有第二导电类型；在所述沟槽的侧壁掺杂第一导电类型杂质以形成体轻掺杂区，所述第一导电类型和第二导电类型为相反的导电类型；在所述沟槽中填充多晶硅；形成平面栅结构及体区，所述平面栅结构位于所述体区上，所述体轻掺杂区被所述体区包围，所述体区具有第二导电类型，所述体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与所述体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。
在其中一个实施例中，所述获取形成有沟槽的衬底的步骤包括：获取衬底；在所述衬底表面形成开有沟槽刻蚀窗口的掩膜层；通过所述沟槽刻蚀窗口刻蚀形成所述沟槽；所述在所述沟槽的侧壁掺杂第一导电类型杂质以形成体轻掺杂区的步骤，包括以所述掩膜层为注入阻挡层注入第一导电类型杂质，且所述注入是注入角度与衬底平面的夹角大于零度小于90度的倾斜注入。
在其中一个实施例中，所述在所述沟槽中填充多晶硅的步骤之后、所述形成平面栅结构及体区的步骤之前，还包括注入第一导电类型杂质在所述衬底上部形成第一导电类型的阱区的步骤。
在其中一个实施例中，所述在所述沟槽中填充多晶硅的步骤之前还包括在所述沟槽的内表面形成槽栅介质层的步骤；所述形成平面栅结构的步骤包括：在所述阱区的上表面形成平面栅介质层；在所述平面栅介质层上形成平面栅多晶硅层。
在其中一个实施例中，所述形成平面栅介质层的步骤之前，还包括在所述阱区中形成第一导电类型的漂移区的步骤。
在其中一个实施例中，还包括离子注入形成第一导电类型区和第二导电类型区的步骤，所述第一导电类型区包括形成于所述漂移区中的漏极区，所述第二导电类型区形成于所述体区中，且所述体区中所述第二导电类型区靠近所述平面栅结构的一侧和靠近所述槽栅结构的一侧均设有所述第一导电类型区，所述体区中的所述第一导电类型区和第二导电类型区共同作为源极区。
上述横向双扩散金属氧化物半导体场效应管及其制造方法，通过设置与体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致的体轻掺杂区，从而使平面栅的阈值电压与槽栅的阈值电压趋于一致。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是一实施例中横向双扩散金属氧化物半导体场效应管的结构示意图；
图2是一实施例中横向双扩散金属氧化物半导体场效应管的制造方法的流程图；
图3是一实施例中体轻掺杂区的注入示意图；
图4是一实施例中体区注入的示意图；
图5是进一步的实施例中横向双扩散金属氧化物半导体场效应管的制造方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一实施例中横向双扩散金属氧化物半导体场效应管的结构示意图，包括衬底10、漂移区50、体区60、平面栅结构30、槽栅结构40、漏极区52、源极区、体轻掺杂区61。衬底10具有第二导电类型。漂移区50设于衬底10上，具有第一导电类型。体区60设于衬底10上，具有第二导电类型。漏极区52设于漂移区50中，具有第一导电类型。源极区设于体区60中。平面栅结构30设于体区60上。槽栅结构40从体区60的顶部向下方延伸。体轻掺杂区61设于体区60中且紧贴槽栅结构40的侧壁设置，具有第二导电类型。体轻掺杂区61的掺杂浓度小于周围的体区60的掺杂浓度、且与体区位于平面栅结构30下方的上表面区域的掺杂浓度趋于一致。
在本实施例中，第一导电类型是N型，第二导电类型是P型；在另一个实施例中，也可以第一导电类型是P型，第二导电类型是N型。具体地，在图1所示的实施例中，衬底10为P型衬底，漂移区50为N型漂移区，体区60为P型体区，漏极区52为N+区，源极区包括P+区62和在P+区62的两侧设置的N+区54。
由于体区60一般通过离子注入后热扩散形成，因此体区60在某一深度的掺杂浓度最高，而在比该深度浅和深的位置掺杂浓度均逐渐降低，即体区60上表面的掺杂浓度会较低。上述横向双扩散金属氧化物半导体场效应管，通过设置与体区60位于平面栅结构30下方的上表面区域的掺杂浓度趋于一致的体轻掺杂区61，从而使平面栅的阈值电压与槽栅的阈值电压趋于一致。
在一个实施例中，体轻掺杂区61是通过掺杂低浓度、小剂量的第一导电类型杂质(浓度小于体区60的掺杂浓度)形成。例如可以通过离子注入工艺在相应位置注入第一导电类型杂质形成。
在图1所示的实施例中，横向双扩散金属氧化物半导体场效应管还包括阱区20。阱区20设于衬底10上，具有第一导电类型。在图1所示的实施例中，漂移区50和体区60是设于阱区20中，阱区20是高压N阱。可以根据器件的设计指标来调整阱区20的掺杂浓度，以调整阱区20的耐压。
在图1所示的实施例中，槽栅结构40贯穿体区60。
在一个实施例中，平面栅结构30包括平面栅介质层和平面栅介质层上的平面栅多晶硅层；槽栅结构40形成于从体区60的顶部向下方延伸的沟槽中，包括形成于该沟槽内表面的槽栅介质层和槽栅介质层上的槽栅多晶硅层。在一个实施例中，平面栅介质层和槽栅介质层的材质是硅氧化物，例如二氧化硅。
在图1所示的实施例中，横向双扩散金属氧化物半导体场效应管还包括场氧层70。场氧层70设于漂移区50上并向体区60延伸。平面栅多晶硅层从体区60上表面的平面栅介质层上向场氧层70上延伸。
本申请同样提供一种横向双扩散金属氧化物半导体场效应管的制造方法，图2是一实施例中横向双扩散金属氧化物半导体场效应管的制造方法的流程图，包括：
S210，获取形成有沟槽的衬底。
衬底具有第二导电类型。在一个实施例中，是在衬底上通过刻蚀工艺形成沟槽。具体可以先在衬底表面形成开有沟槽刻蚀窗口的掩膜层，然后通过沟槽刻蚀窗口刻蚀形成沟槽。在一个实施例中，先在衬底表面涂覆光刻胶，然后通过光刻和显影工艺将沟槽的图形转移到光刻胶上，形成沟槽刻蚀窗口，再通过刻蚀工艺刻蚀形成沟槽。
S220，在沟槽的侧壁掺杂第一导电类型杂质以形成体轻掺杂区。
第一导电类型和第二导电类型为相反的导电类型。在本实施例中，第一导电类型是N型，第二导电类型是P型；在另一个实施例中，也可以第一导电类型是P型，第二导电类型是N型。在一个实施例中，步骤S220是以刻蚀所述沟槽的掩膜层为注入阻挡层，并倾斜注入第一导电类型杂质(即注入角度与衬底平面的夹角α大于零度小于90度)。图3是一实施例中体轻掺杂区的注入示意图，可以理解的，由于沟槽的侧壁一般较为陡峭，因此使用倾斜注入较容易获得所需的体轻掺杂区。
通过将N型材料以一定角度α注入到沟槽侧壁(即槽栅侧壁)紧邻的衬底中，从而在槽栅侧壁形成一层低浓度的N型薄层。由于N型薄层可中和P型体区的部分注入量，使得该区域的P型浓度较P型体区的其他区域低，即作为体轻掺杂区。由于体轻掺杂区的注入使用槽栅的沟槽刻蚀的光刻胶作为注入阻挡层，因此无需为体轻掺杂区单独做一块掩膜版，因此可以节省成本。通过调节角度α可以调节体轻掺杂区在器件垂直方向的长度。
S230，在沟槽中填充多晶硅。
在一个实施例中，是使用淀积工艺在沟槽内形成多晶硅。
S240，形成平面栅结构及体区。
体区具有第二导电类型。在一个实施例中，是先形成平面栅结构后再形成体区。在其他实施例中，也可以先形成体区再形成平面栅结构。平面栅结构位于体区上，体轻掺杂区被体区包围(除了体轻掺杂区紧贴沟槽侧壁的那一面以外)。体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。
在一个实施例中，步骤S230和S240之间还包括注入第一导电类型杂质在衬底上部形成第一导电类型的阱区的步骤，即通过离子注入使P型衬底的上部变为N阱。
在一个实施例中，体区是注入第二导电类型的杂质离子后通过一定的热过程得到。体区注入后应使得步骤S220注入的第一导电类型杂质被全部中和，因此步骤S220注入的浓度和剂量要控制在较低的水平。图4是一实施例中体区注入的示意图(未示出平面栅结构)，在该实施例中，槽栅结构贯穿体区。
在一个实施例中，步骤S230之前还包括在沟槽的内表面形成槽栅介质层的步骤。在一个实施例中，可以先形成槽栅介质层后再执行步骤S220。在一个实施例中，槽栅介质层的材质是二氧化硅，可以用热氧化生长的方式形成槽栅介质层。
在一个实施例中，步骤S240形成平面栅结构是在阱区的上表面形成平面栅介质层，然后在平面栅介质层上形成平面栅多晶硅层。在一个实施例中，平面栅介质层的材质是硅氧化物，例如二氧化硅。在一个实施例中，可以用热氧化生长的方式形成平面栅介质层，通过淀积多晶硅在平面栅介质层上形成平面栅多晶硅层。
在一个实施例中，在形成平面栅介质层之前，还包括在阱区中形成第一导电类型的漂移区的步骤。
在一个实施例中，步骤S240后还包括离子注入形成第一导电类型区和第二导电类型区的步骤。第一导电类型区包括形成于漂移区中的漏极区，第二导电类型区形成于体区中，且体区中第二导电类型区靠近平面栅结构的一侧和靠近槽栅结构的一侧均设有第一导电类型区，体区中的第一导电类型区和第二导电类型区共同作为源极区。在一个实施例中，第一导电类型区为N+区，第二导电类型区为P+区。
在一个实施例中，形成第一导电类型区和第二导电类型区的步骤之后还包括通过淀积金属形成金属电极的步骤。
基于以上所有的实施例，图5是进一步的实施例中横向双扩散金属氧化物半导体场效应管的制造方法的流程图。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种横向双扩散金属氧化物半导体场效应管，其特征在于，包括：
衬底，具有第二导电类型；
漂移区，具有第一导电类型，设于所述衬底上，所述第一导电类型和第二导电类型为相反的导电类型；
漏极区，具有第一导电类型，设于所述漂移区中；
体区，设于所述衬底上，具有第二导电类型；
源极区，设于所述体区中；
平面栅结构，设于所述体区上；
槽栅结构，从所述体区的顶部向下方延伸；
体轻掺杂区，设于所述体区中且紧贴所述槽栅结构的侧壁设置，具有第二导电类型，所述体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与所述体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。
2.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述体轻掺杂区是通过掺杂小于所述体区浓度的第一导电类型杂质形成。
3.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述槽栅结构贯穿所述体区。
4.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于，所述源极区包括第一导电类型区和第二导电类型区，所述第二导电类型区靠近所述平面栅结构的一侧和靠近所述槽栅结构的一侧均设有所述第一导电类型区。
5.一种横向双扩散金属氧化物半导体场效应管的制造方法，包括：
获取形成有沟槽的衬底，所述衬底具有第二导电类型；
在所述沟槽的侧壁掺杂第一导电类型杂质以形成体轻掺杂区，所述第一导电类型和第二导电类型为相反的导电类型；
在所述沟槽中填充多晶硅；
形成平面栅结构及体区，所述平面栅结构位于所述体区上，所述体轻掺杂区被所述体区包围，所述体区具有第二导电类型，所述体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与所述体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。
6.根据权利要求5所述的横向双扩散金属氧化物半导体场效应管的制造方法，其特征在于，所述获取形成有沟槽的衬底的步骤包括：
获取衬底；
在所述衬底表面形成开有沟槽刻蚀窗口的掩膜层；
通过所述沟槽刻蚀窗口刻蚀形成所述沟槽；
所述在所述沟槽的侧壁掺杂第一导电类型杂质以形成体轻掺杂区的步骤，包括以所述掩膜层为注入阻挡层注入第一导电类型杂质，且所述注入是注入角度与衬底平面的夹角大于零度小于90度的倾斜注入。
7.根据权利要求6所述的横向双扩散金属氧化物半导体场效应管的制造方法，其特征在于，所述在所述沟槽中填充多晶硅的步骤之后、所述形成平面栅结构及体区的步骤之前，还包括注入第一导电类型杂质在所述衬底上部形成第一导电类型的阱区的步骤。
8.根据权利要求7所述的横向双扩散金属氧化物半导体场效应管的制造方法，其特征在于，所述在所述沟槽中填充多晶硅的步骤之前还包括在所述沟槽的内表面形成槽栅介质层的步骤；所述形成平面栅结构的步骤包括：
在所述阱区的上表面形成平面栅介质层；
在所述平面栅介质层上形成平面栅多晶硅层。
9.根据权利要求8所述的横向双扩散金属氧化物半导体场效应管的制造方法，其特征在于，所述形成平面栅介质层的步骤之前，还包括在所述阱区中形成第一导电类型的漂移区的步骤。
10.根据权利要求9所述的横向双扩散金属氧化物半导体场效应管的制造方法，其特征在于，还包括离子注入形成第一导电类型区和第二导电类型区的步骤，所述第一导电类型区包括形成于所述漂移区中的漏极区，所述第二导电类型区形成于所述体区中，且所述体区中所述第二导电类型区靠近所述平面栅结构的一侧和靠近所述槽栅结构的一侧均设有所述第一导电类型区，所述体区中的所述第一导电类型区和第二导电类型区共同作为源极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911312979.5A CN112993034A (zh) | 2019-12-18 | 2019-12-18 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911312979.5A CN112993034A (zh) | 2019-12-18 | 2019-12-18 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112993034A true CN112993034A (zh) | 2021-06-18 |
Family
ID=76344122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911312979.5A Pending CN112993034A (zh) | 2019-12-18 | 2019-12-18 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112993034A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024017136A1 (zh) * | 2022-07-18 | 2024-01-25 | 无锡华润华晶微电子有限公司 | 一种半导体器件结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040212A (en) * | 1996-08-16 | 2000-03-21 | Fairchild Korea Semiconductor, Ltd. | Methods of forming trench-gate semiconductor devices using sidewall implantation techniques to control threshold voltage |
| JP2007067297A (ja) * | 2005-09-01 | 2007-03-15 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| CN103329268A (zh) * | 2011-03-17 | 2013-09-25 | 富士电机株式会社 | 半导体器件及制造其的方法 |
-
2019
- 2019-12-18 CN CN201911312979.5A patent/CN112993034A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040212A (en) * | 1996-08-16 | 2000-03-21 | Fairchild Korea Semiconductor, Ltd. | Methods of forming trench-gate semiconductor devices using sidewall implantation techniques to control threshold voltage |
| JP2007067297A (ja) * | 2005-09-01 | 2007-03-15 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| CN103329268A (zh) * | 2011-03-17 | 2013-09-25 | 富士电机株式会社 | 半导体器件及制造其的方法 |
Non-Patent Citations (1)
| Title |
|---|
| TOBIAS ERLBACHER等: "Trench gate integration into planar technology for reduced on-resistance in LDMOS devices", 《2010 22ND INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC"S (ISPSD)》, 9 August 2010 (2010-08-09), pages 181 - 184 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024017136A1 (zh) * | 2022-07-18 | 2024-01-25 | 无锡华润华晶微电子有限公司 | 一种半导体器件结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6569738B2 (en) | Process for manufacturing trench gated MOSFET having drain/drift region | |
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| US6764906B2 (en) | Method for making trench mosfet having implanted drain-drift region | |
| US7019360B2 (en) | High voltage power mosfet having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
| US7091552B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| CN111987166B (zh) | 横向双扩散晶体管的制造方法 | |
| US8067289B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP1177583B1 (en) | Silicon carbide lateral mosfet and method of making the same | |
| US20220190156A1 (en) | LDMOS Architecture and Method for Forming | |
| US7701001B2 (en) | Short channel trench power MOSFET with low threshold voltage | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| US20060043434A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN112993021B (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN112993034A (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
| JP2003518749A (ja) | ゲートのブレークダウン保護機能付きのシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 | |
| CN112599600A (zh) | 垂直双扩散晶体管及其制造方法 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| CN117133791B (zh) | 一种自适应超结沟槽式mosfet器件及其制备方法 | |
| US20090020832A1 (en) | Semiconductor Devices and the Manufacture Thereof | |
| WO2010001338A1 (en) | Manufacture of semiconductor devices | |
| CN117913136A (zh) | 超结ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210618 |