CN117913136A - 超结ldmos器件及其制备方法 - Google Patents

Abstract

本申请涉及一种超结LDMOS器件及其制备方法，该超结LDMOS器件包括：衬底、外延层、源引出区、漏引出区和超结漂移区。其中，外延层位于衬底上；源引出区和漏引出区沿第一方向间隔设置于外延层内；超结漂移区位于源引出区和漏引出区之间；超结漂移区包括沿第二方向相邻排布的至少一个第一柱区和至少一个第二柱区；由超结漂移区靠近源引出区的一端至超结漂移区靠近漏引出区的一端，第一柱区在第三方向上的深度处处相等，第二柱区在第三方向上的深度逐渐减小。本申请能够提高超结LDMOS器件耐压。

Description

超结LDMOS器件及其制备方法

技术领域

本申请涉及集成电路技术领域，特别是涉及一种超结LDMOS器件及其制备方法。

背景技术

横向双扩散金属氧化物半导体(LDMOS，Lateral Double-diffused MOSFET)是高压集成电路HVIC(High Voltage Integrated Circuit)和功率集成电路PIC(PowerIntegrated Circuit)的关键技术。其主要特征在于沟道区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区掺杂类型与漏端一致，通过加入漂移区，可以起到分担击穿电压的作用。

超结LDMOS是一种改进型LDMOS，即传统LDMOST的低掺杂N型漂移区被一组交替排布的N型柱区和P型柱区所取代。理论上，如果P/N柱区之间的电荷能够完美补偿，漂移区达到完全耗尽，则超结LDMOS可以获得比传统LDMOS更高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻，因此，超结器件可以在击穿电压和导通电阻两个关键参数之间取得一个很好的平衡。

然而，上述超结LDMOS器件在漏端加高压时，由于衬底辅助耗尽效应的存在，降低了超结LDMOS器件的耐压。

发明内容

基于此，有必要针对上述问题，提供一种超结LDMOS器件及其制备方法，能够提高。

为了实现上述目的，第一方面，本申请提供了一种超结LDMOS器件，能够提高超结LDMOS器件的耐压。

该超结LDMOS器件包括：衬底、外延层、源引出区、漏引出区和超结漂移区。

其中，外延层位于衬底上；源引出区和漏引出区沿第一方向间隔设置于外延层内；超结漂移区位于源引出区和漏引出区之间；超结漂移区包括沿第二方向相邻排布的至少一个第一柱区和至少一个第二柱区；由超结漂移区靠近源引出区的一端至超结漂移区靠近漏引出区的一端，第一柱区在第三方向上的深度处处相等，第二柱区在第三方向上的深度逐渐减小。

其中，衬底和第二柱区均具有第一导电类型，外延层、源引出区、漏引出区和第一柱区均具有第二导电类型，第一导电类型和第二导电类型相反；第一方向、第二方向和第三方向两两垂直，衬底的厚度方向为第三方向。

在其中一个实施例中，第一柱区远离衬底一侧的表面，以及第二柱区远离衬底一侧的表面均与外延层远离衬底的表面重合。

在其中一个实施例中，第一柱区在第二方向上的宽度，与第二柱区在第二方向上的宽度相等。

在其中一个实施例中，外延层内还设置有轻掺杂区，轻掺杂区位于第二柱区靠近衬底的一侧，且与第二柱区邻接；

其中，由轻掺杂区靠近源引出区的一端至轻掺杂区靠近漏引出区的一端，轻掺杂区在第三方向上的高度逐渐减小。

在其中一个实施例中，轻掺杂区具有第一导电类型，轻掺杂区的掺杂浓度小于第二柱区的掺杂浓度；

或，轻掺杂区具有第二导电类型，轻掺杂区的掺杂浓度小于第一柱区的掺杂浓度。

在其中一个实施例中，第二柱区靠近衬底一侧的表面为斜面。

在其中一个实施例中，第二柱区靠近衬底一侧的表面为台阶面。

在其中一个实施例中，超结漂移区包括多个第一柱区和多个第二柱区，多个第一柱区和多个第二柱区沿第二方向交替排布。

在其中一个实施例中，由超结漂移区靠近源引出区的一端至超结漂移区靠近漏引出区的一端，第二柱区的掺杂浓度逐渐减小。

第二方面，本申请提供了一种超结LDMOS器件的制备方法，包括：

提供第一导电类型的衬底；

于衬底上形成第二导电类型的外延层，第一导电类型和第二导电类型相反；

于外延层内形成超结漂移区、源引出区和漏引出区；源引出区和漏引出区沿第一方向间隔设置，超结漂移区位于源引出区和漏引出区之间；超结漂移区包括沿第二方向相邻排布的至少一个第一柱区和至少一个第二柱区；由超结漂移区靠近源引出区的一端至超结漂移区靠近漏引出区的一端，第一柱区在第三方向上的深度处处相等，第二柱区在第三方向上的深度逐渐减小；第二柱区具有第一导电类型，源引出区、漏引出区和第一柱区均具有第二导电类型；第一方向、第二方向和第三方向两两垂直，第三方向为衬底的厚度方向。

上述的超结LDMOS器件及其制备方法，通过使超结漂移区中的第一柱区在第三方向上的深度不变，以及第二柱区在第三方向上的深度由源引出区(源端)至漏引出区(漏端)逐渐减小。这样，漏端加高压时，漏端最为严重的衬底辅助耗尽效应配合深度降低的第二柱区与第一柱区达到电荷平衡，从而消除了衬底辅助耗尽效应，提高了超结LDMOS器件的耐压。

附图说明

为了更清楚地说明本申请实施例或示例性实施例中的技术方案，下面将对实施例或示例性实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中提供的一种超结LDMOS器件的立体结构示意图；

图2为图1的截面结构示意图；

图3为本申请一实施例中提供的另一种超结LDMOS器件的截面结构示意图；

图4为本申请一实施例中提供的超结LDMOS器件的制备方法的流程示意图。

附图标记说明：

1-超结LDMOS器件；10-衬底；20-外延层；21-源引出区；22-漏引出区；23-超结漂移区；231-第一柱区；232-第二柱区；24-体区；25-体引出区；26-轻掺杂区。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本申请的范围。

第一方面，本申请实施例提供一种超结LDMOS器件，该超结LDMOS器件以N型超结LDMOS器件为例，第一导电类型为P型且第二导电类型为N型。在其他实施例中，该超结LDMOS器件也可以为P型超结LDMOS器件，第一导电类型为N型且第二导电类型为P型。

参照图1-图3所示，本申请实施例提供的超结LDMOS器件1包括衬底10以及设置在衬底10上的外延层20。其中，衬底10的材料可以是单晶硅、多晶硅、无定型硅、锗硅化合物或低温多晶硅(Low Temperature Poly-Silicon，LTPS)等，或者本领域技术人员已知的其他材料。

外延层20内设置有超结漂移区23、源引出区21和漏引出区22。其中，源引出区21和漏引出区22沿第一方向a间隔设置于外延层20内，超结漂移区23位于源引出区21和漏引出区22之间。

超结漂移区23包括沿第二方向b相邻排布的至少一个第一柱区231和至少一个第二柱区232。由超结漂移区23靠近源引出区21的一端至超结漂移区23靠近漏引出区22的一端，第二柱区232在第三方向c上的深度逐渐减小。由超结漂移区23靠近源引出区21的一端至超结漂移区23靠近漏引出区22的一端，第一柱区231在第三方向c上的深度处处相等。

具体地，衬底10和第二柱区232均具有第一导电类型，外延层20、源引出区21、漏引出区22和第一柱区231均具有第二导电类型，第一导电类型和第二导电类型相反。第一方向a、第二方向b和第三方向c两两垂直，衬底10的厚度方向为第三方向c。

上述的超结LDMOS器件1，通过使超结漂移区23中的第一柱区231在第三方向c上的深度不变，以及第二柱区232在第三方向c上的深度由源引出区21(源端)至漏引出区22(漏端)逐渐减小。这样，漏端加高压时，漏端最为严重的衬底10辅助耗尽效应配合深度降低的第二柱区232与第一柱区231达到电荷平衡，从而消除了衬底10辅助耗尽效应，提高了超结LDMOS器件1的耐压。

可以理解的是，外延层20内还设置有体区24和体引出区25。体区24位于超结漂移区23远离漏引出区22的一侧，并且体区24与超结漂移区23邻接。体引出区25设置在体区24内，且与源引出区21邻接，体区24和体引出区25均具有第一导电类型。此外，外延层20内还可以设置有介质埋层(图中未示)和缓冲区(图中未示)，介质埋层位于超结漂移区23靠近衬底10的一侧，缓冲区位于超结漂移区23远离体区24的一侧，漏引出区22设置在缓冲区内；外延层20的表面还可以设置有场氧化层(图中未示)，场氧化层上可以设置有多晶硅层(图中未示)。

在其中一个实施例中，第一柱区231远离衬底10一侧的表面，以及第二柱区232远离衬底10一侧的表面均与外延层20远离衬底10一侧的表面重合。可以理解为：第一柱区231的顶表面、第二柱区232的顶表面和外延层20的顶表面均位于同一平面。

这样，在制备第二柱区232的过程中，由第二柱区232靠近源引出区21的一端至第二柱区232靠近漏引出区22的一端，第二柱区232的注入深度越来越浅，由此形成第二柱区232在第一方向a深度渐变的结构，从而降低了第二柱区232的制备难度。

在其中一个实施例中，第一柱区231在第二方向b上的宽度，与第二柱区232在第二方向b上的宽度相等。

这样，可以使第一柱区231和第二柱区232之间的电荷能够较好地补偿，有助于超结漂移区23耗尽，从而提高超结LDMOS器件1耐压。

在其中一个实施例中，参照图1和图2所示，外延层20内还设置有轻掺杂区26，轻掺杂区26位于第二柱区232靠近衬底10的一侧，且与第二柱区232邻接。其中，由轻掺杂区26靠近源引出区21的一端至轻掺杂区26靠近漏引出区22的一端，轻掺杂区26在第三方向c上的高度逐渐减小。

具体地，轻掺杂区26可以和第二柱区232形成互补结构，可以认为：第二柱区232靠近轻掺杂区26的一侧与轻掺杂区26靠近第二柱区232的一侧相互贴合，第二柱区232形成在轻掺杂区26的正上方。第二柱区232和轻掺杂区26所构成的结构可以和第一柱区231的结构相同。

设置轻掺杂区26，可以使超结漂移区23的P型离子数量由源端至漏端逐渐减小，有助于第一柱区231和第二柱区232达到电荷平衡，从而消除衬底10辅助耗尽效应。

在一个示例中，轻掺杂区26具有第一导电类型，即：轻掺杂区26的导电类型与第二柱区232的导电类型相同，此时，轻掺杂区26的掺杂浓度小于第二柱区232的掺杂浓度。

在另一个示例中，轻掺杂区26具有第二导电类型，即：轻掺杂区26的导电类型与第一柱区231的导电类型相同，此时，轻掺杂区26的掺杂浓度小于第一柱区231的掺杂浓度。

在其中一个实施例中，第二柱区232靠近衬底10一侧的表面为斜面，该斜面的截面图形为斜线。可以理解为：由第二柱区232靠近源引出区21的一端至第二柱区232靠近漏引出区22的一端，第二柱区232的深度处处不相等，从而使第二柱区232靠近衬底10的一侧形成一连续过渡的斜面。

这样，可以使第二柱区232的深度由靠近源引出区21的一端向靠近漏引出区22的一端均匀地降低，从而使第二柱区232的P型离子数量由靠近源引出区21的一端向靠近漏引出区22的一端均匀地减少，进而有利于第一柱区231和第二柱区232达到电荷平衡。

可以理解的是，第二柱区232靠近衬底10一侧的表面也可以为曲面，该曲面的截面图形为弧面。这样，也可以使第二柱区232的P型离子浓度由靠近源引出区21的一端向靠近漏引出区22的一端逐渐减少，有利于第一柱区231和第二柱区232达到电荷平衡。

在其中一个实施例中，参照图3所示，第二柱区232靠近衬底10一侧的表面为台阶面，该台阶面的截面图形为“台阶状”的折线。可以理解为：由第二柱区232靠近源引出区21的一端至第二柱区232靠近漏引出区22的一端，第二柱区232的深度呈阶梯状降低。

这种结构，一方面，可以使第二柱区232的深度由靠近源引出区21的一端向靠近漏引出区22的一端逐渐减小，从而使第二柱区232的P型离子数量由靠近源引出区21的一端向靠近漏引出区22的一端逐渐减少，有利于第一柱区231和第二柱区232达到电荷平衡。另一方面，在离子注入形成第二柱区232时，可以分多次注入形成第二柱区232，同一次注入的注入深度相同，而每次注入的注入深度不同。这样，可以降低第二柱区232的制备难度。

在其中一个实施例中，如图1所示，超结漂移区23包括多个第一柱区231和多个第二柱区232，多个第一柱区231和多个第二柱区232沿第二方向b交替排布，且相邻的第一柱区231和第二柱区232相互邻接。

这样，便于根据超结LDMOS器件1的具体性能参数，对第一柱区231和第二柱区232的数量进行调整，以使超结漂移区23消除衬底10辅助耗尽效应的效果更好。本申请实施例对第一柱区231和第二柱区232的数量不作限定。

在其中一个实施例中，由超结漂移区23靠近源引出区21的一端至超结漂移区23靠近漏引出区22的一端，第二柱区232的掺杂浓度逐渐减小。

这样，可以通过调节第二柱区232的掺杂浓度来调节第二柱区232中的P型离子数量，从而使第二柱区232的P型离子数量由靠近源引出区21的一端向靠近漏引出区22的一端逐渐减少，有利于第一柱区231和第二柱区232达到电荷平衡。

第二方面，参照图4所示，本申请提供了一种超结LDMOS器件的制备方法，该超结LDMOS器件的制备方法包括：

S100：提供第一导电类型的衬底。其中，衬底10的材料可以是单晶硅、多晶硅、无定型硅、锗硅化合物或低温多晶硅(Low Temperature Poly-Silicon，LTPS)等，或者本领域技术人员已知的其他材料。

S200：于衬底上形成第二导电类型的外延层，第一导电类型和第二导电类型相反。

S300：于外延层内形成超结漂移区、源引出区和漏引出区。源引出区21和漏引出区22沿第一方向a间隔设置，超结漂移区23位于源引出区21和漏引出区22之间。超结漂移区23包括沿第二方向b相邻排布的至少一个第一柱区231和至少一个第二柱区232。由超结漂移区23靠近源引出区21的一端至超结漂移区23靠近漏引出区22的一端，第一柱区231在第三方向c上的深度处处相等，第二柱区232在第三方向c上的深度逐渐减小。第二柱区232具有第一导电类型，源引出区21、漏引出区22和第一柱区231均具有第二导电类型；第一方向a、第二方向b和第三方向c两两垂直，第三方向c为衬底10的厚度方向。

上述的超结LDMOS器件及其制备方法，通过使超结漂移区23中的第一柱区231在第三方向c上的深度不变，以及第二柱区232在第三方向c上的深度由源引出区21(源端)至漏引出区22(漏端)逐渐减小。这样，漏端加高压时，漏端最为严重的衬底10辅助耗尽效应配合深度降低的第二柱区232与第一柱区231达到电荷平衡，从而消除了衬底10辅助耗尽效应，提高了超结LDMOS器件1的耐压。

具体地，S300：于外延层内形成超结漂移区、源引出区和漏引出区22的步骤具体包括：

S310：于外延层内注入形成超结漂移区。具体地，可以通过不同能量多次注入分别形成第一柱区231和第二柱区232，从而形成超结漂移区23。此外，在多次注入形成第二柱区232的过程中，每次的注入浓度可以不同，即：由第二柱区232靠近源引出区21的一端至第二柱区232靠近漏引出区22的一端，第二柱区232的掺杂浓度逐渐减小。可以理解的是，在该步骤中，还可以注入形成轻掺杂区26。

S320：于外延层内注入形成源引出区和漏引出区。

可以理解的是，S320：于外延层内注入形成源引出区和漏引出区的步骤之前还包括：

S311：于外延层内注入形成体区。

S312：于外延层上形成场氧化层。其中，可以通过高温氧化物沉积技术形成场氧化层，场氧化层的材质可以是二氧化硅。

S313：于外延层上形成多晶硅层，多晶硅层覆盖部分场氧化层。其中，场氧化层和多晶硅层可以形成栅极。

需要说明的是，在形成源引出区21和漏引出区22之后，还可以在源引出区21、漏引出区22、体引出区25和多晶硅层上形成接触孔，接触孔内填充金属，从而实现源引出区21、漏引出区22、体引出区25和多晶硅层与外部电路的电性连接。

可以理解的是，在离子注入后，可以对外延层20进行退火处理。退火处理可以修复离子注入过程中对外延层20造成的晶格损失并激活掺杂离子。具体的可以采用快速热退火(Rapid thermal Annealing，RTA)工艺对离子注入后的外延层20进行退火处理，快速热退火工艺相较于普通的退火工艺退火处理时间短，可以避免长时间的高温导致掺杂离子扩散，以及减小掺杂离子的瞬间增强扩散。

应该理解的是，虽然图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种超结LDMOS器件，其特征在于，包括：

衬底；

外延层，位于所述衬底上；

源引出区和漏引出区，沿第一方向间隔设置于所述外延层内；

超结漂移区，设于所述外延层内，且位于所述源引出区和所述漏引出区之间；所述超结漂移区包括沿第二方向相邻排布的至少一个第一柱区和至少一个第二柱区；由所述超结漂移区靠近所述源引出区的一端至所述超结漂移区靠近所述漏引出区的一端，所述第一柱区在第三方向上的深度处处相等，所述第二柱区在所述第三方向上的深度逐渐减小；

其中，所述衬底和所述第二柱区均具有第一导电类型，所述外延层、所述源引出区、所述漏引出区和所述第一柱区均具有第二导电类型，所述第一导电类型和所述第二导电类型相反；所述第一方向、所述第二方向和所述第三方向两两垂直，所述衬底的厚度方向为所述第三方向。

2.根据权利要求1所述的超结LDMOS器件，其特征在于，所述第一柱区远离所述衬底一侧的表面，以及所述第二柱区远离所述衬底一侧的表面均与所述外延层远离所述衬底一侧的表面重合。

3.根据权利要求1所述的超结LDMOS器件，其特征在于，所述第一柱区在所述第二方向上的宽度，与所述第二柱区在所述第二方向上的宽度相等。

4.根据权利要求2所述的超结LDMOS器件，其特征在于，所述外延层内还设置有轻掺杂区，所述轻掺杂区位于所述第二柱区靠近所述衬底的一侧，且与所述第二柱区邻接；

其中，由所述轻掺杂区靠近所述源引出区的一端至所述轻掺杂区靠近所述漏引出区的一端，所述轻掺杂区在所述第三方向上的高度逐渐增大。

5.根据权利要求4所述的超结LDMOS器件，其特征在于，所述轻掺杂区具有第一导电类型，所述轻掺杂区的掺杂浓度小于所述第二柱区的掺杂浓度；

或，所述轻掺杂区具有第二导电类型，所述轻掺杂区的掺杂浓度小于所述第一柱区的掺杂浓度。

6.根据权利要求2-5中任一项所述的超结LDMOS器件，其特征在于，所述第二柱区靠近所述衬底一侧的表面为斜面。

7.根据权利要求2-5中任一项所述的超结LDMOS器件，其特征在于，所述第二柱区靠近所述衬底一侧的表面为台阶面。

8.根据权利要求1-5中任一项所述的超结LDMOS器件，其特征在于，所述超结漂移区包括多个第一柱区和多个第二柱区，多个所述第一柱区和多个所述第二柱区沿所述第二方向交替排布。

9.根据权利要求1-5中任一项所述的超结LDMOS器件，其特征在于，由所述超结漂移区靠近所述源引出区的一端至所述超结漂移区靠近所述漏引出区的一端，所述第二柱区的掺杂浓度逐渐减小。

10.一种超结LDMOS器件的制备方法，其特征在于，包括：

提供第一导电类型的衬底；

于所述衬底上形成第二导电类型的外延层，所述第一导电类型和所述第二导电类型相反；

于所述外延层内形成超结漂移区、源引出区和漏引出区；所述源引出区和所述漏引出区沿第一方向间隔设置，所述超结漂移区位于所述源引出区和所述漏引出区之间；所述超结漂移区包括沿第二方向相邻排布的至少一个第一柱区和至少一个第二柱区；由所述超结漂移区靠近所述源引出区的一端至所述超结漂移区靠近所述漏引出区的一端，所述第一柱区在第三方向上的深度处处相等，所述第二柱区在所述第三方向上的深度逐渐减小；所述第二柱区具有第一导电类型，所述源引出区、所述漏引出区和所述第一柱区均具有第二导电类型；所述第一方向、所述第二方向和所述第三方向两两垂直，所述第三方向为所述衬底的厚度方向。