CN115881820A - 晶体管器件、用于产生晶体管器件的方法 - Google Patents

晶体管器件、用于产生晶体管器件的方法 Download PDF

Info

Publication number
CN115881820A
CN115881820A CN202211197571.XA CN202211197571A CN115881820A CN 115881820 A CN115881820 A CN 115881820A CN 202211197571 A CN202211197571 A CN 202211197571A CN 115881820 A CN115881820 A CN 115881820A
Authority
CN
China
Prior art keywords
region
conductivity type
edge termination
transistor device
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211197571.XA
Other languages
English (en)
Inventor
L·郭
T·亨森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN115881820A publication Critical patent/CN115881820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及晶体管器件、用于产生晶体管器件的方法。根据实施例，晶体管器件包括半导体本体，该半导体本体包括第一表面、与第一表面相对的第二表面和侧面、有源区域以及横向地围绕有源区域的边缘终止区、在第二表面处的第一导电类型的漏极区、在漏极区上的第一导电类型的漂移区以及在漂移区上的与第一导电类型相对的第二导电类型的本体区。在有源区域中，第一导电类型的源极区布置在本体区上。本体区具有在有源区域中比在边缘终止区中更高的掺杂浓度。

Description

晶体管器件、用于产生晶体管器件的方法
技术领域
本公开涉及半导体的领域，并且特别地涉及晶体管器件和用于产生晶体管器件的方法。
背景技术
用于功率电子应用的晶体管器件通常用硅（Si）半导体材料制造。用于功率应用的普通晶体管器件包括Si CoolMOS®、Si功率MOSFET和Si绝缘栅双极晶体管（IGBT）。
晶体管器件通常包括有源单元场，该有源单元场包括多个晶体管单元，每个晶体管单元具有晶体管结构。通常，晶体管器件的有源单元场被边缘终止结构横向地围绕，该边缘终止结构用于避免半导体器件由于边缘效应而击穿并且用于改进器件的性能。
用于功率应用的晶体管器件可以是基于电荷补偿原理，特别地具有用于电荷补偿的超结结构。超结器件（通常也被称为补偿器件）包括漂移区，该漂移区具有第一掺杂类型（导电类型）的多个区和与第一掺杂类型互补或相对的第二掺杂类型（导电类型）的多个区。通常，相对掺杂的第一和第二区每个都具有垂直于器件的主表面延伸的垂直柱的形式。当阻断电压施加到超结器件时，横向电场上升并清除了沿第一和第二区之间的垂直pn结的移动电荷载流子。空间电荷区带开始垂直于在导通状态下的负载电流的方向扩展。移动电荷载流子在相对低的阻断电压下完全被压出超结结构。当阻断电压还增加时，耗尽的超结结构充当准本征层并且垂直电场上升。
击穿电压与超结结构中的掺杂剂浓度解耦，使得超结结构中的掺杂剂浓度可以相对高。因此，超结器件通常将非常低的导通状态电阻与高阻断能力相结合。超结结构的相对掺杂区中的掺杂剂原子被平衡并彼此补偿得越好，则超结结构在阻断能力和半导体体积方面的效率就越好。
US 2020/0365719A1公开了具有有源区和边缘终止结构区的超结晶体管器件的示例，该边缘终止结构区具有围绕有源区的外围的耐压结构。
期望对终止阻断电压的另外改进以改进这种晶体管器件的耐用性。
发明内容
根据本发明，提供晶体管器件，其包括半导体本体，该半导体本体包括第一表面、与第一表面相对的第二表面以及侧面。所述半导体本体还包括：有源区域和横向地围绕所述有源区域的边缘终止区；在第二表面处的第一导电类型的漏极区、位于漏极区上的第一导电类型的漂移区、以及与第一导电类型相对的第二导电类型的本体区，本体区位于漂移区上。在有源区域中，第一导电类型的源极区布置在本体区上。本体区具有在有源区域中比在边缘终止区中更高的掺杂浓度。
如在本文中使用的，在有源区域中比在边缘终止区中更高的掺杂浓度意味着差异为至少10%，并且在一些实施例中为至少20%或者甚至大于50%或100%。因此，有源区域中和边缘终止区中的本体区的掺杂浓度的这种差异大于由处理效应引起的掺杂浓度布置的波动（通常在1%至3%的范围内）。本体区在有源区域中的掺杂浓度Dactive比边缘终止区中的掺杂浓度Dedge大至少10%，并且在一些实施例中大至少20%或甚至至少50%或100%，即Dactive≥1.1Dedge，或Dactive≥1.2Dedge，或Dactive≥1.5Dedge，或Dactive≥2Dedge。
有源区域与边缘终止区区别在于边缘终止区没有源极区，即源极区仅仅位于有源区域中。在一些实施例中，在有源区域中，第一导电类型的源极区布置在本体区上并且延伸到第一表面，并且在边缘终止区中，本体区延伸到第一表面。
在一些实施例中，本体区延伸到半导体本体的侧面。在这些实施例中，本体区从一个侧面延伸到相对的侧面。
在一些实施例中，在漂移区和本体区之间形成的pn结在有源区域中比在边缘终止区中位于离第一表面的更大深度处的半导体本体中。
如在本文中使用的，更大深度意味着至少10%的差异。如果在有源区域中的漂移区和本体区之间形成的pn结位于半导体本体中离第一表面的深度X1处，并且在边缘终止区中的漂移区和本体区之间形成的pn结位于半导体本体中离第一表面的深度X2处，则X1≥1.1X2。
在一些实施例中，在边缘终止区中的漂移区和本体区之间形成的pn结的深度在从有源区域到半导体本体的侧面的横向方向上是基本上均匀的。
在一些实施例中，在边缘终止区中的漂移区和本体区之间形成的pn结的深度在整个边缘终止区中是基本上均匀的。
在一些实施例中，在有源区域中提供多个栅电极。每个栅电极位于延伸到半导体本体中的栅极沟槽中。每个晶体管单元包括栅电极。
在一些实施例中，栅极沟槽从第一表面延伸到半导体本体中。栅电极可以通过位于栅极沟槽的侧壁和基部上且铺衬栅极沟槽的侧壁和基部的栅极电介质而与半导体本体电绝缘。
在一些实施例中，晶体管器件还包括超结结构，该超结结构包括第二导电类型的多个柱，所述多个柱基本上垂直于第一表面延伸且位于边缘终止区中和有源区域中的漂移区中。
在一些实施例中，提供到第二导电类型的柱中的个别柱中的一个、一些或所有的接触部。在一些实施例中，每个接触部穿过本体区延伸到第二导电类型的柱。用于第二导电类型的每个柱的接触部彼此横向地隔开。接触部包括与材料半导体本体不同的材料。接触部可以包括半导体本体中的沟槽，该沟槽包括导电材料和/或介电材料。
在一些实施例中，到位于有源区域中的第二导电类型的柱中的个别柱的接触部是导电的。每个接触部可以由半导体本体中的包括导电材料的沟槽来提供。用于第二导电类型的每个柱的接触部彼此横向地隔开。接触部可以通过布置在第一表面上的导电层而电连接在一起。
在一些实施例中，到位于边缘终止区中的第二导电类型的柱中的个别柱中的一个或多个的接触部是导电的。如果存在用于边缘终止区中的第二导电类型的柱的两个或更多导电接触部，则这些导电接触部彼此横向地隔开。每个接触部可以由半导体本体中的包括导电材料的沟槽来提供。边缘终止区中的这些接触部可以通过布置在第一表面上的导电层而电连接在一起。边缘终止区中的这些接触部也可以通过布置在第一表面上的公共导电层而与到布置在有源区域中的第二导电类型的柱的接触部电连接。
在一些实施例中，到位于边缘终止区中的第二导电类型的柱中的个别柱中的一个或多个的接触部是电绝缘的。如果存在用于边缘终止区中的第二导电类型的柱的两个或更多电绝缘接触部，则这些电绝缘接触部彼此横向地隔开。边缘终止区中的这些电绝缘接触部可以由半导体本体中的包括介电材料的沟槽来提供。
在一些实施例中，在边缘终止区中提供导电和电绝缘接触部的组合。在一些实施例中，到位于边缘终止区中的第二导电类型的柱中的个别柱中的一个或多个的接触部是导电的，并且到位于边缘终止区中的第二导电类型的柱中的个别柱中的另外一个或多个的接触部是电绝缘的，其中，电绝缘接触部位于导电接触外侧，即在导电接触部外围。
在一些实施例中，边缘终止区包括过渡区、内边缘终止区和外边缘终止区，其中，第二导电类型的柱布置在过渡区中和内边缘终止区中。在一些实施例中，外边缘终止区没有第二导电类型的柱。
在一些实施例中，在有源区中，第二导电类型的柱电连接到源极电位，在过渡区中，第二导电类型的柱中的一个或多个电连接到源极电位，并且在内终止区中，第二导电类型的柱中的一个或多个是电浮置的。
在一些实施例中，在有源区中和过渡区中，提供穿过本体区的用于第二导电类型的每个柱的第一接触部。第一接触部包括导电材料。在内终止区中，提供穿过本体区的用于第二导电类型的每个柱的第二接触部。第二接触部包括绝缘材料。
在一些实施例中，在有源区中，第一接触部也延伸穿过源极区和本体区到第二导电类型的柱。第一接触部包括导电材料。
在一些实施例中，边缘终止区还包括一个或多个沟槽，一个沟槽横向地布置在第二导电类型的柱中的个别柱之间。当第二导电类型的柱布置在过渡区中和内边缘终止区中时，沟槽布置在过渡区中和内边缘终止区中。
在一些实施例中，沟槽每个包括与半导体本体电绝缘的导电材料。导电材料可以通过铺衬沟槽的绝缘材料与半导体本体电绝缘。
在一些实施例中，晶体管器件还包括布置在外边缘终止区中的至少一个边缘沟槽。至少一个边缘沟槽横向地围绕有源区域。至少一个边缘沟槽可以横向地且连续地围绕有源区域。至少一个边缘沟槽横向地位于第二导电类型的柱外部。
在实施例中，提供制造晶体管器件的方法，该方法包括：提供第一导电类型的半导体本体，该半导体本体包括第一表面、与第一表面相对的第二表面和侧面、在第二表面处的第一导电类型的漏极区和在漏极区上的第一导电类型的漂移区；将第二导电类型的掺杂剂注入到第一表面中，第二导电类型与第一导电类型相对，并且在漂移区上形成本体区，本体区在半导体本体的侧面之间延伸；将第一导电类型的掺杂剂局部注入到第一表面的预定义区域中，以在本体区上形成源极区；以及将第二导电类型的掺杂剂局部注入到第一表面中的预定义区域中，使得本体区在预定义区域中比横向地在预定义区域外部包括第二导电类型的掺杂剂的更高浓度。
在一些实施例中，将第一导电类型的掺杂剂局部注入到预定义区域中包括将掩模施加到第一表面，该掩模具有限定晶体管器件的有源区域的开口，第一表面的外围区被掩模覆盖并且形成晶体管器件的边缘终止区。通过掩模中的开口将用于在半导体本体中形成第一导电类型的掺杂剂注入到第一表面中，以在本体区上形成源极区。
在一些实施例中，将第二导电类型的掺杂剂局部注入到第一表面中的预定义区域中包括通过掩模中的开口将用于在半导体本体中形成第二导电类型的掺杂剂注入到第一表面中。
在一些实施例中，半导体本体还包括超结结构，该超结结构包括位于漂移区中且基本上垂直于第一表面延伸的第二导电类型的多个柱以及多个栅极沟槽，栅极沟槽中的一个横向地布置在第二导电类型的柱中的个别柱之间。
在一些实施例中，每个栅极沟槽包括通过铺衬栅极沟槽的侧壁的栅极电介质而与半导体本体电绝缘的栅电极。
本领域技术人员在阅读以下的详述描述时并在查看附图时将会认识到另外的特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。相同的附图标记表示对应的类似部件。各种示出的实施例的特征可以组合，除非它们彼此排斥。示例性实施例在附图中描绘并且在以下的描述中详述。
图1A示出根据实施例的晶体管器件的平面图。
图1B示出图1A的晶体管器件的一部分的截面图。
图1C示出图1B的晶体管器件的一部分的放大图。
图2示出根据实施例的包括接触结构的晶体管器件的截面图。
图3示出根据另外实施例的包括接触结构的晶体管器件的截面图。
包括图4A至4D的图4示出了制造晶体管器件的方法。
具体实施方式
在以下详述的描述中，参考附图，所述附图形成了该描述的一部分并且在所述附图中作为说明示出了可以实践本发明的具体实施例。在这方面，参考所描述的（一个或多个）图的取向使用诸如“顶部”、“底部”、“前面”、“后面”、“在前”、“拖尾”等的方向术语。由于实施例的组件可以以多个不同的取向定位，所以方向术语用于说明目的而绝不是限制性的。要理解，在不脱离本发明范围的情况下可以利用其它实施例并且可以进行结构或逻辑的改变。以下对此的详述描述不要被理解为限制性含义，并且本发明的范围由所附权利要求来限定。
下面将解释许多示例性实施例。在这种情况下，在图中相同的结构特征由相同或类似的附图标记来标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为表示大致平行于半导体材料或半导体载体的横向范围延伸的方向或范围。因此，横向方向大致平行于这些表面或侧面延伸。与此相比，术语“垂直”或“垂直方向”被理解为表示大致垂直于这些表面或侧面并因此垂直于横向方向延伸的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如本说明书中采用的，当诸如层、区或衬底的元件被称为在另一元件“上”或延伸到另一元件“上”时，它可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相比而言，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。
如在本说明书中采用的，当元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件，或者可以存在中间元件。相比而言，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
如在本文中使用的，各种器件类型和/或掺杂半导体区可以被标识为具有n型或p型，但这仅仅是为了便于描述而不旨在是限制性的，并且这种标识可以被具有“第一导电类型”或“相对的第二导电类型”的更一般描述所代替，其中，第一类型可以是n型或p型，而第二类型则是p型或n型。
这些图通过指示紧邻掺杂类型“n”或“p”的“-”或“+”来示出相对掺杂浓度。例如，“n-”表示比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
晶体管器件被优化用于开关应用，并且通常具有指示晶体管器件可以安全操作所处的电压的额定电压。当晶体管器件关断时，它能够阻断某一电压诸如100V、120V或150V（被称为用于特定漏源电流（IDS）的阻断电压或BVDSS）。当晶体管器件导通时，对于使用它的应用，它具有足够低的导通电阻（RON），即，当显著电流经过器件时，它经历足够低的传导损耗。
包括超结晶体管器件的一些类型的晶体管器件包括单元场，该单元场包括多个基本上相同的晶体管单元，每个晶体管单元具有晶体管结构。单元被电连接以形成用于开关的单个晶体管器件。单元场提供在其中形成晶体管器件的半导体管芯内的晶体管器件的有源区域。晶体管器件包括边缘终止区，该边缘终止区横向地围绕单元场并且具有边缘终止结构，该边缘终止结构用于减小单元场和晶体管器件的侧面（即，半导体管芯的侧面）之间的峰值横向电场，以避免半导体器件由于边缘效应而击穿并且改进器件的性能。
本公开提供：提供适合于超结或电荷平衡晶体管器件的边缘终止结构，该超结或电荷平衡晶体管器件具有与漂移区的导电类型相对的导电类型的注入柱。在一些实施例中，在半导体衬底中形成多个沟槽，并且将掺杂剂注入到沟槽的基部中以形成与半导体衬底的导电类型相对的导电类型的柱，例如n型半导体衬底中的p型柱。利用多个沟槽来实现超结结构可以有助于有效地减小终止所占的总面积，并且因此还缩小总管芯尺寸面积。该器件不仅具有低导通电阻，而且还具有高耐用性。还可以实现AC性能的改进。
根据本发明的一些实施例，提供了单独的终止本体区和单独的沟道或有源区域本体区，以便改进终止阻断电压并且同时提供处于期望值的有源单元Vth（阈值电压）。有源区域中的本体区具有较高的掺杂浓度以实现期望的阈值电压。这在不降低阻断电压的情况下实现，因为通过对终止区中的本体区使用不同的（较低）掺杂浓度来单独地优化终止区中的阻断电压。这也允许独立地优化终止结构的设计以改进器件的阻断电压。
图1示出根据实施例的晶体管器件10，由此图1A示出晶体管器件10的顶视图，图1B示出晶体管器件10的一部分的截面图，以及图1C示出图1B中示出的晶体管器件10的一部分的放大图。
晶体管器件10包括：半导体衬底或半导体本体11，具有第一表面12、与第一表面相对的第二表面13和侧面14。侧面14在第一表面12和第二表面13之间延伸。半导体本体通常具有立方体形状，其中，第一和第二表面12、13每个基本上是平面的并且基本上彼此平行地延伸，并且四个侧面基本上垂直于第一表面12和第二表面13延伸。使用笛卡尔坐标系，第一表面12可以位于x-y平面中，并且侧面在z方向上延伸。
半导体本体11可以包括硅，并且可以包括沉积在诸如单晶硅衬底的衬底上的单晶硅外延层。第一表面12可以被称为顶表面，而第二表面13被称为后表面。晶体管器件10可以是场效应晶体管器件，诸如具有超结补偿结构的MOSFET器件。
半导体器件包括有源区域15和横向地围绕有源区域15的边缘终止区16。有源区域15包括多个晶体管单元，每个晶体管单元具有晶体管结构。边缘终止区16横向地围绕有源区域15。边缘终止区16位于半导体本体11的外围，并且在所有侧面上包围有源区域15。有源区域15用于开关，并且边缘终止区16包括边缘终止结构，用于避免晶体管器件10在第一表面12处或附近击穿并且用于增加晶体管器件10的击穿电压。边缘终止结构可以例如通过横跨边缘终止区16扩展电场线来降低场强结。
半导体本体11包括在第二表面13处的第一导电类型的漏极区17、布置在漏极区17上的第一导电类型的漂移区18和布置在漂移区18上的第二导电类型的本体区19。第二导电类型与第一导电类型相对。例如，第一导电类型可以是n型，而第二导电类型可以是p型。替选地，第一导电类型可以是p型，在这种情况下，第二导电类型是n型。漏极区17、漂移区18和本体区19在半导体本体11的整个区域上延伸。漏极区17通常比漂移区18更高地掺杂。
在半导体本体11的有源区域15中，第一导电类型的源极区20布置在本体区19上。源极区20通常比漂移区18更高地掺杂。然而，边缘终止区16不包括源极区20。与仅仅位于有源区域15中的源极区20相比，本体区19位于有源区域15中和边缘终止区16中。在一些实施例中，本体区19延伸贯穿有源区域15和边缘终止区16，并且延伸到半导体本体11的所有侧面14。
本体区19具有在有源区域15中比在边缘终止区16中高的掺杂浓度。如在本文中使用的，在有源区域15中比在边缘终止区16中高的掺杂浓度意味着差异为至少10%，并且在一些实施例中为至少20%或者甚至大于50%或100%，即，源极区20下面的有源区域15中的本体区19的掺杂浓度Dactive比边缘终止区16中的本体区19的掺杂浓度Dedge大至少10%或20%或者大50%或者大100%。因此，有源区域15和边缘终止区16中的本体区19的掺杂浓度的这种差异大于由处理效应引起的掺杂浓度布置的波动（通常在1%到3%的范围内）。
因此，本体区19在有源区域15中具有选择性局部增加的掺杂浓度。本体区19的具有增加的掺杂浓度的该分立区域可以具有与有源区域15的横向范围和与源极区20的横向范围对应的横向范围。因此，在半导体本体11的包括源极区20的部分外部，本体区19与本体区19的位于源极区20下面并与源极区20形成pn结的那个部分相比具有较低的掺杂浓度。
与位于边缘终止区16中的本体区19的掺杂浓度相比，有源区域15中的本体区19的更高掺杂浓度可以用于帮助增加阈值电压或提供期望的阈值电压。然而，边缘终止区16中的本体区19的掺杂浓度的对应增加将导致边缘终止区的阻断电压的降低，并且导致晶体管器件的阻断电压的降低。在晶体管器件10中避免这种效应，因为边缘终止区16中的本体区19的掺杂浓度与有源区域15中使用的掺杂浓度相比更低。
pn结21形成在本体区19和下伏漂移区18之间。在一些实施例中，在有源区域15内的位置处形成在本体区19和漂移区18之间的pn结21在半导体本体11中位于离第一表面12的、比在边缘终止区16内的位置处在本体区19和漂移区19之间的pn结更深的深度处。
图1C示出晶体管器件10的一部分的截面图并且特别地示出有源晶体管单元21的放大图，并且示出有源区域15的一部分和边缘终止区16的相邻部分。有源区域15包括布置在本体区19上的源极区20，该本体区19进而布置在漂移区18上。在边缘终止区16中，本体区19位于漂移区18上，并且与有源区域15不同在于没有源极区20位于本体区19上的第一表面12处。如图1C中可以看到的，有源区域15内的本体区19和漂移区18之间的pn结21位于离第一表面12的深度X1处。位于边缘终止区16内的本体区19和漂移区18之间的pn结21的位置位于离第一表面12的距离X2处，由此X2小于X1。X1和X2之间的差异又大于因由制造变化引起的变化所获得的差异，并且为至少10%。
参考图1B和1C，有源区域15还包括多个栅电极22，由此每个栅电极22位于栅极沟槽23中。栅极沟槽23从第一表面延伸到半导体本体11中，并且具有基本上垂直于第一表面12的侧壁25和基部26。栅极沟槽23包括通过栅极电介质24与半导体本体11电绝缘的栅电极22，该栅极电介质24铺衬栅极沟槽23的侧壁25和基部26。栅极沟槽23在平面图中可以具有细长的条状形式。每个晶体管单元包括延伸穿过源极区20和本体区19的栅极沟槽23。栅极沟槽23的基部26位于离第一表面12的比漂移区18和本体区19之间的pn结21的深度X1更大的深度处。
参考图1B，晶体管器件10还包括超结结构28，该超结结构28包括基本上垂直于第一表面12延伸的第二导电类型的多个柱29。柱29位于漂移区18中，并且位于有源区域15中和边缘终止区16中。第二导电类型的柱29没有延伸得与漏极区17一样远，并且通过漂移区18的一部分与漏极区17垂直地隔开。第二导电类型的柱29的上端可以在有源区域15中和边缘终止区16中布置在本体区19下方并与本体区19隔开。柱29与漂移区18形成pn结，所述pn结基本上垂直于第一表面12延伸。第二导电类型的柱29具有横向间距，该横向间距在有源区域15中和边缘终止区16中可以相同或者在边缘终止区16中与有源区域相比可以不同。在有源区域15中，栅极沟槽23之一位于柱29的相邻柱之间并与所述相邻柱横向地隔开。
在其它实施例中，柱29的上端可以布置在本体区19和漂移区18之间的pn结附近或者在本体区19和漂移区18之间的pn结上方。由于本体区19可以在有源区域15中比在边缘终止区16中更深地延伸到半导体本体11中，所以位于有源区域15中的第二导电类型的柱29的上端可以位于本体区19内并且在本体区19和漂移区18之间的pn结上方，并且位于边缘终止区16中的第二导电类型的柱29的上端可以位于边缘终止区16中的本体区19下方并与边缘终止区16中的本体区19隔开。
现在将参考图1B更详细地描述边缘终止区16。边缘终止区16包括三个同心子区，即过渡区30、内边缘终止区31和外边缘终止区32。过渡区30横向地围绕有源区15，内边缘终止区31横向地围绕过渡区30，而外边缘终止区32横向地围绕边缘终止区31并延伸到半导体本体的侧面14。边缘终止区16在这些子区中的每个中具有不同的结构。然而，本体区19延伸穿过这些子区并且可以具有离第一表面12的贯穿过渡区30、内边缘终止区31和外边缘终止区32基本上相同的深度。
过渡区30包括：超结结构28和第二导电类型的至少一个柱29，基本上垂直于第一表面12延伸并位于漂移区18中。过渡区30也包括多个沟槽33，一个沟槽33横向地位于第二导电类型的柱29中的个别柱之间。沟槽33可以具有与位于有源区域15中的栅极沟槽23相同的结构，并且可以包括通过铺衬沟槽33的侧壁36和基部37的介电层35而与半导体本体11电绝缘的导电部分34。然而，由于没有源极区位于过渡区30中，所以沟槽33不对晶体管器件10的开关做出贡献。
虽然在图1B中示出的实施例中，过渡区30中的沟槽33具有与有源区域15中的栅极沟槽23相同的结构，但是在其他实施例中，沟槽33的结构和/或它们的宽度或深度可以与栅极沟槽不同。然而，从制造的观点来看，沟槽33和过渡区30具有与有源区域15中的栅极沟槽相同的结构是更方便的。在这些实施例中，沟槽33可以与具有栅电极22的栅极沟槽23同时形成。
内边缘终止区31也包括超结结构28，该超结结构包括第二导电类型的至少一个柱29，所述至少一个柱29基本上垂直于第一表面12延伸并且位于漂移区18中。在图1B中示出的实施例中，内边缘终止区31与过渡区30区别在于它不包括在第二导电类型的柱29之间的任何沟槽。
外边缘终止区32与内边缘终止区31区别在于：它不包括超结结构并且因此没有第二导电类型的柱。在一些实施例中，外边缘终止区32包括一个或多个边缘沟槽38。边缘沟槽38从第一表面12延伸到半导体本体11中。在平面图中，一个或多个边缘沟槽38可以横向地围绕有源区域15并且也连续地和不间断地包围有源区域15。由于外边缘终止区32横向地位于内边缘终止区31（内边缘终止区进而横向地位于过渡区30外部）外部，所以边缘沟槽38也横向地围绕并且连续地和不间断地包围内边缘终止区31和过渡区30。边缘沟槽38可以包括通过铺衬沟槽42的侧壁41和基部的绝缘层40而与半导体本体11电绝缘的导电材料。边缘沟槽38可以与过渡区30中的沟槽33和栅极沟槽同时制造。在其它实施例中，边缘沟槽38可以具有与过渡区30中的沟槽33和栅极沟槽不同的结构。在一些实施例中，边缘沟槽38可以完全填充有绝缘材料。
在图1B和1C中示出的晶体管设计中，为位于有源区域15中和过渡区30中的第二导电类型的每个柱29提供第一接触部43。因此，第一接触部43横向地位于有源区域15中的栅极沟槽23之间并与所述栅极沟槽23隔开。每个第一接触部43位于在半导体本体11中形成的并从第一表面12延伸到半导体本体11中的开口48中。在有源区域中，第一接触部43延伸穿过源极区29和本体区19并且具有基部，该基部在第二导电类型的柱29中位于离第一表面12的比本体区19和漂移区18之间的pn结21的深度大的深度。
在边缘终止区16中，第一接触部43延伸穿过本体区19并且具有基部，该基部在第二导电类型的柱29中位于离第一表面12的比本体区19和漂移区18之间的pn结21的深度大的深度。
第一接触部43包括导电材料。在有源区域15中，每个第一接触部43提供到源极区20、本体区19和到第二导电类型的柱29的导电连接。在边缘终止区16中，每个第一接触部43提供到本体区19和到第二导电类型的柱29的导电连接。有源区域15中和边缘终止区16中的第一接触部43通过布置在第一表面12上的导电层52（通常是金属的）彼此电连接。导电层52和第一接触部43通过布置在第一表面12、栅电极22和上覆导电层52之间的介电层44而与栅电极23绝缘。因此，第一接触部43也延伸穿过介电层44。
在一些实施例中，在开口48的基部47处的半导体本体11中为每个第一接触部43提供掺杂接触区46。接触区46比有源区域15内和边缘终止区16内的本体区19的掺杂水平更高地掺杂。
内边缘终止区31也包括第二导电类型的至少一个柱29。在内边缘终止区31中为第二导电类型的每个柱29提供第二接触部49。第二接触部49形成在延伸穿过本体区19的开口50中并且具有位于第二导电类型的柱29中的基部51。第二接触部49的基部51可以具有离第一表面12的深度，该深度等于或小于用于有源区15中和过渡区30中的第一接触部43的开口48的基部47的深度。与第一接触部43相比，第二接触部49包括电绝缘材料，并且不提供到位于内边缘终止区31内的第二导电类型的柱29的电接触。第二接触部49可以被称为虚设接触部。因此，位于内边缘终止区31中的第二导电类型的柱29是电浮置的。在一些实施例中，用于形成第二接触部49的开口50可以填充有绝缘层44，该绝缘层44还延伸到第一表面12上并位于第一表面12上并且覆盖栅电极23。在一些实施例中，绝缘层44也覆盖外边缘终止区32中的边缘沟槽38。
内边缘终止区31与过渡区30区别在于：位于过渡区30中的第二导电类型的柱29连接到源极，而位于内边缘终止区31中的第二导电类型的柱29不连接到源极，因为第二接触部49是电绝缘的。
位于过渡区30中和内边缘终止区31中的柱29的数量可以与图1B中示出的数量不同，但是至少一个柱29位于过渡区29和内边缘终止区31中的每个中。
图2示出晶体管器件10的一部分的截面图，其中，示出第一接触部43的导电材料。在该实施例中，晶体管器件包括在过渡区30中的与有源区15共享的包括第二导电类型的单个柱29。用于到位于内边缘终止区31中的导电类型的柱29的每个第二接触部49的开口50填充有绝缘材料51。位于半导体本体11的第一表面12上的绝缘层44也位于开口50中的该绝缘材料51上，并且因此位于第二接触部49上。用于第二接触部49的开口50的宽度和形状与穿过介电层44、源极区20和本体区19到用于第一接触部43的第二导电类型的柱20的开口不同。
图3示出根据另一实施例的晶体管器件10的一部分的截面图。在该实施例中，第二接触部49包括铺衬开口50的侧壁54和基部51的绝缘材料53，并且还包括位于铺衬第二开口50的侧壁54和基部51的绝缘材料53层之间的间隙中的开口中的导电材料55。导电材料55可以与导电材料插入到用于第一接触部43的开口中同时形成，并且因此可以电连接到晶体管器件10的源极接触部。由于铺衬用于第二接触部49的开口50的绝缘材料53，该导电材料55和第二接触部49与内边缘终止区31中的第二导电类型的柱29电绝缘。因此，位于内边缘终止区31中的第二导电类型的柱29是电浮置的。
现在将参考图4描述制造晶体管器件的方法，该图4包括图4A到4D。图4A示出了包括第一导电类型的半导体本体11，该半导体本体11具有第一表面12和与第一表面相对的第二表面13以及在第一表面12和第二表面13之间延伸的侧面14。半导体本体11可以由硅（诸如单晶硅或单晶硅衬底上的外延硅层）形成。第一导电类型的漏极区17位于第二表面13处或附近。半导体本体11还包括位于漏极区17上的第一导电类型的漂移区18。漏极区17比漂移区18更高地掺杂。在一些实施例中，漏极区17由高掺杂硅衬底提供。在一些实施例中，在完成第一表面12的处理之后，第二表面17经受研磨和抛光以减小衬底的厚度并将半导体本体11的厚度降低到期望的最终厚度。
单个晶体管器件10的半导体本体11通常被处理为半导体晶片中的多个器件位置60中的一个。器件位置通常以行和列布置，并且通过切道彼此分开。晶片中的所有器件位置60基本上同时被处理。在每个器件位置中形成晶体管器件10之后，将晶片单片化以产生多个分立半导体本体（也称为管芯或芯片），每个包括晶体管器件10。
图4示出单个器件位置60的局部截面图并且示出：部分61，该部分61要形成用于开关的晶体管器件10的有源区域15；以及部分62，该部分62要形成横向地围绕有源区域15并位于每个器件位置60的外围的边缘终止区16。制造了超结结构28，其包括与第一导电类型相对的第二导电类型的多个柱29，所述多个柱29基本上垂直于第一表面12延伸。第二导电类型的柱29位于漂移区18内，并且没有延伸得与漏极区17一样远。这在第二导电类型的柱29和漂移区18之间产生多个pn结，所述pn结基本上垂直于第一表面12延伸。在器件位置的用于形成有源区域15的部分61（通常是器件位置60的中心区域）中，在第二导电类型的柱29的相邻柱之间形成栅极沟槽23。栅极沟槽23铺衬有形成栅极电介质的介电材料24，并且导电栅电极22在沟槽23中形成在介电材料24上以产生沟槽栅电极22。在该实施例中，器件位置60的要形成边缘终止区16的部分62不包括位于第二导电类型的柱29之间的任何沟槽。
在半导体本体11的外围提供边缘沟槽38。在该实施例中，边缘沟槽38也包括通过铺衬沟槽的侧壁65和基部66的绝缘层64而与半导体本体11电绝缘的导电材料63。边缘沟槽38横向连续地围绕边缘终止区16中和有源区域15中的第二导电类型的柱29。第二导电类型的掺杂剂被注入到半导体本体中的第一表面12中，以便在半导体本体11中形成第二导电类型的本体区19。该本体区19横向地延伸贯穿器件位置60并因此贯穿有源区域15和边缘终止区16到半导体本体的侧面14。形成在本体区19和漂移区18之间的pn结21，该pn结21具有离第一表面12的深度X2。
参考图4B，掩模100被施加到第一表面12，该掩模100具有位于器件位置60的要形成有源区域15的部分上方的开口101。第一导电类型的掺杂剂通过第一表面12被注入到由开口101暴露的区中的半导体本体11中。第一导电类型的掺杂剂的注入由箭头102指示。第一导电类型的掺杂剂被局部注入到第一表面12的预定义区域中，该预定义区域要形成有源区域15并在第一表面12处形成位于本体区19上的源极区20。源极区20离第一表面12的深度小于本体区19的深度。掩模100中的开口101限定器件位置60的预定义区域61，该预定义区域61要形成最终晶体管器件10的有源区域15。
参考图4C，如由箭头103示意性示出的，将第二导电类型的掺杂剂注入到由掩模100中的开口101暴露的器件位置60的预定义区域61中的第一表面12中。第二导电类型的掺杂剂被局部注入到由掩模100中的开口101暴露的预定义区域中，使得在半导体本体11的该预定义区域61中的本体区19中的第二导电类型的掺杂剂的浓度大于在本体区19的、被掩模100覆盖并且要形成晶体管器件的边缘终止区16的部分62中的浓度，其中，该预定义区域61要形成晶体管器件的有源区域15。在一些实施例中，与在位于掩模100的封闭部分下面的、要形成晶体管器件的边缘终止区16的区中在本体区19和漂移区18之间形成的pn结21的深度相比，在半导体本体11的、经受了具有第二导电类型的掺杂剂的第二注入的预定义区域61中，在本体区19和下伏漂移区18之间形成的pn结21位于离第一表面12的更大深度X1处。
可以选择在施加掩模100之前的本体区19的掺杂浓度以针对边缘终止区16进行优化。然后边缘终止区16被掩模100覆盖。相同的掩模100用于注入源极区20并在有源区域15中执行第二导电类型的掺杂剂的第二注入。这是控制第二掺杂剂的第二注入的区域范围并将这些掺杂剂限制到有源区域15的简单方式。因此，有源区域15中的本体区19中的第二导电类型的掺杂剂的浓度可以独立于边缘终止区16中的本体区19中的掺杂剂的浓度而控制。用于第二导电类型的掺杂剂到有源区域15中的第二注入的注入条件可以被选择，使得由两次注入提供的总掺杂浓度提供有源区域15中的总期望掺杂浓度和阈值电压。作为示例，用于有源区域15中和边缘终止区16中的本体区19的第一注入的注入条件可以是在40keV处的3e12，而仅仅用于有源区域15中的第二注入的注入条件可以是在40keV处的5e12。
参考图4D，该方法通过如下步骤继续：为位于有源区15中的第二导电类型的一些柱29中的个别柱和要位于边缘终止区16中（特别地在边缘终止区16的与有源区域15邻接且横向相邻定位的过渡区30中）的第二导电类型的一些相邻柱29形成第一导电接触部43。去除掩模100并将绝缘或介电层104施加到第一表面12。绝缘层104可以被结构化以在位于有源区15中的第一表面12上的第二导电类型的柱29中的个别柱和要位于边缘终止区16的过渡区30中的第二导电类型的相邻柱29中的一个或多个上方提供一个或多个开口105。通过开口105蚀刻半导体本体11以在每种情况下在半导体本体11中产生沟槽106，该沟槽106延伸穿过源极区20和本体区19到第二导电类型的柱29。然后将导电材料107插入到沟槽106中，以便产生到源极区20、本体区19和第二导电类型的柱29的接触部43。
提供具有超结结构的晶体管器件10，该晶体管器件10包括具有不同掺杂浓度的单独的终止本体区和单独的沟道或有源区域本体区。晶体管器件10具有改进的终止阻断电压和处于期望值的有源单元Vth（阈值电压）。有源区域15中的本体区19具有比边缘终止区16中更高的掺杂浓度，以便实现期望的阈值电压。这在不降低晶体管器件的阻断电压的情况下实现，因为通过对终止区中的本体区使用不同的（较低）掺杂浓度来单独地优化终止区中的阻断电压。这也允许独立地优化终止结构的设计以改进器件的阻断电压。
为了便于描述，使用诸如“下面”、“下方”、“下”、“上方”、“上”等的空间相对术语来解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中描绘的那些不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区、区段等，并且也不旨在是限制性的。在整个说明书中，相同的术语指代相同的元件。
如在本文中使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述元件或特征的存在，但不排除另外的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外明确指示。要理解，除非另外特别指出，否则在本文中描述的各种实施例的特征可以彼此组合。
尽管在本文中示出和描述了具体实施例，但是本领域普通技术人员将会理解，在不偏离本发明范围的情况下，可以用各种备选和/或等同实施方式来替代所示出和描述的具体实施例。本申请旨在覆盖在本文中讨论的具体实施例的任何适配或变化。因此，旨在本发明仅由权利要求及其等同物来限制。

Claims (15)

1.一种晶体管器件，包括
半导体本体，包括：
第一表面、与第一表面相对的第二表面和侧面；
有源区域和横向地围绕所述有源区域的边缘终止区；
在所述第二表面处的第一导电类型的漏极区，在所述漏极区上的所述第一导电类型的漂移区，在所述漂移区上的与所述第一导电类型相对的第二导电类型的本体区，
其中，在所述有源区域中，所述第一导电类型的源极区布置在所述本体区上，
其中，所述本体区具有在所述有源区域中比在所述边缘终止区中更高的掺杂浓度。
2.根据权利要求1所述的晶体管器件，其中，所述本体区延伸到所述半导体本体的所述侧面。
3.根据权利要求1或权利要求2所述的晶体管器件，其中，形成在所述漂移区和所述本体区之间的pn结在所述有源区域中比在所述边缘终止区中位于离所述第一表面的更大深度处的所述半导体本体中。
4.根据权利要求1至3中任一项所述的晶体管器件，其中，在所述有源区域中提供多个栅电极，其中，每个栅电极位于延伸到所述半导体本体中的栅极沟槽中。
5.根据权利要求1至4中任一项所述的晶体管器件，还包括超结结构，所述超结结构包括第二导电类型的多个柱，所述第二导电类型的多个柱基本上垂直于所述第一表面延伸且位于所述边缘终止区中和所述有源区域中的所述漂移区中。
6.根据权利要求5所述的晶体管器件，其中，所述边缘终止区包括过渡区、内边缘终止区和外边缘终止区，其中，所述第二导电类型的柱布置在所述过渡区中和所述内边缘终止区中，并且所述外边缘终止区没有所述第二导电类型的柱。
7.根据权利要求6所述的晶体管器件，其中，在所述有源区中，所述第二导电类型的柱电连接到源极电位，在所述过渡区中，所述第二导电类型的柱中的一个或多个电连接到源极电位，并且在所述内终止区中，所述第二导电类型的柱中的一个或多个是电浮置的。
8.根据权利要求6或权利要求7所述的晶体管器件，其中，在所述有源区和所述过渡区中，提供穿过所述本体区的用于所述第二导电类型的每个柱的第一接触部，其中，所述第一接触部包括导电材料，并且在所述内终止区中，提供穿过所述本体区的用于所述第二导电类型的每个柱的第二接触部，其中，所述第二接触部包括绝缘材料。
9.根据权利要求5至8中任一项所述的晶体管器件，其中，所述边缘终止区还包括多个沟槽，一个沟槽横向地布置在所述第二导电类型的柱中的个别柱之间。
10.根据权利要求9所述的晶体管器件，其中，所述沟槽每个包括与所述半导体本体电绝缘的导电材料。
11.根据权利要求5至10中一项所述的晶体管器件，还包括布置在所述外边缘终止区中的至少一个边缘沟槽，其中，所述至少一个边缘沟槽横向地围绕所述有源区域。
12.一种用于制造晶体管器件的方法，所述方法包括：
提供第一导电类型的半导体本体，所述半导体本体包括第一表面、与所述第一表面相对的第二表面和侧面、在所述第二表面处的所述第一导电类型的漏极区以及在所述漏极区上的所述第一导电类型的漂移区；
将第二导电类型的掺杂剂注入到所述第一表面中，所述第二导电类型与所述第一导电类型相对，并且在所述漂移区上形成本体区，所述本体区在所述半导体本体的所述侧面之间延伸；
将所述第一导电类型的掺杂剂局部注入到所述第一表面的预定义区域中，以在所述本体区上形成源极区；
将所述第二导电类型的掺杂剂局部注入到所述第一表面中的所述预定义区域中，使得所述本体区在所述预定义区域中比横向地在所述预定义区域外部包括所述第二导电类型的掺杂剂的更高浓度。
13.根据权利要求12所述的方法，其中，将所述第一导电类型的掺杂剂局部注入到预定义区域中包括：
将掩模施加到所述第一表面，所述掩模具有限定所述晶体管器件的有源区域的开口，所述第一表面的外围区被所述掩模覆盖并且形成所述晶体管器件的边缘终止区，以及
通过所述开口将所述第一导电类型的掺杂剂注入到所述第一表面中，以在所述本体区上形成所述源极区。
14.根据权利要求13所述的方法，其中，将所述第二导电类型的掺杂剂局部注入到所述第一表面中的所述预定义区域中包括：
通过所述掩模中的所述开口将所述第二导电类型的掺杂剂注入到所述第一表面中。
15.根据权利要求12至14中任一项所述的方法，其中，所述半导体本体还包括：
超结结构，包括位于所述漂移区中并且基本上垂直于所述第一表面延伸的所述第二导电类型的多个柱，以及
多个栅极沟槽，所述栅极沟槽中的一个横向地布置在所述第二导电类型的所述柱中的个别柱之间。
CN202211197571.XA 2021-09-29 2022-09-29 晶体管器件、用于产生晶体管器件的方法 Pending CN115881820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21200017.8 2021-09-29
EP21200017.8A EP4160693A1 (en) 2021-09-29 2021-09-29 Transistor device a method for producing a transistor device

Publications (1)

Publication Number Publication Date
CN115881820A true CN115881820A (zh) 2023-03-31

Family

ID=78085455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211197571.XA Pending CN115881820A (zh) 2021-09-29 2022-09-29 晶体管器件、用于产生晶体管器件的方法

Country Status (4)

Country Link
US (1) US20230098462A1 (zh)
EP (1) EP4160693A1 (zh)
KR (1) KR20230046263A (zh)
CN (1) CN115881820A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
JP2010056510A (ja) * 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US10020380B2 (en) * 2015-01-23 2018-07-10 Alpha And Omega Semiconductor Incorporated Power device with high aspect ratio trench contacts and submicron pitches between trenches
US10263070B2 (en) * 2017-06-12 2019-04-16 Alpha And Omega Semiconductor (Cayman) Ltd. Method of manufacturing LV/MV super junction trench power MOSFETs
CN111952352A (zh) 2019-05-15 2020-11-17 富士电机株式会社 超结半导体装置及超结半导体装置的制造方法

Also Published As

Publication number Publication date
EP4160693A1 (en) 2023-04-05
KR20230046263A (ko) 2023-04-05
US20230098462A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US8450795B2 (en) Technique for forming the deep doped columns in superjunction
US7893488B2 (en) Charged balanced devices with shielded gate trench
US8575685B2 (en) Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path
US8097510B2 (en) Method of forming lateral trench gate FET with direct source-drain current path
US8860130B2 (en) Charged balanced devices with shielded gate trench
US20130015494A1 (en) Nanotube Semiconductor Devices and Nanotube Termination Structures
US20100044791A1 (en) Configurations and methods for manufacturing charge balanced devices
US20090166722A1 (en) High voltage structures and methods for vertical power devices with improved manufacturability
US9356134B2 (en) Charged balanced devices with shielded gate trench
JP2008512866A (ja) 半導体装置及びその製造方法
JP2007042892A (ja) トレンチ型ｍｉｓｆｅｔ
US20150118810A1 (en) Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
CN111146289B (zh) 功率器件
US10446640B2 (en) Termination implant enrichment for shielded gate MOSFETS
WO2017048541A1 (en) Lateral power mosfet with non-horizontal resurf structure
US20230098462A1 (en) Transistor device and method for producing a transistor device
US10700172B2 (en) Semiconductor device and method for fabricating a semiconductor device
US8072027B2 (en) 3D channel architecture for semiconductor devices
US20230101553A1 (en) Transistor device and method for producing a transistor device
US20240194778A1 (en) Semiconductor Device Having a Field Termination Structure and a Charge Balance Structure, and Method of Producing the Semiconductor Device
CN117059663A (zh) 晶体管器件、半导体封装以及制备晶体管器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication