DE69519210T2

DE69519210T2 - Im Normalzustand abgeschalteter statischer Induktionsthyristor

Info

Publication number: DE69519210T2
Application number: DE69519210T
Authority: DE
Inventors: Yoshio Terasawa
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 1994-08-26
Filing date: 1995-08-16
Publication date: 2001-05-17
Anticipated expiration: 2015-08-17
Also published as: EP0994514A1; EP0698926A2; EP0698926A3; EP0698926B1; US6159776A; DE69519210D1; US5847417A; JPH0864805A; JP3245308B2

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und im Spezielleren einen im Normalzustand abgeschalteten statischen Induktionsthyristor.

Beschreibung des Standes der Technik

Die Fig. 1 bis 3 der beiliegenden Zeichnungen veranschaulichen einen herkömmlichen statischen Induktionsthyristor 300 sowie ein Verfahren zur Herstellung des herkömmlichen statischen Induktionsthyristors 300.
Bisher ist der herkömmliche statische Induktionsthyristor 300 wie folgt hergestellt worden:
Zunächst wird, wie in Fig. 1 gezeigt, eine P-Typ-Verunreinigung selektiv in eine Haupt- Oberfläche, d. h. eine Deckfläche, eines N&supmin;-Substrats 310 diffundiert, selektiv um P&spplus;- Gatebereiche 314 auszubilden.
Dann wird, wie in Fig. 2 gezeigt, durch chemische Dampfphasenabscheidung auf dem N&supmin;-Substrat 310 eine N&supmin;-Epitaxialschicht 320 aufgetragen. Zu diesem Zeitpunkt werden in der N&supmin;-Epitaxialschicht 320 durch automatisches Dotieren auch P&spplus;-Gatebereiche 314 ausgebildet.
Daraufhin wird, wie in Fig. 3 gezeigt, in einer Unterfläche des N&supmin;-Substrats 310 eine P- Schicht 312 ausgebildet, indem eine Verunreinigung darin diffundiert wird, und eine N&supmin;-Schicht 322 wird in der Deckfläche der N&supmin;-Epitaxialschicht 320 ausgebildet, indem eine Verunreinigung darin diffundiert wird.
Dann wird eine Anodenelektrode 340 auf einer Unterfläche der P-Schicht 312 abgelagert, und eine Kathodenelektrode 350 wird auf einer Deckfläche der N&spplus;-Schicht 322 abgelagert.
Im so ausgebildeten statischen Induktionsthyristor 300 fungiert die P-Schicht 312 als Anode, die N&spplus;-Schicht 322 als Kathode, sowohl das N&supmin;-Substrat 310 als auch die N&supmin;- Epitaxialschicht 320 als eine N-Basis 360, und die P&spplus;-Gatebereiche 314 als Gate zur Steuerung eines Anodenstroms, der zwischen der Anodenelektrode 340 und der Kathodenelektrode 350 fließt.
Um einen maximalen Abschaltstrom zu erhöhen, sind beim herkömmlichen statischen Induktionsthyristor 300 die P&spplus;-Bereiche 314 mit hoher Verunreinigungskonzentration in der N-Basis 360 eingebettet. Um die P&spplus;-Gatebereiche 314 in die N-Basis 360 einzubetten, ist es notwendig, in einer Hauptfläche des N&supmin;-Substrats selektiv P&spplus;-Gatebereiche 314 auszubilden, wie in Fig. 1 gezeigt, und daraufhin durch chemische Dampfabscheidung die N&supmin;-Epitaxialschicht 320 auf dem N&supmin;-Substrat 310 auszubilden.
Da die N&supmin;-Epitaxialschicht 320 auf dem N&supmin;-Substrat 310 ausgebildet wird, nachdem die P&spplus;-Gatebereiche 314 selektiv im N&supmin;-Substrat 310 ausgebildet worden sind, besteht die Tendenz, dass die auf den P&spplus;-Gatebereichen 314 gezogenen N&supmin;-Epitaxialschichten 320 Kristalldefekte wie Gitterfehler erleiden. Daher war es bisher schwierig, eine N&supmin;- Epitaxialschicht 320 mit hoher Qualität zu erzeugen, und somit ebenfalls schwierig, eine qualitativ hochwertige N-Basis 360 zu erzeugen.
Insofern, als die Verunreinigung der P&spplus;-Gatebereiche 314 die Kristallinität der N&supmin;- Epitaxialschicht 320 beeinträchtigt, unterliegt die Verunreinigungskonzentration der P&spplus;- Gatebereiche 314 einer gewissen Einschränkung. Als Ergebnis war es bisher nicht möglich, den maximalen Abschaltstrom über eine bestimmte Grenze hinaus zu erhöhen.
Um aus dem herkömmlichen statischen Induktionsthyristor 300 nach dem Verfahren zur Herstellung des herkömmlichen statischen Induktionsthyristors 300 einen herkömmlichen im Normalzustand abgeschalteten statischen Induktionsthyristor 400 (siehe Fig. 6 der beiliegenden Zeichnungen) herzustellen, wird vorgeschlagen, zwischen den P&spplus;- Gatebereichen 314 P&spplus;-Bereiche 315 (siehe Fig. 4 der beiliegenden Zeichnungen) auszubilden.
Die Fig. 4 bis 6 der beiliegenden Zeichnungen veranschaulichen ein Verfahren zur Herstellung eines solchen im Normalzustand abgeschalteten statischen Induktionsthyristors 400 nach dem Verfahren zur Herstellung des herkömmlichen statischen Induktionsthyristors 300.
Zunächst wird, wie in Fig. 4 gezeigt, eine P-Typ-Verunreinigung selektiv in eine Hauptoberfläche, d. h. eine Deckfläche, eines N&supmin;-Substrats 310 diffundiert, um selektiv P&supmin;-Gatebereiche 314 auszubilden. Eine P-Typ-Verunreinigung wird auch selektiv in die Hauptfläche des N&supmin;-Substrats 310 diffundiert, um zwischen den P&spplus;-Gatebereichen 314 P&supmin;-Bereiche 315 auszubilden.
Dann wird, wie in Fig. 5 gezeigt, durch chemische Dampfabscheidung eine N&supmin;- Epitaxialschicht 320 auf dem N&supmin;-Substrat 310 abgelagert. Zu diesem Zeitpunkt werden durch automatisches Dotieren auch P&spplus;-Gatebereiche 314 und P&supmin;-Bereiche 315 in der N&supmin;-Epitaxialschicht 320 ausgebildet.
Daraufhin wird, wie in Fig. 6 gezeigt, eine P-Schicht 312 in einer Unterfläche des N&supmin;- Substrats 310 ausgebildet, indem eine Verunreinigung darin diffundiert wird, und eine N&supmin;-Schicht 322 wird in der Deckfläche der N&supmin;-Epitaxialschicht 320 ausgebildet, indem eine Verunreinigung darin diffundiert wird.
Dann wird eine Anodenelektrode 340 auf der Unterfläche der P-Schicht 312 abgelagert, und eine Kathodenelektrode 350 wird auf einer Deckfläche der N&spplus;-Schicht 322 abgelagert.
Im so ausgebildeten statischen Induktionsthyristor 400 fungiert die P-Schicht 312 als Anoden, die N&spplus;-Schicht 322 als Kathode, sowohl das N&supmin;-Substrat 310 als auch die N&supmin;- Epitaxialschicht 320 als N-Basis 360 und die P&spplus;-Gatebereiche 314 als Gate zur Steuerung eines Anodenstroms, der zwischen der Anodenelektrode 340 und der Kathodenelektrode 350 fließt. Da die P&spplus;-Bereiche 315 zwischen den P&spplus;-Gatebereichen 314 ausgebildet sind, wird zwischen den P&spplus;-Gatebereichen 314 anliegend eine Sperrschicht ausgebildet, auch wenn keine Vorspannung an das Gate angelegt wird. Daher fungiert der statische Induktionsthyristor 400 als im Normalzustand abgeschalteter statischer Induktionsthyristor.
Der im Normalzustand abgeschaltete statische Induktionsthyristor 400, der nach dem obigen Verfahren hergestellt wird, weist zusätzlich zu den Problemen, die sich durch die Herstellung des herkömmlichen statischen Induktionsthyristors 300 ergeben, noch weitere nachstehend beschriebene Probleme auf.
Beim im Normalzustand abgeschalteten statischen Induktionsthyristor 400 sind nicht nur die P&spplus;-Gatebereiche 314 mit hoher Verunreinigungskonzentration, sondern auch die P&spplus;-Bereiche 315 in der N-Basis 360 eingebettet. Um die P&spplus;-Gatebereiche 314 und die P&spplus;-Bereiche 315 in der N-Basis 360 einzubetten, ist es notwendig, in einer Hauptfläche des N&supmin;-Substrats 310 selektiv P&spplus;-Gatebereiche 314 und P&spplus;-Bereiche 315 auszubilden, wie in Fig. 4 gezeigt, und daraufhin durch chemische Dampfabscheidung eine N&supmin;-Epitaxialschicht 320 auf dem N&supmin;-Substrat 310 ausbilden.
Da die N&supmin;-Epitaxialschicht 320 auf dem N&supmin;-Substrat 310 ausgebildet wird, nachdem die P&spplus;-Gatebereiche 314 und die P&spplus;-Bereiche 315 im N&supmin;-Substrat 310 ausgebildet worden sind, weisen die P-Gatebereiche 314 und die P&spplus;-Bereiche 315 die Tendenz zu Kristalldefekten wie Gitterfehlern auf. Daher war es bisher schwierig, eine N&supmin;- Epitaxialschicht 320 mit hoher Qualität nicht nur auf den P&supmin;-Gatebereichen 314, sondern auch zwischen den P&supmin;-Gatebereichen 314 auszubilden, und es war auch schwierig, eine qualitativ hochwertige N-Basis 360 herzustellen.
Dadurch, dass die P&supmin;-Gatebereiche 314 durch Diffundieren einer Verunreinigung in eine Hauptfläche des N&supmin;-Substrats 310 ausgebildet werden, weisen die P&spplus;-Gatebereiche 314 runde Seitenkanten auf. Folglich erstrecken sich die Sperrschichten, die sich zwischen den P&spplus;-Gatebereichen 314 erstrecken, nicht parallel zur Richtung des Anodenstroms, der zwischen der Anode und der Kathode fließt, mit dem Ergebnis, dass durch das Gate kein großer Strom gesteuert werden kann.
Die EP-A-22483, die der Einleitung von Anspruch 1 entspricht, die JP-A-62-62558 und die US-A-4198645 zeigen Halbleitervorrichtungen mit Gatebereichen zwischen zwei Substratkörpern.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist ein allgemeines Ziel der vorliegenden Erfindung, einen im Normalzustand abgeschalteten Induktionsthyristor bereitzustellen, der qualitativ hochwertig ausgebildete Gatebereiche aufweist.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, einen im Normalzustand abgeschalteten Induktionsthyristor bereitzustellen, der einen großen Strom steuern kann.
Wieder ein anderes Ziel der vorliegenden Erfindung besteht darin, einen im Normalzustand abgeschalteten statischen Induktionsthyristor bereitzustellen, der gleichmäßige und qualitativ hochwertige Kristallinität aufweist, es ermöglicht, Gatebereiche mit einer Verunreinigung mit hoher Konzentration zu dotieren und beinahe frei von Verunreinigungsdiffusion ist.
Wieder ein anderes Ziel der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die im abgeschalteten Zustand hohe dielektrische Stärke aufweist, geringen Leckstrom und hervorragende Abschaltfähigkeit aufweist und fähig ist, einen großen Strom zu steuern.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die im Hochfrequenzbereich arbeiten kann, die die Erhöhung eines trägerziehenden Stroms zulässt und zu Hochgeschwindigkeits-Schaltvorgängen fähig ist.
Gemäß vorliegender Erfindung wird eine Halbleitervorrichtung bereitgestellt, wie in Anspruch 1 dargelegt.
Die obigen sowie weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen klar werden, die bevorzugte Ausführungsformen der vorliegenden Erfindung anhand von Beispielen veranschaulichen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Fig. 1 bis 3 sind perspektivische Teilschnittansichten, die einen herkömmlichen statischen Induktionsthyristor sowie ein Verfahren zu seiner Herstellung zeigen;
die Fig. 4 bis 6 sind perspektivische Teilschnittansichten, die einen herkömmlichen im Normalzustand abgeschalteten statischen Induktionsthyristor sowie ein Verfahren zu seiner Herstellung zeigen;
die Fig. 7A bis 7D sind Teilschnittansichten, die einen statischen Induktionsthyristor, der eine erste Ausführungsform der vorliegenden Erfindung ist, sowie ein Verfahren zu seiner Herstellung zeigen;
die Fig. 8A bis 8D sind Teilschnittansichten, die einen statischen Induktionsthyristor, der eine zweite Ausführungsform der vorliegenden Erfindung ist, sowie ein Verfahren zu seiner Herstellung zeigen;
die Fig. 9A bis 9D sind Teilschnittansichten, die Schritte bei der Herstellung der statischen Induktionsthyristoren gemäß der dritten und der vierten Ausführungsform der vorliegenden Erfindung zeigen;
die Fig. 10A und 10B sind Teilschnittansichten, die einen statischen Induktionsthyristor, der eine dritte Ausführungsform der vorliegenden Erfindung ist, sowie ein Verfahren zu seiner Herstellung zeigen; und
die Fig. 11A und 11B sind Teilschnittansichten, die einen statischen Induktionsthyristor, der eine vierte Ausführungsform der vorliegenden Erfindung ist, sowie ein Verfahren zu seiner Herstellung zeigen.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

1. Ausführungsform

Die Fig. 7A bis 7D veranschaulichen einen statischen Induktionsthyristor, der eine erste Ausführungsform der vorliegenden Erfindung ist, sowie ein Verfahren zu seiner Herstellung.
Zunächst werden N&supmin;-Substrate 10, 20 mit jeweiligen hochglanzpolierten Oberflächen hergestellt, die aneinandergefügt werden sollen:
Dann werden, wie in Fig. 7A gezeigt, Ausnehmungen 52, die jeweils eine Breite von etwa 50 um und eine Tiefe von etwa 20 um aufweisen, durch Photolithographie in einem Abstand oder Zwischenraum von etwa 70 um in einer Deckfläche 14 des N&supmin;- Substrats 10 definiert, wobei Stege 54 zwischen den Ausnehmungen 52 bestehen bleiben. Jede der Ausnehmungen 52 weist Seitenwände 51 auf, die sich im Wesentlichen senkrecht zur Deckfläche 14 des N&supmin;-Substrats 10 erstrecken.
Dann wird, wie in Fig. 7B gezeigt, eine P&spplus;-Schicht 12 in einer Unterfläche des N&supmin;- Substrats 10 ausgebildet, indem eine Verunreinigung darin diffundiert wird.
Dann wird eine Verunreinigung vom P-Typ aus Bor in das N&supmin;-Substrat 10 von seiner Deckfläche 14 aus diffundiert, wodurch ein P&spplus;-Bereich 60 in der gesamten Deckfläche 14 des N&supmin;-Substrats 10 ausgebildet wird. Wenn der P&spplus;-Bereich 60 in der gesamten Deckfläche 14 ausgebildet wird, werden gleichzeitig P&spplus;-Seitengatebereiche 64, P&spplus;- Bodengatebereiche 66 und Zwischengate-P&spplus;-Bereiche 62 ausgebildet. Genauer gesagt werden die P&spplus;-Seitengatebereiche 64 und die P&spplus;-Bodengatebereiche 66 in freiliegenden Bereichen des N&supmin;-Substrats 10 an den Seitenwänden 51 und Böden 53 der Ausnehmungen 52 ausgebildet, und die Zwischengate-P&spplus;-Bereiche 62 werden in freiliegenden Bereichen des N&supmin;-Substrats 10 auf Deckflächen 56 der Stege 54 ausgebildet. Die P&spplus;-Bodengatebereiche 66, die P&spplus;-Seitengatebereiche 64 und die Zwischengate-P&spplus;- Bereiche 62 liegen aneinander an. Die P&spplus;-Seitengatebereiche 64 und die P&spplus;-Bodengatebereiche 6 bilden gemeinsam P&spplus;-Gatebereiche 65. Das Bor wird bei einer Temperatur im Bereich von etwa 1.050 bis 1.200ºC in einer Atmosphäre aus BBr&sub3; + O&sub2; in das N&supmin;- Substrat 10 diffundiert. Wenn das Bor diffundiert wird, werden an den Seitenwänden 51 und Böden 53 der Ausnehmungen 52 und auch den Deckflächen 56 der Stege 54 (nicht gezeigte) Oxidfilme gebildet.
Wie in Fig. 7C gezeigt, wird in einer Deckfläche des N&supmin;-Substrats 20 eine N&spplus;-Schicht 22 gebildet, indem eine Verunreinigung darin diffundiert wird.
Dann werden die N&supmin;-Substrate 10, 20 durch Ultraschall mit einer wässrigen Lösung aus Schwefelsäure und Wasserstoffperoxid gereinigt, wodurch organische Substanzen und Metalle entfernt werden.
Daraufhin werden die N&supmin;-Substrate 10, 20 mit reinem Wasser gereinigt und durch eine Schleuder bei Raumtemperatur getrocknet.
Wie in Fig. 7D gezeigt, werden das N&supmin;-Substrat 10 und das N&supmin;-Substrat 20 aneinandergefügt, indem sie in einer Wasserstoffatmosphäre auf etwa 800ºC erhitzt werden, während die Deckflächen 56 der Stege 54 und das N&supmin;-Substrat 10 zwischen den Ausnehmungen 52 und einer Unterfläche 24 des N&supmin;-Substrat 20 aneinander gehalten werden.
Dann werden eine Anodenelektrode 92 und eine Kathodenelektrode 94 jeweils auf einer Unterfläche der P&spplus;-Schicht 12, die in der Unterfläche des N&supmin;-Substrats 10 ausgebildet ist, und einer Deckfläche der N&supmin;-Schicht 22 ausgebildet, die in der Deckfläche des N&supmin;-Substrats 20 ausgebildet ist, wodurch ein statischer Induktionsthyristor 100 hergestellt wird.
Beim statischen Induktionsthyristor 100 fungiert die P&supmin;-Schicht 12 als Anode, die N&spplus;- Schicht 22 als Kathode, sowohl die N&supmin;-Substrate 10 als auch 20 als N-Basis 30 und die P&supmin;-Gatebereiche 65 als Gate zur Steuerung eines Anodenstroms, der zwischen der Anodenelektrode 92 und der Kathodenelektrode 94 fließt.
Bei dieser Ausführungsform weist die N-Basis 30 gleichmäßige, qualitativ hochwertige Kristallinität auf, da die N-Basis 30, in der die P&supmin;-Gatebereiche 65 und die Zwischengate-P&supmin;-Bereiche 62 eingebettet sind, durch Aneinanderfügen der N&supmin;-Substrate 10, 20 gebildet wird. Es ist möglich, die P&spplus;-Gatebereiche 65 mit hoher Konzentration auszustatten, um einen maximalen Abschaltstrom zu erhöhen.
Gemäß dieser Ausführungsform werden die Zwischengate-P&spplus;-Bereiche 62 so zwischen den P&spplus;-Gatebereichen 65 ausgebildet, dass sie daran anliegen. Daher wird, auch wenn keine Vorspannung an das Gate angelegt wird, eine Sperrschicht kontinuierlich zwischen den P&spplus;-Gatebereichen 65 ausgebreitet, insbesondere zwischen den Seiten gatebereichen 64, so dass der statische Induktionsthyristor 100 als im Normalzustand abgeschalteter statischer Induktionsthyristor fungiert.
Die in der Deckfläche 14 des N&supmin;-Substrats 10 und der Unterfläche 24 des N&supmin;-Substrats 20 definierten Ausnehmungen 52 erzeugen gemeinsam Hohlräume in der N-Basis 30, und die Seitengatebereiche 64 sind auf freiliegenden Bereichen des N&supmin;-Substrats 10 an den Seitenwänden 51 der Ausnehmungen 52 ausgebildet. Da der Anodenstrom die Seitenwände 51 der Ausnehmungen 52 entlang fließt, erhöhen die Seitengatebereiche 64, die die Seitenwände 51 der Ausnehmungen 52 entlang ausgebildet sind, eine Kanalbreite, so dass sich die Länge der Sperrschicht, die sich von den Gatebereichen 65 erstreckt, wenn der statische Induktionsthyristor abgeschaltet wird, in der Richtung vergrößert, in der der Anodenstrom fließt. Daher weist der statische Induktionsthyristor 100 eine hohe dielektrische Stärke auf, wenn er abgeschaltet ist, unterliegt einem geringen Leckstrom, verfügt über hervorragende Abschaltfähigkeit und kann einen großen Strom steuern.
Weil die Kanalbreite vergrößert wird, werden dem statischen Induktionsthyristor 100 die erwünschten Abschalteigenschaften verliehen, auch wenn der Abstand zwischen den Gatebereichen 65 nicht verringert wird, und daher ist es nicht notwendig, den Abstand zwischen den Ausnehmungen 52 im N&supmin;-Substrat 10 zu verringern. Als Folge kann die Ausbeute erhöht werden, wenn die Ausnehmungen 52 in einem feinen Muster in der Deckfläche des N&supmin;-Substrats 10 definiert werden.
Da es nicht notwendig ist, die Distanz zwischen den Ausnehmungen 52 im N&supmin;-Substrat 10 zu verringern, wird verhindert, dass die Querschnittsfläche des N&supmin;-Substrats 10 zwischen den Ausnehmungen 52 verringert wird, und der Widerstand des N&supmin;-Substrats 10 zwischen den Ausnehmungen 52 wird gesenkt, mit dem Ergebnis, dass die Spannung über den statischen Induktionsthyristor 100, wenn er eingeschaltet ist, gesenkt wird, und der statische Induktionsthyristor 100 einen großen Strom bewältigen kann.
Da sich die Seitenwände 51 der Ausnehmungen 52 parallel zur Richtung des Anodenstroms erstrecken, der zwischen der Anodenelektrode 92 und der Kathodenelektrode 94 fließt, erstrecken sich auch die Seitengatebereiche 64 im Wesentlichen parallel zur Richtung des Anodenstroms. Als Ergebnis erstreckt sich die Sperrschicht, die ausgebildet wird, wenn der statische Induktionsthyristor 100 abgeschaltet ist, gleichmäßig über die gesamte Länge des Kanals zwischen den Gatebereichen 65. Als Folge weist der statische Induktionsthyristor 100 eine höhere dielektrische Stärke auf, wenn er abgeschaltet ist, unterliegt einem geringeren Kriechstrom, weist bessere Abschaltfähigkeit auf und kann einen größeren Strom steuern.

2. Ausführungsform

Die Fig. 8A bis 8D veranschaulichen einen statischen Induktionsthyristor, der eine zweite Ausführungsform der vorliegenden Erfindung darstellt, sowie ein Verfahren zu seiner Herstellung.
Zunächst werden, wie in den Fig. 8A und 8B gezeigt, Ausnehmungen 52 in einer Deckfläche 14 des N&supmin;-Substrats 10 definiert, wobei Stege 54 zwischen den Ausnehmungen 52 belassen werden, eine P&spplus;-Schicht 12 wird in einer Unterfläche des N&supmin;-Substrats 10 ausgebildet, indem eine Verunreinigung darin diffundiert wird, ein P&spplus;- Bereich 60 wird in der gesamten Deckfläche 14 des N&supmin;-Substrats 10 ausgebildet, woraufhin auf die gleiche Weise wie in der ersten Ausführungsform P&spplus;-Seitengatebereiche 64 und P&spplus;-Bodengatebereiche 66 in freiliegenden Bereichen des N&supmin;-Substrats 10 auf Seitenwänden 51 und Böden 53 der Ausnehmungen 52 ausgebildet werden und Zwischengate-P&supmin;-Bereiche 62 in freiliegenden Bereichen des N&supmin;-Substrats 10 auf Deckflächen 56 der Stege 54 ausgebildet werden. Die P&spplus;-Bodengatebereiche 66, die P&spplus;-Seitengatebereiche 64 und die Zwischengate-P&spplus;-Bereiche 62 liegen aneinander an. Die P&spplus;-Seitengatebereiche 64 und die P&spplus;-Bodengatebereiche 66 bilden gemeinsam P&spplus;-Gatebereiche 65.
Wie in Fig. 8C gezeigt, wird eine N&supmin;-Schicht 22 in einer Deckfläche des N&supmin;-Substrats 20 ausgebildet, indem eine Verunreinigung darin diffundiert wird, und eine P&spplus;-Schicht 26 wird in einer gesamten Unterfläche 24 des N&supmin;-Substrats 20 ausgebildet, indem eine Verunreinigung darin diffundiert wird.
Dann werden N&supmin;-Substrate 10, 20 durch Ultraschall mit einer wässrigen Lösung aus Schwefelsäure und Wasserstoffperoxid gereinigt, wodurch organische Substanzen und Metalle entfernt werden.
Daraufhin werden die N&supmin;-Substrate 10, 20 mit reinem Wasser gereinigt und mit einer Schleuder bei Raumtemperatur getrocknet.
Wie in Fig. 8D gezeigt, werden das N&supmin;-Substrat 10 und das N&supmin;-Substrat 20 aneinandergefügt, indem sie in einer Wasserstoffatmosphäre auf etwa 800ºC erhitzt werden, während die Deckflächen 56 der Stege 54 des N&supmin;-Substrats 10 zwischen den Ausnehmungen 52 und einer Unterseite 24 des N&supmin;-Substrat 20 aneinander gehalten werden.
Dann werden eine Anodenelektrode 92 und eine Kathodenelektrode 94 auf einer Unterfläche der P&spplus;-Schicht 12, die in der Unterfläche des N&supmin;-Substrats 10 ausgebildet ist, bzw. einer Deckfläche der N&spplus;-Schicht 22, die in der Deckfläche des N&supmin;-Substrats 20 ausgebildet ist, ausgebildet, wodurch ein statischer Induktionsthyristor 100 hergestellt wird.
Beim statischen Induktionsthyristor 100 fungiert die P&spplus;-Schicht 12 als Anode, die N&spplus;- Schicht 22 als Kathode, beide N&supmin;-Substrate 10, 20 als N-Basis 30 und die P&spplus;- Gatebereiche 65 als Gate zur Steuerung eines Anodenstroms, der zwischen der Anodenelektrode 92 und der Kathodenelektrode 94 fließt.
Bei dieser Ausführungsform weist die N-Basis 30 gleichmäßige, qualitativ hochwertige Kristallinität auf, da die N-Basis 30, in der die P&spplus;-Gatebereiche 65 und die Zwischen gate-P&supmin;-Bereiche 62 eingebettet sind, durch Aneinanderfügen der N&supmin;-Substrate 10, 20 gebildet wird. Da der P&spplus;-Bereich 26 in der Unterfläche 24 des N&supmin;-Substrats 20 ausgebildet ist, ist das N&supmin;-Substrat 20 gut elektrisch mit dem N&supmin;-Substrat 10 verbunden. Es ist möglich, die P&spplus;-Gatebereiche 65 mit hoher Konzentration auszustatten, um einen maximalen Abschaltstrom zu erhöhen.
Gemäß dieser Ausführungsform werden die Zwischengate-P&supmin;-Bereiche 62 so zwischen den P&supmin;-Gatebereichen 65 ausgebildet, dass sie daran anliegen, und der P&spplus;-Bereich 26 wird auf den Zwischengate-P&spplus;-Bereichen 62 angeordnet. Daher wird, auch wenn keine Vorspannung an das Gate angelegt wird, eine Sperrschicht kontinuierlich zwischen den Gatebereichen 65 ausgebreitet, insbesondere zwischen den Seitengatebereichen 64, so dass der statische Induktionsthyristor 100 als im Normalzustand abgeschalteter statischer Induktionsthyristor fungiert.

3. Ausführungsform

Die Fig. 9A bis 9D und 10A, 10B veranschaulichen einen statischen Induktionsthyristor, der eine dritte Ausführungsform der vorliegenden Erfindung darstellt, sowie ein Verfahren zu seiner Herstellung.
Zuerst werden, wie in den Fig. 9A und 9B gezeigt, Ausnehmungen 52 in einer Deckfläche 14 des N&supmin;-Substrats 10 definiert, wobei Stege 54 zwischen den Ausnehmungen 52 belassen werden, eine P&spplus;-Schicht 12 wird in einer Unterfläche des N&supmin;-Substrats 10 ausgebildet, indem eine Verunreinigung darin diffundiert wird, ein P&spplus;- Bereich 60 wird in der gesamten Deckfläche 14 des N&supmin;-Substrats 10 ausgebildet, woraufhin auf die gleiche Art wie bei der ersten Ausführungsform die P&spplus;-Seitengatebereiche 64 und die P&supmin;-Bodengatebereiche 66 in freiliegenden Bereichen des N&supmin;- Substrats 10 auf Seitenwänden 51 und Böden 53 der Ausnehmungen 52 ausgebildet werden, und Zwischengate-P&supmin;-Bereiche 62 in freiliegenden Bereichen des N&supmin;-Substrats 10 auf Deckflächen 56 der Stege 54 ausgebildet werden. Die P&supmin;-Bodengatebereiche 66, die P&spplus;-Seitengatebereiche 64 und die Zwischengate-P&supmin;-Bereiche 62 liegen aneinander an. Die P&spplus;-Seitengatebereiche 64 und die P&supmin;-Bodengatebereiche 66 bilden gemeinsam P&spplus;-Gatebereiche 65.
Wie in Fig. 9C gezeigt, wird durch chemische Dampfabscheidung ein Gateelektrodenfilm 72 aus Wolfram mit einer Filmdicke von 0,3 um auf der gesamten Deckfläche 14 des N&supmin;-Substrats 10 abgelagert.
Dann wird, wie in Fig. 90 gezeigt, mit Photolithographie der Gateelektrodenfilm 72 als Muster in der Gestalt von Gateelektroden 74, die jeweils eine Breite von etwa 25 um aufweisen, in den jeweiligen Ausnehmungen 52 auf den Bodengatebereichen 66 aufgebracht.
Daraufhin wird, wie in Fig. 10A gezeigt, eine N&spplus;-Schicht 22 in einer Deckfläche des N&supmin;- Substrats 20 ausgebildet, indem eine Verunreinigung darin diffundiert wird.
Dann werden N&supmin;-Substrate 10, 20 durch Ultraschall mit einer wässrigen Lösung aus Schwefelsäure und Wasserstoffperoxid gereinigt, wodurch organische Substanzen und Metalle entfernt werden.
Dann werden die N&supmin;-Substrate 10, 20 mit reinem Wasser gesäubert und mit einer Schleuder bei Raumtemperatur getrocknet.
Wie in Fig. 10B gezeigt, werden das N&supmin;-Substrat 10 und das N&supmin;-Substrat 20 aneinandergefügt, indem sie in einer Wasserstoffatmosphäre auf etwa 800ºC erhitzt werden, während die Deckflächen 56 der Stege 54 des N&supmin;-Substrats 10 zwischen den Ausnehmungen 52 und eine Unterfläche 24 des N&supmin;-Substrats 20 aneinander gehalten werden. Wenn die Gateelektroden 74 aus Aluminium bestehen, werden das N&supmin;-Substrat 10 und das N&supmin;-Substrat 20 bei etwa 400ºC aneinandergefügt.
Dann werden eine Anodenelektrode 92 und eine Kathodenelektrode 94 auf einer Unterfläche der P&spplus;-Schicht 12, die in der Unterfläche des N&supmin;-Substrats 10 ausgebildet ist, bzw. einer Deckfläche der N&spplus;-Schicht 22 ausgebildet, die in der Deckfläche des N&supmin;-Substrats 20 ausgebildet ist, wodurch ein statischer Induktionsthyristor 100 hergestellt wird.
Beim statischen Induktionsthyristor 100 fungiert die P&spplus;-Schicht 12 als Anode, die N&spplus;- Schicht 22 als Kathode, beide N&supmin;-Substrate 10, 20 fungieren als N-Basis 30 und die P&spplus;- Gatebereiche 65 als Gate zur Steuerung eines Anodenstroms, der zwischen der Anodenelektrode 92 und der Kathodenelektrode 94 fließt.
Bei dieser Ausführungsform weist die N-Basis 30 gleichmäßige, qualitativ hochwertige Kristallinität auf, da die N-Basis 30, in der die P&supmin;-Gatebereiche 65 und die Zwischengate-P&spplus;-Bereiche 62 eingebettet sind, durch Aneinanderfügen der N&supmin;-Substrate 10, 20 ausgebildet wird. Es ist möglich, die P&spplus;-Gatebereiche 65 mit hoher Konzentration zu versehen, um einen maximalen Abschaltstrom zu erhöhen.
Gemäß dieser Ausführungsform werden die Zwischengate-P&supmin;-Bereiche 62 zwischen den P&supmin;-Gatebereichen 65 so ausgebildet, dass sie daran anliegen. Daher wird, auch wenn keine Vorspannung an das Gate angelegt wird, eine Sperrschicht kontinuierlich zwischen den Gatebereichen 65 ausgebreitet, insbesondere zwischen den Seitengatebereichen 64, so dass der statische Induktionsthyristor 100 als im Normalzustand abgeschalteter statischer Induktionsthyristor fungiert.
Gemäß dieser Ausführungsform wird, da die Gateelektroden 74 aus Wolfram auf den Bodengatebereichen 66 angeordnet sind, der Widerstand des Gates in seitlicher Richtung verringert, wodurch der maximale Abschaltstrom erhöht wird, und ein trägerziehender Strom wird erhöht, wodurch die Schaltgeschwindigkeit erhöht wird. Da die Gateelektroden 74 bereits in den Ausnehmungen 52 im N&supmin;-Substrat 10 untergebracht werden, bevor die N&supmin;-Substrate 10, 20 aneinandergefügt werden, ist es nicht notwendig, Rillen mit einem großen Seitenverhältnis in der N&spplus;-Schicht 22 und im N&supmin;- Substrat 20 zu definieren, um die Gateelektroden 74 darin auszubilden. Die N&spplus;-Schicht 22 und das N&supmin;-Substrat 20 weisen keinen hohen Widerstand auf, der andernfalls entstehen würde, wenn sie durch solche Rillen in schmale Streifen unterteilt würden.
Da die in der Deckfläche des N&supmin;-Substrats 10 definierten Ausnehmungen 52 klein genug sind, um die Gateelektroden 74 unterzubringen, ist es nicht zeitaufwendig, die Ausnehmungen 52 in der Deckfläche des N&supmin;-Substrats 10 zu definieren.
Die Gateelektroden 74 werden in den Ausnehmungen 52 im N&supmin;-Substrat 10 untergebracht. Daher ist es nicht notwendig, Ausnehmungen in der Unterfläche 24 des N&supmin;- Substrats 20 zu definieren, die an die Stege 54 auf der Deckfläche des N&supmin;-Substrats 10 angefügt wird, und somit kann die Unterfläche 24 eben bleiben. Folglich ist kein spezieller Vorgang des Einrichtens erforderlich, um die Stege 54 auf der Deckfläche des N&supmin;-Substrats 10 und die Unterfläche 24 des N&supmin;-Substrats 20 aneinanderzufügen, und der statische Induktionsthyristor 100 kann relativ leicht hergestellt werden.

4. Ausführungsform

Die Fig. 9A bis 9D und 11A, 11B veranschaulichen einen statischen Induktionsthyristor, der eine vierte Ausführungsform der vorliegenden Erfindung darstellt, sowie ein Verfahren zu seiner Herstellung.
Zunächst werden, wie bei der in den Fig. 9A bis 9D gezeigten Ausführungsform, Ausnehmungen 62 in einer Deckfläche 14 des N&supmin;-Substrats 10 definiert, wobei Stege 54 zwischen den Ausnehmungen 52 belassen werden, eine P&spplus;-Schicht 12 wird in einer Unterfläche des N&supmin;-Substrats 10 ausgebildet, indem eine Verunreinigung darin diffundiert wird, ein P&spplus;-Bereich 60 wird in der gesamten Deckfläche 14 des N&supmin;-Substrats 10 ausgebildet, woraufhin P&spplus;-Seitengatebereiche 64 und P&spplus;-Bodengatebereiche 66 in freiliegenden Bereichen des N&supmin;-Substrats 10 an Seitenwänden 51 und Böden 53 der Ausnehmungen 52 ausgebildet werden, und Zwischengate-P&spplus;-Bereiche 62 in freiliegenden Bereichen des N&supmin;-Substrats 10 auf Deckflächen 56 der Stege 54 ausgebildet werden. Die P&supmin;-Bodengatebereiche 66, die P&spplus;-Seitengatebereiche 64 und die Zwischengate-P&spplus;-Bereiche 62 liegen aneinander an. Die P&supmin;-Seitengatebereiche 64 und die P&supmin;-Bodengatebereiche 66 bilden gemeinsam P&supmin;-Gatebereiche 65. Gateelektroden 74 aus Wolfram werden selektiv auf den Bodengatebereichen 66 in den Ausnehmungen 52 ausgebildet.
Daraufhin wird, wie in Fig. 11A gezeigt, eine N&spplus;-Schicht 22 in einer Deckfläche des N&supmin;- Substrats 20 ausgebildet, indem eine Verunreinigung darin diffundiert wird, und eine P&spplus;-Schicht 26 wird in einer gesamten Unterfläche 24 des N&supmin;-Substrats 20 ausgebildet, indem eine Verunreinigung darin diffundiert wird.
Dann werden die N&supmin;-Substrate 10, 20 durch Ultraschall mit einer wässrigen Lösung aus Schwefelsäure und Wasserstoffperoxid gereinigt, wodurch organische Substanzen und Metalle entfernt werden.
Daraufhin werden die N&supmin;-Substrate 10, 20 mit reinem Wasser gesäubert und durch eine Schleuder bei Raumtemperatur getrocknet.
Wie in Fig. 11B gezeigt, werden das N&supmin;-Substrat 10 und das N&supmin;-Substrat 20 aneinandergefügt, indem sie in einer Wasserstoffatmosphäre auf etwa 800ºC erhitzt werden, während die Deckflächen 56 der Stege 54 und das N&supmin;-Substrat 10 zwischen den Ausnehmungen 52 und einer Unterfläche 24 des N&supmin;-Substrat 20 aneinander gehalten werden.
Dann werden eine Anodenelektrode 92 und eine Kathodenelektrode 94 jeweils auf einer Unterfläche der P&spplus;-Schicht 12, die in der Unterfläche des N&supmin;-Substrats 10 ausgebildet ist, und einer Deckfläche der N&spplus;-Schicht 22 ausgebildet, die in der Deckfläche des N&supmin;-Substrats 20 ausgebildet ist, wodurch ein statischer Induktionsthyristor 100 hergestellt wird.
Beim statischen Induktionsthyristor 100 fungiert die P&supmin;-Schicht 12 als Anode, die N&spplus;- Schicht 22 als Kathode, sowohl die N&supmin;-Substrate 10 als auch 20 als N-Basis 30 und die P&spplus;-Gatebereiche 65 als Gate zur Steuerung eines Anodenstroms, der zwischen der Anodenelektrode 92 und der Kathodenelektrode 94 fließt.
Bei dieser Ausführungsform weist die N-Basis 30 gleichmäßige, qualitativ hochwertige Kristallinität auf, da die N-Basis 30, in der die P&supmin;-Gatebereiche 65 und die Zwischengate-P&supmin;-Bereiche 62 eingebettet sind, durch Aneinanderfügen der N&supmin;-Substrate 10, 20 gebildet wird. Weil der P&spplus;-Bereich 26 in der Unterfläche 24 des N&supmin;-Substrats 20 ausgebildet wird, ist das N&supmin;-Substrat 20 gut elektrisch mit dem N&supmin;-Substrat 10 verbunden.
Gemäß dieser Ausführungsform werden die Zwischengate-P&spplus;-Bereiche 62 so zwischen den P&spplus;-Gatebereichen 65 ausgebildet, dass sie daran anliegen, und der P&spplus;-Bereich 26 wird auf den Zwischengate-P&spplus;-Bereichen 62 angeordnet. Daher wird, auch wenn keine Vorspannung an das Gate angelegt wird, eine Sperrschicht kontinuierlich zwischen den P&spplus;-Gatebereichen 65 ausgebreitet, insbesondere zwischen den Seitengatebereichen 64, so dass der statische Induktionsthyristor 100 als im Normalzustand abgeschalteter statischer Induktionsthyristor fungiert.
Gemäß dieser Ausführungsform wird, da die Gateelektroden 74 aus Wolfram auf den Bodengatebereichen 66 angeordnet sind, der Widerstand des Gates in seitlicher Richtung verringert, wodurch der maximale Abschaltstrom erhöht wird, und ein trägerziehender Strom wird erhöht, was zu Schalten mit höherer Geschwindigkeit führt.
Während die Gateelektroden in der dritten und vierten Ausführungsform aus Wolfram bestehen, können die Gateelektroden 74 aus einem Metall mit hohem Schmelzpunkt, wie Molybdän oder dergleichen, oder aus polykristallinem Silizium, das mit einer Verunreinigung aus Bor oder dergleichen dotiert ist, oder Aluminium oder dergleichen bestehen.
Bei den gemäß vorliegender Erfindung dargestellten Verfahren werden erste und zweite Halbleitersubstrate eines Leitfähigkeitstyps hergestellt, Gatebereiche eines Halbleiters eines anderen Leitfähigkeitstyps werden auf einer Hauptfläche des ersten Halbleitersubstrats ausgebildet, dann werden erste Halbleiterbereiche des anderen Leitfähigkeitstyps auf der einen Hauptfläche des ersten Halbleitersubstrats zwischen den Gatebereichen ausgebildet, woraufhin die eine Hauptfläche des ersten Halbleitersubstrats zwischen den Gatebereichen und eine Hauptfläche des zweiten Halbleitersubstrats aneinandergefügt werden. Mit dieser Anordnung wird eine Basis mit gleichmäßiger, qualitativ hochwertiger Kristallinität erhalten.
Da die ersten Halbleiterbereiche des selben Leitfähigkeitstyps wie die Gatebereiche zwischen den Gatebereichen ausgebildet werden, lässt sich leicht ein im Normalzustand abgeschalteter statischer Induktionsthyristor herstellen.
Wenn die Gatebereiche in. Bereichen des ersten Halbleitersubstrats angeordnet werden, die an Seitenwänden von Ausnehmungen freiliegen, die in der einen Hauptfläche des ersten Halbleitersubstrats definiert sind, wird eine Halbleitervorrichtung hergestellt, die hohe dielektrische Stärke aufweist, wenn sie abgeschaltet wird, geringem Leckstrom unterliegt, hervorragende Abschaltfähigkeit aufweist und einen großen Strom steuern kann. Als Ergebnis kann die Ausbeute erhöht werden, wenn die Ausnehmungen in einem feinen Muster in der einen Hauptfläche des ersten Halbleitersubstrats definiert werden. Es wird verhindert, dass die Querschnittsfläche des ersten Halbleitersubstrats zwischen den Ausnehmungen verringert wird, wodurch der Widerstand des ersten Halbleitersubstrats zwischen den Ausnehmungen gesenkt wird. Als Ergebnis wird die Spannung über die Halbleitervorrichtung, wenn sie eingeschaltet ist, gesenkt, wodurch die Halbleitervorrichtung einen großen Strom bewältigen kann.
Wenn die Gatebereiche des anderen Leitfähigkeitstyps ebenfalls in Bereichen des ersten Halbleitersubstrats angeordnet werden, die an Böden von Ausnehmungen freiliegen, die in der einen Hauptfläche des ersten Halbleitersubstrats definiert sind, wird der Widerstand des Gates in seitlicher Richtung verringert, wodurch der maximale Abschaltstrom erhöht wird, und die Halbleitervorrichtung kann im Hochfrequenzbereich arbeiten.
Wenn ein zweiter Halbleiterbereich des anderen Leitfähigkeitstyps auf der einen Hauptfläche des zweiten Halbleitersubstrats ausgebildet wird und daraufhin die eine Hauptfläche des ersten Halbleitersubstrats zwischen den Gatebereichen und die eine Hauptfläche des zweiten Halbleitersubstrats aneinandergefügt werden, sind sie gut elektrisch miteinander verbunden.
Wenn Gateelektroden aus einem guten Leiter, der elektrisch mit den Gatebereichen verbunden ist, in Ausnehmungen angeordnet werden, die in der einen Hauptfläche des ersten Halbleitersubstrats definiert sind, und daraufhin die eine Hauptfläche des ersten Halbleitersubstrats und die eine Hauptfläche des zweiten Halbleitersubstrats aneinandergefügt werden, wird der Widerstand des Gates in seitlicher Richtung verringert, wodurch der maximale Abschaltstrom erhöht wird, und ein trägerziehender Strom wird erhöht, wodurch die Schaltgeschwindigkeit erhöht wird.
Da die Gateelektroden bereits in den Ausnehmungen im ersten Halbleitersubstrat untergebracht werden, bevor die eine Hauptfläche des ersten Halbleitersubstrats und die eine Hauptfläche des zweiten Halbleitersubstrats aneinandergefügt werden, ist es nicht notwendig, Rillen mit großem Seitenverhältnis im Halbleitersubstrats zu definieren, um Gateelektroden darin auszubilden. Das Halbleitersubstrat oberhalb der Gateelektroden weist keinen hohen Widerstand auf, der ansonsten entstehen würde, wenn es durch solche Rillen in schmale Streifen unterteilt würde.
Da die Ausnehmungen, die in der einen Hauptfläche des ersten Halbleitersubstrats definiert sind, klein genug sind, um die Gateelektroden unterzubringen, ist es nicht zeitaufwendig, die Ausnehmungen durch ein Trockenätzverfahren mit langsamer Ätzrate zu definieren.
Die Gateelektroden werden in den Ausnehmungen in der einen Hauptfläche des ersten Halbleitersubstrats untergebracht. Daher ist es nicht notwendig, Ausnehmungen in der einen Hauptfläche des zweiten Halbleitersubstrats zu definieren, die an die eine Hauptfläche des ersten Halbleitersubstrats angefügt wird, und somit kann die eine Hauptfläche des zweiten Halbleitersubstrats eben bleiben. Folglich ist kein spezieller Ausrichtvorgang erforderlich, um die eine Hauptfläche des ersten Halbleitersubstrats und die eine Hauptfläche des zweiten Halbleitersubstrats aneinanderzufügen, und die Halbleitervorrichtung kann relativ leicht hergestellt werden.
Die Halbleitervorrichtung gemäß vorliegender Erfindung mir einer Gatestruktur nach Anspruch 1 wird in einem Halbleitersubstrat zwischen Anoden- und Kathodenelektroden angeordnet, um einen Strom zu steuern, der zwischen der Anoden- und der Kathodenelektrode fließt, wobei im Halbleitersubstrat Hohlräume definiert sind und sie Gatebereiche eines Halbleiters aufweisen, die in freiliegenden Bereichen an Seitenwänden der Hohlräume angeordnet sind. Folglich weist die Halbleitervorrichtung hohe dielektrische Stärke auf, wenn sie abgeschaltet ist, unterliegt einem geringen Leckstrom, weist hervorragende Abschaltfähigkeit auf und kann einen großen Strom steuern. Auch wenn das Intervall zwischen den Gatebereichen nicht verringert wird, werden der Halbleitervorrichtung die gewünschten Eigenschaften verliehen, und es ist nicht notwendig, den Abstand zwischen den Hohlräumen im Halbleitersubstrat zu verringern. Als Folge daraus kann die Ausbeute erhöht werden, wenn die Hohlräume in einem feinen Muster im Halbleitersubstrat ausgebildet werden. Da es nicht notwendig ist, den Abstand zwischen den Hohlräumen zu verringern, wird verhindert, dass die Querschnittsfläche des Halbleitersubstrats zwischen den Hohlräumen verringert wird, und der Widerstand des Halbleitersubstrats zwischen den Hohlräumen wird gesenkt, was zur Folge hat, dass die Spannung über die Halbleitervorrichtung, wenn sie eingeschaltet wird, gesenkt wird, und die Halbleitervorrichtung einen großen Strom bewältigen kann.
Die Halbleitervorrichtung weist einen Halbleiterbereich vom gleichen Leitfähigkeitstyp wie die Gatebereiche auf, der zwischen den Gatebereichen angeordnet ist, so dass eine Sperrschicht kontinuierlich zwischen den Gatebereichen ausgebreitet wird, wenn keine Vorspannung an das Gate angelegt wird. Die so angeordnete Halbleitervorrichtung fungiert als im Normalzustand abgeschaltete Halbleitervorrichtung.
Da der Halbleiterbereich an den Gatebereichen anliegt, wird eine Sperrschicht zuverlässiger kontinuierlich zwischen den Gatebereichen ausgebreitet, wenn keine Vorspannung an das Gate angelegt wird.
Wenn sich die Seitenwände der Hohlräume im Wesentlichen parallel zur Richtung des Stroms erstrecken, der zwischen den Anoden- und Kathodenelektroden fließt, weist die Halbleitervorrichtung eine höhere dielektrische Stärke auf, wenn sie abgeschaltet wird, unterliegt geringerem Kriechstrom, weist bessere Abschaltfähigkeit auf und kann einen größeren Strom steuern. Dadurch, dass die Distanz zwischen den Hohlräumen im Halbleitersubstrat erhöht werden kann, kann die Ausbeute in einem größeren Ausmaß erhöht werden, wenn die Hohlräume in einem feinen Muster im Halbleitersubstrat definiert werden. Die Querschnittsfläche des Halbleitersubstrats zwischen den Hohlräumen kann erhöht werden, und der Widerstand des Halbleitersubstrats zwischen den Hohlräumen kann weiter verringert werden, was zum Ergebnis hat, dass die Spannung über die Halbleitervorrichtung, wenn sie eingeschaltet wird, weiter verringert werden kann, und die Halbleitervorrichtung einen größeren Strom bewältigen kann.
Wenn die Gatebereiche auch an freiliegenden Bereichen an den Böden der Hohlräume im Halbleitersubstrat angeordnet sind, wird der Widerstand des Gates in seitlicher Richtung verringert, wodurch der maximale Abschaltstrom erhöht wird, und die Halbleitervorrichtung kann im Hochfrequenzbereich arbeiten.
Wenn Gateelektroden aus einem guten Leiter, der elektrisch mit den Gatebereichen verbunden ist, in den Hohlräumen angeordnet sind, die im Halbleitersubstrat definiert sind, wird der Widerstand des Gates in seitlicher Richtung verringert, wodurch der maximale Abschaltstrom erhöht wird, und ein trägerziehender Strom wird erhöht, was zu einer höheren Umschaltgeschwindigkeit führt.

Claims

1. Halbleitervorrichtung, umfassend:

eine Anodenelektrode (92);

eine Kathodenelektrode (94);

ein Halbleitersubstrat (30), das zwischen der Anodenelektrode (92) und der Kathodenelektrode (94) angeordnet ist; sowie

ein Gate (64, 65, 66, 74), das im Halbleitersubstrat angeordnet ist, um einen Strom zu steuern, der zwischen der Anodenelektrode (92) und der Kathodenelektrode (94) fließt;

wobei im Halbleitersubstrat Hohlräume (52) definiert sind;

wobei das Gate Gatebereiche (64) aus Halbleitermaterial aufweist, die an Bereichen des Halbleitersubstrats angeordnet sind, die an Seitenwänden der Hohlräume freiliegen;

dadurch gekennzeichnet, dass:

Halbleiterbereiche (62) des selben Leitfähigkeitstyps wie die Gatebereiche (64) vorhanden sind, die zwischen den Gatebereichen (64) angeordnet sind, so dass eine Sperrschicht kontinuierlich zwischen den Gatebereichen (64) ausgebreitet ist, wenn an das Gate keine Vorspannung angelegt wird;

die Gatebereiche (64) und die Halbleiterbereiche (62) zwischen den Gatebereichen einem Leitfähigkeitstyp angehören, der dem von angrenzenden Abschnitten des Halbleitersubstrats (30) entgegengesetzt ist; und

die Gatebereiche (64) und die Halbleiterbereiche (62) zwischen den Gatebereichen dotierte Schichtabschnitte des Halbleitersubstrats (30) sind.

2. Halbleitervorrichtung nach Anspruch 1, worin die Halbleiterbereiche (62) zwischen den Gatebereichen an den Gatebereichen anliegen.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, worin sich die Seitenwände der Hohlräume im Wesentlichen parallel zu der Richtung erstrecken, in der der Strom zwischen der Anodenelektrode und der Kathodenelektrode fließt.

4. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, worin das Gate weiters Gatebereiche (66) umfasst, die an Bereichen des Halbleitersubstrats angeordnet sind, die an Bodenflächen der Hohlräume (52) freiliegen.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, worin das Gate weiters Gateelektroden (74) aus einem guten Leiter umfasst, die elektrisch mit den Gatebereichen (64) verbunden sind, wobei die Gateelektroden (74) in den Hohlräumen (52) angeordnet sind.

6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, worin das Halbleitersubstrat (30) eine erste Halbleiterschicht (12) eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht (10, 20) eines zweiten Leitfähigkeitstyps, die auf der ersten Halbleiterschicht angeordnet ist, sowie eine dritte Halbleiterschicht (22) des zweiten Leitfähigkeitstyps umfasst, die eine höhere Verunreinigungskonzentration als die zweite Halbleiterschicht aufweist, wobei eine aus der Anodenelektrode (92) und der Kathodenelektrode (94) elektrisch mit der ersten Halbleiterschicht (12) verbunden ist, die andere aus der Anodenelektrode und der Kathodenelektrode elektrisch mit der dritten Halbleiterschicht (22) verbunden ist, die Gatebereiche (64) und die Halbleiterbereiche (62) zwischen den Gatebereichen dem ersten Leitfähigkeitstyp angehören, die Hohlräume (52), die Gatebereiche (64) und die Halbleiterbereiche (62) in der zweiten Halbleiterschicht (10, 20) angeordnet sind.