DE19533956C2 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung

Info

Publication number
DE19533956C2
DE19533956C2 DE19533956A DE19533956A DE19533956C2 DE 19533956 C2 DE19533956 C2 DE 19533956C2 DE 19533956 A DE19533956 A DE 19533956A DE 19533956 A DE19533956 A DE 19533956A DE 19533956 C2 DE19533956 C2 DE 19533956C2
Authority
DE
Germany
Prior art keywords
semiconductor device
power semiconductor
insulating film
film
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19533956A
Other languages
English (en)
Other versions
DE19533956A1 (de
Inventor
Ichiro Omura
Akio Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE19533956A1 publication Critical patent/DE19533956A1/de
Application granted granted Critical
Publication of DE19533956C2 publication Critical patent/DE19533956C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Description

Die vorliegende Erfindung bezieht sich auf eine Lei­ stungshalbleitervorrichtung mit einer SOI-(Silicium- Auf-Isolator)-Struktur.
In den letzten Jahren werden integrierte Schaltun­ gen (ICs), die jeweils eine große Anzahl von Transisto­ ren und Widerstände haben, welche verbunden sind, um eine elektrische Schaltung zu bilden, und die auf eine Chip integriert sind, verbreitet in wichtigen Teilen von Rechnern oder Kommunikationsvorrichtungen verwendet. Unter den obigen ICs wird ein IC eines Typs, der eine Halbleitervorrichtung mit einer hohen Steh- bzw. Sperr­ spannung (Leistungshalbleitervorrichtung) enthält, als ein Leistungs-IC bezeichnet.
Fig. 1 ist eine Schnittdarstellung, die die Innen­ struktur einer herkömmlichen Leistungshalbleitervor­ richtung (pin-Diode) mit SOI-Struktur zeigt.
In Fig. 1 bezeichnet das Bezugszeichen 91 ein Halblei­ tersubstrat, und eine i-Typ-Halbleiter-Aktivschicht (SOI-Halbleiterschicht) 93 einer niedrigen Fremd­ stoffkonzentration ist über dem Halbleitersubstrat 91 gebildet, wobei dazwischen ein Isolierfilm (SOI-Isolierfilm) 92 vorgesehen ist.
Eine n-Typ-Emitterschicht 94 einer hohen Fremdstoffkon­ zentration und eine p-Typ-Emitterschicht 95 einer hohen Fremdstoffkonzentration sind selektiv durch Diffusion in dem Oberflächenbereich der i-Typ-Halbleiter-Aktiv­ schicht 93 gebildet. Eine Kathodenelektrode 96 ist auf der n-Typ-Emitterschicht 94 gebildet, und eine Anoden­ elektrode 97 ist auf der p-Typ-Emitterschicht 95 gebil­ det.
Gemäß der Leistungshalbleitervorrichtung mit der obigen Struktur wird eine angelegte Spannung zwischen dem Hauptkörper der Vorrichtung und dem Isolierfilm 92 auf­ geteilt bzw. verteilt, und somit ist eine an dem Haupt­ körper der Vorrichtung anliegende Spannung abgesenkt, so daß eine hohe Sperrspannung erhalten werden kann.
Jedoch hat dieser Typ einer Halbleitervorrichtung das folgende Problem. Da die Spannung, die der Isolierfilm 92 aufteilen kann, eine Begrenzung hat, wird es schwierig, mit der herkömmlichen Struktur eine höhere Sperrspannung zu erzielen.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Leistungshalbleitervorrichtung vorzusehen, die eine höhere Sperrspannung als diejenige der herkömmli­ chen Vorrichtung hat.
Diese Aufgabe wird erfindungsgemäß durch eine Lei­ stungshalbleitervorrichtung mit den Merkmalen des Patentanspruches 1, 8, 18 bzw. 20 gelöst.
Gemäß einem ersten Aspekt schafft die vorliegende Er­ findung also eine Leistungshalbleitervorrichtung mit einem Substrat, einem Isolierfilm, der auf dem Substrat gebildet ist und einen unebenen Oberflächenteil auf der Oberfläche hiervon hat, und einem Halbleiterfilm, der auf dem unebenen Oberflächenteil des Isolierfilmes ge­ bildet ist, wobei der unebene Oberflächenteil Ladungs­ träger, die sich in dem Halbleiterfilm bewegen, veran­ laßt, in konkaven Bereichen des unebenen Oberflächenteils eingefangen zu werden.
Gemäß einem zweiten Aspekt schafft die vorliegende Er­ findung eine Leistungshalbleitervorrichtung mit einem Substrat, einem Isolierfilm, der auf dem Substrat ge­ bildet ist und eine Vielzahl von aufladbaren, schwim­ menden (Floating-) Elektroden hat, die darin vergraben sind, und einem Halbleiterfilm, der auf dem Isolierfilm gebildet ist, wobei jede der schwimmenden Elektroden Ladungen, die in dem Halbleiterfilm erzeugt sind, ver­ anlaßt, in die schwimmenden Elektroden injiziert zu werden.
Gemäß einem dritten Aspekt schafft die vorliegende Er­ findung eine Leistungshalbleitervorrichtung mit einem Substrat, einem Isolierfilm, der auf dem Substrat ge­ bildet ist, und einem Halbleiterfilm, der auf dem Iso­ lierfilm gebildet ist und einen Fremdstoff enthält, wo­ bei das Konzentrationsprofil des Fremdstoffes gemäß Anspruch 18 ausgebildet ist.
Da gemäß dem ersten Aspekt Ladungsträger, die sich in dem Halbleiterfilm bewegen, in den konkaven Teilen des Isolierfilmes gespeichert werden und die Dichte des elektrischen Feldes in dem Halbleiterfilm reduziert ist, ist die Sperrspannung eines aus dem Halbleiterfilm gebildeten Teiles erhöht.
Da gemäß dem zweiten Aspekt die Dichte des elektrischen Filmes in dem Halbleiterfilm durch die aufgeladene Elektrode in dem Isolierfilm reduziert ist, ist die Sperrspannung eines aus dem Halbleiterfilm gebildeten Teiles erhöht.
Weiterhin hat sich gemäß Untersuchungen der Erfinder dieser Anmeldung gezeigt, daß, wenn der Isolierfilm dick ist (wenn die Dicke des Isolierfilmes größer ist als die Driftlänge des Halbleiterfilmes) in einem Fall, in welchem ein Substrat, das aus dem Isolierfilm gebil­ det ist, und der auf dem Isolierfilm gebildete Halblei­ terfilm verwendet werden, ein gleichmäßiges elektri­ sches Feld in der Drift hervorgerufen wird, falls das Konzentrationsprofil des Fremdstoffes in der Drift­ längsrichtung in dem Driftbereich des Halbleiterfilmes gemäß Anspruch 18 ausgebildet ist, das heißt es liegt kein Teil vor, in welchem das elektri­ sche Feld teilweise erhöht und die Sperrspannung abge­ senkt ist, so daß die Sperrspannung erhöht werden kann.
Daher kann gemäß dem dritten Aspekt aufgrund des obigen Wissens die Sperrspannung einer Leistungshalbleitervor­ richtung erhöht werden, selbst wenn ein dicker Isolier­ film (SOI-Isolierfilm) benutzt wird.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung, die die Innen­ struktur einer herkömmlichen Leistungs­ halbleitervorrichtung (pin-Diode) zeigt,
Fig. 2 eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervor­ richtung (pin-Diode) nach einem ersten Ausführungsbeispiel der vorliegenden Er­ findung zeigt,
Fig. 3 ein Diagramm, das das Prinzip der in Fig. 2 dargestellten Leistungshalblei­ tervorrichtung erläutert,
Fig. 4 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zweiten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 5 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem dritten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 6 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem vierten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 7 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (MOSFET) nach einem fünften Ausführungs­ beispiel der vorliegenden Erfindung zeigt,
Fig. 8 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (IGBT) nach einem sechsten Ausführungs­ beispiel der vorliegenden Erfindung zeigt,
Fig. 9 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (Thyristor) nach einem siebenten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 10 eine Draufsicht, die ein unebenes Muster eines vergrabenen Siliciumdioxydfilmes zeigt,
Fig. 11 eine Draufsicht, die ein anderes unebe­ nes Muster eines vergrabenen Silicium­ dioxydfilmes zeigt,
Fig. 12A bis 12E Schnittdarstellungen, die unebene Muster von vergrabenen Siliciumdioxydfilmen zeigen,
Fig. 13 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem achten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 14 ein Diagramm, das das Prinzip der in Fig. 13 dargestellten Leistungshalblei­ tervorrichtung zeigt,
Fig. 15 ein Diagramm, das die Verteilung eines elektrischen Feldes in einem Teil inner­ halb der Vorrichtung vor dem Auftreten einer Lawinenerscheinung zeigt,
Fig. 16 ein Diagramm, das die Verteilung des elektrischen Feldes in einem Teil inner­ halb der Vorrichtung nach Auftreten der Lawinenerscheinung zeigt,
Fig. 17A und 17B Diagramme zum Erläutern des Ergebnisses der Messung der Sperrspannung der in Fig. 13 gezeigten Leistungshalbleiter­ vorrichtung,
Fig. 18 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem neunten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 19 eine Draufsicht, die die Ebenengestalt der schwimmenden Elektrode zeigt,
Fig. 20 eine Draufsicht, die eine andere Ebenen­ gestalt der schwimmenden Diode zeigt,
Fig. 21 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zehnten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 22 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem elften Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 23 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zwölften Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 24 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem dreizehnten Aus­ führungsbeispiel der vorliegenden Erfin­ dung zeigt,
Fig. 25 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem vierzehnten Aus­ führungsbeispiel der vorliegenden Erfin­ dung zeigt,
Fig. 26 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem fünfzehnten Aus­ führungsbeispiel der vorliegenden Erfin­ dung zeigt,
Fig. 27 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem sechzehnten Aus­ führungsbeispiel der vorliegenden Erfin­ dung zeigt,
Fig. 28 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem siebzehnten Aus­ führungsbeispiel der vorliegenden Erfin­ dung zeigt,
Fig. 29 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem achtzehnten Aus­ führungsbeispiel der vorliegenden Erfin­ dung zeigt,
Fig. 30 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (MOSFET) nach einem neunzehnten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 31 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (IGBT) nach einem zwanzigsten Ausfüh­ rungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 32 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (Thyristor) nach einem einundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 33 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zweiundzwanzig­ sten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt,
Fig. 34 ein Diagramm, das die Innenstruktur einer herkömmlichen Leistungshalbleiter­ vorrichtung und ein Fremdstoffprofil hiervon zeigt,
Fig. 35 ein Diagramm, das die Verteilung eines elektrischen Feldes in der herkömmli­ chen, in Fig. 34 dargestellten Lei­ stungshalbleitervorrichtung zeigt,
Fig. 36 ein Diagramm, das die Verteilung des elektrischen Feldes in der in Fig. 33 dargestellten Leistungshalbleitervor­ richtung zeigt
Fig. 37 ein Diagramm zum Erläutern der Methode des Ableitens eines angemessenen Fremd­ stoffkonzentrationsprofiles, wenn der vergrabene Isolierfilm dick ist,
Fig. 38 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem dreiundzwanzig­ sten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt,
Fig. 39 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (MOSFET) nach einem vierundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 40 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem fünfundzwanzig­ sten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt, und
Fig. 41 einen Schnitt, der die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem sechsundzwanzig­ sten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen beschrieben.
Fig. 2 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
In der Zeichnung bezeichnet ein Bezugszeichen 1 ein ge­ erdetes Siliciumsubstrat, und ein vergrabener Silicium­ dioxydfilm (SOI-Isolierfilm) 2, der einen unebenen Oberflächenteil auf der Oberfläche hiervon hat, ist auf dem Siliciumsubstrat 1 gebildet. Eine n-Typ-Silicium- Aktivschicht (SOI-Halbleiterfilm) 3 von niedriger Fremdstoffkonzentration ist als eine i-Typ-Schicht (eigenleitende Schicht) auf dem vergrabenen Silicium­ dioxydfilm 2 gebildet. Der vergrabene Siliciumdioxydfilm 2 und die n-Typ-Silicium-Aktivschicht 3 sind zusammengefaßt, um ein SOI-Substrat zu bilden.
Eine n-Typ-Emitterschicht 4 einer hohen Fremdstoffkon­ zentration und eine p-Typ-Emitterschicht 5 einer hohen Fremdstoffkonzentration sind selektiv durch Diffusion in dem Oberflächenbereich der n-Typ-Silicium-Aktiv­ schicht 3 gebildet, und die p-Typ-Emitterschicht 5, die n-Typ-Silicium-Aktivschicht 3 und die n-Typ-Emitter­ schicht 4 sind zusammengefaßt, um eine pin-Diode zu liefern.
Eine Kathodenelektrode 6 ist auf der n-Typ-Emitter­ schicht 4 gebildet, und eine Anodenelektrode 7 ist auf der p-Typ-Emitterschicht 5 gebildet.
Wenn eine positive Spannung an die Leistungshalbleiter­ vorrichtung mit der obigen Struktur über die Kathoden­ elektrode 6 und die Anodenelektrode 7 angelegt wird, werden Löcher h+ unter den Ladungsträgern (Elektro­ nen e- und Löcher h+) in der Vorrichtung in den kon­ kaven Teilen der Oberfläche des vergrabenen Silicium­ dioxydfilmes 2 eingefangen, wie dies in Fig. 3 gezeigt ist, da das Siliciumsubstrat 1 geerdet ist, und als Ergebnis werden positive Inversionsschichten 8 in den konkaven Teilen auf der Oberfläche des vergrabenen Siliciumdioxydfilmes 2 gebildet.
Da die obige Inversionsschicht 8 wirkt, um die Stärke des elektrischen Feldes in der n-Typ-Silicium-Aktiv­ schicht 3 zu reduzieren, wird das elektrische Feld E3 in der n-Typ-Silicium-Aktivschicht 3 schwächer als das elektrische Feld E3 ohne Inversionsschicht 8. Die gleiche Erscheinung tritt in der n-Typ-Emitterschicht 4 auf. Da daher die Dichte des elektrischen Feldes in der Vorrichtung schwächer wird, kann die Sperrspannung der Vorrichtung entsprechend im Vergleich mit dem her­ kömmlichen Fall erhöht werden.
Wie in Fig. 3 gezeigt ist, ist es vorzuziehen, daß die Tiefe d des konkaven Teiles (die Höhe des konvexen Tei­ les) des vergrabenen Siliciumdioxydfilmes 2 auf einen Wert größer als 50 nm eingestellt wird. Indem d auf den obigen Wert eingestellt wird, ist es möglich, wirk­ sam Löcher in den konkaven Teilen einzufangen. Weiter­ hin wird die Dicke tOX des vergrabenen Siliciumdioxyd­ filmes 2 ungefähr auf beispielsweise 4 µm eingestellt. Weiterhin ist es vorzuziehen, die lateralen oder seit­ lichen Breiten W1 und W2 des konkaven Teiles und kon­ vexen Teiles des vergrabenen Siliciumdioxydfilmes 2 derart einzustellen, daß W1, W2 < 3tOX vorliegt. Die Dicke t des vergrabenen Siliciumdioxydfilmes 2 wird beispielsweise auf ungefähr 4 µm eingestellt.
Der vergrabene Siliciumdioxydfilm 2 kann ein PSG-(Phosphorsilicatglas-)Film, ein BPSG-(Bor-Phosphor­ silicatglas-)Film oder dergleichen sein.
Die Ursache, warum, die Dichte des elektrischen Feldes in der n-Typ-Silicium-Aktivschicht 3 reduziert ist, ist die folgende:
Wenn die dielektrischen Faktoren des vergrabenen Sili­ ciumdioxydfilmes 2 und der n-Typ-Silicium-Aktiv­ schicht 3 ε2 und ε3 sind, kann die folgende Gleichung infolge der Kontinuität der Dichte des elektrischen Feldes an der Grenzfläche zwischen dem vergrabenen Siliciumdioxydfilm 2 und der n-Typ-Silicium-Aktiv­ schicht 3, wenn keine Inversionsschicht 8 gebildet ist, erhalten werden:
ε3.E3 = ε2.E2 (1)
Wenn die Menge der Ladungen, die auf den konvexen Ober­ flächenteilen durch die Inversionsschichten 8 verur­ sacht sind, durch Q gegeben ist (Q zeigt einen Mittel­ wert auf der Zwischenfläche zwischen dem vergrabenen Siliciumdioxydfilm 2 und der n-Typ-Silicium-Aktiv­ schicht 3 an), dann wird die rechte Seite der Glei­ chung (1) verändert zu (ε2.E2 - Q).
Daher wird E3 auf der linken Seite, das heißt das elek­ trische Feld in der n-Typ-Silicium-Aktivschicht 3, schwächer.
Wie oben beschrieben ist, kann gemäß dem ersten Ausfüh­ rungsbeispiel das elektrische Feld in der Silicium- Aktivschicht mittels des vergrabenen Siliciumdioxydfil­ mes 2 geschwächt werden, der den unebenen Oberflächen­ teil auf der Oberfläche hiervon hat, und es kann eine Leistungshalbleitervorrichtung mit einer Sperrspannung erhalten werden, die höher ist als diejenige der her­ kömmlichen Vorrichtung.
Da weiterhin die Sperrspannung erhöht ist, kann die Fremdstoffkonzentration der n-Typ-Silicium-Aktiv­ schicht 3 gesteigert werden, und der EIN-Widerstands­ wert hiervon kann vermindert werden.
Fig. 4 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt. In den folgenden Zeich­ nungen sind Teile, die die gleichen sind oder denjeni­ gen entsprechen, die in den Fig. 1 und 3 gezeigt sind, mit den gleichen Bezugszeichen versehen, und eine Detailbeschreibung hiervon ist weggelassen (dies gilt auch für die folgenden Ausführungsbeispiele).
Die Leistungshalbleitervorrichtung des zweiten Ausfüh­ rungsbeispiels ist verschieden von derjenigen des ersten Ausführungsbeispiels (Fig. 2) insoweit, als eine vergrabene Siliciumdioxydschicht 2a mit einem un­ ebenen Oberflächenteil auf der Oberfläche hiervon auch auf der Oberseite der n-Typ-Silicium-Aktivschicht 3 ge­ bildet ist. Gemäß dem zweiten Ausführungsbeispiel kann die Dichte des elektrischen Feldes in dem oberen Teil der n-Typ-Silicium-Aktivschicht 3 auch reduziert wer­ den, und die Sperrspannung kann weiter erhöht werden. In diesem Beispiel werden Elektronen in den konkaven Teilen des vergrabenen Siliciumdioxydfilmes 2a einge­ fangen.
Fig. 5 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des dritten Ausfüh­ rungsbeispiels unterscheidet sich von derjenigen des zweiten Ausführungsbeispiels (Fig. 4) dadurch, daß eine Feldplatte 11 auf der vergrabenen Siliciumdioxyd­ schicht 2a gebildet ist. Gemäß dem dritten Ausfüh­ rungsbeispiel kann ein auf der Seite der Kathodenel­ ektrode 6 hervorgerufenes intensives elektrisches Feld durch die Feldplatte 11 gemindert werden, und das intensive elektrische Feld, das durch Bilden der Feld­ platte 11 auf der Seite der Anodenelektrode 7 hervorge­ rufen ist, kann durch den vergrabenen Siliciumdioxyd­ film 2a gemindert werden.
Fig. 6 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des vierten Ausfüh­ rungsbeispiels unterscheidet sich von derjenigen des zweiten Ausführungsbeispiels (Fig. 4) dadurch, daß die Oberfläche des vergrabenen Siliciumdioxydfilmes 2b auf dem Siliciumsubstrat 1 flach gemacht ist. Wenn die vergrabene Siliciumdioxydschicht 2b dick gemacht ist, kann eine ausreichend hohe Sperrspannung erhalten wer­ den. Mit anderen Worten, wenn der vergrabene Silicium­ dioxydfilm 2b dick gemacht ist, kann eine ausreichend hohe Sperrspannung erzielt werden, indem lediglich der vergrabene Siliciumdioxydfilm 2a verwendet wird.
Fig. 7 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (MOSFET) nach einem fünften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
In dem ersten Ausführungsbeispiel (Fig. 2) liegt der vergrabene Siliciumdioxydfilm gemäß der vorliegenden Erfindung an der pin-Diode; er liegt jedoch in dem fünften Ausführungsbeispiel an einem MOS-Feldeffekt­ transistor (MOSFET). In diesem Fall sind, wie in Fig. 7 gezeigt ist, eine n-Typ-Drainschicht 31 und eine p-Typ-Wannenschicht 32 in dem Oberflächenbereich einer n-Typ-Silicium-Aktivschicht 3 gebildet. Weiter­ hin ist eine n-Typ-Sourceschicht 33 in dem Oberflä­ chenbereich der p-Typ-Wannenschicht 32 gebildet. Weiterhin ist eine Drainelektrode 34 auf der n-Typ- Drainschicht 31 gebildet, und eine Sourceelektrode 35 ist auf der p-Typ-Wannenschicht 32 und der n-Typ- Sourceschicht 33 gebildet. Eine Gateelektrode 36 ist auf der n-Typ-Sourceschicht 33, der p-Typ-Wannen­ schicht 32 und der n-Typ-Silicium-Aktivschicht 3 über einen Gateoxydfilm 37 gebildet.
Bei der obigen Struktur kann wie in dem Fall des ersten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden, und es kann ein MOSFET erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Fig. 8 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (IGBT) nach einem sechsten Ausführungsbeispiel der vorliegen­ den Erfindung zeigt.
In dem ersten Ausführungsbeispiel (Fig. 2) liegt der vergrabene Siliciumdioxydfilm 2 gemäß der vorliegenden Erfindung an der pin-Diode; jedoch liegt er in dem sechsten Ausführungsbeispiel an einem Isoliergate-Typ- Bipolartransistor (IGBT). In diesem Fall sind, wie in Fig. 8 gezeigt ist, eine n-Typ-Pufferschicht 38 und eine p-Typ-Wannenschicht 32 in dem Oberflächenbereich der n-Typ-Silicium-Aktivschicht 3 gebildet. Weiterhin ist eine p-Typ-Emitterschicht 39 in dem Oberflächenbe­ reich der n-Typ-Pufferschicht 38 gebildet, und eine n-Typ-Sourceschicht 33 ist in dem Oberflächenbereich der p-Typ-Wannenschicht 32 gebildet. Weiterhin ist eine Drainelektrode auf der p-Typ-Emitterschicht 39 ge­ bildet, und eine Sourceelektrode 35 ist auf der p-Typ- Wannenschicht 32 und der n-Typ-Sourceschicht 33 gebil­ det. Eine Gateelektrode 36 ist auf der n-Typ-Source­ schicht 33, der p-Typ-Wannenschicht 32 und der n-Typ- Silicium-Aktivschicht 3 über einen Gateoxydfilm 37 ge­ bildet.
Bei der obigen Struktur kann wie in dem Fall des ersten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden, und es kann ein IGBT erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Fig. 9 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (Thyristor) gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
In dem ersten Ausführungsbeispiel (Fig. 2) liegt der vergrabene Siliciumdioxydfilm gemäß der vorliegenden Erfindung an der pin-Diode; jedoch liegt er in dem siebten Ausführungsbeispiel an einem Thyristor. In diesem Fall sind, wie in Fig. 9 gezeigt ist, eine n-Typ-Pufferschicht 38 und eine p-Typ-Basisschicht 40 in dem Oberflächenbereich einer n-Typ-Silicium-Aktiv­ schicht 3 gebildet. Weiterhin ist eine p-Typ-Emitter­ schicht 39 in dem Oberflächenbereich der n-Typ-Puffer­ schicht 38 gebildet, und eine n-Typ-Sourceschicht 33 ist in dem Oberflächenbereich der p-Typ-Basisschicht 40 gebildet. Weiterhin ist eine Drainelektrode 34 auf der p-Typ-Emitterschicht 39 gebildet, und eine Source­ elektrode 41 ist auf der p-Typ-Basisschicht 40 und der n-Typ-Sourceschicht 33 gebildet. Eine Gateelektrode 36 ist auf der n-Typ-Sourceschicht 33, der p-Typ-Basis­ schicht 40 und der n-Typ-Silicium-Aktivschicht 3 über einen Gateoxydfilm 37 gebildet. Bei einem Ansteuerbe­ trieb ist eine Schalterschaltung mit einem verschiede­ nen Gate 42, wie in Fig. 9 gezeigt ist, beispielsweise mit der Sourceelektrode 41 verbunden.
Bei der obigen Struktur kann wie im Fall des ersten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden, und es kann ein Thyristor erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Die Fig. 10 und 11 sind Draufsichten, die unebene Muster der vergrabenen Siliciumdioxydfilme 2, 2a und 2b zeigen, welche in dem ersten bis siebenten Ausführungs­ beispiel verwendet sind.
Fig. 10 zeigt ein Beispiel des unebenen Musters mit konkaven Teilen mit einer kreisförmigen Ebenengestalt, und Fig. 11 zeigt ein Beispiel des unebenen Musters mit konkaven Teilen mit einer quadratischen (poly­ gonalen) Ebenengestalt. Die obigen unebenen Muster können einfach mittels der bekannten Photolitho­ graphietechnik oder Ätztechnik gebildet werden.
Die Fig. 12A bis 12E sind Schnittdarstellungen, die unebene Muster von vergrabenen Siliciumdioxydfilmen 2, 2a und 2b zeigen, welche in den ersten bis siebenten Ausführungsbeispielen verwendet sind. Fig. 12A zeigt ein Beispiel des unebenen Musters mit konkaven Teilen mit einem invers kegelförmigen Querschnitt, Fig. 12B zeigt ein Beispiel des unebenen Musters mit konkaven Teilen mit einem dreieckförmigen Querschnitt, Fig. 12C zeigt ein Beispiel des unebenen Musters mit konvexen Teilen mit einem kegelförmigen Querschnitt, Fig. 12D zeigt ein Beispiel des unebenen Musters mit konkaven Teilen mit einem trapezförmigen Querschnitt, und Fig. 12E zeigt ein Beispiel des unebenen Musters mit einem unebenen Oberflächenteil mit einem unregelmäßigen Querschnitt.
Fig. 13 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem achten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des achten Ausfüh­ rungsbeispiels unterscheidet sich von derjenigen des ersten Ausführungsbeispiel (Fig. 2) dadurch, daß schwimmende Elektroden 9 in der vergrabenen Silicium­ dioxydschicht 2 gebildet sind. Mit anderen Worten, beim achten Ausführungsbeispiel wird der vergrabene Siliciumdioxydfilm 2 mit den darin vergrabenen schwebenden Elektroden 9 verwendet.
Wenn eine Spannung an die Leistungshalbleitervorrich­ tung mit der obigen Struktur angelegt und graduell er­ höht wird, tritt eine Lawinenerscheinung auf, um Elek­ tronen e- und Löcher h+ durch ein intensives elektri­ sches Feld zu erzeugen, das in der Vorrichtung hervor­ gerufen ist, wenn die Spannung einen bestimmten Pegel erreicht, wie dies in Fig. 14 gezeigt ist. Die Löcher h+ werden in die schwebenden Elektroden 9 über den vergrabenen Siliciumdioxydfilm 2 nach dem gleichen Prinzip wie in dem Fall des EPROM injiziert, so daß die schwebende Elektrode 9 positiv aufgeladen wird. Als Ergebnis kann die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden.
Fig. 15 zeigt die Verteilung des elektrischen Feldes in einem Teil innerhalb der Vorrichtung vor dem Auftre­ ten der Lawinenerscheinung, und Fig. 16 zeigt die Ver­ teilung des elektrischen Feldes in einem Teil innerhalb der Vorrichtung nach Auftreten der Lawinenerscheinung. Wenn die Menge der in der schwebenden Elektrode 9 ge­ speicherten Ladungen durch Q gegeben ist, wird das elektrische Feld in der n-Typ-Silicium-Aktivschicht 3 nach Auftreten der Lawinenerscheinung um eine Größe entsprechend Q/ε2 reduziert. Das heißt, wenn die Lawi­ nenerscheinung auftritt, ist die Fläche der n-Typ-Sili­ cium-Aktivschicht 3, die durch schräge Linien in Fig. 15 angedeutet ist, um eine Größe entsprechend Q/ε2 reduziert, wie dies in Fig. 16 gezeigt ist. Selbst wenn eine Spannung des gleichen Pegels wie zuvor an einen Teil der n-Typ-Silicium-Aktivschicht 3 ent­ sprechend einem Teil der geladenen schwebenden Elek­ trode 9, in die Löcher injiziert sind, angelegt wird, tritt keine Lawinenerscheinung auf. Das heißt, wenn die schwebende Elektrode 9 darin gespeicherte Ladungen hat, wird ein Teil, in welchem die Lawinenerscheinung aufgetreten ist, in der Vorrichtung gespeichert, und die in der schwebenden Elektrode 9 gespeicherten La­ dungen wirken, um das Auftreten der Lawinenerscheinung in dem Teil zu verhindern, selbst wenn die Spannung an­ gelegt ist.
In dem achten Ausführungsbeispiel wird eine Impulsspan­ nung oder eine Spannung, die graduell angehoben ist, an die Leistungshalbleitervorrichtung vor einem Vorrich­ tungsbetrieb angelegt, um eine Lawinenerscheinung in der n-Typ-Silicium-Aktivschicht 3 und erforderliche La­ dung einer der schwebenden Elektroden 9 zu verursa­ chen, so daß eine Leistungshalbleitervorrichtung mit einer hohen Sperrspannung realisiert wird.
Um wirksam die schwebende Elektroden 9 aufzuladen, ist es vorzuziehen, den Abstand d1 von der Oberfläche des vergrabenen Siliciumdioxydfilmes 2 bis zu der Ober­ fläche der schwebenden Elektrode 9 in den Bereich von 200 nm < d1 < 5 nm einzustellen, wie dies in Fig. 14 gezeigt ist. Wenn weiterhin die Dicke des vergrabenen Siliciumdioxydfilmes 2 den Wert tOX hat, ist es vorzu­ ziehen, die vertikale Breite d2 der schwebenden Elektrode 9 in den Bereich von d2 < tOX/2 einzustellen. Weiterhin wird die seitliche oder laterale Breite W3 der schwebenden Elektrode 9 vorzugsweise kleiner als die Driftlänge eingestellt, und das Intervall W4 zwi­ schen den schwebenden Elektroden 9 wird vorzugsweise in den Bereich von W4 < 3tOX eingestellt.
Die Fig. 17A und 17B sind Diagramme zum Darstellen des Ergebnisses einer Computersimulation aufgrund der Sperrspannung der Leistungshalbleitervorrichtung. In Fig. 17A ist ein Graph gezeigt, der die Beziehung zwi­ schen Ladungen der schwebenden Elektrode 9 und der Sperrspannung angibt. Wie aus dem Graph zu ersehen ist, kann die Sperrspannung angehoben werden, da das Inter­ vall W4 zwischen den schwebenden Elektroden 9 kleiner gemacht ist. Gleichzeitig wird die Dicke tOX des ver­ grabenen Siliciumdioxydfilmes 2 auf 2 µm eingestellt. In Fig. 17B sind Daten der Sperrspannungswerte gezeigt, die erhalten sind, wenn die Dicke tOX des vergrabenen Siliciumdioxydfilmes 2 und das Intervall W4 zwischen den schwebenden Elektroden 9 verändert werden. Wie aus den Daten zu ersehen ist, kann die Sperrspannung an­ gehoben werden, wenn die Dicke tOX des vergrabenen Siliciumdioxydfilmes 2 größer gemacht ist.
Fig. 18 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem neunten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des neunten Ausfüh­ rungsbeispiels unterscheidet sich von derjenigen des achten Ausführungsbeispiels (Fig. 13) dadurch, daß der Abstand d zwischen der Oberfläche der schwebenden Elektrode 9 und der Oberfläche der vergrabenen Siliciumdioxydschicht 2 auf 5 nm oder weniger eingestellt ist. Das heißt, in dem neunten Ausführungsbeispiel ist die schwebende Elektrode 9 extrem nahe zu der Oberflä­ che des vergrabenen Siliciumdioxydfilmes 2 gebildet, und Löcher werden in die schwebenden Elektroden 9 nicht durch die Lawinenerscheinung, sondern durch den Tunneleffekt injiziert. Wenn in diesem Fall die Rich­ tung des elektrischen Feldes in der n-Typ-Silicium­ schicht 3 und in dem vergrabenen Siliciumdioxydfilm 2 umgekehrt ist, werden Elektronen in die Elektroden 9 durch den Tunneleffekt injiziert.
Wenn die schwebende Elektrode 9 aufgeladen oder entla­ den wird, ist es möglich, genau die Ladungsgröße der schwebenden Elektrode zu steuern, indem das Substrat­ potential in der gleichen Weise wie im Falle des Steu­ ergates eines EEPROM vorgespannt wird. Das heißt, die Ladungsgröße der schwebenden Elektrode wird genau ein­ gestellt, indem jeweils veränderliche Spannungsversor­ gungen für das Substrat, die Kathodenelektrode und die Anodenelektrode geliefert werden, um so unabhängig das Substratpotential, das Kathodenelektrodenpotential und das Anodenelektrodenpotential zu steuern, und indem die veränderlichen Spannungsversorgungen gesteuert werden, um die Potentialdifferenz zwischen dem Substrat und der Kathodenelektrode und die Potentialdifferenz zwischen dem Substrat und der Anodenelektrode zu steigern und die Potentialdifferenz zwischen der Kathodenelektrode und der Anodenelektrode zu reduzieren.
Die Fig. 19 und 20 sind Draufsichten, die die Ebe­ nengestalten der schwebenden Elektroden zeigen, welche in den achten und neunten Ausführungsbeispielen verwen­ det sind.
Fig. 19 zeigt ein Beispiel der schwebenden Elektro­ den 9 mit einer kreisförmigen Ebenengestalt. In diesem Fall ist die Richtfähigkeit des elektrischen Feldes verloren, und es liegt kein Teil vor, in welchem das elektrische Feld konzentriert ist. Weiterhin zeigt Fig. 20 ein Beispiel der schwebenden Elektroden 9 mit einer quadratischen (polygonalen) Ebenengestalt. Da in diesem Fall die Anzahl der schwebenden Elektroden für jede Einheitsfläche gesteigert werden kann, kann die Dichte des elektrischen Feldes in der Vorrichtung wirk­ sam abgesenkt werden. In diesem Fall ist es möglich, schwebende Elektroden 9 von Streifenform zu verwenden.
Fig. 21 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zehnten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des zehnten Ausfüh­ rungsbeispiels unterscheidet sich von derjenigen des achten Ausführungsbeispiels (Fig. 13) dadurch, daß eine Siliciumdioxydschicht 2a mit darin vergrabenen schwebenden Elektroden 9a auf der n-Typ-Silicium- Aktivschicht 3 gebildet ist. Gemäß dem zehnten Ausfüh­ rungsbeispiel kann die Dichte des elektrischen Feldes in dem oberseitigen Teil der n-Typ-Silicium-Aktiv­ schicht 3 wirksam abgesenkt werden.
Fig. 22 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem elften Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des elften Ausfüh­ rungsbeispiels unterscheidet sich von derjenigen des zehnten Ausführungsbeispiels (Fig. 21) dadurch, daß keine schwebende Elektrode in dem vergrabenen Sili­ ciumdioxydfilm 2 gebildet ist. Wenn der vergrabene Siliciumdioxydfilm 2b dick ist, wird eine ausreichend hohe Sperrspannung erhalten. Mit anderen Worten, wenn der vergrabene Siliciumdioxydfilm 2 dick ist, wird eine ausreichend hohe Sperrspannung nur durch Verwendung des vergrabenen Siliciumdioxydfilmes 2a erhalten.
Die Fig. 23 bis 25 sind Schnittdarstellungen, die die Innenstrukturen von Leistungshalbleitervorrichtun­ gen (pin-Dioden) nach einem zwölften bis vierzehnten Ausführungsbeispiel der vorliegenden Erfindung zeigen. Die Leistungshalbleitervorrichtungen der Fig. 23 bis 25 werden erhalten, indem die Dicken der n-Typ-Sili­ cium-Aktivschichten 3 in den Leistungshalbleitervor­ richtungen der Fig. 13, 21 und 22 vermindert werden.
Die Fig. 26 bis 29 sind Schnittdarstellungen, die die Innenstrukturen von Leistungshalbleitervorrichtun­ gen (pin-Dioden) nach einem fünfzehnten bis achtzehnten Ausführungsbeispiel der vorliegenden Erfindung zeigen. Die Leistungshalbleitervorrichtungen der Fig. 26 bis 29 werden erhalten, indem obere Elektroden 12 auf den jeweiligen vergrabenen Siliciumdioxydfilmen 2a der Lei­ stungshalbleitervorrichtungen der Fig. 21, 22, 24, 25 gebildet werden. Gemäß dem fünfzehnten bis acht­ zehnten Ausführungsbeispiel kann die Ladungsgröße der schwebenden Elektrode 9a genau durch eine an die obere Elektrode 12 gelegte Spannung gesteuert werden. Wei­ terhin kann durch Verbinden der oberen Elektrode 12 mit der Kathodenelektrode 6 oder der Anodenelektrode 7 ein Einfluß durch das elektrische Feld auf den oberen Teil der Vorrichtung gemildert werden.
Fig. 30 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (MOSFET) gemäß einem neunzehnten Ausführungsbeispiel der vorlie­ genden Erfindung zeigt.
In dem achten Ausführungsbeispiel (Fig. 13) wird der vergrabene Siliciumdioxydfilm gemäß der vorliegenden Erfindung auf die pin-Diode angewandt; jedoch wird er in dem neunzehnten Ausführungsbeispiel auf einen MOSFET angewandt. In diesem Fall sind, wie in Fig. 30 ge­ zeigt ist, eine n-Typ-Drainschicht 31 und ein p-Typ- Wannenschicht 32 in dem Oberflächenbereich einer n-Typ- Silicium-Aktivschicht 3 gebildet. Weiterhin ist eine n-Typ-Sourceschicht 3 in dem Oberflächenbereich der p-Typ-Wannenschicht 32 gebildet. Außerdem ist eine Drainelektrode 34 auf der n-Typ-Drainschicht 31 gebil­ det, und eine Sourceelektrode 35 ist in der p-Typ-Wan­ nenschicht 32 und der n-Typ-Sourceschicht 33 gebildet. Eine Gateelektrode 36 ist auf der n-Typ-Source­ schicht 33, der p-Typ-Wannenschicht 32 und der n-Typ- Silicium-Aktivschicht 3 über einen Gateoxydfilm 37 ge­ bildet. Bei der obigen Struktur kann wie im Falle des ersten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden, und es kann ein MOSFET erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Mit der obigen Struktur kann wie im Falle des achten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werfen, und es kann ein MOSFET erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Fig. 31 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (IGBT) gemäß einem zwölften Ausführungsbeispiel der vorliegen­ den Erfindung zeigt.
In dem achten Ausführungsbeispiel (Fig. 13) wird der vergrabene Siliciumdioxydfilm gemäß der vorliegenden Erfindung auf die pin-Diode angewandt; jedoch wird er in dem zwölften Ausführungsbeispiel auf einen IGBT an­ gewandt. In diesem Fall sind, wie in Fig. 31 gezeigt ist, eine n-Typ-Pufferschicht 38 und eine p-Typ-Wannen­ schicht 32 in dem Oberflächenbereich einer n-Typ-Sili­ cium-Aktivschicht 3 gebildet. Weiterhin ist eine p-Typ-Emitterschicht 39 in dem Oberflächenbereich der n-Typ-Pufferschicht 38 gebildet, und eine n-Typ-Source­ schicht 33 ist in dem Oberflächenbereich der p-Typ-Wan­ nenschicht 32 gebildet. Außerdem ist eine Drainelek­ trode 34 auf der p-Typ-Emitterschicht 39 gebildet, und eine Sourceelektrode 35 ist auf der p-Typ-Wannen­ schicht 32 und der n-Typ-Sourceschicht 33 gebildet. Eine Gateelektrode 36 ist auf der n-Typ-Source­ schicht 33, der p-Typ-Wannenschicht 32 und der n-Typ- Silicium-Aktivschicht 3 über einen Gateoxydfilm 37 ge­ bildet.
Bei der obigen Struktur kann wie im Falle des achten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden, und es kann ein IGBT erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Fig. 32 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (Thyristor) gemäß einem einundzwanzigsten Ausführungs­ beispiel der vorliegenden Erfindung zeigt.
In dem achten Ausführungsbeispiel (Fig. 13) ist der vergrabene Siliciumdioxydfilm gemäß der vorliegenden Erfindung auf die pin-Diode angewandt; jedoch ist er in dem einundzwanzigsten Ausführungsbeispiel auf einen Thyristor angewandt. In diesem Fall werden, wie in Fig. 32 gezeigt ist, eine n-Typ-Pufferschicht 38 und eine p-Typ-Basisschicht 40 in dem Oberflächenbereich einer n-Typ-Silicium-Aktivschicht 3 gebildet. Weiter­ hin wird eine p-Typ-Emitterschicht 39 in dem Oberflä­ chenbereich der n-Typ-Pufferschicht 38 gebildet, und eine n-Typ-Sourceschicht 33 wird in dem Oberflächenbe­ reich der p-Typ-Basisschicht 40 gebildet. Außerdem wird eine Drainelektrode 34 auf der p-Typ-Emitter­ schicht 39 gebildet, und eine Sourceelektrode 41 wird auf der p-Typ-Basisschicht 40 und der n-Typ-Source­ schicht 33 gebildet. Eine Gateelektrode 36 wird auf der n-Typ-Sourceschicht 33, der p-Typ-Basisschicht 40 und der n-Typ-Silicium-Aktivschicht 3 über einen Gate­ oxydfilm 37 gebildet. In dem Ansteuerbetrieb ist eine Schalterschaltung mit einem verschiedenen Gate 42, wie in Fig. 32 gezeigt, mit beispielsweise der Sourceelek­ trode 41 verbunden.
Mit der obigen Struktur kann wie im Falle des achten Ausführungsbeispiels die Dichte des elektrischen Feldes in der Vorrichtung abgesenkt werden, und es kann ein Thyristor erhalten werden, dessen Sperrspannung höher ist als diejenige des herkömmlichen Falles.
Fig. 33 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem zweiundzwanzigsten Ausführungs­ beispiel der vorliegenden Erfindung zeigt.
In Fig. 33 bezeichnet ein Bezugssymbol 2 thic einen dicken vergrabenen Isolierfilm mit einer Dicke von un­ gefähr 1 µm bis einigen hundert µm, der aus Quarzglas gebildet ist. Das heißt, die Dicke des vergrabenen Siliciumdioxydfilmes 2 thic ist im wesentlichen die glei­ che wie die Driftlänge D (die Länge der n-Typ-Silicium- Aktivschicht 3 eines Teiles mit Ausnahme der n-Typ- Emitterschicht 4 und der p-Typ-Emitterschicht 5) der Vorrichtung.
Das Merkmal des zweiundzwanzigsten Ausführungsbeispiels liegt darin, daß das Fremdstoffkonzentrationsprofil der i-Typ-Silicium-Aktivschicht 3i eines hohen Widerstand­ wertes in der Driftlängsrichtung mit einem nahezu tangensformigen Verlauf. Vorzugsweise ist ein Teil von ungefähr 1/10 bis 1/2 der i-Typ-Silicium-Aktivschicht 3i als ein p-Typ-Bereich gebildet. Das heißt, ein Bereich, der von der Position "0" bis zu der Position von ungefähr D/10 bis D/2 reicht, ist als ein p-Typ-Bereich ge­ bildet.
Fig. 36 ist ein Diagramm, das die Verteilung des elek­ trischen Feldes in der i-Typ-Silicium-Aktivschicht (Driftschicht) 3i des zweiundzwanzigsten Ausführungs­ beispiels zeigt. In Fig. 36 bedeutet ein Bezugssym­ bol P4 die Position einer n-Typ-Emitterschicht 4, und ein Bezugssymbol P5 zeigt die Position einer p-Typ- Emitterschicht 5 an. Wie aus der Fig. 36 zu ersehen ist, hat das elektrische Feld in der i-Typ-Silicium- Aktivschicht 3i den Wert Ec und ist konstant, und es liegt kein Teil vor, in welchem die Sperrspannung teil­ weise abgesenkt ist.
Fig. 34 ist ein Diagramm, das die Innenstruktur einer herkömmlichen Leistungshalbleitervorrichtung und ein Fremdstoffkonzentrationsprofil hiervon zeigt. Das heißt, Fig. 34 zeigt ein n-Typ-Fremdstoffkonzentra­ tionsprofil in der Innenstruktur, in welcher die Drift­ länge ausreichend größer als die Dicke des vergrabenen Siliciumdioxydfilmes 2 ist. Das n-Typ-Fremdstoffkon­ zentrationsprofil ist in einer linearen Form derart de­ finiert, daß die n-Typ-Fremdstoffkonzentration höher in einem Teil wird, der näher zu der n-Typ-Emitter­ schicht 4 ist. Das elektrische Feld, das hervorgerufen ist, wenn das n-Typ-Fremdstoffkonzentrationsprofil auf eine n-Typ-Silicium-Aktivschicht der Leistungshalblei­ tervorrichtung angewandt ist, die einen dicken vergra­ benen Siliciumdioxydfilm wie in dem zweiundzwanzigsten Ausführungsbeispiel hat, ist in Fig. 35 gezeigt.
Aus der Fig. 35 ist zu ersehen, daß das elektrische Feld plötzlich an beiden Enden der n-Typ-Silicium-Aktiv­ schicht (Driftschicht) ansteigt, und ein Teil, in wel­ chem die Sperrspannung teilweise abgesenkt ist, ist vor­ handen. Wenn ein Teil mit einer niedrigen Sperrspannung vorliegt, so wird die Sperrspannung der Vorrichtung ex­ trem abgesenkt, und eine hohe Sperrspannung kann nicht erhalten werden. Die Tatsache, daß die Sperrspannung abgesenkt ist, wenn das herkömmliche lineare Fremd­ stoffkonzentrationsprofil in einem Fall verwendet wird, in welchem der vergrabene Siliciumdioxydfilm dick ist (wenn die Dicke und die Driftlänge des vergrabenen Siliciumdioxydfilmes im wesentlichen gleich zueinander sind), und daß eine ausreichend hohe Sperrspannung er­ zielt werden kann, wenn das Fremdstoffkonzentrations­ profil in nahezu tangentialen Form in dem zwei­ undzwanzigsten Ausführungsbeispiel vorliegt, wird als eine neue Tatsache verwendet, welche von den Erfindern ermittelt wurde.
Fig. 37 ist ein Diagramm zum Erläutern des Verfahrens zum Ableiten eines Fremdstoffkonzentrationsprofiles einer Siliciumaktivschicht 3 n/p eines Leitfähigkeits­ typs, wenn der vergrabene Isolierfilm 2 ins dick ist.
Eine Spannung der Siliciumaktivschicht 3 n/p eines Leit­ fähigkeitstyps wird als eine feste Grenzbedingung ein­ gestellt, ein elektrisches Feld E(x) mit einem konstan­ ten Potential in der Horizontalrichtung liegt an der Siliciumaktivschicht 3 n/p des einen Leitfähigkeitstyps, und die Verteilung des elektrischen Feldes in der Vor­ richtung ist abgeleitet durch Verwendung von einer ana­ lytischen Methode, beispielsweise einer Vorrichtungs­ simulation oder eines Computerprogrammes zum Lösen der Poisson-Gleichung. Wenn das elektrische Feld senkrecht zu der Zwischenfläche zwischen dem vergrabenen Isolier­ film 2 ins und der Siliciumaktivschicht 3 n/p des einen Leitfähigkeitstyps auf Ev(x) eingestellt ist, wird ein optimales Fremdstoffkonzentrationsprofil N(x) wie folgt erhalten:
N(x) = ε.EV(x)/(q.tSi) (2)
wobei ε einen dielektrischen Faktor des vergrabenen Isolierfilmes 2 ins, q eine Elementarladung und tSi die Dicke der Siliciumaktivschicht 3 n/p des einen Leitfähig­ keitstyps bedeuten. Wenn N(x) negativ ist, liegt ein p-Typ vor, und wenn N(x) positiv ist, ist ein n-Typ vorhanden.
Gemäß dem Verfahren des zweiundzwanzigsten Ausführungs­ beispieles kann ein optimales Fremdstoffprofil mathema­ tisch abgeleitet werden, selbst wenn die Gestalt des vergrabenen Isolierfilmes 2 ins kompliziert ist oder die Vorrichtung in einer 3-dimensionalen Form gestaltet ist.
In dem zweiundzwanzigsten Ausführungsbeispiel ist ein Fall erläutert, bei dem der vergrabene Isolierfilm dick ist, wobei jedoch selbst dann, wenn der Isolierfilm dünn ist, das optimale Profil der Schicht hohen Wider­ standes die nahezu tangentiale Form nahe bei einer ge­ raden Linie annimmt. Wenn die Dicke des Isolierfilmes 1/25 der Driftschichtlänge überschreitet, wird die Kurve steil, und es ist vorzuziehen, das Profil für die Sperrspannung einzustellen. Weiterhin wird im zweiundzwanzigsten Ausführungsbeispiel der vergrabene Isolierfilm gemäß der vorliegenden Erfindung auf die pin-Diode angewandt; jedoch kann eine hohe Sperrspannung erzielt werden, wenn sie auf einen MOSFET, IGBT oder Thyristor angewandt ist.
Fig. 38 ist eine Querschnittsdarstellung, die die Innenstruktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem dreiundzwanzigsten Ausführungs­ beispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des dreiundzwanzig­ sten Ausführungsbeispiels unterscheidet sich von derje­ nigen des zweiundzwanzigsten Ausführungsbeispiels (Fig. 33) dadurch, daß Mehrstufen-Feldplatten 14 F, 14 Fn in einer i-Typ-Silicium-Aktivschicht 3i gebildet sind. Die Feldplatte 14 F ist eine schwebende Feldplatte, die nicht mit der Kathodenelektrode 4 verbunden ist, und die Feldplatte 14 Fn ist eine schwebende Feldplatte, die mit der Kathodenelektrode 4 verbunden ist. Weiter­ hin sind die benachbarten Feldplatten voneinander durch einen entsprechenden Film der Isolierfilme 15 isoliert.
Wenn die Feldplatte aus Metall gebildet ist, sind die Feldplatte 14 F und die i-Typ-Silicium-Aktivschicht 3i durch einen Schottky-Übergang verbunden, oder die Feld­ platte 14 F ist an die i-Typ-Silicium-Aktivschicht 3i über eine Diffusionsschicht angeschlossen. Wenn sie über die Diffusionsschicht angeschlossen ist, ist vor­ zuziehen, die Feldplatte 14 F in einem Bereich einer hohen n-Typ-Fremdstoffkonzentration auf der Seite der Kathodenelektrode 4 mit der i-Typ-Silicium-Aktiv­ schicht 3i über eine n-Typ-Diffusionsschicht zu ver­ binden und die Feldplatte 14 F in einem Bereich einer hohen p-Typ-Fremdstoffkonzentration auf der Seite der Anodenelektrode 5 an die i-Typ-Silicium-Aktivschicht 3i über eine p-Typ-Diffusionsschicht anzuschließen.
Wenn weiterhin die Feldplatte aus Polysilicium gebildet ist, sind die Feldplatte 14 F und die i-Typ-Silicium- Aktivschicht 3i direkt miteinander verbunden, oder die Feldplatte 14 F ist an die i-Typ-Silicium-Aktiv­ schicht 3i über eine Polysiliciumschicht angeschlossen. Ähnlich wie im ersteren Fall ist, wenn sie über eine Diffusionsschicht angeschlossen ist, vorzuziehen, die Feldplatte 14 F auf der Seite der Kathodenelektrode 4 mit der i-Typ-Silicium-Aktivschicht 3i über eine n-Typ- Diffusionsschicht zu verbinden und die Feldplatte 14 F auf der Seite der Anodenelektrode 5 an die i-Typ-Sili­ cium-Aktivschicht 3i über eine p-Typ-Diffusionsschicht anzuschließen.
Gemäß dem dreiundzwanzigsten Ausführungsbeispiel kann die Sperrspannung weiter durch die Feldplatten 14 F und 14 Fn gesteigert werden. Da die Sperrspannung angehoben werden kann, kann die Fremdstoffkonzentration der i-Typ-Silicium-Aktivschicht 3i höher gemacht werden, und die EIN-Spannung (EIN-Widerstand) kann abgesenkt werden.
Fig. 39 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (MOSFET) gemäß einem vierundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Das vierundzwanzigste Ausführungsbeispiel ist ein Beispiel, bei welchem eine Vielzahl von in Reihe ver­ bundenen MOSFETs auf i-Typ-Silicium-Aktivschichten 3i gebildet sind, welche auf einem dicken vergrabenen Siliciumdioxydfilm 2 thic vorgesehen sind. Jeder der MOSFETs ist durch eine n-Typ-Sourceschicht 16 einer hohen Fremdstoffkonzentration, die selektiv in dem Oberflächenbereich einer p-Typ-Emitterschicht 5 ausgebildet ist (die eine p-Typ-Emitterschicht als eine p-Typ-Wannenschicht in diesem Beispiel ist), eine n-Typ-Drainschicht 17, die selektiv in dem Oberflächen­ bereich der i-Typ-Silicium-Aktivschicht 3i ausgebildet ist, eine p-Typ-Emitterschicht (p-Typ-Wannenschicht) 5 zwischen der n-Typ-Drainschicht 17 und der n-Typ- Sourceschicht 16 und eine Gateelektrode 19, die in einem Isolierfilm 15 auf der i-Typ-Silicium-Aktiv­ schicht 3i ausgebildet ist, geformt. In diesem Fall wird der Isolierfilm 15 durch einen dünnen Isolierfilm, der als ein Gateisolierfilm verwendet wird, und einen dicken Isolierfilm, der die Gateelektrode 19 bedeckt, gebildet.
Da in dem herkömmlichen SOI-Substrat der vergrabene Siliciumdioxydfilm relativ dünn ist, kann eine hohe Sperrspannung ohne besondere Beachtung nicht erhalten werden, falls Vorrichtungen in Reihe verbunden sind. Wenn andererseits der vergrabene Siliciumdioxydfilm dick ist, kann eine hohe Sperrspannung erzielt werden, indem die Fremdstoffkonzentration der i-Typ-Silicium- Aktivschicht ausreichend klein gemacht wird, selbst wenn Vorrichtungen in Reihe verbunden sind. Jedoch tritt in diesem Fall ein Problem auf, daß die EIN- Spannung hoch wird.
Dagegen wird in dem Fall des vierundzwanzigsten Aus­ führungsbeispieles die Sperrspannung durch das Fremd­ stoffkonzentrationsprofil angehoben, und Ladungen, die verursacht sind, wenn die i-Typ-Silicium-Aktivschicht 3i verarmt ist, können durch die Feldplatte 14 F, 14 Fn gelöscht werden. Da daher gemäß dem vierundzwanzigsten Ausführungsbei­ spiel die Fremdstoffkonzentration der i-Typ-Silicium- Aktivschicht 3i hoch gemacht werden kann, selbst wenn der dicke vergrabene Siliciumdioxydfilm 2 thic verwendet wird, können gleichzeitig eine hohe Sperrspannung und eine niedrige EIN-Spannung erzielt werden.
Fig. 40 ist eine Schnittdarstellung, die die Innen­ struktur der Leistungshalbleitervorrichtung (pin-Diode) gemäß einem fünfundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des fünfundzwanzig­ sten Ausführungsbeispiels unterscheidet sich von derje­ nigen des zweiundzwanzigsten Ausführungsbeispieles (Fig. 33) dadurch, daß eine lange Feldplatte 14 L auf dem Isolierfilm 15 gebildet ist, wobei ein Isolier­ film 21 eines Isoliermaterials (beispielsweise Luft) außer dem Oxyd dazwischen angeordnet ist. Wenn der vergrabene Siliciumdioxydfilm 2 thic dick ist, tritt eine Konzentration des elektrischen Feldes in einem weiten Bereich in der herkömmlichen Leistungshalbleitervor­ richtung auf. Das heißt, eine Konzentration des elek­ trischen Feldes tritt nicht nur in der i-Typ-Silicium- Aktivschicht 3i, sondern in einem Teil nahe der n-Typ- Emitterschicht 4 und der p-Typ-Emitterschicht 5 auf. Selbst wenn weiterhin die Konzentration des elektri­ schen Felds nicht auftritt, nimmt der größte Teil der i-Typ-Silicium-Aktivschicht 3i, die eine n-Typ-Sili­ ciumschicht einer niedrigen Fremdstoffkonzentration ist, einen p-Typ an.
Jedoch kann in dem fünfundzwanzigsten Ausführungsbei­ spiel eine Konzentration des elektrischen Feldes in einem Bereich, der von der i-Typ-Silicium-Aktiv­ schicht 3i bis zu der n-Typ-Emitterschicht 4 reicht, wirksam durch Bildung der langen Feldplatte 14 L verhin­ dert werden, und der gesamte Teil der i-Typ-Silicium- Aktivschicht 3i kann aus einem n-Typ gemacht sein. Wenn die i-Typ-Silicium-Aktivschicht 3i als ein n-Typ- Bereich gehalten werden kann, kann die Herstellung des MOSFET vereinfacht werden.
Fig. 41 ist eine Schnittdarstellung, die die Innen­ struktur einer Leistungshalbleitervorrichtung (pin-Diode) nach einem sechsundzwanzigsten Ausführungs­ beispiel der vorliegenden Erfindung zeigt.
Die Leistungshalbleitervorrichtung des sechsundzwanzig­ sten Ausführungsbeispieles ist von derjenigen des vierundzwanzigsten Ausführungsbeispieles (Fig. 39) da­ durch verschieden, daß eine längere Feldplatte 14 LL verwendet wird. Das heißt, in dem sechsundzwanzigsten Ausführungsbeispiel wird die längere Feldplatte 14 LL verwendet, die sich von der n-Typ-Emitterschicht 4 bis zu der p-Typ-Emitterschicht 5 erstreckt. Durch Verwen­ den der längeren Feldplatte 14 LL kann eine Konzentra­ tion des elektrischen Feldes wirksamer verhindert wer­ den, und die i-Typ-Silicium-Aktivschicht 3i kann wirk­ samer als ein n-Typ-Bereich gehalten werden.
Die vorliegende Erfindung ist nicht auf die oben be­ schriebenen Ausführungsbeispiele beschränkt. Bei­ spielsweise sind in den obigen Ausführungsbeispielen Fälle erläutert, bei denen die pin-Diode, ein MOSFET, ein IGBT (Bipolartransistor mit isoliertem Gate) und ein Thyristor als die Leistungshalbleitervorrichtungen verwendet sind; jedoch kann die vorliegende Erfindung wirksam auf eine andere Leistungshalbleitervorrichtung, wie beispielsweise einen lateralen IEGT (injektions­ verstärkter Bipolartransistor mit isoliertem Gate) angewandt werden. Weiterhin kann die vorliegende Erfindung in vielfacher Weise modifiziert werden, ohne von deren technischem Grundgedanken abzuweichen.
Wie oben beschrieben ist, kann die Dichte des elektri­ schen Feldes in dem Halbleiterfilm niedrig gemacht wer­ den, indem ein Isolierfilm, der einen unebenen Oberflä­ chenteil auf der Oberfläche hiervon hat (erster Aspekt), oder ein Isolierfilm, der eine geladene Elek­ trode hat, die darin vergraben ist und in einen elek­ trisch schwebenden Zustand gesetzt ist (zweiter Aspekt), verwendet wird, und die Sperrspannung der Lei­ stungshalbleitervorrichtung kann im Vergleich zu derje­ nigen des herkömmlichen Falles angehoben werden.
Weiterhin kann gemäß der vorliegenden Erfindung (dritter Aspekt) die Sperrspannung der Leistungshalblei­ tervorrichtung im Vergleich zu derjenigen des herkömm­ lichen Falles angehoben werden, indem das Fremd­ stoffkonzentrationsprofil in der Form eines nahezu tangensformigen Verlaufs ausgebildet wird, selbst wenn ein dicker Iso­ lierfilm als ein Isolierfilm verwendet wird, der zum Herstellen des Substrates benutzt wird.

Claims (22)

1. Leistungshalbleitervorrichtung, die eine SOI-Struktur aufweist, mit einem Substrat (1) und einem auf dem Substrat (1) gebildeten Isolierfilm (2),
der einen unebenen Oberflächenteil auf seiner Ober­ fläche hat,
dadurch gekennzeichnet, daß
ein Halbleiterfilm (3, 4, 5) auf dem unebenen Ober­ flächenteil des Isolierfilmes (2) ausgebildet ist, und
der unebene Oberflächenteil Ladungsträger, die sich in dem Halbleiterfilm (3, 4, 5) bewegen, veranlaßt, in konkaven Bereichen des unebenen Oberflächenteils eingefangen zu werden.
2. Leistungshalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Tiefe von konkaven Teilen des Isolierfilmes (2) größer als 50 nm ist.
3. Leistungshalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die laterale Breite von konkaven Teilen des Isolierfilmes (2) kleiner als das Dreifache der Dicke des Isolierfilmes (2) ist.
4. Leistungshalbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die laterale Breite von konvexen Teilen des Isolierfilmes (2) kleiner als das Dreifache der Dicke des Isolierfilmes (2) ist.
5. Leistungshalbleitervorrichtung nach Anspruch 1, gekennzeichnet durch einen zweiten Isolier­ film (2a), der auf dem Halbleiterfilm (3, 4, 5) gebildet ist und im wesentlichen die gleiche Ge­ stalt wie der Isolierfilm (2) hat, wobei ein un­ ebener Oberflächenteil des zweiten Isolierfil­ mes (2a) Ladungsträger, die sich in dem Halblei­ terfilm (3, 4, 5) bewegen, veranlaßt, eingefangen zu werden.
6. Leistungshalbleitervorrichtung nach Anspruch 5, gekennzeichnet durch eine Feldplatte (11), die auf dem zweiten Isolierfilm (2a) ausgebildet ist, um ein in dem Halbleiterfilm (3, 4, 5) hervorgerufe­ nes starkes elektrisches Feld zu mindern.
7. Leistungshalbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Leistungshalblei­ tervorrichtung eine pin-Diode bildet.
8. Leistungshalbleitervorrichtung, die eine SOI-Struktur aufweist, mit einem Substrat (1) und einem auf dem Substrat gebildeten Isolierfilm (2), dadurch gekennzeichnet, daß
eine Vielzahl von aufladbaren schwebenden Elektro­ den (9) in dem Isolierfilm (2) vergraben ist,
ein Halbleiterfilm (3, 4, 5) auf dem Isolierfilm (2) ausgebildet ist, und
jede der schwebenden Elektroden (9) in dem Halb­ leiterfilm (3, 4, 5) erzeugte Ladungen veranlaßt, in die schwebenden Elektroden injiziert zu werden.
9. Leistungshalbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß ein Abstand von dem Halbleiterfilm (3, 4, 5) zu der Vielzahl von schwebenden Elektroden (9) größer als 5 nm und kleiner als 200 nm ist.
10. Leistungshalbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die vertikale Breite von jeder der Vielzahl von schwebenden Elektro­ den (9) kleiner als die Hälfte der Dicke des Iso­ lierfilmes (2) ist.
11. Leistungshalbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die laterale Breite von jeder der Vielzahl von schwebenden Elektro­ den (9) kleiner als die Driftlänge ist.
12. Leistungshalbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß das Intervall zwischen zwei der Vielzahl von schwebenden Elektroden (9) kleiner als das Dreifache der Dicke des Isolier­ filmes (2) ist.
13. Leistungshalbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß Ladungen in dem Halb­ leiterfilm (3, 4, 5) durch eine Lawinenerscheinung erzeugt sind.
14. Leistungshalbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß ein Abstand von dem Halbleiterfilm (3, 4, 5) zu der Vielzahl von schwebenden Elektroden (9) kleiner als 5 nm ist.
15. Leistungshalbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß Ladungen in dem Halb­ leiterfilm (3, 4, 5) durch den Tunneleffekt er­ zeugt sind.
16. Leistungshalbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Leistungshalblei­ tervorrichtung einen Bipolartransistor mit iso­ liertem Gate bildet.
17. Leistungshalbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Leistungshalblei­ tervorrichtung einen Thyristor bildet.
18. Leistungshalbleitervorrichtung, die eine SOI-Struktur aufweist, mit einem Substrat (1) und einem auf dem Substrat gebildeten Isolierfilm (2), dadurch gekennzeichnet, daß
ein Halbleiterfilm (3, 4, 5) auf dem Isolierfilm (2) gebildet ist und einen Fremdstoff enthält, und
das Konzentrationsprofil des Fremdstoffes in der Driftlängsrichtung in dem Driftbereich des Halblei­ terfilmes (3, 4, 5) so ausgebildet ist, daß die Ab­ hängigkeit der Fremdstoffkonzentration von der Lage in Driftrichtung einen nahezu tangensförmigen Verlauf aufweist.
19. Leistungshalbleitervorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Dicke des Isolierfilmes (2) nicht kleiner als die Driftlänge des Halbleiterfilmes (3, 4, 5) ist.
20. Leistungshalbleitervorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Dicke des Isolier­ filmes (2) ausreichend größer als die Dicke des Halbleiterfilmes (3, 4, 5) ist.
21. Leistungshalbleitervorrichtung nach Anspruch 20, gekennzeichnet durch:
einen zweiten Isolierfilm (15), der auf dem Halb­ leiterfilm (3, 4, 5) gebildet ist, und
eine Feldplatte (14), die auf dem zweiten Isolier­ film (15) gebildet ist, um ein in dem Halbleiter­ film (3, 4, 5) hervorgerufenes starkes elektri­ sches Feld zu mindern.
22. Leistungshalbleitervorrichtung nach Anspruch 18, da­ durch gekennzeichnet, daß die Leistungshalbleitervor­ richtung als MOS-Feldeffekttransistor ausgebildet ist.
DE19533956A 1994-09-14 1995-09-13 Leistungshalbleitervorrichtung Expired - Fee Related DE19533956C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22063694A JP3959125B2 (ja) 1994-09-14 1994-09-14 半導体装置

Publications (2)

Publication Number Publication Date
DE19533956A1 DE19533956A1 (de) 1996-03-28
DE19533956C2 true DE19533956C2 (de) 2002-11-28

Family

ID=16754083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19533956A Expired - Fee Related DE19533956C2 (de) 1994-09-14 1995-09-13 Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US6049109A (de)
JP (1) JP3959125B2 (de)
DE (1) DE19533956C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002723B4 (de) * 2003-05-12 2009-12-17 Mitsubishi Denki K.K. Halbleiterbauelement mit einem SOI-Aufbau

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713980C2 (de) * 1997-04-04 1999-03-18 Siemens Ag Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode)
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
DE19820956A1 (de) 1998-05-11 1999-11-18 Daimler Chrysler Ag Halbleiter-Bauelement und Verfahren zu seiner Herstellung sowie Verwendung des Halbleiter-Bauelements
DE19848596C2 (de) 1998-10-21 2002-01-24 Roland Sittig Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen
FR2785090B1 (fr) * 1998-10-23 2001-01-19 St Microelectronics Sa Composant de puissance portant des interconnexions
JP2002198555A (ja) * 2000-12-26 2002-07-12 Canon Inc 半導体素子搭載用基板及び該基板を使用した半導体デバイス
US6660616B2 (en) * 2001-01-31 2003-12-09 Texas Instruments Incorporated P-i-n transit time silicon-on-insulator device
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
US7042027B2 (en) * 2002-08-30 2006-05-09 Micron Technology, Inc. Gated lateral thyristor-based random access memory cell (GLTRAM)
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
JP2004259882A (ja) 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置及びその製造方法
US8125003B2 (en) * 2003-07-02 2012-02-28 Micron Technology, Inc. High-performance one-transistor memory cell
US7224002B2 (en) * 2004-05-06 2007-05-29 Micron Technology, Inc. Silicon on insulator read-write non-volatile memory comprising lateral thyristor and trapping layer
EP1745545B1 (de) * 2004-05-06 2008-03-05 Nxp B.V. Elektronische einrichtung
US7145186B2 (en) * 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
JP4435057B2 (ja) * 2004-12-08 2010-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
JP5017926B2 (ja) * 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
US7518190B2 (en) * 2006-03-22 2009-04-14 International Business Machines Corporation Grounding front-end-of-line structures on a SOI substrate
US7456636B2 (en) * 2006-03-29 2008-11-25 International Business Machines Corporation Test structures and method of defect detection using voltage contrast inspection
KR100785037B1 (ko) * 2006-12-13 2007-12-12 삼성전자주식회사 ＧａＩｎＺｎＯ 다이오드
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
US8232603B2 (en) * 2009-03-19 2012-07-31 International Business Machines Corporation Gated diode structure and method including relaxed liner
US8604513B2 (en) * 2009-09-30 2013-12-10 Denso Corporation Semiconductor device having SOI substrate
JP5711495B2 (ja) * 2010-09-30 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
JP5936579B2 (ja) * 2013-05-08 2016-06-22 本田技研工業株式会社 電流印加装置
JP5940500B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置及びその製造方法
CN105097928A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 Soi器件新结构
US9947573B2 (en) * 2014-09-03 2018-04-17 Globalfoundries Inc. Lateral PiN diodes and schottky diodes
CN108987460A (zh) * 2018-07-25 2018-12-11 阳林涛 一种二极管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3203516A1 (de) * 1981-02-02 1982-09-02 Xicor, Inc., Milpitas, Calif. Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1139453A (en) * 1979-05-29 1983-01-11 Henry I. Smith Improving graphoepitaxy
JPS57121220A (en) * 1981-01-21 1982-07-28 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP2671899B2 (ja) * 1986-02-20 1997-11-05 株式会社東芝 半導体記憶装置
US5343067A (en) * 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JPH01270312A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3203516A1 (de) * 1981-02-02 1982-09-02 Xicor, Inc., Milpitas, Calif. Nicht fluechtige, elektrisch umprogrammierbare floating-gate-speicheranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIM, I.J., MATSUMOTO, S., SAKAI, T., YACHI, T.: Breakdown Voltage Improvement for Thin-film SOI POWER MOSFET's by a Buried Oxide stop Structure, in: IEEE Electron Device Letters, Vol. 15, No. 9, Mai 1994, S. 148-150 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002723B4 (de) * 2003-05-12 2009-12-17 Mitsubishi Denki K.K. Halbleiterbauelement mit einem SOI-Aufbau

Also Published As

Publication number Publication date
JPH0888377A (ja) 1996-04-02
JP3959125B2 (ja) 2007-08-15
DE19533956A1 (de) 1996-03-28
US6049109A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
DE19533956C2 (de) Leistungshalbleitervorrichtung
DE19954351B4 (de) Halbleiterbauelement
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE102007057222B4 (de) Transistor mit isoliertem Gate
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3002526C2 (de)
DE2706623C2 (de)
EP1062700A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE102018203693A1 (de) Halbleitervorrichtung
DE3942640A1 (de) Mos-halbleitervorrichtung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE4015067A1 (de) Transistor mit permeabler basis
DE2607203B2 (de) Feldeffekttransistor vom Anreicherungstyp
EP0623960A1 (de) IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE10127391A1 (de) Halbleiter-Vorrichtung
DE2937261A1 (de) Mos-feldeffekttransistor
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE4310606C2 (de) GTO-Thyristoren
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110401