DE19954352A1 - Halbleiterbauelement sowie Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement sowie Verfahren zur Herstellung desselben

Info

Publication number
DE19954352A1
DE19954352A1 DE19954352A DE19954352A DE19954352A1 DE 19954352 A1 DE19954352 A1 DE 19954352A1 DE 19954352 A DE19954352 A DE 19954352A DE 19954352 A DE19954352 A DE 19954352A DE 19954352 A1 DE19954352 A1 DE 19954352A1
Authority
DE
Germany
Prior art keywords
zone
layer
conductivity type
zones
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19954352A
Other languages
English (en)
Other versions
DE19954352B4 (de
Inventor
Youichi Shindou
Yasushi Miyasaka
Tatsuhiko Fujihira
Manabu Takei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19954352A1 publication Critical patent/DE19954352A1/de
Application granted granted Critical
Publication of DE19954352B4 publication Critical patent/DE19954352B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung erzielt ein Halbleiterbauelement mit Super-Zonenübergang, das eine Driftschicht in Form einer pn-Parallelschicht aufweist, die Elektrizität im EIN-Zustand leitet und im AUS-Zustand verarmt ist, wobei das Bauelement eine hohe Sperrspannung aufweist. Eine n·-· Zone hohen Widerstands ist an der Peripherie der Driftschicht gebildet, die sich aus n-Driftzonen und p-Trennzonen zusammensetzt. Die Dotierstoffdichte der Zone hohen Widerstands beträgt 5,62 x 10·17· x V¶DSS¶·-1,36· cm·-3· oder weniger. V¶DSS¶ bezeichnet darin die Stehspannung in Volt. Eine n-Zone niedrigen Widerstands ist angrenzend an die n·-· Zone hohen Widerstands vorgesehen.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement, etwa einen MOS-Feldeffekttransistor, einen Bipolartransistor mit isoliertem Gate (IGBT), einen Bipolartransistor oder eine Diode, das einen speziellen longitudinalen Aufbau mit einer sogenannten pn-Parallelschicht aufweist, die im Einschaltzustand elektrisch leitend ist und im Ausschaltzustand verarmt ist.
Bei einem Longitudinal-Halbleiterbauelement mit jeweils einer Elektrode auf zwei gegenüberlie­ genden Hauptflächen, bei dem elektrischer Strom zwischen den beiden Elektroden fließt, muß eine zwischen den beiden Elektroden angeordnete Schicht hohen Widerstands dick sein, damit eine hohe Spannungsfestigkeit, d. h. eine hohe Stehspannung erzielt wird. Ein Bauelement mit einer dicken Schicht hohen Widerstands führt zu einem hohen Durchlaßwiderstand zwischen den beiden Elektroden und damit zu unvermeidbar hohen Verlusten. Es besteht ein Widerspruch zwischen der Forderung nach einem geringen Durchlaßwiderstand (Stromleitvermögen) einerseits und einer hohen Stehspannung andererseits. Es ist bekannt, daß dieser Widerspruch für eine Vielfalt von Halbleiterbauelementen wie einen IGBT, einen Bipolartransistor und eine Diode gilt. Das Problem gilt auch für laterale Halbleiterbauelemente, bei denen die Richtung, in der ein Driftstrom im Einschaltzustand fließt, anders ist als die Richtung, in der sich eine Verarmungs­ schicht im Ausschaltzustand infolge der Sperrvorspannung ausbreitet.
Zur Lösung dieses Problems ist ein in den Patentschriften EP 0 053 854 A, US 5,216,275, US 5,438,215 und, von den Erfindern der vorliegenden Erfindung, in der JP 9-266311 A offenbartes Halbleiterbauelement entwickelt worden, das eine als "pn-Parallelschicht" bezeichnete Drift­ schicht aufweist, die sich aus zueinander parallelen, abwechselnd aneinandergereihten bzw. aufeinandergestapelten n Zonen und p-Zonen mit hoher Dotierstoffdichte zusammensetzt. Bei diesem Halbleiterbauelement ist die pn-Parallelschicht im Ausschaltzustand verarmt, um der Stehspannung standzuhalten.
Fig. 10 ist eine Teilschnittansicht, die den Longitudinal-MOSFET gemäß einer bevorzugten Ausführungsform der US 5,216,275 zeigt. Dieser MOSFET zeichnet sich dadurch aus, daß eine Driftschicht 12, die bei normalen Longitudinal-Halbleiterbauelementen eine einzige Schicht ist, als pn-Parallelschicht ausgebildet ist, die sich aus n-Driftzonen 12a und p-Trennzonen 12b zusammensetzt. Die Bezugszahl 13a bezeichnet p-Wannenzonen. Die Bezugszahl 13b bezeichnet p⁺-Kontaktzonen. Die Bezugszahl 14 bezeichnet n⁺-Sourcezonen. Die Bezugszahl 15 bezeichnet einen Gateisolierfilm. Die Bezugszahl 16 bezeichnet Gateelektrodenschichten. Die Bezugszahl 17 bezeichnet Sourceelektroden und die Bezugszahl 18 bezeichnet Drainelektroden.
In der Driftschicht 12 ist beispielsweise eine n-Schicht hohen Widerstands durch ein Epitaxialver­ fahren aufgewachsen, und Gräben, die sich bis zur n⁺ Drainschicht 11 erstrecken, werden selektiv zur Ausbildung der n-Driftzonen 12a geätzt. Dann wird eine p-Schicht in den Gräben durch ein Epitaxialverfahren zur Bildung der p-Trennzonen 12b aufgewachsen. In der folgenden Beschreibung wird ein Halbleiterbauelement mit einer Driftschicht in Form einer pn-Parallelschicht, welche im Einschaltzustand elektrisch leitend ist und im Ausschaltzustand verarmt ist, als SJ-Halbleiterbauelement bezeichnet. Das Akronym SJ steht dabei für Super-Junction bzw. Super-Zonenübergang.
Die oben genannten Druckschriften beschreiben nur die pn Parallelschicht als Driftschicht zur Stromleitung, erwähnen aber keinerlei Anordnung im Umfangsbereich des Halbleiterbauelements zur Erzielung einer hohen Stehspannung bzw. Durchbruchsspannung, d. h. keine sogenannte Spannungsstehstruktur. Wenn lediglich die aus der pn Parallelschicht aufgebaute Driftschicht ohne jegliche Spannungsstehstruktur vorgesehen wird, läßt sich keine hohe Stehspannung erzielen.
Beispiele solcher Spannungsstehstruktur sind ein Schutzring und eine Feldplatte. Das Halbleiter­ bauelement muß einen geeigneten Aufbau aufweisen, damit der Schutzring und die Feldplatte verwendet werden können. Dies erfordert das Ausbilden einer Maske, das Implantieren und Diffundieren von Dotierstoff oder des Beschichtens und Musterns eines Metallfilms.
Es ist eine Aufgabe der vorliegenden Erfindung, ein SJ-Halbleiterbauelement zu schaffen, das ein besseres Abwägungsverhältnis bzw. einen besseren Kompromiß zwischen Durchlaßwiderstand und Stehspannung bietet und mit dem eine hohe Sperrspannung leicht erreichbar ist.
Diese Aufgabe wird erfindungsgemäß mit einem SJ-Halbleiterbauelement gemäß Patentanspruch 1 bzw. einem Verfahren zur Herstellung desselben gemäß den Patentansprüchen 13 und 14 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Bei einem Bauelement gemäß Patentanspruch 1 dehnt sich eine Verarmungsschicht in die Zone hohen Widerstands aus, die an der Peripherie der pn Parallelschicht ausgebildet ist, wenn eine Sperrspannung angelegt wird. Dies erhält die Stehspannung aufrecht. Insbesondere beträgt die Dotierstoffdichte ND der n--Zone hohen Widerstands 5,62 × 1017 × VDSS -1,36 cm-3 oder weniger, wobei VDSS die Stehspannung des SJ-Halbleiterbauelements (in Volt) ist.
Wie später im einzelnen beschrieben, kann sich, wenn die Dichte nicht mehr als 5,62 × 1017× VDSS -1,36 cm-3 ist, die Verarmungsschicht zufriedenstellend ausbreiten, selbst wenn keine her­ kömmliche Schutzringstruktur oder ähnliches vorgesehen ist. Demzufolge kann das Bauelement eine hohe Stehspannung aufweisen. Natürlich ist es möglich das Bauelement mit einer Schutz­ ringstruktur zu versehen.
Eine Zone niedrigen Widerstands desselben Leitfähigkeitstyps wie die Zone hohen Widerstands ist an der Peripherie der Zone hohen Widerstands ausgebildet. Die Zone niedrigen Widerstands steht in Verbindung mit einer Schicht niedrigen Widerstands, die an der Unterseite des Halbleiter­ substrats ausgebildet ist.
Eine Zone niedrigen Widerstands des gleichen Leitfähigkeitstyps wie die Zone hohen Widerstands ist an der Peripherie der Zone hohen Widerstands ausgebildet. Die Zone niedrigen Widerstands wird als Kanalstopper zur Verringerung des Leckstroms verwendet.
Ein Isolierfilm ist an der Oberfläche der Zone hohen Widerstands ausgebildet, um die Oberfläche zu schützen und zu stabilisieren.
In der einfachsten Struktur sind die Seiten des Halbleiterchips mit der Zone niedrigen Widerstands bedeckt.
Wenn eine Zone hohen Widerstands eines ersten Leitfähigkeitstyps an der Peripherie der pn Parallelschicht ausgebildet ist, ist die Nettodotierstoffmenge in der äußersten Trennzone eines zweiten Leitfähigkeitstyps im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone der pn Parallelschicht innerhalb der äußersten Trennzone. Wenn eine Zone hohen Widerstands des zweiten Leitfähigkeitstyps an der Peripherie der pn Parallelschicht ausgebildet ist, ist die Nettodo­ tierstoffmenge in der äußersten Driftzone des ersten Leitfähigkeitstyps im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone der pn Parallelschicht innerhalb der äußersten Driftzone.
Jede Zone der pn Parallelschicht innerhalb der äußersten Zone ist zwischen zwei Zonen des entgegengesetzten Leitfähigkeitstyps mit im wesentlichen derselben Dotierstoffdichte einge­ schlossen, während eine Seite der äußersten Zone mit der Zone hohen Widerstands in Kontakt steht. Aus diesem Grund wird die von Dotierstoff des entgegengesetzten Leitfähigkeitstyps kompensierte Dotierstoffmenge verringert, was die Nettodotierstoffmenge erhöht. Dies führt zu einer unausgeglichenen Verarmung und senkt die Stehspannung. Zur Erzielung einer hohen Stehspannung ist die Nettodotierstoffmenge in der äußersten Zone im wesentlichen gleich der Nettodotierstoffmenge in jeder der anderen Zonen der pn Parallelschicht innerhalb der äußersten Zone.
Wenn eine Zone hohen Widerstands des ersten Leitfähigkeitstyps an der Peripherie der pn Parallelschicht ausgebildet wird, muß die Nettodotierstoffmenge an einem Ende einer Trennzone des zweiten Leitfähigkeitstyps in einem Eckbereich im wesentlichen gleich der Nettodotierstoff­ menge in jeder der Zonen der pn Parallelschicht sein. Wenn eine Zone hohen Widerstands mit dem zweiten Leitfähigkeitstyp an der Peripherie der pn Parallelschicht ausgebildet wird, ist die Nettodotierstoffmenge an einem Ende einer Driftzone des ersten Leitfähigkeitstyps in einem Eckbereich im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone der pn Parallelschicht.
Bei einem Verfahren zur Herstellung des oben erwähnten SJ-Halbleiterbauelements wird eine Ionenimplantationsfläche in einer äußersten Trennzone des zweiten Leitfähigkeitstyps kleiner eingestellt als eine Ionenimplantationsfläche in jeder Zone der pn Parallelschicht innerhalb der äußersten Trennzone, und die Nettodotierstoffmenge in der äußersten Trennzone des zweiten Leitfähigkeitstyps wird im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone der pn Parallelschicht innerhalb der äußersten Trennzone eingestellt.
Die Dotierstoffmenge in den äußersten Trennzonen des zweiten Leitfähigkeitstyps wird auf die oben angegebene Weise gesteuert.
Die äußersten Driftzonen des ersten Leitfähigkeitstyps werden auf gleiche Weise gesteuert.
Ausführungsbeispiele der Erfindung sowie weitere Aufgaben und Vorteile der Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert, in denen in allen Figuren gleiche Bezugszahlen gleiche oder ähnliche Teile bezeichnen. Es zeigen:
Fig. 1 eine Teilschnittansicht eines SJ-MOSFETs gemäß einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2(a) das Profil der Dotierstoffdichte in einem SJ-MOSFET gemäß dem ersten Ausführungs­ beispiel,
Fig. 2(b) das Profil der Dotierstoffdichte in einem SJ-MOSFET gemäß einem zweiten Ausfüh­ rungsbeispiel,
Fig. 3 Kennlinien der Abhängigkeit der Stehspannung VDSS eines SJ-MOSFETs gemäß dem ersten Ausführungsbeispiel von der Dotierstoffdichte ND der n⁻-Zone 20 hohen Wider­ stands,
Fig. 4 eine Teilschnittansicht eines SJ-MOSFETs gemäß dem zweiten Ausführungsbeispiel der Erfindung,
Fig. 5 eine Kennlinie der Abhängigkeit der Stehspannung eines SJ-MOSFETs gemäß dem zweiten Ausführungsbeispiel von der normierten Dotierstoffmenge in der äußersten p-Trennzone 12c,
Fig. 6 eine Kennlinie der Abhängigkeit der Stehspannung eines SJ-MOSFETs gemäß dem zweiten Ausführungsbeispiel von der Breite einer Maske zur Implantation von Ionen in die p-Trennzone 12c,
Fig. 7 das Profil der Dotierstoffdichte eines SJ-MOSFETs gemäß dem zweiten Ausführungs­ beispiel der Erfindung,
Fig. 8 eine vergrößerte Ansicht, die eine Ionenimplantationsmaske für p-Trennzonen in einem SJ-MOSFET gemäß dem zweiten Ausführungsbeispiel zeigt,
Fig. 9 eine Teilschnittansicht eines SJ-MOSFETs gemäß einem dritten Ausführungsbeispiel der Erfindung, und
Fig. 10 eine Teilschnittansicht des grundsätzlichen Aufbaus eines SJ-MOSFETs.
Nachfolgend werden Experimente und deren Ergebnisse beschrieben, die zur Entwicklung der vorliegenden Erfindung geführt haben. Bei der folgenden Beschreibung bezeichnet der Vorsatz n oder p Zonen oder Schichten, bei denen die Hauptladungsträger Elektronen bzw. Löcher sind. Der Zusatz ⁺ verweist auf eine relativ hohe Dotierstoffdichte, während der Zusatz ⁻ auf eine relativ niedrige Dotierstoffdichte verweist.
Fig. 1 ist eine Teilquerschnittsansicht, die den Umfangsrandbereich eines Longitudi­ nal-SJ-MOSFETs gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Der rechte Teil in Fig. 1 zeigt das Ende des n-Kanal-MOSFETs. In Fig. 1 bezeichnet die Bezugszahl 11 eine n⁺-Drainschicht niedrigen Widerstands, während 12 eine Driftschicht in Form einer pn Parallel­ schicht darstellt, die sich aus n-Driftzonen 12a und p-Trennzonen 12b zusammensetzt. In einer Oberflächenschicht sind n-Kanalzonen 12e mit den n-Driftzonen 12a und p-Wannenzonen 13a mit den p-Trennzonen 12b verbunden. Wie dargestellt, sind innerhalb der Wannenzonen 13a n⁺-Sourcezonen 14 sowie Kontaktzonen 13b hoher Dichte ausgebildet. Gateelektrodenschichten 16 aus polykristallinem Silicium sind auf der Oberfläche der Wannenzone 13a zwischen den Sourcezonen 14 und den Driftzonen 12a unter Zwischenlage jeweils eines Gateisolierfilms ausgebildet. Eine Sourceelektrode 17 ist ebenfalls auf den Oberflächen der Wannenzonen 13a vorgesehen und steht mit den Oberflächen sowohl der Sourcezonen 14 als auch der Kontaktzo­ nen 13b in Kontakt. Eine Drainelektrode 18 ist an der Rückseite der Drainschicht 11 vorgesehen. Die Bezugszahl 19 bezeichnet einen Isolierfilm zum Schutz und zur Stabilisierung der Oberfläche. Der Isolierfilm 19 besteht beispielsweise aus einem thermischen Oxidationsfilm oder aus Phosphorsilikatglas (PSG). In vielen Fällen erstreckt sich die Sourceelektrode 17 unter Zwischen­ lage des Zwischenschichtisolierfilms 19 zur bzw. über die Gateelektrodenschicht 16, wie dies in Fig. 1 gezeigt ist. Eine Gateelektrode aus einem Metallfilm ist an einem (nicht gezeigten) Teil jeder Gateelektrodenschicht 16 vorgesehen. Ein elektrischer Driftstrom wird durch die Driftzonen 12a geleitet, dennoch wird die gesamte pn Parallelschicht einschließlich der p-Trennzonen 12b hier als die Driftschicht 12 bezeichnet.
Beispielsweise sind die Driftzonen 12a und die Trennzonen 12b abwechselnd in Streifen angeordnet. Wichtig ist, daß eine n⁻-Zone 20 hohen Widerstands an der Umfangskante der Driftschicht 12 ausgebildet ist, die den Grundaufbau des SJ-Halbleiterbauelements darstellt, und außerhalb der Trennzonen 12b. In einer Horizontalschnittebene in Fig. 1 betrachtet, können die Driftzonen 12a und die Trennzonen in verschiedenster Weise angeordnet werden, beispielsweise können die Driftzonen 12a oder die Trennzonen 12b rechteckförmig oder in Kreuz- oder Querstreifen ausgebildet sein und die jeweiligen anderen Zonen zwischen ihnen eingeschlossen sein.
Die Standardgröße der einzelnen Teile und die Dotierstoffdichte bei einem MOSFET der 700 V Klasse sind beispielsweise wie folgt. Der spezifische Widerstand der n⁺-Drainschicht 11 beträgt 0,01 Ωcm und die Dicke 350 µm; die Dicke der Driftschicht 12 beträgt 48 µm, die Breite einer n-Driftzone 12a und die einer p-Trennzone 12b beträgt 5 µm (d. h. der Abstand zwischen den Mitten zweier gleicher Zonen beträgt 10 µm); die mittlere Dotierstoffdichte beider Zonen 12a und 12b beträgt 3,5 × 1015 cm-3, die Diffusionstiefe der p-Wannenzone 13a beträgt 1 µm; die Oberflächendotierstoffdichte der Wannenzone 13a beträgt 1 × 1017 cm-3; die Diffusionstiefe der n⁺-Sourcezone 14 beträgt 0,3 µm; und ihre Oberflächendotierstoffdichte beträgt 1 × 1020 cm-3; die Dotierstoffdichte der n-Zone hohen Widerstands beträgt 7,6 × 1013 cm-3 oder weniger; und die Breite der n⁻-Zone 20 beträgt 200 µm.
Die Zone 20 wird beispielsweise durch Epitaxialwachstum gebildet. Das Epitaxialwachstum bewirkt, daß die Driftzonen 12a die Hohlräume füllen, die in der Zone 20 gebildet sind, und bewirkt außerdem, daß die Trennzonen 12b die Hohlräume füllen, die in den Driftzonen 12a ausgebildet sind.
Fig. 2(a) zeigt das Profil der Dotierstoffdichte. Die Trennzonen 12b und die Driftzonen 12a haben vorzugsweise die gleiche maximale Dotierstoffdichte und im wesentlichen die gleiche Breite, so daß sie verarmt werden können und eine hohe Stehspannung aufweisen.
Es soll nun die Betriebsweise des SJ-MOSFETs von Fig. 1 beschrieben werden. Wenn eine vorbestimmte positive Spannung an die Gateelektrodenschicht 16 angelegt wird, wird in der Oberflächenschicht der Wannenzonen 13a unmittelbar unter der jeweiligen Gateelektrodenschicht 16 eine Inversionsschicht induziert, und Elektronen werden von der Sourcezone 14 durch diese Inversionsschicht in eine jeweilige n-Kanalzone 13d injiziert. Die injizierten Elektronen erreichen die Drainschicht 11 über die entsprechende Driftzone 12a, so daß Elektrizität zwischen der Drainelektrode 18 und der Sourceelektrode 17 transportiert wird.
Wenn die positive Spannung von der Gateelektrodenschicht 16 abgenommen wird, verschwindet die Inversionsschicht von den Oberflächen der Wannenzonen 13a und der Stromfluß zwischen der Drainelektrode 18 und der Sourceelektrode 17 wird unterbrochen. Wenn die Sperrvorspan­ nung erhöht wird, dehnen sich Verarmungsschichten von pn-Übergängen Ja zwischen den Wannenzonen 14a und den Kanalzonen 12e sowie von pn-Übergängen Jb zwischen den Driftzonen 12a und den Trennzonen 12b in die Driftzonen 12a und die Trennzonen 12b aus, wodurch die Driftzonen 12a und die Trennzonen 12b verarmt werden.
Die Verarmungsenden von den pn-Übergängen Jb dehnen sich entlang der Breite der Driftzonen 12a aus, und die Verarmungsschichten dehnen sich von den Trennzonen 12b auf beiden Seiten einer Driftzone 12a aus. Demzufolge werden die Driftzonen 12a sehr rasch verarmt, was zu einer Zunahme der Dotierstoffdichte in den Driftzonen 12a führt bzw. eine höhere Dotierstoffdichte in den Driftzonen 12a erlaubt.
Zur gleichen Zeit werden auch die Trennzonen 12b verarmt. Die Verarmungsschichten dehnen sich von den pn-Übergängen auf deren beiden Seiten in die Trennzonen 12b aus, so daß die Trennzonen 12b rasch verarmt werden können. Da die Trennzonen 12b und die Driftzonen 12a abwechselnd angeordnet sind, breitet sich die Verarmung von den Trennzonen 12b in die benachbarten Driftzonen 12a aus. Dies reduziert die Gesamtbreite der Trennzonen 12b, die zur Hälfte die Verarmungsschicht bilden, und resultiert in der Zunahme der Querschnittsfläche der Driftzonen 12a.
Der herkömmliche Longitudinal-MOSFET mit einer einzelnen Driftschicht hohen Widerstands erfordert beispielsweise eine Dotierstoffdichte von 2 × 10-14 cm-3 und eine Dicke von etwa 80 µm der Driftschicht 12, um die Stehspannung der 700 V-Klasse zu erreichen. Bei dem SJ-MOSFET des vorliegenden Ausführungsbeispiels ist dagegen die Dotierstoffdichte der Driftzonen 12a hoch, was eine geringere Dicke der Driftschicht 12 erlaubt. Folglich kann der Durchlaßwiderstand auf etwa 1/10 gesenkt werden und dabei eine ausreichende Stehspannung sichergestellt werden.
Ähnliche n-Kanal-MOSFETs, bei denen die Dotierstoffdichte der Zone hohen Widerstands 20 geändert wurde, wurden simuliert, und ihre Eigenschaften wurden durch Bauelementsimulation ermittelt.
Fig. 3 zeigt Kennlinien der Abhängigkeit der Stehspannung VDSS des n-Kanal-MOSFETs von der Dotierstoffdichte mit der Dicke der Driftschicht 12 als Parameter. Die Abszisse stellt die Dotier­ stoffdichte ND der n⁻-Zone 20 hohen Widerstands dar, während die Ordinate die Stehspannung VDSS darstellt. Jede Kennlinie zeigt das Ergebnis einer Änderung der Dotierstoffdichte in der Zone 20 bei unverändert bleibender Tiefe der Driftschicht 12.
Die Stehspannung VDSS sowie die Dotierstoffdichte der Zone 20 nehmen ab, wenn die Dotier­ stoffdichte ND der Zone 20 einen Wert von 5,62 × 1017 × VDSS -1,36 V übersteigt. Die Stehspannung bleibt nahezu konstant, solange die Dotierstoffdichte ND 5,62 × 1017 × VDSS -1,36 V oder weniger beträgt. Dies bedeutet, daß die Stehspannung des Bauelements in der internen Driftschicht 12 unabhängig von der Dotierstoffdichte der Zone hohen Widerstands bestimmt wird.
Die Randdotierstoffdichte ist umgekehrt proportional der Stehspannung VDSS erhoben zur Potenz 1,36. Aus diesem Grund muß ein MOSFET mit einer hohen Nennspannung eine niedrige Dotier­ stoffdichte aufweisen, während ein MOSFET mit einer niedrigen Nennspannung eine hohe Dotierstoffdichte aufweisen.
Der SJ-MOSFET des ersten Ausführungsbeispiels ist mit einer Spannungsstehstruktur bzw. einem Stehspannungsaufbau versehen, der einfacher als der üblicherweise eingesetzte Aufbau mit Schutzring oder Feldplatte ist. Daher kann der SJ-MOSFET mit einer geringeren Anzahl von Herstellungsschritten hergestellt werden. Natürlich kann der SJ-MOSFET zur Erhöhung der Stehspannung mit einer Schutzringanordnung und einer Feldplattenanordnung versehen werden.
Unter Bezugnahme auf ein zweites Ausführungsbeispiel der Erfindung werden zur Herstellung der pn-Parallelschicht des SJ-MOSFETs mit dem in Fig. 1 gezeigten Querschnitt die Hohlräume für die Dotierstoffe teilweise vor dem Epitaxialwachstum gebildet und das Epitaxialwachstum der n⁻-Zone 20 wird dann mehrere Male wiederholt, wobei jeweils Dotierstoffe mit Hilfe von Masken implantiert werden. Danach führt eine Wärmebehandlung zur Diffusion der Dotierstoffe in der Zone 20, wodurch die n-Driftzonen 12a und die p-Trennzonen 12b ausgebildet werden. Fig. 4 ist eine Teilquerschnittsansicht, die den Umfangsrandbereich eines Longitudinal-SJ-MOSFETs zeigt, der mit diesem Verfahren hergestellt wurde.
Fig. 4 unterscheidet sich von Fig. 1 nur darin, daß die Dotierstoffdichten so verteilt sind, wie dies durch gestrichelte Linien in den Driftzonen 12a und den Trennzonen 12b angegeben ist. Wenn die Zone 20 n-leitend ist und die äußerste Zone der pn Parallelschicht eine p-Trennzone ist, wird diese äußerste Trennzone mit 12c bezeichnet, während die innenliegenden Trennzonen mit 12b bezeichnet sind. Wenn die selektive Implantation von Akzeptordotierstoff und die thermische Diffusion die Trennzonen 12b, 12c bilden, sinkt die Stehspannung, die 750 V betragen muß, auf etwa 600 V.
Fig. 2(b) zeigt das Profil der Dotierstoffdichte zur Beschreibung des Grundes der Abnahme der Stehspannung. Die gestrichelten Linien zeigen die Dichte der Donatoren an, während die Punkt-Strich-Linien die Dichte der Akzeptoren anzeigen. Die ausgezogene Linie repräsentiert die Nettodotierstoffdichte, die der Differenz der Dichte zwischen den Donatoren und den Akzeptoren entspricht.
Wenn Ionen unter Verwendung einer Maske gleicher Breite in die Trennzonen 12b und 12c implantiert werden, sind die Trennzonen 12b zwischen Driftzonen 12a eingeschlossen. Anderer­ seits befindet sich eine Driftzone 12a an einer Seite der Trennzone 12c, während sich die Zone 20 an der anderen Seite der Trennzone 12c befindet. Dies verringert die Menge an Akzeptoren in der p-Trennzone 12c, die durch die n⁻-Zone 20 hohen Widerstands kompensiert werden muß.
Folglich ist die p-Trennzone 12c breiter als die p-Trennzonen 12b, und die maximale Dotierstoff­ dichte der Trennzone 12c ist höher als die der Trennzone 12b.
Fig. 5 ist eine Kennlinie der Abhängigkeit der Stehspannung von der Nettodotierstoffmenge in der p-Trennzone 12c. Die Abszisse stellt die Nettodotierstoffmenge in der Trennzone 12c dar, und zwar normiert auf die Nettodotierstoffmenge in den Trennzonen 12b. Die Ordinate stellt die Stehspannung dar.
Wie aus Fig. 5 ersichtlich, gibt es eine optimale Dotierstoffmenge. Wenn die Dotierstoffmenge in der p-Trennzone 12c die gleiche ist wie die in den p-Trennzonen 12b, ist die Stehspannung maximal. Wenn die Dotierstoffmenge ungleich wird, nimmt die Stehspannung ab, weil das Erfordernis, daß die p-Trennzonen 12b, 12c und die n-Driftzonen 12a die gleiche Dotierstoff­ menge aufweisen, nicht erfüllt werden kann.
Es ist möglich, die Breite der Maske während der Ionenimplantation zu ändern, um die Nettodo­ tierstoffmenge zu steuern, während die Ionenimplantation und die thermische Diffusion gleichzei­ tig die p-Trennzonen 12b, 12c bilden.
Fig. 6 zeigt eine Kennlinie der Abhängigkeit der Stehspannung von der Maskenbreite für die äußerste p-Trennzone 12c. Die Abszisse repräsentiert die Maskenbreite für die Trennzone 12c, während die Ordinate die Stehspannung wiedergibt. Die Maskenbreite für die Trennzonen 12b beträgt 2,5 µm, und die Phosphordosis beträgt 1 × 1013 cm-2.
Wie aus Fig. 6 hervorgeht, gibt es eine optimale Maskenbreite für die äußerste Trennzone 12c zur Erzielung einer maximalen Stehspannung. Wenn die Maskenbreite kleiner oder größer als die optimale Maskenbreite ist, sinkt die Stehspannung. Die optimale Maskenbreite ist so, daß die Nettodotierstoffmenge in der Trennzone 12c gleich der Nettodotierstoffmenge in jeder der Trennzonen 12b ist. Wenn beispielsweise die Maskenbreite für die äußerste Trennzone 12c gleich der Maskenbreite für die innenliegenden Trennzonen 12b ist, wird die Stehspannung auf etwa 600 V gesenkt.
Fig. 7 zeigt das Profil der Dotierstoffdichte für den Fall, daß die Maskenbreite für die Trennzone 12c 1,6 µm beträgt. Die gestrichelten Linien geben die Donatorendichte und die Strich-Punkt-Li­ nien die Akzeptorendichte wieder. Die ausgezogene Linie zeigt die Nettodotierstoffdichte an, die der Differenz der Dichten zwischen den Donatoren und den Akzeptoren entspricht. Da die in die p-Trennzone 12c zu implantierende Ionenmenge verringert wird, wird die maximale Dotierstoff­ dichte geringer, und die Trennzone 12c dehnt sich in Richtung auf die Zone 20 aus.
Fig. 8 ist eine vergrößerte Ansicht, die den Eckbereich einer optimierten Ionenimplantationsmaske zeigt. Aus Fig. 8 ergibt sich, daß Maskenbreite im Bereich 12C zur Bildung der äußersten Trennzone und in Bereichen 12D zur Bildung von Ecktrennzonen schmäler ist. Beispielsweise beträgt die Maskenbreite im Bereich 12B zur Bildung einer inneren Trennzone 2,5 µm, während die Maskenbreite im Bereich 12C und im Bereich 12D 1,6 µm beträgt. Die gepunkteten Linien 12a stellen eine Maske zur Ausbildung der Driftzonen 12a dar. Die gestrichelte Linie ist bei­ spielsweise ein Viertelkreis, der durch Verbinden des Bereichs 12C mit den Bereichen 12D gebildet wird. Natürlich gilt dies auch für den Fall, daß eine n-Driftzone als äußerste Zone der pn-Parallelschicht ausgebildet wird.
Fig. 9 ist eine Teilschnittansicht, die einen Longitudinal-n-Kanal-SJ-MOSFET gemäß einem dritten Ausführungsbeispiel der Erfindung zeigt. In Fig. 9 ist die n⁻-Zone 20 hohen Widerstands am Umfang der p-Trennzone 12b ausgebildet, wie dies auch bei Fig. 1 der Fall ist. Benachbart zur Zone 20 befindet sich hier aber eine n-Zone 21 niedrigen Widerstands, die mit der n⁺ Drain­ schicht 11 verbunden ist. Die gesamte Seite des Halbleiterchips ist mit der Zone 21 bedeckt, und eine Umfangskantenelektrode 22 ist im Kontakt mit der Oberfläche der Zone 21 vorgesehen.
In diesem Fall beträgt die Breite der Zone 20 beispielsweise 150 µm und ist schmäler als beim ersten Ausführungsbeispiel, womit aber dieselbe Stehspannung wie beim ersten Ausführungsbei­ spiel erreicht wird.
Die Zone 21 dient als ein Kanalstopper und bewirkt, daß die Seite des Chips das Potential der Drainelektrode aufweist. Dies stabilisiert die Stehspannung des Bauelements und verbessert die Qualität des Bauelements.
Die n-Zone 21 niedrigen Widerstands braucht nicht notwendigerweise am Rand des Halbleiter­ chips ausgebildet zu werden. Vielmehr kann ein anderes Element oder eine Halbleiterzone an der anderen Seite der Zone 21, also da, wo in Fig. 9 der Chiprand dargestellt ist, ausgebildet werden.
Die obige Beschreibung geht von einem n-Kanal-MOSFET aus, die gleiche Wirkung könnte aber auch mit einem IGBT erzielt werden. Auch eine pn-Diode, eine Schottky-Diode und ein Bipolar­ transistor können dieselben Effekte aufweisen.
Wie voranstehend dargelegt, ist bei einem SJ-Halbleiterbauelement mit einer pn-Parallelschicht, in der Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, und die im Einschaltzustand Elektrizität leitet und im Ausschaltzu­ stand verarmt ist, eine Zone hohen Widerstands des ersten Leitfähigkeitstyps oder des zweiten Leitfähigkeitstyps am Umfang bzw. der Außenseite der pn-Parallelschicht ausgebildet. Dies führt zu einer deutlichen Verbesserung des Kompromißverhältnisses zwischen dem Durchlaßwider­ stand und der Stehspannung und erreicht leicht eine hohe Stehspannung.
Insbesondere beträgt die Dotierstoffdichte ND der n⁻-Zone hohen Widerstands 5,62 × 1017 × VDSS -1,35 cm-3 oder weniger. Dies ermöglicht eine zufriedenstellende Ausbreitung der Verarmungs­ schicht und realisiert ein Halbleiterbauelement mit einer hohen Stehspannung. Wenn darüber hinaus eine Zone niedrigen Widerstands am Umfang bzw. an der Außenseite der Zone hohen Widerstands ausgebildet wird, wird die Stabilität verbessert.

Claims (16)

1. Halbleiter-Bauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
auf der ersten und der zweiten Hauptfläche angeordnete Hauptelektroden (17, 18),
eine Schicht (11) niedrigen Widerstands zwischen der ersten und der zweiten Hauptflä­ che, und
eine pn-Parallelschicht (12), in der Driftzonen (12a) eines ersten Leitfähigkeitstyps und Trennzonen (12b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, und die zwischen einer der beiden Hauptflächen und der Schicht (11) niedrigen Widerstands angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist,
dadurch gekennzeichnet, daß eine Zone (20) hohen Widerstands an der Peripherie der pn-Parallelschicht (12) ausgebildet ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierstoffdichte ND der Zone (20) hohen Widerstands an der Peripherie der pn-Parallelschicht (12) gleich oder geringer ist als 5,62 × 1017 × VDSS -1,36 cm-3, wobei VDSSdie Stehspannung des Bauelements in Volt ist.
3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet daß ein Isolierfilm (19) auf den Oberflächen der Zone (20) hohen Widerstands ausgebildet ist.
4. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß eine Kanalstopper-Zone (21) gleichen Leitfähigkeitstyps wie die Driftzonen (12a) an der Peripherie der Zone (20) hohen Widerstands ausgebildet ist.
5. Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß die Kanalstopper-Zone (21) mit einer Schicht (11) niedrigen Widerstands verbunden ist, die unterhalb der pn-Parallel­ schicht (12) ausgebildet ist.
6. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß, wenn die Zone (20) hohen Widerstands an der Peripherie der pn-Parallelschicht (12) eine solche des ersten Leitfähigkeitstyps ist, die Nettodotierstoffmenge in einer äußersten Trennzone (12c) im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone (12a, 12b) der pn-Parallel­ schicht (12) innerhalb der äußersten Trennzone ist.
7. Bauelement nach Anspruch 9, dadurch gekennzeichnet, daß die Nettodotierstoff­ menge an einem Ende einer Trennzone (12b) an einem Eckteil im wesentlichen gleich der Nettodotierstoffmenge in jeder der Zonen der pn-Parallelschicht (12) ist.
8. Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß, wenn die Zone (20) hohen Widerstands an der Peripherie der pn-Parallelschicht (12) eine solche des zweiten Leitfähigkeitstyps ist, die Nettodotierstoffmenge in einer äußersten Driftzone (12a) des ersten Leitfähigkeitstyps im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone (12a, 12b) der pn-Parallelschicht (12) innerhalb der äußersten Driftzone (12a) ist.
9. Bauelement nach Anspruch 8, dadurch gekennzeichnet, daß die Nettodotierstoff­ menge an einem Ende einer Driftzone (12a) in einem Eckteil im wesentlichen gleich der Nettodo­ tierstoffmenge in jeder der Zonen (12a, 12b) der pn Parallelschicht (12) ist.
10. Verfahren zur Herstellung eines Halbleiter-Bauelements mit Super-Zonenübergang, welches eine erste und eine zweite Hauptfläche, auf den Hauptflächen vorgesehene Hauptelek­ troden (17, 18), zwischen den beiden Hauptflächen eine Schicht (11) niedrigen Widerstands sowie eine zwischen einer der beiden Hauptflächen und der Schicht (11) niedrigen Widerstands vorgesehene pn-Parallelschicht (12) aufweist, in der Driftzonen (12a) eines ersten Leitfähigkeits­ typs und Trennzonen (12b, 12c) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind und die in dem EIN-Zustand Elektrizität leitet und in dem AUS-Zustand verarmt ist, wobei das Verfahren umfaßt:
eine Ionenimplantationsfläche in einer äußersten Trennzone (12c) des zweiten Leitfähig­ keitstyps wird kleiner eingestellt als eine Ionenimplantationsfläche in jeder Zone der pn-Parallel­ schicht (12) innerhalb der äußersten Trennzone, und
die Nettodotierstoffmenge in der äußersten Trennzone (12c) wird im wesentlichen gleich der Nettodotierstoffmenge in jeder Zone (12a, 12b) der pn-Parallelschicht innerhalb der äußersten Trennzone eingestellt, wenn ein oder mehrere Wachstumsvorgänge einer Epitaxialschicht des ersten Leitfähigkeitstyps auf einem Halbleitersubstrat niedrigen Widerstands ausgeführt wird und nachfolgend selektiv eine Ionenimplantation durchgeführt wird, um Dotierstoffe einzubringen und eine Wärmebehandlung ausgeführt wird, um die Dotierstoffe zu diffundieren und die Driftzonen (12a) des ersten Leitfähigkeitstyps und die Trennzonen (12b, 12c) des zweiten Leitfähigkeitstyps zu schaffen.
11. Verfahren zur Herstellung eines Halbleite-Bauelements mit Super-Zonenübergang, welches eine erste und eine zweite Hauptfläche, auf den Hauptflächen vorgesehene Hauptelek­ troden (17, 18), zwischen den Hauptflächen eine Schicht (11) niedrigen Widerstands sowie eine zwischen einer der beiden Hauptflächen und der Schicht (11) niedrigen Widerstands vorgesehene pn-Parallelschicht aufweist, in der Driftzonen (12a) eines ersten Leitfähigkeitstyps und Trennzo­ nen (12b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind und die in dem EIN-Zustand Elektrizität leitet und in dem AUS-Zustand verarmt ist, wobei das Verfahren umfaßt:
eine Ionenimplantationsfläche in einer äußersten Driftzone des ersten Leitfähigkeitstyps wird kleiner eingestellt als eine Ionenimplantationsfläche in jeder Zone der pn Parallelschicht innerhalb der äußersten Driftzone, und
eine Nettodotierstoffmenge in der äußersten Driftzone des ersten Leitfähigkeitstyps wird im wesentlichen gleich eingestellt wie eine Nettodotierstoffmenge in jeder Zone der pn-Parallel­ schicht (12) innerhalb der äußersten Driftzone, wenn einer oder mehrere Wachstumsvorgänge einer Epitaxialschicht des zweiten Leitfähigkeitstyps auf einem Halbleitersubstrat niedrigen Widerstands ausgeführt wird und nachfolgend selektiv eine Ionenimplantation durchgeführt wird, um Dotierstoffe einzubringen und eine Wärmebehandlung die Dotierstoffe diffundiert, um die Driftzonen des ersten Leitfähigkeitstyps und die Trennzonen des zweiten Leitfähigkeitstyps zu bilden.
12. Halbleiter-Bauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
auf der ersten und der zweiten Hauptfläche angeordnete Elektroden (17, 18),
eine Schicht (11) niedrigen Widerstands zwischen der ersten und der zweiten Hauptflä­ che, und eine pn-Parallelschicht (12), in der Driftzonen (12a) eines ersten Leitfähigkeitstyps und
Trennzonen (12b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, und die zwischen einer der beiden Hauptflächen und der Schicht (11) niedrigen Widerstands angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist,
dadurch gekennzeichnet, daß eine Kanalstopper-Zone (21) desselben Leitfähigkeitstyps wie die Driftzonen (12a) an der Peripherie der pn-Parallelschicht (12) ausgebildet ist.
13. Bauelement nach Anspruch 12, dadurch gekennzeichnet, daß die Kanalstopper-Zone (21) an einer Seitenfläche des Bauelements angeordnet ist.
14. Bauelement nach Anspruch 12, dadurch gekennzeichnet, daß die Kanalstopper-Zone (21) die pn-Parallelschicht (12) umgibt.
15. Bauelement nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Kanal­ stopper-Zone mit der unterhalb der pn-Parallelschicht (12) angeordneten Schicht (11) niedrigen Widerstands verbunden ist.
16. Bauelement nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Kanalstopper-Zone mit einer Kanalstopper-Elektrode (22) verbunden ist.
DE19954352A 1998-11-11 1999-11-11 Halbleiterbauelement sowie Verfahren zur Herstellung desselben Expired - Lifetime DE19954352B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31967298 1998-11-11
JP319672/98 1998-11-11
JP121224/99 1999-04-28
JP12122499 1999-04-28

Publications (2)

Publication Number Publication Date
DE19954352A1 true DE19954352A1 (de) 2000-05-18
DE19954352B4 DE19954352B4 (de) 2007-08-23

Family

ID=26458637

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19954352A Expired - Lifetime DE19954352B4 (de) 1998-11-11 1999-11-11 Halbleiterbauelement sowie Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US6677626B1 (de)
DE (1) DE19954352B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213766A2 (de) 2000-12-08 2002-06-12 Infineon Technologies AG Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
EP1267415A3 (de) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Leistungshalbleiterbauelement mit RESURF-Schicht
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR101042147B1 (ko) * 2004-03-26 2011-06-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP4923416B2 (ja) * 2005-03-08 2012-04-25 富士電機株式会社 超接合半導体装置
EP1724822A3 (de) * 2005-05-17 2007-01-24 Sumco Corporation Halbleitersubstrat und Verfahren zu dessen Herstellung
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
JP5002974B2 (ja) * 2006-02-02 2012-08-15 富士電機株式会社 半導体装置
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
KR101630734B1 (ko) * 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US9312330B2 (en) * 2009-07-15 2016-04-12 Fuji Electric Co., Ltd. Super-junction semiconductor device
US8421196B2 (en) * 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
US9490372B2 (en) 2011-01-21 2016-11-08 Semiconductor Components Industries, Llc Method of forming a semiconductor device termination and structure therefor
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN103493207B (zh) 2011-07-14 2016-03-09 富士电机株式会社 高击穿电压半导体器件
CN102683408B (zh) * 2012-01-13 2015-03-18 西安龙腾新能源科技发展有限公司 超结高压功率器件结构
US9112026B2 (en) 2012-10-17 2015-08-18 Semiconductor Components Industries, Llc Semiconductor devices and method of making the same
US9343528B2 (en) 2014-04-10 2016-05-17 Semiconductor Components Industries, Llc Process of forming an electronic device having a termination region including an insulating region
US9324784B2 (en) 2014-04-10 2016-04-26 Semiconductor Components Industries, Llc Electronic device having a termination region including an insulating region
DE102016101647A1 (de) * 2016-01-29 2017-08-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
US9620585B1 (en) 2016-07-08 2017-04-11 Semiconductor Components Industries, Llc Termination for a stacked-gate super-junction MOSFET
US10236342B2 (en) 2017-04-07 2019-03-19 Semiconductor Components Industries, Llc Electronic device including a termination structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
IT1254799B (it) * 1992-02-18 1995-10-11 St Microelectronics Srl Transistore vdmos con migliorate caratteristiche di tenuta di tensione.
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213766A2 (de) 2000-12-08 2002-06-12 Infineon Technologies AG Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren
EP1213766A3 (de) * 2000-12-08 2006-12-06 Infineon Technologies AG Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren

Also Published As

Publication number Publication date
DE19954352B4 (de) 2007-08-23
US6677626B1 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE19954351B4 (de) Halbleiterbauelement
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112013004362B4 (de) Halbleitervorrichtung
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10205345B9 (de) Halbleiterbauelement
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE19701189B4 (de) Halbleiterbauteil
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
DE10303335A1 (de) Halbleiterbauteil
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10052149A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE10211688A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R071 Expiry of right