DE2901193A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2901193A1
DE2901193A1 DE19792901193 DE2901193A DE2901193A1 DE 2901193 A1 DE2901193 A1 DE 2901193A1 DE 19792901193 DE19792901193 DE 19792901193 DE 2901193 A DE2901193 A DE 2901193A DE 2901193 A1 DE2901193 A1 DE 2901193A1
Authority
DE
Germany
Prior art keywords
region
area
junction
conductivity type
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792901193
Other languages
English (en)
Other versions
DE2901193C2 (de
Inventor
Johannes Arnoldus Appels
Marnix Guillaume Collet
Paul Anton Herman Hart
Johannes Fransiscus Verhoeven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL7800582A external-priority patent/NL183859C/xx
Priority claimed from NLAANVRAGE7807835,A external-priority patent/NL184552C/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2901193A1 publication Critical patent/DE2901193A1/de
Application granted granted Critical
Publication of DE2901193C2 publication Critical patent/DE2901193C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

16.12.1978 / PHN 9018
"Halbleiteranordnung"
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem bipolaren HochspannungshalbleiterschaltungseJement, das ein inselförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das an eine nahezu ebene Oberfläche grenzt und das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen ersten pn-Ubergang bildet, der sich nahezu parallel zu der Oberfläche erstreckt, wobei das erste Gebiet seitlich wenigstens teilweise von einem zweiten pn-Ubergang mit zugehöriger Erschöpfungszone begrenzt wird, der zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitungstyp gebildet wird, das sich zwischen dem zweiten Gebiet und der Oberfläche erstreckt, wobei der genannte zweite pn-Ubergang eine niedrigere Durchschlagspannung als die des ersten pn-Uberganges aufweist, während ein an die Oberfläche und an das erste Gebiet grenzendes Kontaktgebiet vorgesehen ist, das wenigstens seitlich von dem ersten Gebiet begrenzt wird.
Eine Halbleiteranordnung der oben beschriebenen Art ist aus der britischen Patentschrift 1 098 760 bekannt.
Bei planaren bipolaren Halbleiterschaltungselementen vom üblichen Typ wird ein pn-Ubergang durch einen inselförmigen Teil (das erste Gebiet) einer auf einem Substrat (dem zweiten Gebiet) vom entgegengesetzten Leitungstyp
I09829/08Ü
16.12.78· Xf/i PHN 9018
liegenden Schicht gebildet. Das genannte erste Gebiet kann z.B. die Basiszone eines Bipolartransistors sein. Der parallel zu der Oberfläche verlaufende pn-Ubergang zwischen der Insel und dem Substrat bildet dann den obengenannten ersten pn-Übergang, während der zweite pn-Ubergang zwischen der Insel und z.B. einer die Insel .seitlich begrenzenden diffundierten Isolierzone vom genannten entgegengesetzten Leitungstyp gebildet wird.
In vielen Fällen ist die Durchschlagspannung, die bei diesen Anordnungen zwischen dem ersten und dem zweiten Gebiet erreicht werden kann, ungenügend. Dies ist darauf zurückzuführen, dass lange bevor die theoretisch auf Grund des Dotierungsprofils zu erwartende Durchschlagspannung des ersten pn-Ubergangs erreicht ist, an der Oberfläche bereits Durchschlag an dem zweiten pn-Ubergang infolge der dort z.B. durch die hohen Dotierungskonzentrationen und Dotierungsgradienten, durch das Vorhandensein von Oberflächenzuständen oder durch starke Krümmung des des pn-Ubergangs am Rande vorherrschenden ungünstigen Feldverteilung auftritt.
Es wurde versucht, darin eine Verbesserung zu bewirken, dadurch, dass in die Halbleiteroberfläche Nuten geätzt werden, die sich nach unten bis in das zweite Gebiet erstrecken und die genannten Isolxerungsdiffusionszonen ersetzen. Dadurch werden die beschriebenen Randeffekte wenigstens teilweise vermieden, weil der verbleibende pn-Ubergang nun völlig parallel zu der Oberfläche verläuft und in der Nut endet.
Dieses Verfahren weist jedoch zwei wesentliche Nachteile auf. Einmal ist die Oberfläche nicht mehr eben, wodurch sich bei der Bildung der Metallisierung an den Stellen der Nuten Probleme ergeben und Gefahr eines Bruches in dem Metallisierungsmuster entsteht. Zweitens ist der (normalerweise zwischen einem höher dotierten und einem niedriger dotierten Gebiet gebildete Winkel, unter dem der pn-Ubergang die Wand der Nut schneidet, im allgemeinen ungünstig (spitzer Winkel in dem höher dotierten Gebiet).
Um dies möglichst zu vermeiden, wird die Wand der Nut üblicherweise mit einer Glasschicht passiviert, in der
009829/0830
16„ 12.78· X' 2. PHN 9018
(meistens negative) elektrische Ladungen erzeugt sind« Dadurch kann die ungünstige Feldverteilung an der Oberfläche korrigiert werden. Bei höheren Temperaturen, die im Betriebszustand bei Hochspannungstransistoren manchmal auftreten
S können, können diese Glasarten aber ihre elektrische Ladung verlieren und unwirksam werden.
In der genannten britischen Patentschrift 1 098 76Ο wird ein Bipolartransistor beschrieben, bei dem in dem Basisgebiet eine an die Emitterzone grenzende höher dotierte
W Zone erzeugt ist, wobei sich die Erschöpfungsschicht des Kollektor-Basis-Ubergangs in einer Richtung quer zu der Oberfläche bis zu dieser hochdotierten Zone erstreckt.
Der Erfindung liegt die Aufgabe zugrunde, eine neue Halbleiteranordnung mit einem bipolaren Hochspannungshalbleiterschaltungselement, z.B. einem Transistor, anzugeben, bei dem die Durchschlagspannung des Kollektor-Easis-Ubergangs nahezu nicht durch die Feldverteilung an der Oberfläche herabgesetzt wird und die Halbleiteroberfläche völlig eben bleiben kann, bei. dem we it er keine komplizierten Passivierungsmittel verwendet zu werden brauchen und zur Anwendung in monolithischen integrierten Schaltungen geeignet ist.
Eine Halbleiteranordnung der eingangs erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass die Dotierungskonzentration und die Dicke des ersten Gebietes derart
gering sind, dass beim Anlegen einer Spannung in der Sperr-. richtung zwischen dem ersten und dem zweiten Gebiet sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet
to
und dem dritten Gebiet von dem ersten pn-Uborgang aufwärts zu der Oberfläche erstreckt bei einer Spannung zwischen dem genannten ersten und dem genannten zweiten Gebiet, die niedriger als die Durchschlagspannung des zweiten pn-Ubergangs ist.
Dadurch, dass das erste Gebiet vom ersten Leitungstyp
bei einer Spannung, die niedriger als die Durchschlag-
spannung des zweiten pn-Ubergangs zwischen dem ersten und dem dritten Gebiet ist, bereits völlig verarmt ist, wird die Durchschlagspannung nicht mehr durch diesen zweiten übergang, soadera im wesentlichen durch den parallel -au der
Oberfläche verlaufenden ersten pn-Ubergang bestimmt. Beim Anlegen einer Spannung in der Sperrichtung zwischen dem zweiten Gebiet und dem Kontaktgebiet steht praktisch die ganze Sperrspannung, nachdem das erste Gebiet völlig verarmt ist, zwischen dem genannten Kontaktgebiet und der Grenze der Erschöpfungszone in dem zweiten Gebiet (das erwünschtenfalls völlig verarmt sein kann, bevor Durchschlag auftritt)
Ausser der so erhaltenen hohen DurSchlagspannung, die sich unter Umständen der theoretisch höchsten Durchschlag— spannung nähern kann, ist ein weiterer wichtiger Aspekt der Erfindung der, dass an der Oberfläche wenig oder keine Passivierungsprobleme auftreten werden infolge der Tatsache, dass das erste Gebiet völlig verarmt ist. Es ist dadurch überflüssig geworden, mit schwer zusammensetzbaren und unstabilen Gläsern zu arbeiten, und in gewissen Fällen kann eine Pssivierungsschicht völlig weggelassen werden.
Um die Vorteile der Erfindung optimal auszunutzen, soll der Abstand zwischen dem Rand des Kontaktgebietes und dem zweiten pn-Ubergang nicht zu klein sein, damit vermieden wird, dass vorzeitig an der Oberfläche zwischen dem Kontaktgebiet und dem zweiten pn-Ubergang eine zu hohe Feldstärke auftritt. Daher ist vorzugsweise der Abstand, längs der Oberfläche gerechnet, zwischen dem Kontaktgebiet und dem zweiten pn-Ubergang grosser als der Abstand, über den sich die zu dem zweiten pn-Ubergang gehörige Erschöpfungszone längs der Oberfläche bei der Durchschlagspannung dieses zweiten pn-Ubergangs erstreckt.
Obgleich eine erhebliche Herabsetzung der Oberflächenfeldstärke in allen Fällen durch den genannten Erschöpfungszustand erhalten wird, kann, wie sich herausgestellt hat, eine weitere Optimierung der Durchschlagspannung erzielt werden, wenn die Maxima in der Feldstärke, die am zweiten pn-Ubergang und am Rand des genannten Kontaktgebietes auftreten, auch nahezu den gleichen Wert aufweisen. Wie nachstehend an Hand der Zeichnungen im Detail erläutert werden wird, ist eine bevorzugte Ausführungsform daher dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen/cm3 und die Dicke d in cm des ersten Gebietes die
909829/0 830
ORIGINAL INSPECTED
16.12.78 y^A PHN 9018
Bedingung erfüllen: ./y""""1
2,6.102 ^.Ej/-~- £ N.d^5,1«1O5 £ E,
wobei ^. die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontaktgebietes von dem zweiten pn-Ubergang und V den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Ubergangs in Volt darstellen. Wenn in diesem Falle die Bedingungen
M ausserdem derart gewählt werden, dass N.d nahezu gleich
3,Ο.1θ5£.Ε und L^1,4.1O~5VB ist,
ist sichergestellt, dass die maximale Feldstärke am ersten pn-Ubergang immer grosser als in den obengenannten an der Oberfläche auftretenden Maxima sein wird, so dass der Durchschlag immer am ersten pn-Ubergang und nicht an der Oberfläche auftritt.
Um den wesentlichen Teil der Ladung in dem Erschöpfungsgebiet in dem zweiten Gebiet speichern zu können, wodurch die Mindestdicke dos ersten Gebietes herabgesetzt wird, wird es oft bevorzugt, dass das zweite Gebiet wenigstens in der Nähe des ersten Gebietes eine niedrigere Dotierungskonzentration als das erste Gebiet aufweist.
Obgleich sich in vielen Fällen die Erschöpfungszone des ersten pn-Ubergangs ohne Bedenken über die Dicke des zweiten Gebietes erstrecken kann, wird in anderen Fällen vorzugsweise dafür gesorgt, dass das zweite Gebiet eine derartige Dicke aufxveist, dass sich bei der Durschschlagspannung des ersten pn-Ubergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke des genannten Gebietes ist. In diesem Falle wird sichergestellt, dass die Durchschlagspannung nicht durch die Dicke des zweiten Gebietes beeinträchtigt werden kann.
Obwohl die beschriebene Halbleiterstruktur auch anders ausgebildet werden kann, wird u„a<, aus technologischen Gründen die Konstruktion bevorzugt, bei der das erste Gebiet durch eine epitaktische Schicht vom ersten Leitungstyp gebildet wird,, die auf dem zweiten Gebiet abgelagert xvirdo
IQ9829/Q8Ü
16.12.78 X,- PHN 9018
Das dritte Gebiet, das an das erste Gebiet grenzt, braucht sich nicht über die ganze Dicke des ersten Gebietes zu erstrecken. Es reicht aus, wenn sich wenigstens im Betriebszustand die zugehörige Erschöpfungszone über die ganze Dicke des ersten Gebietes erstreckt und das inselförmige erste Gebiet über wenigstens einen Teil seines Umfangs begrenzt. Vorzugsweise wird jedoch das erste Gebiet lateral vollständig von dem zweiten pn-Ubergang begrenzt, obschon manchmal andere Strukturen bevorzugt werden, bei denen das erste Gebiet/lateral z.B. teilweise von dem zweiten pn-Ubergang und zum übrigen Teil auf verschiedene Weise, z.B. von einem mit einer Vertiefung versehenen Isoliermaterial oder von einer z.B. mit passivierendem Glas gefüllten Nut, begrenzt wird.
Das Hochspannungsbipolarhalbleiterschaltungselement kann z.B. eine Diode sein. Das genannte Kontaktgebiet kann eine Elektrode oder eine Elektrodenzone sein, die direkt mit der Quelle der genannten Sperrspannung verbunden ist, aber kann z.B. auch eine Halbleiterzone sein, die selber nicht mit einem Anschltissleiter versehen ist, sondern auf andere Weise, z.B. über eine angrenzende Halbleiterzone, auf das gewünschte Potential gebracht wird.
Nach einer wichtigen bevorzugten Ausführungsform bildet das genannte inselförmige erste Gebiet eine der Kollektor- und Basiszonen eines Bipolarhochspannungstransistors, wobei das genannte Kontaktgebiet ein viertes Halbleitergebiet vom ersten Leitungstyp ist, das eine höhere Dotierungskonzentration als das erste Gebiet aufweist und wenigstens lateral von dem ersten Gebiet umgeben wird. In dieser Ausführungsform kann sich das vierte Gebiet über nur einen Teil der Dicke des ersten Gebietes, aber auch von der Oberfläche bis zu dem zweiten Gebiet erstrecken. Dies ergibt für gewisse Anwendungen Vorteile, wie aus den Ausführungsbeispielen hervorgehen wird.
In vielen Anwendungen wird die Erfindung dazu benutzt, einen Hochspannungstransistor zu erhalten, der entweder eine diskrete Einheit ist oder einen Teil eines komplizierteren Halbleiterschaltungselements bildet. Nach einer
909829/0830
16·12·78
wichtigen bevorzugten Ausführungsform ist daher in dem vierten Gebiet eine an die Oberfläche grenzende und weiter völlig von dem vierten Gebiet umgebene Emitterzone vom zweiten Leitungstyp erzeugt, wobei das erste Gebiet und das vierte Gebiet zusammen die Basiszone und das zweite Gebiet die Kollektorzone des Transistors bilden. Dabei bildet nach, einer weiteren bevorzugten Ausführungsform das erste Gebiet einen Teil einer ersten epitaktischen Schicht vom ersten Leitungstyp und ist durch das dritte Gebiet von
1" dem übrigen Teil der ersten epitaktischen Schicht getrennt und ist das zweite Gebiet ein inseiförmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp, die auf einem Substrat vom ersten Leitungstyp abgelagert ist, wobei dieser inseiförmige Teil von dem übrigen Teil der
'* zweiten epitaktischen Schiebt durch eine nicht an das erste und das dritte Gebiet grenzende sich von der ersten epitaktischen Schicht bis zu dem Substrat erstreckende Trennzone vom ersten Leitungstyp getrennt ist. Diese Struktur ist von Bedeutung, weil sie sich leicht integrieren lässt.
Der Transistor kann einen Teil eines komplizierten
Halbleiterschaltungselements bilden. So ist eine wichtige bevorzugte Ausführungsform dadurch gekennzeichnet, dass das zweite Gebiet an ein darunterliegendes weiteres Gebiet vom ersten Leitungstyp grenzt, das mit dem zweiten Gebiet, dem ersten Gebiet, dem vierten Gebiet und der darin erzeugten .Zone vom zweiten Leitungstyp einen Thyristor bildet. Dabei wird das genannte weitere Gebiet mit Vorteil durch eine nicht an das erste und das dritte Gebiet grenzende hochdotierte Zone vom ersten Leitungstyp mit der Oberfläche
Jü verbunden sein.
Eine besonders .vorteilhafte Ausführungsform dieser Thyristorausführungen, bei der zweiseitig das Prinzip nach der Erfindung benutzt wird, ist dadurch gekennzeichnet5 dass das zweite Gebiet eine Halbleiterschicht vom zweiten Leitungstyp ist, auf der auf beiden Seiten je eine Kombination der genannten ersten, dritten und vierten Gebiete erzeugt ist, wobei auf mindestens einer Seite in das vierte Gebiet eine Oberflächenzone vom zweiten Leitungstyp eingebettet
909829/0830
16·12·78 /^ 42,
Eine ganz andere bevorzugte Ausführungsform eines Bipolartransistors nach, der Erfindung ist dadurch gekennzeichnet, dass in dem ersten Gebiet eine Basiszone vom zweiten Leitungstyp und darin eine Emitterzone vom ersten Leitungstyp erzeugt sind, wobei das erste und das vierte Gebiet zusammen die Kollektorzone des Transistors bilden. Die Basiszone kann in dieser Ausführungsform an das dritte Gebiet grenzen und in dieses Gebiet übergehen. Auch die "semilaterale" Transistorstruktur eignet sich besonders gut zur Anwendung in monolithischen integrierten Schaltungen.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung,
Fig. 2 schematisch im Querschnitt eine Abwandlung der Anordnung nach Fig. 1,
Fig. 3 eine leicht integrierbare Form der Anordnung nach Fig. 1,
Fig. 4 schematisch im Querschnitt eine andere Ausführungsform der Anordnung nach der Erfindung,
Fig. 5 schematisch im Querschnitt eine Abwandlung nach Fig. 4,
Fig. 6 schematisch im Querschnitt eine weitere Ausführungsfortn der Anordnung nach der Erfindung,
Fig. 7 schematisch im Querschnitt eine Abwandlung der Anordnung nach Fig. 6,
Fig. 8 und 9 schematisch im Querschnitt Anordnungen nach der Erfindung mit verschiedener Inselisolierung, Fig. 10 eine Draufsicht auf eine noch weitere Ausführungsform der Erfindung,
Fig. 11 schematisch einen Querschnitt durch die Anordnung nach Fig. 10 längs der Linie XI-XI, Fig. 12A bis E die Feldverteilung für verschiedene Abmessungen und Dotierungen, und
Fig. 13 für eine bevorzugte Ausführungsform die Beziehung zwischen der Dotierung und den Abmessungen des inseiförmigen ersten Gebietes.
S09829/D83O
ORfGlNAL INSPECTED
16. 12.78-. X/% PHN 9°18
Die Figuren sind der Deutlichkeit halber schematisch und nicht masstäblich gezeichnet. Entsprechende Teile sind in der Regel mit denselben Bezugszeichen bezeichnet. In den Querschnitten sind Halbleitergebiete vom gleichen Leitungstyp in der Regel in derselben Richtung schraffiert.
Fig. 1 zeigt schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung. Die Anordnung nach diesem Beispiel ist symmetrisch um eine Achse M-M1. Sie enthält einen Halbleiterkörper 11 (in diesem Beispiel aus Silizium,
^ obgleich natürlich auch andere Halbleitermaterialien verwendet werden können). Der Halbleiterkörper 11 enthält ein Bipolarhochspannungshalbleiterschaltungselement z.B. einen Transistor, mit nacheinander einer Emitterzone, einer Basiszone und einer Kollektorzone abwechselnden Leitungstyps, in
'* diesem Beispiel einer n—leitenden Emitterzone, einer pleitenden Basiszone und einer η-leitenden Kollektorzone. Dabei enthält von den Kollektor- und Basiszonen eine, im vorliegenden Ausführungsbeispiel die Basiszone, ein an eine praktisch ebene Oberfläche 8 grenzendes inseiförmiges erstes
Gebiet 1 von einem ersten Leitungstyp, in diesem Falle dem p-Leitungstyp, das mit einem darunterliegenden zweiten Gebiet 2 vom zweiten Leitungstyp, in diesem Falle also dem n-Leitungstyp, einen praktisch parallel zu der Oberfläche' 8 verlaufenden ersten pn-Ubergang 5 bildet. Das erste Gebiet wird seitlich wenigstens teilweise (und in diesem Beispiel völlig) von einem zweiten pn-Ubergang 6 begrenzt, der zwischen dem ersten Gebiet 1 und einem sich zwischen dem zweiten Gebiet 2 und der Oberfläche 8 erstreckenden Gebiet 3 vom zweiten (n-)Leitungstyp, das eine höhere Dotierungskonzen-
■tration als das zweite Gebiet 2 aufweist, gebildet wird.
Der pn-Ubergang 6 weist eine niedrigere Durchschlagspannung als der erste pn-Ubergang 5 auf, weil die Dotierung des Gebietes 3 höher als die des Gebietes 2 ist. Im ersten Gebiet 1 ist weiter ein Kontaktgebiet, das in diesem Beispiel
ein an die Oberfläche 8 grenzendes viertes Gebiet k vom ersten (p-)Leitungstyp ist, mit einer die des ersten Gebietes überschreitenden Dotierung erzeugt. Das vierte Gebiet k grenzt an das erste Gebiet 1 und wird wenigstens seitlich von
909829/0839
6.12.78- y^/tll· PHN 9°18
diesem Gebiet 1 begrenzt und bildet zusammen mit dem Gebiet die Basiszone. Im vierten Gebiet h ist eine an die Oberfläche grenzende und weiter völlig von dem Gebiet 4 umgebene η-leitende Emitterzone 7 erzeugt. Auf der Unterseite ist eine hochdotierte η-leitende Schicht 12 erzeugt, auf der eine Metallschicht 13 einen ohmschen Kolleköorkontakt bildet. Auf der Oberfläche 8 befindet sich auch eine elektrisch isolierende Schicht 16, in diesem Beispiel aus Silizium— oxid, und über Fenster darin sind die Zonen k und 7 mit Metallschichten 14 und 15 kontaktiert.
Die bisher beschriebene Transistorstruktur würde normalerweise eine Kollektor-Basis-Durschschlagspannung aufweisen, • die erheblich niedriger als die theoretisch auf grund der Dotierung der unterschiedlichen Halbleitergebiete zu erwartende Durchschlagspannung ist, wobei der Durschschlag an der Oberfläche auftreten würde. Dies wird u.a. durch Oberflächenzustände und durch die hohe Dotierung des Gebietes 3 herbeigeführt. Dies führt zu einer Feldverteilung längs der Oberfläche 8, bei der die maximale Feldstärke in der Nähe der Stelle auftritt, an der der pn-Ubergang 6 die Oberfläche schneidet, so dass Durschschlag an der Oberfläche auftritt.
Nach der Erfindung sind die Dotierungskonzentration und die Dicke des ersten Gebietes 1 derart gering, dass beim Anlegen einer Spannung in der Sperrichtung zwischen dem ersten Gebiet 1 und dem zweiten Gebiet 2 sich die _ .Erschöpfungszone wenigstens zwischen dem Kontaktgebiet 4 und dem dritten Gebiet 3 von dem ersten pn-Ubergang 5 bis zu der Oberfläche 8 bereits bei einer Spannung zwischen dem ersten Gebiet 1 und dem zweiten Gebiet 2 erstreckt, die niedriger als die Durchschlagspannung des zweiten pn-Ubergangs 6 ist. Die Grenzen 9 und 10 der Erschöpfungszone in diesem Zustand sind in Fig. 1 gestrichelt angegeben. Die Durchsehlagspannung wird nun nicht mehr im wesentlichen durch den pn-Ubergang 6, sondern hauptsächlich durch den pn-Ubergang 5 bestimmt, der infolge der verhältnismässig niedrigen Dotierung sowohl des Gebietes 1 als auch des Gebietes 2 eine viel höhere Durchschlagspannung aufweist, was auf die günstigere Feldverteilung an der Oberfläche
9098.29/0830
2"9 Cm 9 3
16.12.78" /^4S PHN 9018
zurückzuführen ist.
Die Anordnung nach Fig. 1 lässt sich z.B. auf folgende Weise herstellen. Es wird von einem hochdotierten n-leitenden Siliziumsubstrat 12 mit einem spezifischen Widerstand von z.B. 0,001 cm ausgegangen. Darauf wird durch Anwendung allgemein üblicher Techniken eine η-leitende epitaktische Schicht 2 mit einer Dicke von etwa 40/Um und einem spezifischen Widerstand von 5O-fi-'cm (Dotierung 10 Atome/cm ) niedergeschlagen. Auf dieser Schicht wird epitaktisch eine
p-leitende Schicht 1 mit einer Dicke von 10 /um und einem spezifischen Widerstand von etwa 25-&icm (Dotierung 5»5· Atome/cm3) niedergeschlagen. Dann wird durch eine tiefe n-Diffusion von z.B. Phosphor die Isolierzone 3 erzeugt, wonach eine Oxidschicht 16 erzeugt wird und über Fenster in dieser Oxidschicht durch Anwendung üblicher Diffusions- und/oder Implantationstechniken eine hochdotierte p—leitende Zone h mit einer Dicke von 5j5/uni und darin eine hochdotierte η-leitende Emitterzone 7 mit einer Dicke von 3 /um erzeugt werden. Auf den Gebieten 12, h und 7 werden an— schliessend Kontakte in Form von Metallschichten 13> 14 und 15 abgelagert. Damit ist der Transistor nach Fig. 1 erhalten. Infolge der für die Schichten 1 und 2 gewählten Dotierung und Dicke ist bereits bei einer Spannung von 25Ο V in der Sperrichtung über dem Kollektor-Basis-Ubergang 5 das inselförmige Gebiet 1, das von der Zone 3 umgeben wird, von dem pn-übergang 5 bis zu der Oberfläche 8 völlig verarmt. Dann breitet sich bei weiterer Erhöhung der Kollektor-Basisspannung die Erschöpfungszone in dem Gebiet 2 aus, bis schliesslich bei einer Spannung von etwa 8OO V Durchschlag auftritt.
Der Abstand L zwischen dem "vierten Gebiet" oder Kontaktgebiet h und dem Rand des ersten Gebietes 1, d.h. bis zu dem pn-übergang 6, längs der Oberfläche (siehe Fig. 1) ist in diesem Beispiel 73/um. Dieser Abstand ist grosser als der Abstand (etwa 30/um), über den sich die Erschöpfungszone
··/
des zweiten pn-Uberganges (S, unter Berücksichtigung der Dotierungskonzentration der Gebiete 1 und 3, in seitlicher Richtung bei der Durchschlagspannung dieses Übergangs 6
809829/O83&
16.12.78· /i /ft PHN 9018
erstrecken würde, wenn der pn-übergang 5 fehlen würde, welche Durchschlagspannung etwa 370 V beträgt. Die Erschöpfungszone, die sich bei Erhöhung der Kollektor-Basisspannung von dem pn-übergang 6 her in seitlicher Richtung in dem Gebiet 1 erstrecken wird, erreicht somit nicht das Gebiet 4, ehe die sich von dem pn-Ubergang 5 her nach oben ausbreitende Erschöpfungszone die Oberfläche 8 erreicht hat. Dadurch werden hohe Feldstärken an der Oberfläche vermieden und wird der Durchschlag praktisch völlig durch die Eigenschaften des ersten pn-Ubergangs 5 bestimmt.
Im vorliegenden Beispiel ist die eindimensional berechnete Durchschlagspannung VR die der p+pn-Diode (4,1,2), in der das erste Gebiet zwischen 4 und 2 völlig erschöpft ist und eine Dicke von 4,5 /um aufweist. Diese Durchschlag— Spannung wird nach der Gleichung
qN1d1 2 £olL
H 2 ^
11 VB = Ed1 - TiHr +
berechnet, wobei £. und E die obengenannte Bedeutung haben, d1 und N1 die Dicke (in cm) bzw. die Dotierungskonzentration ι ι
(in Atomen/cm3) des Gebietes 1 zwischen den Gebieten 2 und 4,
2-ο die absolute Dielektrizitätskonstante (in Faräd/cm). des freien Raumes, q die Elektronenladung in Coulomb und N? die Dotierungskonzentration (in Atomen/cm3 ) des Gebietes 2
darstellen. In diesem Falle wird gefunden: 25
V13 = 2126 V.
■ Demzufolge erfüllt die Anordnung nach diesem Beispiel die vorgenannte Gleichung:
2,6.1O2£e \iljL_ 4 N.d ^ 5,1.1O5 %. E,
3Q wobei £. = 11,7 und E = 2,5.10^ V/cm in Silizium,
—3 14 —3 -T
= 7i3.1O cm, N = 5,5.10 cm J cm ist, und' d=10 . -cm ist,·
weil 2,6.102t EJjS =4,10.10
N.d = 5,5.1011 und 5,1.1o5 1. E = 1,49.1012.
Eine Ab-wandlung des Transistors nach Fig. 1 ist schematisch im Querschnitt in Fig. 2 dargestellt. Nach dieser Ausführungsform erstreckt sich das vierte Gebiet 4 . bis zu dem zweiten Gebiet 2, und zu einem geringen Teil bis
909829/0830
2301193
16.12.78 J^/3. ■ PHN 9°18
in dieses Gebiet, während es seitlich., wie in Fig. 1, von dem ersten Gebiet 1 umgeben wird. Übrigens können die Abmessungen und Dotierungen denen in Fig. 1 gleich sein. Unter bestimmten Bedingungen kann diese Ausführungsform vorteilhaft sein, z.B. um das Frequenzverhalten, insbesondere bei hohen Stromdichten, günstig zu beeinflussen. Dies geht dann aber etwas auf Kosten der Kollektor-Basis-Durchschlagspannung.
In den Beispielen nach den Fig. 1 und 2 weist die Schicht 2 eine derartige Dicke auf, dass sich bei Durchschlag die Erschöpfungszone noch nicht über die ganze Dicke der Schicht 2 erstreckt. Dies braucht aber nicht der Fall zu sein und, vorausgesetzt, dass die Dicke der Schicht 2 genügend gross ist, um die gewünschte Durchschlagspannung zu erreichen, kann sich die Erschöpfungszone bereits vor dem Erreichen dieser Durchschlagspannung bis zu dem Gebiet erstrecken.
In Fig. 3 ist schematisch im Querschnitt eine gut integrierbare Form des Transistors nach Fig. 1 dargestellt.
2" Das erste Gebiet 1 bildet dabei einen Teil einer ersten epitaktischen Schicht vom ersten Leitungstyp und ist durch das dritte Gebiet 3 von dem übrigen Teil dieser ersten epitaktischen Schicht getrennt. Das zweite Gebiet 2 ist ein inselförmiger Teil einer zweiten epitaktischen Schicht
** vom zweiten Leitungstyp, die auf einem Substrat 20 vom ersten Leitungstyp erzeugt ist. Das Gebiet 2 ist von dem übrigen Teil der zweiten epitaktischen Schicht durch eine nicht an das erste Gebiet 1 und das dritte Gebiet 3 grenzende sich von der ersten epitaktischen Schicht bis zu
*" dem Substrat 20 erstreckende Trennzone 21 vom ersten Leitungstyp getrennt. Um den Kollektorwiderstand herabzusetzen, ist noch eine vergrabene Schicht 22 vom zweiten Leitungstyp erzeugt. Der Kollektorkontakt 23 befindet sich in dieser Ausführungsform auf der Oberfläche 8 auf der Zone 3- Auch hier gilt wieder das Prinzip, dass das Gebiet 1 von dem pn-Ubergang 5 bis zu dem Gebiet 4 völlig verarmt sein muss, bevor Durchschlag des pn-Ubergangs 6 auftritt ο
909829/083®
2301193
16.12.78 yt .0 PHN 9018
Fig. 4 zeigt schematisch im Querschnitt eine andere Ausführungsform der Anordnung nach der Erfindung. Dabei grenzt das zweite Gebiet 2 vom zweiten Leitungstyp an ein darunterliegendes weiteres Gebiet 30 vom ersten Leitungs-"typ» das zusammen mit dem zweiten niedrigdotierten Gebiet vom zweiten Leitungstyp, dem niedrigdotierten ersten Gebiet vom ersten Leitungstyp, dem hochdotierten vierten Gebiet vom ersten Leitungstyp und der darin erzeugten Zone 7 vom zweiten Leitungstyp einen Thyristor bildet. In diesem Beispiel ist als erster Leitungstyp der p—Typ und als zweiter Leitungstyp der η-Typ gewählt. Auf dem Gebiet 30 ist dann ein Anodenkontakt 31, auf der Zone 7 ein Kathodenkontakt und auf der Zone 4 eine Steuerelektrode 33 gebildet. (Die Leitungstypen können auch umgekehrt sein, wobei 31 der Kathodenkontakt und 32 der Anodenkontakt ist). Auch hier sind die Dotierung und die Dicke des ersten Gebietes 1 derart gewählt, dass letzteres beim Anlegen einer Sperrspannung über den pn-Ubergängen 5 und 6 völlig verarmt ist, bevor Durchschlag des Übergangs 6 auftritt.
Der pn-Ubergang 3^· kann am Rande der Halbleiterscheibe enden. Im Beispiel nach Fig. 4 ist aber die Anordnung völlig planar ausgeführt, dadurch, dass (z.B. durch Aluminiumdiffusion) die tiefe, nicht an die Gebiet 1 und 3 grenzende p-leitende Zone 35 erzeugt wird, die das pleitende Gebiet 30 mit der Oberfläche 8 verbindet. Dadurch endet auch der pn-Ubergang 3^ längs der Zone 35 an der Oberfläche 8.
Eine Anordnung mit einem Thyristor kann statt auf die in Fig. 4 dargestellte Weise, auch auf die im Querschnitt in Fig. 5 gezeigte Weise ausgeführt werden. Darin ist das zweite Gebiet 2 eine Halbleiterschicht vom zweiten Leitungstyp, in diesem Beispiel vom p-Typ, auf der auf beiden Seiten eine Kombination der ersten, dritten und vierten Gebiete (1,3 ι 4 bzw. 1',3'»^') nach den vorhergehenden Beispielen erzeugt ist. Auf mindestens einer Seite ist in dem vierten Gebiet 4 eine η-leitende Oberflächenzone 7 erzeugt. So entsteht ein Thyristor, dessen Zonen 7,4,1,2,1' und 4· in dieser Reihenfolge die npnp—Struktur oder genauer gesagt
909829/0830
1201193
16.12.78 W * PHN 9°18
die n+p+p~n~p~p+-Struktur bilden. Auf den Zonen 7 und 4! werden Stromkontakte 41 und 42 und z.B. auf der Zone 4 wird eine Steuerelektrode 43 gebildet. Bei dieser Anordnung sind die tiefen und schwer zu erzeugenden Zonen 35 der Fig. 4
S überflüssig.
In der Anordnung nach Fig. 5 könnte sich ohne Bedenken die Elektrode 42 auch über das Gebiet 1 erstrecken. Es ist jedoch nach einer Abwandlung auch möglich, diese Anordnung in eine symmetrische Anordnung vom "Triac"-Typ zu verwandeln,
^ die in zwei Richtungen eine steuerbare Uberschlagspannung ("break-over voltage") aufweist. Dazu kann in dem Gebiet 4' auch eine hochdotierte η-leitende Zone 7' erzeugt werden, die in Fig. 5 gestrichelt angedeutet ist. So entsteht die npnpn-Struktur eines bilateral wirkenden Thyristors, wobei natürlich die Elektrode 42 nur mit dem Gebiet 71 in Kontakt sein darf4 abgesehen von einem etwaigen gewünschten örtlichen Kurzschluss.
Eine ganz andere Ausführungsform der Anordnung nach der Erfindung ist schematisch im Querschnitt in Fig. 6 dargestellt. Auch in diesem Falle ist ein inseiförmiges erstes Gebiet 1 von einem ersten Leitungstyp, in diesem Beispiel dem η-Typ, vorhanden, das auf der Unterseite von einem p-leitenden zweiten Gebiet 2 begrenzt wird, das mit dem Gebiet 1 einen pn-Ubergang 5 bildet und seitlich von einem p-leitenden dritten Gebiet 3 begrenzt wird, das mit dem
no
.Gebiet 1 einen pn-Ubergang 6 bildet. Gleich wie in den vorhergehenden Beispielen sind die gewählten Dotierungskonzentrationen derart, dass der pn-Ubergang 6, unter Berücksichtigung der verwendeten Dotierungen, an sich eine **
niedrigere Durchschlagspannung als der pn-Ubergang 5 aufweist, während die Dotierungskonzentration und die Dicke des Gebietes 1 derart gering sind, dass dieses Gebiet beim Anlegen einer Spannung in der Sperrichtung über den pn-
Übergängen 5 und 6 völlig verarmt ist, lange bevor Durchschlag am pn-Ubergang 6 auftritt.
Die Anordnung enthält weiter, gleich wie in den vorhergehenden Beispielen, einen Bipolartransistor. In dieser Ausführungsform bildet aber das Gebiet 1 nicht die Basiszone,
809829/0830 -
ORIGINAL INSPECTED
2201193
Λξ>. 12.78-. ' yr ?HN 9018
sondern die Kollektorzone dieses Transistors. Im Gebiet 1 ist eine p-leitende Basiszone 50 erzeugt, in der eine hochdotierte η-leitende Emitterzone 51 erzeugt ist. Das nleitende hochdotierte vierte Gebiet 4, das sich in dem inseiförmigen Gebiet 1 befindet, dient als Kontaktzone für.das Kollektorgebiet, das durch das erste Gebiet 1 und das vierte Gebiet 4 zusammen gebildet wird.
Die Basiszone 50 ist hier derart erzeugt, dass sie an das dritte Gebiet 3 grenzt und in dieses Gebiet übergeht und mit dem Gebiet 1 eine Fortsetzung des pn-Ubergangs 6 bildet. Die dargestellte Anordnung ist wieder symmetrisch um die Linie M-M1. Der so erhaltene Transistor weist eine sehr hohe Kollektor-Basisdurchschlagspannung auf. Das Gebiet weist im vorliegenden Beispiel eine Dotierungskonzentration von 2 . 10 Atomen/cm3 auf, während das Gebiet 2 eine Dotierungskonzentration von 1,7 . 10 Atomen/cm3 aufweist, die Dicke des Gebietes 1 zwischen der Oberfläche 8 und dem pn-Ubergang 5 15/um beträgt, die Dicke der Basiszone 50 7/um beträgt und die der Emitterzone 51 und des Gebietes 4 /um beträgt. Die Kollektor-Basis-Durchschlagspannung ist 1100 V.^der Abstand L zwischen dem vierten Gebiet 4 und dem pn-Ubergang 6 (siehe Fig. 6) beträgt 17 /um; dieser Abstand ist grosser als der Abstand, über den sich die zu dem pn-Ubergang 6 gehörige Erschöpfungszone seitlich bei der Durchschlagspannung dieses Übergangs erstrecken würde, wenn der pn-Ubergang 5 fehlen würde. Dadurch tritt kein vorzeitiger Durchschlag an der Oberfläche auf.
Im vorliegenden Beispiel ist die eindimensional berechnete Durchschlagspannung V die der n+np-Diode (4,1,2), *" in der das Gebiet 1 zwischen 4 und 2 völlig erschöpft ist und eine Dicke von 11 /um aufweist. Diese Durchschlagspannung V' = 1445 V. In diesem Falle, in dem L = 175 /um, N =
14 -3 '
2.10 cm und d = 15/um ist, ist auch .2,6.1O2 £.E y -j- <: N.d^.5, 1.105 Zt E, 2,6.1O2S-E
N.d = 3.1011 und
5,1.1O5SuE= 1.49.1O12
909829/0 8 30
ORIGINAL INSPECTED
1301193
16.12.78 W PHN 9018
Bei dem Transistor nach. Fig. 6 ist das Basisgebiet mit dem Substrat 2 verbunden. Um einen gegen das Substrat isolierten Transistor zu erhalten, kann dieser mit einer geringen Abänderung auf die in Fig. 7 dargestellte Weise ausgeführt werden, wobei die Basiszone 50 von dem dritten Gebiet 3 durch einen Teil des Gebietes 1 getrennt ist. Der Transistor ist dann gegen das Substrat 2 isoliert. Die Anordnung ist symmetrisch, z.B. drehsymmetrisch, um die Linie M-M1. Zwischen der Basiszone 50 und dem dritten Gebiet
Ό kann eine Steuerspannung V1 von z.B. einigen Volt angelegt werden. Die Gebiete 50 und 3 bzw. 2 stehen beim Anlegen einer hohen Kollektor-Emitterspannung V„ in bezug auf das Gebiet 1 praktisch auf dem gleichen Potential und auch in diesem Falle kann infolge der vollständigen Verarmung des Gebietes 1 eine sehr hohe Kollektor-Basis-Durchschlagspannung erreicht werden. Eine Schaltung mit Belastungswiderstand R, ist in Fig. 7 dargestellt.
Um anzugeben, dass sich das dritte Gebiet 3 nicht immer durch die ganze Dicke der Schicht hindurch zu erstrecken
™ braucht, ist in Fig. 8 schematisch im Querschnitt ein Transistor gleich dem nach Fig. 1 dargestellt, mit dem Unterschied, dass sich das Gebiet 3 von der Oberfläche 8 her nur über einen Teil der Dicke_ der Schicht 1 erstreckt. Indem dafür gesorgt wird, dass der pn-Ubergang 6, gleich wie der pn-Ubergang 5j in der Sperrichtung geschaltet ist, zu xvelchem Zweck das Gebiet 3 in der Praxis mit Vorteil, wie in der Zeichnung dargestellt, mit dem Substrat 12 verbunden sein kann, kann sich bei passender Wahl der Tiefe der Zone die zu dem pn-Ubergang 6 gehörige Erschöpfungszone bis zu dem Gebiet 2 erstrecken, wodurch die gewünschte Insel— isolierung hergestellt ist. Die Grenzen der Erschöpfungszone bei niedriger Sperrspannung zwischen den Gebieten 1 und 3 bsw. 2 sind mit den gestrichelten Linien 9" und 10' und diese Grenzen bei vollständiger Verarmung des Gebietes
mit den gestrichelten Linien 9 und 10 angegeben.
Das Gebiet 3 kann sich auch von dem Gebiet 2 her nach oben in dem Gebiet 1 erstrecken, ohne dass es an die Oberfläche 8 grenzt, vorausgesetzt, dass die zugehörige Er-
909829/0830
ORIGINAL INSPECTED
2.201193
16.12.78 V8^ ?HN 9018
JtZ
schöpfungszone die Oberfläche 8 erreicht (siehe z.B. Fig.9)·
Veiter ist es, wie oben bereits bemerkt wurde, nicht notwendig, dass der zweite pn-Ubergang 6 das inseiförmige Gebiet 1 seitlich völlig begrenzt. Die Begrenzung des Gebietes 1 kann teilweise durch den pn-Ubergang 6 und zum übrigen Teil auf andere Weise erfolgen. Siehe z.B. die Fig. 10 und 11, in denen praktisch der gleiche Transistor wie in Fig. 1 dargestellt ist, und zwar in Fig. 10 in Draufsicht und in Fig. 11 schematisch im Querschnitt längs der Linie XI-XI. Dabei sind in Fig. 10 der Deutlichkeit halber die Metallschichten 14 und 15 weggelassen. In diesem Beispiel wird das inselförmige Gebiet 1 zu einem Teil von dem pn-Ubergang 6 und zum übrigen Teil von einem durch örtliche Oxidation erzeugten versenkten Muster 6 aus Siliziumoxid begrenzt. Auch hier breitet sich die Erschöpfungszone (9»10) in dem Gebiet 1 von dem ersten pn-Ubergang 5 bis zu der Oberfläche 8 bei einer Sperrspannung -über dem Übergang 5 aus, die erheblich niedriger als die Spannung ist, bei der Durchschlag an der Oberfläche am pn-Ubergang 6 beim Fehlen " des pn-Ubergangs 5 auftreten würde.
An Hand der Fig. 12A bis E und 13 werden die obengenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert.
Fig. 12A bis E sind schematische Querschnitte durch fünf verschiedene Möglichkeiten für die Feldverteilung in einer Diode, die dem inseiförmigen ersten Gebiet in den vorhergehenden Beispielen entspricht. Der Deutlichkeit halber ist nur ein Teil der Diode dargestellt; die Diode ist annahmeweise drehsymmetrisch um die mit E bezeichnete 30. Achse. Das Gebiet 1 entspricht dem inse1förmigen"ersten Gebiet" in jedem der vorhergehenden Beispiele; der pn-Ubergang 5 entspricht dem "ersten pn-Ubergang" und der pn-Ubergang 6 entspricht dem "zweiten pn-Ubergang". In den Figuren ist annähmeweise das Gebiet 1 η-leitend und das Gebiet 2 p-leitend; die Leitungstypen können aber auch umgekehrt werden, wie in den Fig. 1 und 2 der Fall ist. Die Dotierungskonzentration des Gebietes 2 ist in allen Fig. 12A bis E dieselbe.
909829/0830
■■-■■"--· . . ; - :■ ORiGINALiNSPECTED
16.12„78 ^JS PHW 9018.
Wenn zwischen dem n~-Gebiet 1 (über das n·' -Kontaktgebiet h) und dem ρ -Gebiet 2 eine Spannung in der Sperrrichtung über die pn-Ubergänge 5 und 6 angelegt wird, tritt eine Änderung der Feldstärkenverteilung E entlang der Oberfläche gemäss der Linie S auf, während sich in der senkrechten Richtung die Feldstärke E, gemäss der Linie B ändert.
Fig. 12A zeigt den Fall j in dem vollständige Erschöpfung der Schicht 1 bei der Durchschlagspannung noch nicht auftritt.
Ein hoher Maximalwert der Feldstärke E tritt an der Oberfläche am pn-Ubergang6 auf,der infolge der hohen Dotierung des ρ -Gebietes 3 höher als der Maximalwert der Feldstärke E, ist, der, in senkrechter Richtung gesehen, an dem pn— Übergang 5 auftritt. Wenn die kritische Feldstärke E über-
^ schritten wird (für Silizium etwa 2,5.10 V/cm und etwas von der Dotierung abhängig), tritt Durchschlag an der Oberfläche in der Nähe des Übergangs 6 auf, bevor sich die - Erschöpfungszone (in Fig. 12A gestrichelt dargestellt) in senkrechter Richtung von dem Übergang 5 zu der Oberfläche
^" erstreckt.
Fig. 12B bis 12E zeigen FaIIe8 in denen die Dotierungskonzentration N und die Dicke d der Schicht 1 derart sind, dass vor dem Auftreten von Oberflächendurchschlag am Übergang 6 die Schicht 1 von dem Übergang 5 bis zu der Oberfläche
völlig erschöpft ist. Über einen Teil der Bahn zwischen den !■Gebieten 3 und 4 ist die Feldstärke E entlang der Oberfläche konstant, während sowohl an der Stelle des pn-Übergangs als auch an der Stelle des η n-Ubergangs am Rande des Gebietes k (infolge der Randkrümmung des η n-Ubergangs)
Spitzen in der Feldstärkeverteilung gebildet werden.
In dem Fall nach Fig. 12B ist der Spitzenwert am höchsten an dem Übergang 6 und höher als der Maximalwert von E, am Übergang 55 so dass Durchschlag in diesem Gebiet an der Oberfläche, aber bei verhältnismässig höheren Werten
als im Falle nach Fig. 12A auftreten wird, weil die Feldstärkeverteilung an der Oberfläche homogener ist, so dass die Maxima abnehmen werden. Der Fall nach Fig. 12B kann aus dem nach Fig. 12A z.B. dadurch erhalten werden, dass die
• 909829/083i
ORIGINAL INSPECTED
16.12.78 ^mA PHN 9°18
Dicke d der Schicht 1 bei gleichbleibender Dotierung herabgesetzt wird.
Fig. 12C zeigt den im Vergleich zu Fig. 12B umgekehrten Fall in bezug auf die Oberflächenfeldstärke.. In diesem Falle ist die Feldstärkespitze am Rande des Gebietes h viel höher als am pn-Ubergang 6. Dieser Fall kann sich z.B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und das Gebiet 1 vor dem Auftreten der Durchschlagspannung erschöpft ist. In diesem Fall kann Durchschlag am Rande des Gebietes 4 auftreten, wenn die maximale Feldstärke am genannten Rand höher als die am pn-Ubergang 5 ist.
Günstiger ist der in Fig. 12D dargestellte Fall. In diesem Fall wird dafür gesorgt, dass die Dotierungskonzentration und die Dicke des Gebietes 1 derart sind, dass die beiden Feldstärkespitzen an der Oberfläche nahezu gleich sind. Obwohl Durchschlag an der Oberfläche noch auftreten wird, wenn, wie in Fig. 12D dargestellt, die maximale Feldstärke E, am pn-Ubergang 5 kleiner als die Maxima an der
2" Oberfläche ist, wird in diesem Falle die maximale Feldstärke an der Oberfläche dadurch, dass die Feldstärkeverteilung S an der Oberfläche symmetrisch gemacht wird, niedriger als bei einer asymmetrischen Feldstärkeverteilung, so dass der Durchschlag bei einer höheren Spannung auftritt.
Fig. 12E zeigt schliesslich einen Fall, in dem die .maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspannung niedriger als die maximale Feldstärke am pn-Ubergang 5 ist, was durch passende Wahl der Dotierung und Dicke der Schicht 1 und durch Zunahme des Abstandes L
* mit einer gegebenen Dotierungskonzentration des Gebietes 2 erhalten wird. Infolgedessen tritt in diesem Falle der Durchschlag immer innerhalb des Halbleiterkörpers an dem pn-Ubergang 5 und nicht an der Oberfläche auf.
Ausserdem sei bemerkt, dass bei einem zu kleinen
Wert des genannten Abstandes L die Feldstärke an der Oberfläche zunehmen wird (selbstverständlich bestimmt die Gesamtspannung zwischen den Gebieten 3 und h das Gebiet zwischen der Kurve S und der Linie E = θ), so dass
909829/0830
23Q1193
16.12.78 /Γα- PHN 9018
Durchschlag an der Oberfläche bei niedrigerer Spannung auftritt.
Berechnungen haben ergeben, dass die günstigsten Werte für die Durchschlagspannung innerhalb des Gebietes erhalten werden, das in Fig. 13 von den Linien A und B eingeschlossen wird. In Fig. 13 ist das Produkt der Dotierungskonzentration N in Atomen/cm3 und der Dicke d in cm des Gebietes 1 als Abszisse für Silizium als Halbleiter und ist der Xiiert 10 ° ττ~ (mit L in cm und V in Volt) als Ordinate aufgetragen« V„ ist der eindimensional berechnete ¥ert der Durch-ο
Schlagspannung des pn-Ubergangs 5, d.h.« in Fig. 12A bis E
j_ „_ _
die Durchschlagspannung der η η ρ -Struktur9 wenn angenommen
dass die Dotierungskonzentrationen der Gebiete 1 und homogen sind und somit der pn—Übergang 5 schroff verläuft, das η -Gebiet 4 einen nahezu vernachlässigbaren Reihenwiderstand aufweist und sich die η η ρ -Struktur unendlich weit in allen Richtungen-senkrecht zu der Achse E ' erstreckt. Diese imaginäre Durchschlagspannung Vß kann sehr einfach mit den genannten Annahmen berechnet werden, (Siehe dazu z„B. S.M. Sze, "Physics of Semiconductor Devices", Wiley and Sons, New York 19^9s Kapitel 5)»
Für den Fall, in dem als Halbleitermaterial Silizium gewählt wird, stellt sich heraus, dass für Werte von N.d zwiscli&n den Linien A und B5 d„h. für
7,6.108 y -g-^ N.d ii95o1012 die Bedingung nach Fig„ 12D (symmetrische Feldverteilung an der Oberfläche) erfüllt ist. \
Wenn die Bedingung nach Fig„ 12E auch erfüllt werden
soll (symmetrische Feldverteilung an der Oberfläche mit **
Durchschlag am pn-übergang 5)f sollen für L, N und d Werte gexiählt werden, die auf oder in der unmittelbaren Nähe der Linie C der Fig„ 13 liegen. Für ψ- Y1,4.10~5 gilt praktisch, dass N.d = 9.1011cm"2, B
Wie bereits erwähnt wurde, gelten die Xierte nach Fig„13 35
für Silizium, dass eine kritische Feldstärke E von nahezu 2f5D1O V/cm und eine Dielektrizitätskonstante S von nahezu 11s7 aufweist» Im allgemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskonstante ^.
SO S8 2970 83©
6.12. 78 ß^O/ PiiN 9018
und einer kritischen Feldstärke E, dass zwischen den Linien A und B 2,6.1O2LE V-^- ^ N.d^5,1. 1O5 1 E ist und für die Linie C N.d nahezu gleich 3·10 £e ist und in diesem
Falle auch ^ \ 1,4.1O"5 ist.
B
Die Werte £. und E können vom Fachmann der bekannten Literatur entnommen werden. Für die kritische Feldstärke E kann z.B. auf S.M.Sze, "Physics of Semiconductor Devices", Wiley and Sons, New York I969, S. 117, Fig. 25 verwiesen werden.
Mit Hilfe der oben an Hand der Fig. 12A bis E und aufgeführten Daten kann der Fachmann die Dotierungen und Abmessungen wählen, die für den Feldeffekttransistor nach der Erfindung unter gewissen Bedingungen die günstigsten sind. Es wird nicht immer notwendig oder erwünscht sein, dass unter allen Umständen (Fig. 13, Kurve C) Oberflächendurchschlag vermieden wird. Sogar wird es nicht immer notwendig sein, innerhalb der Linien A und B der Fig. 13 zu arbeiten, weil ausserdem dieser Linien auch hohe (Oberflächen) Durchs chlagspannungen erzielt werden können. Die Bedingung, dass das iriseiförmige Gebiet in senkrechter Richtung völlig erschöpft ist, bevor Oberflächendurchschlag auftritt, muss aber immer erfüllt werden.
Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Im Rahmen der Erfindung sind für den Fachmann zahlreiche Abwandlungen möglich. So können die Leitungstypen alle (zu gleicher Zeit) durch die entgegengesetzten Typen unter Umkelxrung der Polarität der angelegten Spannungen ersetzt werden. Statt Silizium kann ein anderes
III V Halbleitermaterial, z.B. Germanium oder eine A B -Verbindung, wie GaAs, oder eine Kombination verschiedener • Halbleitermaterialien, die miteinander sogenannte Hetero— Übergänge bilden, verwendet werden. Für die Isolierschicht und die metallenen Kontaktschichten kann jedes brauchbare Material verwendet werden.
Ausserdem braucht das Halbleiterschaltungselement nicht unbedingt ein Transistor zu sein. Z.B. wird, wenn in Fig. die Emitterzone 7 weggelassen wird, eine Hochspannungsdiode nach der Erfindung mit Elektroden 14 und 13 erhalten.
909829/0830
Leerseite

Claims (1)

16.12;1978 f PHN 9018
PATENTANSPRÜCHE
η). Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem bipolaren Hochspannungshalbleiterschaltungselement, das ein inseiförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das an eine nahezu ebene CTberf"lache grenzt und das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen ersten pn—Übergang bildet, der sich nahezu parallel zu der Oberfläche erstreckt, wobei das erste Gebiet seitlich wenigstens teilweise von einem zweiten pn-übergang mit zugehöriger Erschöpfungszone begrenzt wird, der zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitungstyp gebildet wird» wobei dieses di-itte Gebiet sich zwischen dem zweiten Gebiet und der Oberfläche erstreckt, wobei der genannte zweite pn-Ubergang eine niedrigere Durchschlagspannung als die des ersten pn-Ubergangs aufweist, während ein an die Oberfläche und an das erste Gebiet grenzendes Kontaktgebiet vorgesehen ist, das wenigstens seitlich von dem ersten Gebiet begrenzt wird, dadurch gekennzeichnet, dass die Dotierungskonzentration und die Dicke des ersten Gebietes derart gering sind, dass beim Anlegen einer Spannung in der Sperrichtung zwischen dem ersten und dem zweiten Gebiet sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet und dem dritten Gebiet von dem ersten pn-Ubergang aufwärts zu der Oberfläche erstreckt bei einer Spannung zwischen dem genannten ersten und dem genannten zweiten Gebiet, die niedriger als die
.909829/0830
16.12.78 J if PHN 9018
Durchschlagspannung des zweiten pn-Ubergangs ist. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Abstand L des genannten Kontaktgebietes von dem zweiten pn-Ubergang, entlang der Oberfläche gemessen, grosser als der Abstand ist, über den sich die Erschöpfungszone, die zu dem zweiten pn-Ubergang gehört, entlang der Oberfläche bei der Durchschlagspannung des zweiten pn-Ubergangs erstreckt.
3· Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen/cm3 und die Dicke d in cm des inseiförmigen ersten Gebietes die Bedingung erfüllen:
2,6.102£E J ~ < N. d £ 5, 1.1 O5 ^- E,
wobei ^*, die relative Dielektrizitätskonstante und E die .
kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm zwischen dem genannten Kontaktgebiet und dem zweiten pn-Ubergang und Vn den eindimensional berechneten Wert der Durchschlag-B
spannung des ersten pn-Ubergangs in Volt darstellen.
■ 4. Halbleiteranordnung nach Anspruch 3» dadurch gekennzeichnet, dass N.d nahezu gleich 3>O.1O £ E und
• L \ 1 ,4.10^.Vn ist.
5· Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierungskonzentration wenigstens des Teiles des zweiten Gebietes in der Nähe des ersten Gebietes niedriger als die des ersten Gebietes ist.
6. Halbleiteranordnung nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass das zweite Gebiet eine derartige Dicke aufweist, dass sich bei der Durchschlagspannung des ersten pn-Ubergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke des genannten Gebietes ist. 7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Gebiet' durch eine epitaktische Schicht vom ersten Leitungstyp
909829/0830
16.12.78 j?« PHN 9018
gebildet wird, die auf dem zweiten Gebiet abgelagert ist. 8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Gebiet seitlich völlig von dem zweiten pn-übergang begrenzt wird.
9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das genannte inselförmige Gebiet eine der Kollektor- und Basiszonen eines Bipolarhochspannungstransistors bildet, und dass das genannte Kontaktgebiet ein viertes Halbleitergebiet vom ersten Leitungstyp ist, das eine höhere Dotierungskonzentration als das erste Gebiet aufweist und wenigstens seitlich von dem ersten Gebiet umgeben wird.
10. Halbleiteranordnung nach Anspruch 9> dadurch gekennzeichnet, dass sich das vierte Gebiet nach unten bis zu dem zweiten Gebiet erstreckt.
11. Halbleiteranordnung nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass eine an die Oberfläche grenzende Emitterzone vom zweiten Leitungstyp, die weiter völlig von dem vierten Gebiet umgeben wird, in dem vierten Gebiet erzeugt wird, wobei das erste und das vierte Gebiet zusammen die Basiszone und das zweite Gebiet die Kollektorzöne des Transistors bilden.
12. Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass das erste Gebiet einen Teil einer ersten
epxtaktischen Schicht vom ersten Leitungstyp bildet und von dem übrigen Teil der ersten epitaktischen Schicht durch das dritte Gebiet getrennt wird, und dass das zweite Gebiet ein inseiförmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp ist, die auf einem Substrat vom ersten Leitungstyp abgelagert ist, wobei dieser inselförmige Teil von dem übrigen Teil der zweiten epitaktischen Schicht durch eine,.Isolierzone vom ersten Leitungstyp getrennt wird, die nicht an das erste und das dritte Gebiet grenzt und sich von der ersten epitaktischen Schicht nach unten zu dem Substrat erstreckt.
13· Halbleiteranordnung nach Anspruch 11, dadurch gekennzeichnet, dass das zweite Gebiet an ein darunterliegendes weiteres Gebiet vom ersten Leitungstyp grenzt, das zusammen
009829/0830
16.12.78
mit dem zweiten Gebiet, dem ersten Gebiet, dem vierten Gebiet und der darin gebildeten Zone vom zweiten Leitungstyp einen Thyristor bildet.
14. Halbleiteranordnung nach. Anspruch 13, dadurch gekennzeichnet, dass das weitere Gebiet mit der Oberfläche über eine hochdotierte Zone vom ersten Leitungstyp verbunden ist, die nicht an das erste und das dritte Gebiet grenzt. 15· Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, dass das zweite Gebiet eine Halbleiterschicht vom zweiten Leitungstyp ist, auf der eine Kombination des genannten ersten, des genannten dritten und des genannten vierten Gebietes beidseitig erzeugt wird, wobei eine Oberflächenzone vom zweiten Leitungstyp auf wenigstens einer Seite in das vierte Gebiet eingebettet wird.
16. Halbleiteranordnung nach Anspruch 9> dadurch gekennzeichnet, dass eine Basiszone vom zweiten Leitungstyp und darin eine Emitterzone vom ersten Leitungstyp in dem ersten Gebiet erzeugt werden, wobei das erste und das vierte Gebiet zusammen die Kollektorzone des Transistors bilden.
17. Halbleiteranordnung nach Anspruch I6, dadurch gekennzeichnet, dass die Basiszone an das dritte Gebiet grenzt und in dieses Gebiet mündet.
909829/083§
ORIGINAL INSPECTED
DE2901193A 1978-01-18 1979-01-13 Halbleiteranordnung Expired DE2901193C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7800582A NL183859C (nl) 1978-01-18 1978-01-18 Halfgeleiderinrichting bevattende tenminste een halfgeleiderelement met drie opeenvolgende zones van afwisselend geleidingstype.
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (2)

Publication Number Publication Date
DE2901193A1 true DE2901193A1 (de) 1979-07-19
DE2901193C2 DE2901193C2 (de) 1982-09-30

Family

ID=26645384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2901193A Expired DE2901193C2 (de) 1978-01-18 1979-01-13 Halbleiteranordnung

Country Status (15)

Country Link
US (1) US4292642A (de)
JP (1) JPS54109780A (de)
AT (1) AT380975B (de)
AU (1) AU518446B2 (de)
BE (1) BE873570A (de)
BR (1) BR7900229A (de)
CA (1) CA1131801A (de)
CH (1) CH638928A5 (de)
DE (1) DE2901193C2 (de)
ES (1) ES476907A1 (de)
FR (1) FR2415370A1 (de)
GB (1) GB2013029B (de)
IT (1) IT1110026B (de)
PL (1) PL116562B1 (de)
SE (1) SE432497B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3047738A1 (de) * 1980-03-10 1981-09-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven Halbleiteranordnung
EP0039509A2 (de) * 1980-05-06 1981-11-11 Siemens Aktiengesellschaft Thyristor mit hoher Blockierspannung und Verfahren zu seiner Herstellung
DE3122768A1 (de) * 1980-06-16 1982-06-09 North American Philips Corp., 10017 New York, N.Y. "laterale feldeffekttransistoranordnung mit isolierter gate-elektrode"
DE3135269A1 (de) * 1980-09-08 1982-06-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
JPS5753977A (ja) * 1980-09-17 1982-03-31 Matsushita Electronics Corp Toranjisuta
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
US4783688A (en) * 1981-12-02 1988-11-08 U.S. Philips Corporation Schottky barrier field effect transistors
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
FR2543739B1 (fr) * 1983-03-30 1986-04-18 Radiotechnique Compelec Procede de realisation d'un transistor bipolaire haute tension
GB2148589B (en) * 1983-10-18 1987-04-23 Standard Telephones Cables Ltd Improvements in intergrated circuits
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
JPS63253664A (ja) * 1987-04-10 1988-10-20 Sony Corp バイポ−ラトランジスタ
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
DE3832731A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
JPH03235367A (ja) * 1990-02-13 1991-10-21 Mitsubishi Electric Corp 半導体集積回路装置
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3547884B2 (ja) 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
JP3768656B2 (ja) * 1997-09-18 2006-04-19 三菱電機株式会社 半導体装置
DE10036007B4 (de) * 2000-07-25 2015-03-26 Robert Bosch Gmbh Anordnung mit einem Magnetotransistor, Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor und Verfahren zum Messen eines Magnetfeldes
JP3846796B2 (ja) * 2002-11-28 2006-11-15 三菱電機株式会社 半導体装置
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4326835B2 (ja) 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP5191132B2 (ja) 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
US9087713B2 (en) * 2012-10-12 2015-07-21 Power Integrations, Inc. Semiconductor device with shared region
JP6207985B2 (ja) 2013-11-21 2017-10-04 三菱電機株式会社 半導体装置およびその製造方法
DE112016007213B4 (de) 2016-09-13 2022-05-25 Mitsubishi Electric Corporation Halbleitervorrichtung
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1098760A (en) * 1964-12-30 1968-01-10 Sony Corp Method of making semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (de) * 1969-06-24 1974-08-27
JPS5012665B1 (de) * 1970-05-19 1975-05-13
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
JPS50147673A (de) * 1974-05-17 1975-11-26
JPS5140881A (ja) * 1974-10-04 1976-04-06 Hitachi Ltd Handotaisochi
US4017882A (en) * 1975-12-15 1977-04-12 Rca Corporation Transistor having integrated protection
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1098760A (en) * 1964-12-30 1968-01-10 Sony Corp Method of making semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3047738A1 (de) * 1980-03-10 1981-09-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven Halbleiteranordnung
EP0039509A2 (de) * 1980-05-06 1981-11-11 Siemens Aktiengesellschaft Thyristor mit hoher Blockierspannung und Verfahren zu seiner Herstellung
EP0039509A3 (de) * 1980-05-06 1982-04-07 Siemens Aktiengesellschaft Thyristor mit hoher Blockierspannung und Verfahren zu seiner Herstellung
DE3122768A1 (de) * 1980-06-16 1982-06-09 North American Philips Corp., 10017 New York, N.Y. "laterale feldeffekttransistoranordnung mit isolierter gate-elektrode"
DE3135269A1 (de) * 1980-09-08 1982-06-24 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor

Also Published As

Publication number Publication date
GB2013029B (en) 1982-05-19
BE873570A (fr) 1979-07-18
PL116562B1 (en) 1981-06-30
FR2415370A1 (fr) 1979-08-17
SE432497B (sv) 1984-04-02
SE7900337L (sv) 1979-07-19
BR7900229A (pt) 1979-08-14
AT380975B (de) 1986-08-11
ATA31179A (de) 1985-12-15
AU518446B2 (en) 1981-10-01
DE2901193C2 (de) 1982-09-30
CH638928A5 (de) 1983-10-14
IT7919305A0 (it) 1979-01-15
PL212822A1 (pl) 1979-09-10
AU4340579A (en) 1979-07-26
ES476907A1 (es) 1979-05-16
CA1131801A (en) 1982-09-14
FR2415370B1 (de) 1984-06-08
GB2013029A (en) 1979-08-01
US4292642A (en) 1981-09-29
IT1110026B (it) 1985-12-23
JPS54109780A (en) 1979-08-28

Similar Documents

Publication Publication Date Title
DE2901193A1 (de) Halbleiteranordnung
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE3047738C2 (de) Halbleiteranordnung
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0071916B1 (de) Leistungs-MOS-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19508510C2 (de) Thyristor mit Halbleiterschalter und Halbleitergleichrichter
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE69835052T2 (de) Kontakt auf P-Typ Gebiet
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3888462T2 (de) Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
EP0249122A1 (de) Abschaltbares Leistungshalbleiterbauelement
DE2927662C2 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee