PL116562B1 - Semiconductor instrument - Google Patents

Semiconductor instrument Download PDF

Info

Publication number
PL116562B1
PL116562B1 PL1979212822A PL21282279A PL116562B1 PL 116562 B1 PL116562 B1 PL 116562B1 PL 1979212822 A PL1979212822 A PL 1979212822A PL 21282279 A PL21282279 A PL 21282279A PL 116562 B1 PL116562 B1 PL 116562B1
Authority
PL
Poland
Prior art keywords
area
junction
region
type
conductivity
Prior art date
Application number
PL1979212822A
Other languages
English (en)
Other versions
PL212822A1 (pl
Original Assignee
Philips Gloeilampenfabrieken Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL7800582A external-priority patent/NL183859C/xx
Priority claimed from NLAANVRAGE7807835,A external-priority patent/NL184552C/xx
Application filed by Philips Gloeilampenfabrieken Nv filed Critical Philips Gloeilampenfabrieken Nv
Publication of PL212822A1 publication Critical patent/PL212822A1/pl
Publication of PL116562B1 publication Critical patent/PL116562B1/pl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747Bidirectional devices, e.g. triacs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Przedmiotem wynalazku jest przyrzad pólprzewo¬ dnikowy, zawierajacy wiele obszarów o róznych typach przewodnosci utworzonych w korpusie pól¬ przewodnikowym.Znany z opisu patentowego Wielkiej Brytanii nr 1 098 760 przyrzad pólprzewodnikowy zawiera plyt¬ ke pólprzewodnikowa zawierajaca przynajmniej bi¬ polarny wysokonapieciowy element pólprzewodni¬ kowy, w którego sklad wchodzi wyspowy obszar o pierwszym typie przewodnictwa stykajacy sie z plaska powierzchnia plytki, a wraz z lezacym pod nim obszarem o drugim typie przewodnictwa two¬ rzacy pierwsze zlacze p-n i równolegle do powierz¬ chni. Pierwszy obszar przynajmniej czesciowo gra¬ niczy z diugim zlaczem p-n i zwiazana z nim strefa zubozona, która jest utworzona miedzy obszarami pierwszym a trzecim o drugim typie przewodnictwa, polozonym miedzy drugim obszarem a powierzchnia.Wspomniane drugie zlacze pnn ma nizsze napiecie przebicia niz pierwsze zlacze pnn. Ponadto w rejo¬ nie polozonym w pierwszym obszarze znajduje sie strefa kontaktowa stykajaca sie przynajmniej swym brzegiem z pierwszym obszarem.W znanych planarnych przyrzadach pólprzewod¬ nikowych bipolarnych zlacze p-^n jest utworzone przez uksztaltowana w formie wyspy czesc warstwy stanowiacej pierwszy obszar, umieszczonej na podlo¬ zu stanowiacym drugi obszar, o przeciwnym typie przewodnictwa. Pierwszym obszarem moze byc na przyklad obszar bazy tranzystora bipolarnego. Po- 10 15 20 25 2 lozone równolegle do. powierzchni zlacze p-n miedzy wyspa a' podlozem jest wspomnianym wyzej pierw¬ szym zlaczem p-n. Drugie zlacze p-n jest utworzone miedzy wyspa a na przyklad wdyfundowana strefa izolacyjna o przeciwnym typie przewodnictwa, ota¬ czajaca wyspe z boku.W wielu przypadkach uzyskiwane w tych przy¬ rzadach napiecie przebicia miedzy obszarami pierw¬ szym i drugim jest za niskie. Przyczyna tego jest wystepowanie przebicia do powierzchni drugiego zlacza p-m w wyniku wystepujacego na tej powierz¬ chni rozkladu pola.-Rozklad ten jest Tezultatem wy¬ sokich koncentracji domieszek, wysokich gradien¬ tów koncentracji oraz obecnosci stanów powierz¬ chniowych na zakrzywieniu w poblizu zlacza p-n.Napiecie przebicia powierzchniowego jest nizsze od teoretycznego napiecia przebicia pierwszego zlacza pnn, okreslonego na podstawie profilu domieszko¬ wania.Prowadzone byly próby poprawy tego stanu rze¬ czy przez wytrawiania w powierzchni pólprzewodni¬ ka rowków, wchodzacych w glab do drugiego obszaru i zastepujacych wdyfuindowane strefy izo¬ lacyjne. Rozwiazanie to przynajmniej czesciowo usu¬ walo efekty brzegowe, poniewaz pozostajace zlacze p-n rozposcieralo sie wtedy równolegle do po¬ wierzchni i konczylo w rowku. Sposób ten ma je¬ dnak dwie istotne wady. Po pierwsze powierzchnia pólprzewodnikowa nie jest juz plaska i w przypad¬ ku stosowania metalizacji wystepuja problemy 116562116 562 7e wspomnianym r0&8^^*p^ano obszarze bazy* w sie strefa o wyzszej z rowkami i rosnie mozliwosc popekania metalizo¬ wanego pola. Po drugie kat przeciecia zlacza p-n, utworzonego miedzy obszarem wyzej domieszkowa¬ nym a obszarem nizej domieszkowanym, jest na ogól nieodpowiedni, z ostrym katem w obszarze o wyzszej koncentracji domieszek.W celu zlagodzenia tych problemów stosuje sie zwykle pasywacje scian rowka warstwa szklana zawierajaca^ ladunki elektryczne, zwykle ujemne, których obecnosc koryguje niewlasciwy rozklad pola na powierzchni. W wysokich temperaturach, jakie wystepuja czasem podczas pracy tranzystora wy¬ sokonapieciowego, szkla takie moga jednak utracic laiiiit|£rele5tt^^ dzialac w przewi¬ dziany dla nich s] pisie patentowym W. Brytanii fanzystorjaipolarny, w którego blizu strefy emitera, znajduje koncentracji domieszek, a war¬ stwa zubozona zlacza kolektor — baza rozciaga sie w kierunku prostopadlym az do strefy o wyzszej koncentracji-domieszek.Przyrzad pólprzewodnikowy, z plytka pólprze¬ wodnikowa zawierajaca przynajmniej bipolarny wy¬ sokonapieciowy podzespól pólprzewodnikowy z u- ksztaltowanym w formie wyspy obszarem o pierw¬ szym typie przewodnictwa, który to obszar styka sie z plaska powierzchnia plytki i tworzy z lezacym pod nim drugim obszarem o drugim typie przewo¬ dnictwa pierwsze zlacze p-n rozciagajace sie rów¬ nolegle do powierzchni, przy czym pierwszy obszar. graniczy bokami przynajmniej czesciowo z drugim zlaczem p-n i zwiazana z nim strefa zubozona, która jest utworzona miedzy pierwszym a trzecim obsza¬ rem o drugim typie przewodnictwa rozciagajacym sie miedzy drugim obszarem a powierzchnia, przy czym drugie zlacze p-n posiada napiecie przebicia nizsze od napiecia przebicia perwszego zlacza p^n, ponadto zawierajacy obszar kontaktowy stykajacy sie z powierzchnia i pierwszym obszarem oraz gra¬ niczacy przynajmniej na"bokach z pierwszym obsza¬ rem wedlug wynalazku charakteryzuje sie tym, ze koncentracja domieszek w pierwszym obszarze oraz jego grubosc sa tak male, ze po przylozeniu napiecia wstecznego miedzy pierwszy obszar a drugi obszar, strefa zubozona przynajmniej.miedzy obszarem kon¬ taktowym a trzecim obszarem rozciaga sie od pierw¬ szego zlacza p-n do powierzchni, przy napieciu przy¬ lozonym miedzy pierwszy obszar i drugi obszar, które to napiecie jest nizsze od napiecia przebicia drugiego zlacza pnn.Mierzona po powierzchni odleglosc miedzy obsza¬ rem kontaktowym a drugim zlaczem p-n jest wie¬ ksza niz odleglosc na jaka rozciaga sie wzdluz po¬ wierzchni strefa zubozona polaczona z drugim zla¬ czem p-n pirzy napieciu przebicia drugiego. zlacza p-n.Koncentracja domieszek N wyrazona w atomach/ /cm8 oraz grubosc d wyspowego pierwszego obszaru, wyrazona w cm spelnia warunek 10 15 20 25 30 35 40 45 50 55 60 z,6-102e: ya gdzie 8 jest wzgledna stala dielektryczna, E jest krytycznym natezeniem pola wyrazonym w woltach w na centymetr, przy którym nastepuje powielanie lawinowe w materiale pólprzewodnika pierwszego obszaru, L. jest odlegloscia w cm miedzy obszarem kontaktowym a drugim zlaczem p-n, a Vb jest je- dnowymiarowo obliczona wartoscia napiecia prze¬ bicia pierwszego zlacza p-n, wyrazona w woltach.Iloczyn koncentracji z domieszek N wyrazonej w atomach/cm3 oraz grubosci d wyspowego pierwszego obszaru wyrazonej w cm jest równy 3,0-105£E, a od¬ leglosc miedzy obszarem kontaktowym a drugimA zlaczem p-n spelnia warunek L1,4-10-5VB Koncentracja domieszek w przynajmniej czesci drugiego obszaru polozonej obok pierwszego obszaru jest nizsza od koncentracji domieszek w.pierwszym obszarze. • - Grubosc drugiego obszaru jest dobrana tak, ze przy napieciu przebicia pierwszego zlacza p-n stre¬ fa zubozona rozciaga sie w drugim obszarze na od¬ leglosc mniejsza od grubosci tego drugiego obszaru.Pierwszy obszar jest utworzony przez warstwe epifasjalna o pierwszym typie przewodnictwa, wy¬ konana na drugim obszarze, a ponadto calymi swy¬ mi bokami graniczy z drugim zlaczem p-n.Korzystnie wyspowy pierwszy obszar tworzy je¬ dna ze stref kolektora i bazy bipolarnego tranzys¬ tora wysokonapieciowego, a w obszarze kontakto¬ wym znajduje sie czwarty obszar pólprzewodnika o pierwszym typie przewodnictwa i o wyzszej kon¬ centracji domieszek niz w pierwszym obszarze, któ¬ ry to czwarty obszar jest otoczony przynajmniej z boku przez pierwszy obszar. Czwarty obszar w obszarze kontaktowym rozciaga sie w glab drugiego Obszaru.W czwartym obszarze jest wytworzona stykajaca sie z powierzchnia strefa emitera o drugim typie przewodnictwa otoczona calkowicie przez czwarty obszar, przy czym pierwszy i czwarty obszar tworza razem strefe bazy, a drugi obszar tworzy strefe ko¬ lektora tranzystora.W korzystnym rozwiazaniu pierwszy obszar two¬ rzacy czesc pierwszej warstwy epitaksjalnej o pierw¬ szym typie przewodnictwa jest oddzielony od pozo¬ stalej czesci pierwszej warstwy epitaksjalnej przez trzeci obszar, a drugi obszar jest wyspa drugiej war¬ stwy epitaksjalnej o drugim przewodnictwie wy¬ tworzona na podlozu o pierwszym typie przewo¬ dnictwa i oddzielona od pozostalej czesci drugiej warstwy epitaksjalnej strefa izolacyjna o pierwszym typie przewodnictwa, nie- sasiadujaca z pierwszym obszarem i trzecim obszarem a rozciagajaca sie od pierwszej warstwy epitaksjalnej w dól do podloza.Drugi obszar styka sie z lezacym pod nim nastep¬ nym obszarem o pierwszym typie przewodnictwa, który to obszar wraz z drugim obszarem, pierwszym obszarem, czwartym obszarem i strefa emitera o drugim typie przewodnictwa tworzy tyrystor. Ten nastepny obszar o pierwszym typie przewodnictwa jest polaczony z powierzchnia przez silnie domiesz¬ kowana strefe o pierwszym typie przewodnictwa, nie stykaja sie z pierwszym obszarem i trzecim ob* szarem. " ¦/5 W odmiennym korzystnym rozwiazaniu drugi ob¬ szar jest warstwa pólprzewodnika o drugim typie przewodnictwa, na której obu stronach jest wytwo¬ rzona kombinacja obszarów pierwszego obszaru, trzeciego i czwartego, a przynajmniej na jednej stronie czwartego obszaru jest wytworzona strefa powierzchniowa o* drugim typie przewodnictwa.Korzystnie w pierwszym obszarze sa wytworzone strefa bazy o drugim typie przewodnictwa i strefa emitera o pierwszym typie przewodnictway przy czym pierwszy obszar i czwarty obszar tworza ra¬ zem strefe kolektorowa tranzystora. Strefa bazy graniczy z trzecim obszarem wchodzac w glab tego obszaru. ^ Wykonany wedlug wynalazku przyrzad pólprze¬ wodnikowy zawiera korzystnie bipolarny wysoko¬ napieciowy element pólprzewodnikowy, na przy¬ klad tranzystor, w którym napiecie przebicia zla¬ cza kolektor — baza nie ulega zmniejszeniu przez powierzchniowy rozklad pola i w którym powierz¬ chnia pólprzewodnika jest zupelnie plaska.Tego rodzaju przyrzad pólprzewodnikowy zawie¬ rajacy bipolarny wyoskonapieciowy element pól¬ przewodnikowy nie wymaga stosowania zlozonych procesów pasywacji.Przyrzad wedlug wynalazku stanowiacy bipolar¬ ny tranzysor wysokonapieciowy jest izolowany od" podloza i charakteryzuje sie bardzo wysokim napie¬ ciem przebicia kolektor — baza. Jest ponadto do¬ stosowany do wytwarzania w monolitycznych ukla¬ dach scalonych.Poniewaz przy napieciu nizszym od napiecia prze¬ bicia drugiego zlacza p^n miedzy obszarami pierw¬ szym i trzecim, pierwszy obszar o pierwszym typie przewodnictwa jest juz calkowicie zubozony, napie¬ cie przebicia nie jest juz okreslone przez drugie zla¬ cze p-n, lecz glównie przez pierwsze zlacze p-n polozone równolegle do powierzchni. Po przylozeniu napiecia wstecznego miedzy drugi obszar a obszar kontaktowy, nastepuje pelne zubozenie pierwszego Obszaru i cale napiecie wsteczne zostaje przylozone miedzy obszar kontaktowy a granice strefy zubozo¬ nej w drugim obszarze, który w razie potrzeby moze byc calkowicie, zubozony przed wystapieniem prze¬ bicia.W rozwiazaniu wedlug wynalazku, poza uzyska¬ niem wysokiego napiecia przebicia zblizajacego sie w pewnych okolicznosciach do wartosci teoretycz¬ nie najwyzszej, waznym aspektem jest brak proble¬ mów z pasywacja powierzchni, dzieki calkowitemu zubozeniu pierwszego obszaru. Odpada potrzeba sto¬ sowania niestabilnych szkiel trudnych do wytwarza¬ nia, a w pewnych przypadkach mozna calkowicie pominac warstwe pasywujaca.Dla uzyskania optymalnych cech przyrzadu odle¬ glosc od brzegu obszaru kontaktowego do drugiego zlacza p-n- nie powinna b^c za mala, zapobiegajac w ten sposób wystepowaniu zoyt wysokich powierz¬ chniowych natezen pola na tym odcinku. Mierzona po powierzchni odleglosc obszaru kontaktowego do drugiego zlacza p-n powinna byc wieksza od naj¬ wiekszej, mierzonej na powierzchni, szerokosci strefy zubozonej zwiazanej z drugim zlaczem.p-n przy na¬ pieciu przebicia tego zlacza. Uzyskiwane warunki 1562 6 zubozenia pozwalaja co prawda uzyskac we wszyst¬ kich, przypadkach znaczna redukcje powierzchnio¬ wego natezenia pola, mozliwa okazala sie jednak dalsza optymalizacja napiecia przebicia, gdy ma- 5 ksymalne wartosci natezen pola wystepujacych, na drugim zlaczu pnn i na brzegu kontaktowego obsza¬ ru sa w przyblizeniu równe.Mniejsza koncentracja domieszek w drugim ob¬ szarze, przynajmniej w poblizu pierwszego obszaru, 10 od koncentracji w pierwszym obszarze umozliwia zmagazynowanie wiekszosci ladunku w zubozonej czesci drugiego obszaru i w rezultacie zmniejszenie minimalnej grubosci pierwszego obszaru.W wielu przypadkach strefa zubozona pierwszego zlacza p-n moze rozciagac sie na calej grubosci dru¬ giego obszaru. W innych przypadkach zaleca sie, aby grubosc drugiego obszaru umozliwiala rozcia¬ ganie sie strefy zubozanej drugiego obszaru przy napieciu przebicia, pierwszego zlacza p-n na odleg- 20 losc mniejsza od grubosci drugiego obszaru. W tym ostatnim rozwiazaniu nie wystepuje szkodliwy wplyw grubosci drugiego obszaru na napiecie prze¬ bicia.Choc opisana struktura pólprzewodnikowa moze byc zbudowana inaczej, przedstawione rozwiaza¬ nie jest rozwiazaniem preferowanym, miedzy inny¬ mi ze wzgledów technologicznych. Okreslaja one, ze pierwszy obszar jest utworzony przez warstwe epi- taksjalina o pierwszym typie przewodnictwa, wy¬ tworzona na drugim obszarze. Polozony obok pierw¬ szego obszaru trzeci obszar nie musi rozciagac sie na calej grubosci pierwszego obszaru — wystarczy aby przynajmniej w warunkach pracy strefa zubo- zona rozciagala sie na calej grubosci pierwszego ob¬ szaru i stykala sie z wyspowym pierwszym obszarem ' przynajmniej na czesci jego obwodu. Zaleca sie, aby pierwszy obszar byl na calym obwodzie otoczony przez drugie zlacze p-n. Czasem zaleca sie kons- trukcje, w której pierwszy obszar graniczy na czesci swego obwodu z nip. drugim zlaczem p-n, a na po- , zostalej czesci obwodu z nip. materialem izolacyjnym lusb rowkiem wypelnionym szklem pasywujacym.Wysokonapieciowym (bipolarnym podzespolem pól¬ przewodnikowym moze byc na przyklad dioda, w - której obszar kontaktowy jest elektroda lub strefa elektrodowa polaczona bezposrednio ze zródlem na¬ piecia wstecznego, strefa pólprzewodnika nie, wy¬ posazona w przewód dolaczajacy, lecz z doprowa- dzeniem do niej napiecia w inny sposób,.na przyklad przez sasiednia strefe pólprzewodnika.W korzystnym rozwiazaniu wedlug wynalazku wy¬ spowy obszar pierwszy tworzy jedna ze stref kolek¬ tora lub bazy bipolanego tranzystora wysokonapie- M ciowego. Obszarem, kontaktowym jest czwarty obszar pólprzewodnika o pierwszym typie przewo¬ dnictwa, posiadajacy wyzsza koncentracje domieszek niz pierwszy obszar i graniczacy z pierwszym ob¬ szarem przynajmniej z boku. W tym wykonaniu M czwarty obszar moze sie rozciagac albo tylko na czesci grubosci pierwszego obszaru, albo tez wcho¬ dzic czesciowo w glab drugiego obszaru.Rozwiazanie wedlug wynalazku stosuje sie do uzyskiwania zarówno dyskretnych tranzystorów wy- 63 sokanapieciowych jak i tranzystorów wchodzacych116 562 8 w sklad bardziej zlozonych podzespolów pólprze¬ wodnikowych.Tranzystor moze byc równiez czescia bardziej zlo¬ zonego podzespolu pólprzewodnikowego.Przedmiot wynalazku jest blizej objasniony w . przykladach wykonania na zalaczonym rysunku, na którym^fig. 1 przedstawia przyrzad pólprzewodniko¬ wy w przekroju, fig. 2 — zmodyfikowany przyrzad pólprzewodnikowy przedstawiony na fig. 1, fig. 3 lA * iu — latwo scalajaca sie forme przyrzadu przedstawio¬ nego na fig. 1, fig. 4 — inny przyklad wykonania przyrzadu wedlug niniejszego wynalazku w prze¬ kroju, fig. 5 — zmodyfikowany przyrzad pólprze¬ wodnikowy z fig. 4, fig. 6 — nastepny przyklad wykonania przyrzadu wedlug wynalazku w prze¬ kroju, fig. 7 — modyfikacje przyrzadu z fig. 6 w przekroju, fig. 8 i 9 przedstawiaja w przekroju przy¬ rzady pólprzewodnikowe posiadajace rózne rodzaje izolacji wysp, fig. 10 przedstawia widok z góry ko¬ lejnego przykladu wykonania wedlug wynalazku, fig. 11 — w przekroju wzdluz linii XI—XI przyrzad przedstawiony na fig. 10, ffg. 12A do 12E przedsta¬ wiaja rozklady pola dla róznych rozmiarów i kon¬ centracji, a fig. 13 przedstawia zalecana zaleznosc _ miedzy domieszkowaniem a rozmiarami wyspowego pierwszego obszaru.Aby polepszyc mozliwosci objasnienia, rysunki sa rysunkami schematycznymi bez zachowania skali.Pokazane na przekrojach obszary pólprzewodnika gg o tym samym typie przewodnictwa sa zakreskowane w tym samym kierunku.Figura 1 przedstawia w przekroju przyrzad pól¬ przewodnikowy wedlug wynalazku, symetryczny wzgledem osi M—M\ Przyrzad zawiera pólprzewo- 35 dnikowa krzemowa plytke 11, przy czym jest oczy¬ wiscie mozliwe uzycie innego materialu pólprze¬ wodnikowego. W plytce 11 jest wykonany bipolarny wysokonapieciowy podzespól pólprzewodnikowy — tu tranzystor — ze strefami emitera, bazy i kolekto- 40 ra o zmieniajacych sie na przemian typach przewo¬ dnictwa kolejno: strefa emitera typu n, strefa bazy typu p i strefa kolektora typu n. W jednej ze stref kolektora lub bazy — w tym przypadku w strefie bazy — znajduje sie wyspa pierwszego obszaru 1 45. o pierwszym typie przewodnictwa — w tym przy¬ padku typu p. Obszar 1 styka sie z plaska powierz¬ chnia 8 tworzac z lezacym pod nim obszarem 2 o drugim typie przewodnictwa — w tym przypadku typu n — pierwsze zlacze p-n 5 polozone równole- 50 gle do powierzchni 8.Pierwszy obszaT 1 graniczy brzegiem, przynaj¬ mniej czesciowo, a w tym przypadku calkowicie, z drugim zlaczem p-n 6 utworzonym miedzy pierw- • szym obszarem 1 a trzecim obszarem 3 o drugim 55 typie przewodnictwa (typ n)^o koncentracji domie¬ szek wyzszej niz w drugim obszarze 2. Zlacze 6, które rozciaga sie miedzy drugim obszarem 2 a po¬ wierzchnia 8, ma nizsze napiecie przebicia niz zlacze 5, poniewaz obszar 3 jest domieszkowany silniej niz 60 obszar 2. Obszar kontaktowy, którym w tym przy¬ padku jest czwarty obszar 4 o pierwszym typie przewodnictwa i o wyzszym domieszkowaniu niz pierwszy obszar i, zostal wykonany w pierwszym obszarze i sasiaduje z powierzchnia8. 65 Czwarty obszar 4 styka sie i graniczy przynaj¬ mniej brzegiem z pierwszym obszarem 1, tworzac z nim strefe bazy. W obszarze 4 jest wykonana sty¬ kajaca sie z powierzchnia strefa emitera 7 typu n, calkowicie otoczona przez obszar 4. Na dolnej stro¬ nie plytki 11 jest .wytworzona silnie domieszkowa¬ na warstwa 12 typu n, na która z kolei jest nalozo¬ na metalowa warstwa 13 bedaca omowym kontak¬ tem kolektora. Na powierzchnie 8 jest nalozona izo¬ lujaca elektryczna warstwa 16, w tym przypadku tlenku krzemu, wyposazona w okienka, przez które strefy 4 i 7 stykaja sie z metalowymi warstwami 14 i 15.Opisana tu struktura tranzystorowa mialaby nor¬ malnie napiecie przebicia kolektor — baza znacznie nizsze niz teoretycznie mozliwe do uzyskania na podstawie .domieszkowania róznych obszarów pól¬ przewodnika. Przebicie wystepowaloby po powierz¬ chni. Jest to rezultatem miedzy innymi stanów powierzchniowych oraz wysokiego domieszkowania obszaru 3, prowadzac do takiego rozkladu pola wzdluz powierzchni 8, w którym maksimum nateze¬ nia pola wystepuje w poblizu miejsca przeciecia sie - zlacza p-n 6 z powierzchnia.W rozwiazaniu wedlug wynalazku koncentracja domieszek oraz grubosc obszaru 1 sa tak male, ze po przylozeniu napiecia wstecznego miedzy pierw¬ szy obszar, 1 a drugi obszar 2, strefa zubozona mie¬ dzy kontaktowym obszarem 4 a trzecim obszarem 3 rozprzestrzenia sie miedzy pierwszym zlaczem * p-n 5 a powierzchnia 8, juz przy wartosciach na¬ piecia miedzy obszarami 1, 2 nizszych od napiecia przebicia drugiego zlacza p^n 6. "Wystepujace w tych warunkach granice 9 i 10 strefy zubozonej sa pokazane na fig. 1 liniami przerywanymi. Napiecie przebicia nie jest okreslone przez zlacze p-n 6, lecz glównie przez zlacze p-n 5, które w wyniku stosun¬ kowo niskiego domieszkowania obszarów 1 i 2, ma znacznie wyzsze napiecie przebicia ze wzgledu na bardziej odpowiedni rozklad pola na powierzchni.Przyrzad przedstawiony na fig. 1 wytwarza sie w sposób nastepujacy. Materialem wyjsciowym jest silnie domieszkowane podloze krzemowe 12 o prze¬ wodnictwie typu n, o rezystywnosci na'przyklad 0,001 Q cm. Na podloze to znanymi sposobami na¬ klada sie epitaksjalna warstwe 2 o grubosci okolo 40 Jim i rezystywnosci 50 Q cm — domieszkowanie 1014 atomów na cm3, na te -warstwe naklada sie z kolei epitaksjalna warstwe 1 typu p o grubosci 10 M wanie 5,5* 1014 atomów na cm3. Nastepnie metoda glebokiej dyfuzji materialu o przewodnictwie typu n, na przyklad fosforu, wytwarza sie izolacyjna stre¬ fe 3, po czym wytwarza sie tlenkowa warstwe 16.Przez okienka w warstwie 16, stosujac znane spo¬ soby dyfuzji i/lub implantacji, wykonuje sie silnie domieszkowany obszar 4 typu p o grubosci" 5,5 nm, a w nim silnie domieszkowana emiterowa strefe 7 typu n o grubosci 3 ^m. W obszarach 12, 4 i 7 wy¬ konuje sie nastepnie kontakty w formie metalowych warstw 13, 14 i 15. W ten sposób otrzymuje sie tran¬ zystor przedstawiony na fig. 1. W rezultacie wybra¬ nych dla warstw 1 i 2 wielkosci domieszkowania oraz grubosci tych warstw otoczony przez strefe .3116 562 9 10 wyspowy pierwszy obszar 1 podlega calkowitemu zubozeniu od zlacza p-n 5 do powierzchni 8 juz przy napieciu 250 V przylozonym w kierunku wstecznym na zlaczu 5 baza — kolektor. Przy dalszym zwie¬ kszaniu napiecia kolektor — baza strefa zubozona rozciaga sie w glab drugiego obszaru 2 az do wysta¬ pienia przebicia przy okolo 800 V.Odleglosc L od czwartego obszaru w kontakto¬ wym obszarze 4 do brzegu pierwszego Obszaru 1, to znaczy do zlacza p-n 6, mierzona po powierzchni, wynosi w tym przypadku 73 \im. Jest ona wieksza od odleglosci okolo 30 n-m, na jaka rozciaga sie w kierunku bocznym strefa zubozona drugiego zlacza p-n 6 z uwzglednieniem koncentracji domie¬ szek obszarów 113 przy napieciu przebicia zlacza 6 w braku zlacza 5. Napiecie to wynosi okolo 350 V.Przy zwiekszeniu napiecia kolektor — baza strefa zubozona rozciagajac sie od zlacza p-n 6 w bok w glab pierwszego obszaru 1 nie osiaga czwartego ob¬ szaru 4 przed osiagnieciem przez strefe zubozona, wychodzaca od zlacza p-n 6, powierzchni 8. W re¬ zultacie tego nie"wystepuja wysokie natezenia pola na powierzchni, a przebicie jest rezultatem wyla¬ cznie wlasnosci pierwszego zlacza p-n 5.Obliczone dla tego przypadku jednowymiarowe napiecie przebicia Vb jest napieciem, diody P+—P—N (4, 1, 2), w której calkowicie zubozony obszar miedzy obszarami 4 i 2 ma grubosc 4,5 fim.Napiecie to oblicza sie z równania VB=Ed1— 2e0£ + E2 qN2 gdzie e oznacza wzgledna stala dielektryczna;, E — krytyczna wartosc natezenia pola, przy któ¬ rym nastepuje powielanie lawinowe, wyrazo¬ na w V/cm, dj i Nj — grubosc w cm koncentracja domieszek w atomach na cm3 obszaru 1 miedzy obszara¬ mi 2 i 4, £o — przenikalnosc dielektryczna swobodnej prze¬ strzeni w faradach na cm, przy ladunku ele¬ ktrycznym wyrazonym w kulombach, N2 — koncentracja domieszek w atomach na cm3 obszaru 2.Dla tego przypadku Vb=2126 V. Przyrzad przed¬ stawiony w niniejszym przykladzie spelnia wiec równanie 2,6-10'eE Vt gdzie dla krzemu e=ll,7, E=2,5»105 V/cm, L= =7,3-10-3 cm, N=5,5«1014 cm-3 a d=10~3 cm, a wiec y-L-4,: 2,6-102eEl/_4^- =4,10-1011 N-d=5,5-1011 5,l-105eE=l,49-1012.Fig. 2 przedstawia zmodyfikowana budowe tran¬ zystora przedstawionego na fig. 1. Czwarty obszar 4 dochodzi do drugiego obszarpi 2, czesciowo równiez w niego wchodzace. W glebi obszaru 2 jest on oto- 10 15 30 czony z boku, podobnie jak to mialo miejsce w przy¬ kladzie z fig. 1, przez pierwszy obszar, 1. Rozmiary i domieszkowania sa takie same, jak w przykladzie z fig. 1. Wersja przedstawiona na fig. 2 ma zalety 5 w postaci lepszego zachowania sie tranzystora przy wyzszych czestotliwosciach i duzych gestosciach pradu, co jednakze odbywa sie kosztem pewnego zmniejszenia napiecia przebicia kolektor — baza.W przykladach podanych na fig. 1 i 2 grubosc drugiego obszaru 2 dobrana jest tak, ze dla warun¬ ków przebicia strefa zubozona jeszcze nie osiaga cal¬ kowitej grubosci drugiego obszaru 2. Jezeli grubosc obszaru 2 jest dostatecznie duza, osiagniecie tego stanu nie jest jednak konieczne dla uzyskania wy¬ maganego napiecia przebicia. Strefa zubozona moze siegac do obszaru 12 przed osiagnieciem napiecia przebicia..Figura 3 przedstawia przekrój przez latwo inte- M grujaca sie konstrukcje tranzystora, przedstawio¬ nego na fig. 1. Pierwszy obszar 1 jest tu czescia pierwszej warstwy epitaksjalnej o pierwszym typie przewodnictwa, oddzielona od pozostalej czesci tej warstwy przez trzeci obszar 3. Drugi obszar 2 jest wyspa drugiej warstwy epitaksjalnej o drugim typie przewodnictwa, wytworzona na podlozu 20 o pierw¬ szym typie przewodnictwa. Obszar 2 jesttoddzielony_ od pozostalej czesci drugiej warstwy epitaksjalnej izolujaca strefa 21 o pierwszym typie i^rzewodnic- twa, nie stykajaca sie z obszarami pierwszym 1 i trzecim 3, a rozciagajaca sie od pierwszej warstwy epitaksjalnej w dól do podloza 20. W celu zmniej¬ szenia rezystancji kolektora zastosowano zagrzeba¬ na warstwe 22, o drugim typie, przewodnietwa. Kon¬ takt 23 kolektora jest umieszczony tu na powierz¬ chni 8 strefy 3. Zgodnie z podana uprzednio, regula, przed wystapieniem przebicia zlacza p-n 6 pierwszy obszar 1 musi zostac zubozony calkowicie od zla¬ cza p-n 5 w glab do obszaru 4. 40 Figura 4 przedstawia w przekroju inny przyklad wykonania przyrzadu wedlug wynalazku. Drugi ob¬ szar 2 o drugim typie przewodnictwa styka sie tu z lezacym pod nim obszarem 30 o pierwszym typie przewodnictwa, który wraz z drugim slabo domie- 45 szkowanym obszarem 2 o drugim typie przewodnic¬ twa, slabo domieszkowanym pierwszym obszarem' 1 o pierwszym typie przewodnictwa, silnie domiesz¬ kowanym czwartym obszarem 4 o pierwszym typie przewodnictwa oraz wytworzona w nim strefa 7 60 o drugim typie przewodnictwa, tworzy tyrystor. W tym przykladzie pierwszy typ przewodnictwa jest przewodnictwem typu p, a drugi typ przewodnic¬ twa jest przewodnictwem typu n, Na obszarze 30 jest wykonany anodowy kontakt 31, na strefie 7 55 — katodowy 32, a na obszarze 4 — kontakt 33 bramki. Mozliwe jest odwrócenie typów przewo¬ dnictwa i wtedy 31 jest kontaktem katody, a 32 — kontaktem anody. Zarówno domieszkowanie jak i grubosc pierwszego obszaru wybrane sa tak, ze po 60 przylozeniu na "zlacza p-n 5 i 6 napiecia wstecz¬ nego, obszar ten ulega calkowitemu zubozeniu przed wystapieniem przebicia zlacza 6.Zlacze p^n 34 moze konczyc sie na brzegu ksztalt¬ ki pólprzewodnikowej. Przyrzad pokazany w przy- 65 kladzie na fig. 4 ma jednak budowe calkowicie11 planarna przez wytworzenie, na przyklad,w wyniku dyfuzji aluminium, glebokiej strefy 35 typu p nie stykajacej sie z obszarami 1 i 3, a laczacej obszar 30 typu p z powierzchnia 8. W rezultacie zlacze p-n 34 rozposcierajace sie wzdluz strefy 35 konczy sie równiez na powierzchni 8.Przyrzad zawierajacy tyrystor moze byc zbudo¬ wany równiez w formie przedstawionej na fig. 5.Drugi obszar 2 jest tu warstwa pólprzewodnika o drugim typie przewodnictwa, w tym przypadku typu n, po obu stronach której wytworzone zosta¬ ly kombinacje obszarów pierwszego, trzeciego i czwartego, odpowiednio 1, 3, 4 i 1% 3', 4', podob¬ nie jak w poprzednich przykladach. Na przynaj¬ mniej jednej stronie czwartego obszaru 4 jest wy¬ konana powierzchniowa strefa 7 typu n. W ten sposób otrzymuje sie tyrystor, w którym 7, 4, 1, 2, T i 4' ulozone w podanej kolejnosci 'tworza struk¬ ture m-p-m-p, dokladniej — strukture n+p+p-n~pp+, W strefach 7 i 4* wykonane sa pradowe kontakty 41 i 42, na strefie 4 wykonuje sie kontakt 43 bramki.W tym wykonaniu nie sa potrzebne glebokie strefy 35 z fig. 4.W przyrzadzie pokazanym na fig. 5 elektroda 42 moze bez przeszkód rozciagac sie na caly obszar 1.Zmodyfikowana konstrukcja opisana tu umozliwia zmiane przyrzadu na przyrzad symetryczny tak zwany triak, posiadajacy kontrolowane napiecie przebicia w obu kierunkach. W tym celu w obszarze 4', jak pokazano na fig. 5 liniami przerywanymi, wykonuje sie silnie domieszkowana strefe V typu n, w rezultacie czego otrzymuje sie strukture n-p- jn-p-,n tyrystora dwukierunkowego, w którym ele¬ ktroda 42 kontaktuje sie wylacznie z obszarem V nie liczac niezbednych zwarc lokalnych.Figura 6 przedstawia w przekroju jeszcze inny przyklad wykonania przyrzadu wedlug niniejszego wynalazku. Na dolnej stronie drugiego obszaru typu p jest wykonana wyspa pierwszego obszaru T o pierwszym typie przewodnictwa, w tym przy¬ padku typu n, tworzaca z obszarem 1 zlacze p-n 5.Wyspa ta graniczy na bokach z trzecim obszarem 3 typu p, tworzacym z obszarem 1 zlacze p-n 6.Podobnie jak w poprzednich przykladach, koncen¬ tracje domieszek dobrane sa tak, ze napiecie prze¬ bicia zlacza p-n wynikajace z domieszkowania jest nizsze od napiecia przebicia zlacza p-n 5, a gru¬ bosc obszaru 1 jest tak mala, ze po przylozeniu napiecia wstecznego na- zlacze 5 i jB obszar ten zo¬ staje calkowicie zubozony jeszcze przed wystapie¬ niem przebicia na zlaczach p-n 5 i 6.Przyrzad wedlug wynalazku moze stanowic rów¬ niez tranzystor bipolarny, wykonany analogicznie jak w podanych poprzednio przykladach. Obszar 1 tworzy wówczas nie strefe bazy lecz strefe kolek¬ tora. W obszarze 1 jest wykonana strefa 50 bazy, w której z kolei wytwarza sie silnie domieszkowana emiterowa strefe 51 typu n. Silnie domieszkowany obszar 4 obecny w wyspie obszaru 1 sluzy jako stre¬ fa kontaktowa dla obszaru kolektora utworzonego przez obszary 1 i 4.Strefa 50 bazy styka sie z obszarem 3 wchodzac w jego glab i tworzac z obszarem 1 przedluzenie zlacza p-n 6. Przyrzad przedstawiony na fig. 6 jest 562 12 symetryczny wzgledem linii M—M\ Ma on bardzo wysokie napiecie przebicia kolektor — baza. Ob¬ szar 1 ma tu koncentracje domieszek 2'1014 atomów/ /cm3, obszar 2 — 1,7-1014 atomów/cm3, grubosc ob- 5 szaru 1 miedzy powierzchnia 8 a zlaczem p-n 5 wy¬ nosi 15 urn, grubosc strefy wynosi 7 (im, a grubosc ' strefy 51 emitery i obszaru 4 wynosi 4 urn. Napiecie przebicia kolektor — baza wynioslo 1100 V. Odle¬ glosc L miedzy czwartym obszarem 4 a zlaczem 10 p-n 6 (patrz fig. 6) wynosi 175 M-m, a wiec wiecej niz odleglosc, na jaka rozciaga sie w kierunku bo¬ cznym strefa zubozona nalezaca do zlacza p-n 6 przy napieciu iprzebicia tego zlacza i nieistnieniu zlacza p-n 5. Rozwiazanie to zapobiega wystepo- 15 wanu przedwczesnych przebic powierzchniowych.Obliczone jednowymiarowo napiecie przebicia Vb jest napieciem przebicia diody N+NP (4, 1, 2), w której obszar 1 znajdujacy sie miedzy obszarami 4 i 2 a posiadajacy grubosc 11 ym, jest zubozany cal- 20 kowicie. To napiecie Vb=1445 V. Dla L= 175 [im, N=2-1014 cm-3 i d=15 \im 2,6-102eEl/-Vl- poniewaz 2,6-102£El/_Zl_ =2,19-1011 N-d = 3-1011 5,1 -105£E= 1,49 -1012.W tranzystorze przedstawionym na fig. 6 obszar 35 51 bazy jest polaczony z obszarem 2 stanowiacym podloze. W eelu otrzymania tranzystora izolowanego wzgledem podloza mozliwe jest wprowadzenie zmian, przedstawionych na fig. 7. Strefa 50 bazy jest oddzielona od trzeciego obszaru 3 przez czesc 40 obszaru 1, a zatem tranzystor jest izolowany od-po- ' dloza. Tranzystor ten jest symetryczny, na przyklad obrotowo, wzgledem osi M—M\ Miedzy strefa 50 bazy a trzeci obszar 3 mozna przylozyc napiecie stre- rujace Y± o wartosci ma przyklad kilku woltów. Po 45 przylozeniu wysokiego napiecia kolektora V2 ob¬ szary 50, 3 i 2 maja wzgledem obszaru 1 ten sam potencjal, a uzyskanie bardzo wysokiego napiecia przebicia kolektor — baza jest rezultatem calkowi¬ tego zubozenia obszaru 1. Na fig. 7 pokazano ob- 50 wód rezystorem obciazenia R.Figura 8 sluzy wykazaniu, ze nie zawsze istnieje potrzeba rozciagania trzeciego obszaru 3 przez cala grubosc warstwy 1. Jest to w przekroju tranzystor taki sam jak na fig. 1 z ta róznica, ze obszar 3 roz- 55 ciaga, sie od powierzchni 8 tylko na czesci grubosci warstwy 1. Gdy zlacza p-in 5 i 6 sa spolaryzowane w kierunku zaporowym, przy czym najlepiej jest gdy obszar^ jest polaczony z podlozem 12 w spo¬ sób pokazany na rysunku, nalezaca do zlacza 6 stre- 60 fa zubozona rozciaga sie w glab obszaru 2 przy od¬ powiedniej glebokosci obszaru 3. Zapewnia to wy¬ magana izolacje wyspy. Granice strefy zubozonej miedzy obszarami 1, 3 i 2 przy niskim napieciu wstecznym sa oznaczone przerywanymi liniami 9' 65 i 10', a granice wystepujace przy calkowitym zubo-116562 13 14 15 20 25 zeniu obszaru 1 sa oznaczone przerywanymi liniami 9 i 10.W innym wykonaniu przyrzadu obszar 3 rozcia¬ ga sie od obszaru 2 w glab obszaru 1 bez stykania sie z powierzchnia 8, co fig. 9.Jak juz podano, drugie zlacze p-n 6 nie musi graniczyc calym swym brzegiem z wyspa pierw¬ szego obszaru 1. Czescia granicy pierwszego obszaru 1 moze byc zlacze p-n 6, pozostala czesc moze byc rozwiazana w inny sposób. Na fig. 10 i 11 przedsta¬ wiono tranzystor taki sam jak na fig. 1 z tym, ze fig. 10 przedstawia ten tranzystor w widoku z gó¬ ry, a fig. 11 przedstawia tranzystor w przekroju wzdluz linii XI—XI. Na fig. 10 dla jasnosci nie po¬ kazano metalowych warstw 14 i 15. Wyspa pierw¬ szego obszaru 1 graniczy tu czesciowo ze zlaczem p-n 6, a na pozostalej czesci z zaglebionym ukla¬ dem 60 z tlenku krzemu, uzyskanym droga utlenie¬ nia miejscowego. Zubozona strefa 9, 10 w obszarze 1 rozciaga sie tu od pierwszego zlacza p-n 5 do powierzchni 8 przy przylozonym na zlacze 5 napie¬ ciu wstecznym, znacznie nizszym od napiecia, przy którym wystepowaloby przebicie powierzchniowe przy zlaczu p-rn 6 w razie nieistnienia zlacza 5.Fig. 12A do 12E przedstawiaja piec róznych mo¬ zliwosci rozkladu pola w diodzie, odpowiadajacej uksztaltowanemu w formie wyspy pierwszemu ob¬ szarowi w poprzednio omówionych przykladach.Dla jasnosci objasnienia pokazano tylko polowe dio- ,0 dy, która zaklada sie* jako symetryczna obrotowo wzgledem osi Es. Obszar 1 odpowiada wyspowemu „pierwszemu obszarowi" we wszystkich poprzednich przykladach, zlacze p-in 5 odpowiada „pierwszemu zlaczu p-n", a zlacze p-n 6 odpowiada „drugiemu zlaczu p-n". Zaklada sie, ze obszar 1 ma przewo^ dnictwo typu n, obszar 2 ma przewodnictwo typu p. Mozliwe jest oczywiscie odwrócenie typów prze¬ wodnictwa, jak to ma miejsce na fig. 1 i 2. Koncen¬ tracja domjeszek w obszarze 2 jest taka sama na wszystkich fig. 12A do 12E.Po przylozeniu napiecia wstecznego na zlacze p-n 5 i 6, to znaczy miedzy obszary 1 typu n+ (przez kontaktowy obszar n+) oraz 2 typu p", wzdluz powierzchni przechodzacej przez linie S wystepuja 45 zmiany rozkladu natezenia pola Es. Zmiany nate¬ zenia pola w kierunku pionowym maja miejsce wzdluz linii B.Figura 12A przedstaw(ia przypadek, w którym przy napieciu przebicia jeszcze nie wystepuje cal- 50 kowite zubozenie warstwy 1. Na powierzchni przy zlaczu 6 wystepuje wysoka wartosc maksymalna na¬ tezenia pola Es, które dzieki silnemu domieszkowa¬ niu obszaru 3 typu p+, jest wyzsze od maksymalnej wartosci natezenia pola E*, wystepujacego w kie- 55 runku pionowym na zlaczu 5. Pó przekroczeniu kry¬ tycznej wartosci natezenia pola elektrycznego, przy czym dla krzemu wartosc ta wynosi okolo 2,5:105 V/ /cm i zalezy w pewnym stopniu od domieszkowania, wystepuje powierzchniowe przebicie w poblizu zla- 60 cza 6, zanim strefa zubozona, pokazana na fig. 12A liniami przerywanymi, rozciagnie sie w kierunku pionowym od zlacza 5 do powierzchni.Na figurach 12B do 12E pokazano przypadki, w których koncentracja domieszek »N i grubosc d 65 40 warstwy 1 dobrane sa tak, ze przed wystapieniem przebicia powierzchniowego przy zlaczu 6 warstwa 1 jest calkowicie zubozona od zlacza 5 do powierz¬ chni. Natezenie pola Es na czesci drogi miedzy ob¬ szarami 3 i 4 jest stale, lecz na powierzchni zlacza 6 oraz na zlaczu N+N na brzegu obszaru 4 tworza sie maksima natezenia pola, jako wynik zakrzywienia brzegu zlacza N+N.W przypadku przedstawionym na fig. 12B wartosc szczytowa natezenia pola jest najwieksza przy zla¬ czu 6 i jest wyzsza od maksymalnej wartosci Et przy zlaczu 5. Oznacza to wystepowanie przebic powierzchniowych w miejscu o najwyzszych war¬ tosciach natezenia pola, lecz napiecia przebicia be¬ da wyzsze niz w przypadku z fig. 12A dzieki wie¬ kszej jednorodnosci rozkladu natezenia pola na po¬ wierzchni. Powoduje to zmniejszenie maksymalnych wartosci natezenia pola. Przypadek przedstawiony na fig. 12B moze byc uzyskany w rozwiazaniu z rys. 12A przy zachowaniu poprzedniej wielkosci domieszkowania.Na figurze 12C przedstawiono przypadek odwro¬ tny niz na fig. 12B w odniesieniu do powierzchnio¬ wego natezenia pola. Szczytowa wartosc natezenia pola na brzegu obszaru 4 jest tu znacznie wyzsza niz ta wartosc na zlaczu p-n 6. Przypadek ten wyste¬ puje gdy warstwa 1 ma bardzo wysoka rezystyw- nosc, a obszar 1 ulega zubozeniu przed wystapie¬ niem przebijajacej wartosci napiecia. Przebicie mo¬ ze tu wystapic, gdy maksymalne natezenie pola na brzegu obszaru 4 jest wyzsze od napiecia na zlaczu p-n 5.' .Przypadek pokazany na fig. 12D jest korzystny z punktu widzenia odpornosci struktury na prze¬ bicie. Koncentracja domieszek i grubosc obszaru 1 sa tu dobrane tak, ze oba powierzchniowe maksima natezenia pola sa w przyblizeniu równe. Gdy ma¬ ksymalne natezenie pola Eb jprzy zlaczu p-n jest mniejsze od maksimów na powierzchni, przebicia powierzchniowe beda wystepowaly dalej. Poniewaz jednak maksymalne wartosci natezenia pola na po¬ wierzchni, dzieki symetrii rozkladu natezenia pola, sa. tu nizsze niz przy asymetrycznym rozkladzie na¬ tezenia pola, przebicia te wystepuja przy wyzszych napieciach.' Figura 12E przedstawia przypadek, przy którym maksymalne natezenie pola na powierzchni -przy okreslonym napieciu wstecznym jest nizsze od ma¬ ksymalnego natezenia pola przy zlaczu pnn 5 dzieki odpowiedniemu doborowi domieszkowania i grubos¬ ci warstwy 1 oraz zwiekszeniu odleglosci L dla da¬ nej koncentracji domieszek w obszarze 2. Przebicie wystepuje tu zawsze we wnetrzu pólprzewodnika przy zlaczu 5, nie zas na powierzchni.Nalezy zauwazyc, ze przy zbyt malej wielkosci odleglosc L miedzy obszarem 4 a drugim zlaczem 6 natezenie pola na powierzchni rosnie, przy czym na¬ piecie miedzy obszarami 3 i 4 jest odwzorowane przez powierzchnie miedzy krzywa S a linia Es=0, a wiec przebicie powierzchniowe wystepuje przy nizszych napieciach.Przy pomocy obliczen sprawdzono, ze najkorzys¬ tniejsze wartosci napiecia przebicia leza wewnatrz pola zamknietego liniami A i B na fig. 13, gdzie na116 562 15 16 osi poziomej podany jest iloczyn koncentracji do¬ mieszek N w atomach/cm3 i grubosci d w cm obsza¬ ru 1 dla krzemu, a 'na osi pionowej podano wartosc W^r- (L —w cm, Vb — w V). Napiecie VB jest Vb jednowymiarowo obliczona wartoscia napiecia prze¬ bicia zlacza 5, co w odniesieniu do fig. 12A do 12E oznacza napiecie przebicia struktury N+N~P~ przy zalozeniu jednorodnosci koncentracji domieszek w obszarach 1 i 2, a zatem ostro przebiegajacego zla¬ cza p-n 5. Zaklada sie tez; ze obszar 4 o przewod¬ nictwie N+ ma tu pomijalnie mala rezystancje sze¬ regowa a struktura N+N"P~ rozciaga sie nieskoncze¬ nie daleko we wszystkich kierunkach prostopadlych do osi Es. Przy tych zalozeniach fikcyjne napiecie przebicia VB moze byc obliczone w bardzo prosty sposób, podany na przyklad w publikacji S, M. Sze „physics of Semiconducter Devices", Wiley a. Sons, New York 1969, rozdzial 5.Jezeli materialem pólprzewodnikowym jest krzem, dla wartosci iloczynu N-d lezacych miedzy liniami A i B, to znaczy dla 7,6 -108 Yt- spelniony jest warunek z fig. 12D czyli symetryczny rozklad na powierzchni.Jezeli maja byc spelnione równiez warunki z fig. 12E, to-znaczy symetryczny rozklad pola na powierz¬ chnia przebiciem ma zlaozu 5, nalezy wybierac wa¬ runki dla L, N i d lezace w poblizu linii C na fig. 13. ¦¦ . • L.Dla-y—^1,4-K)-5 istnieje N-d=9-10u cm-2.Jak juz powiedziano, wartosci z lig. 13 dotycza krzemu, posiadajacego krytyczne natezenie pola E okolo 2,5*105 V/cm i stala dielektryczna okolo 11,7.Ogólnie dla materialów pólprzewodnikowych po¬ siadajacych okreslona stala dielektryczna e i kry¬ tyczne natezenie pola E spelniony jest miedzy li¬ niami A i B warunek Vb 2,6-102eE-j^ a dla linii C N-d=3-105eE Wartosci c i E moga byc przez kazdego fachowca znalezione w dostepnej literaturze. Dla krytycznego natezenia pola E mozna tu polecic, na przyklad pu¬ blikacje S. M. Sze „Physics of Semiconductor Devi- ces", Wiley a. Sons, New York ~1969; strona 117 rys.25. * Na podstawie opisu podanego tu w odniesieniu do fig 12A do 12E oraz 13 wybiera sie wartosci do~ mieszkowania i rozmiary dajace najlepsze rezul¬ taty w danych, warunkach w celu otrzymania tran¬ zystora polowego wedlug niniejszego wynalazku.Nie zawsze jest niezbedne lub celowe dazenie do eliminacji przebic powierzchniowych w kazdych wa¬ runkach (fig. 13 krzywa C). Nie zawsze bedzie rów¬ niez niezbedna praca w obrebie linii A i B z fig. 13, poniewaz równiez poza tymi liniami jest mozliwe uzyskanie wysokich powierzchniowych napiec prze- 5 bicia. Zawsze jednak musi byc dotrzymany warunek pelnego zubozenia wyspowego obszaru w kierunku pionowym przed wystapieniem przebicia powierz¬ chniowego.Niniejszy wynalazek nie jest ograniczony do^opi- ^ sanych tu rozwiazan. Na przyklad wszystkie typy przewodnictwa moga byc jednoczesnie zastapione przez typy przeciwne przy odwróceniu biegunowos¬ ci przylozonych napiec. Zamiast krzemu mozna uzyc jakiegokolwiek innego materialu pólpnzewodniko- 15 wego, na przyklad germanu, zwiazku AmBy np.GaAS, lub tez kombinacji róznych materialów pól¬ przewodnikowych tworzacych tak zwane heterozla- cze. Dla wytworzenia izolujacej warstwy 16 oraz metalowych warstw kontaktowych mozna wykorzy- 20 stac, kazdy material, stosowany dotego celu.Przyrzad pólprzewodnikowy, w którym wykorzys¬ tuje sie niniejszy wynalazek nie musi byc tran¬ zystorem. Na przyklad, w razie pominiecia emite- rowej strefy 7 z fig. 1 powstaje dioda wysokonapie¬ ciowa z elektrodami 14 i 15.Zastrzezenia patentowe 30 i. Przyrzad pólprzewodnikowy, z plytka pólprze¬ wodnikowa zawierajaca przynajmniej bipolarny wysokonapieciowy podzespól pólprzewodnikowy z uksztaltowanym w formie wyspy obszarem o pierwszym typie przewodnictwa, który to obszar 35 styka sie z plaska powierzchnia plytki i tworzy z lezacym pod nim drugim obszarem o drugim ty¬ pie przewodnictwa pierwsze zlacze p-n rozciagajace sie równolegle do powierzchni, przy czym pierw¬ szy obszar graniczy bokami przynajmniej czesciowo 40 z drugim zlaczem p-n i zwiazana z nim strefa zu¬ bozona, która jest utworzona miedzy pierwszym -a trzecim obszarem o drugim typie przewodnictwa rozciagajacym sie miedzy drugim obszarem a po¬ wierzchnia, przy czym drugie zlacze p-n posiada 45 napiecie przebicia nizsze od napiecia przebicia pierwszego zlacza p-n, ponadto zawierajacy obszar kontaktowy stykajacy sie z powierzchnia i pierw¬ szym obszarem oraz graniczacy przynajmniej na bokach z pierwszym obszarem, znamienny tym, ze 50 koncentracja domieszek w pierwszym obszarze (1) oraz jego grubosc sa tak male, ze po przylozeniu napiecia wstecznego miedzy pierwszy obszar (1) a drugi obszar (2) strefa zubozona przynajmniej miedzy obszarem kontaktowym (4) a trzecim ob- 55 szarem (3) rozciaga sie od pierwszego zlacza pin (5) do powierzchni (8), przy napieciu przylozonym mie¬ dzy pierwszy obszar (1) i drugi obszar (2), nizszym od 'napiecia przebicia drugiego zlacza p-n (6). 2. Przyrzad wedlug zastrz. 1, znamienny tym, ze 00 mierzona po powierzchni (8) odleglosc (L) miedzy obszarem kontaktowym (4) a drugim zlaczem p-n (6) jest wieksza niz odleglosc na jaka rozciaga sie wzdluz powierzchni (8) strefa zubozona polaczona z 'drugim zlaczem p-n (6) przy napieciu przebicia 05 drugiego zlacza p-n (6). f116 562 17 18 3. Przyrzad wedlug zastrz. 2, znamienny tym, ze koncentracja domieszek N wyrazona w atomach /cm3 oraz grubosc d wyspowego pierwszego obszaru (1) wyrazona w cm spelnia warunek 2,6-102eE V'^- gdzie e jest wzgledna stala dielektryczna, E jest krytycznym natezeniem pola wyrazonym w woltach na centymetr, przy którym nastepuje powielanie lawinowe w materiale pólprzewodnika pierwszego obszaru (1), L jest odlegloscia w cm miedzy ob¬ szarem kontaktowym (4) a drugim zlaczem p-n (6), a Vb jest jednowymiarowo obliczona wartoscia na¬ piecia przebicia pierwszego zlacza p-n (5), wyrazo¬ na w woltach. 4. Przyrzad wedlug zastrz. 3, znamienny tym, ze iloczyn koncentracji domieszek N wyrazonej w atomach/cm3 oraz grubosci d wyspowego pierwszego obszaru (1) wyrazonej w cm jest równy 3,0-105eE, a odleglosc a drugim zlaczem p-n (6) spelnia warunek L^ 1,4-10-5 VB. 5. Przyrzad wedlug zastrz. 1, znamienny tym, ze koncentracja domieszek w przynajmniej czesci dru¬ giego obszaru (2) polozonej obok pierwszego obszaru (1) jest nizsza od koncentracji domieszek w pierw¬ szym obszarze (1). 6. Przyrzad wedlug zastrz. 5, znamienny tym, ze grubosc drugiego obszaru (2) jest dobrana tak, ze przy napieciu przebicia pierwszego zlacza p-n (5) strefa zubozona rozciaga sie w drugim obszarze (2) na odleglosc mniejsza od grubosci tego drugiego ob¬ szaru (2). 7. Przyrzad wedlu zastrz. 5, znamienny tym, ze pierwszy obszar (1) jest utworzony przez warstwe epitasjalna o pierwszym typie przewodnictwa, wy¬ konana na drugim obszarze (2). 8. Przyrzad wedlug zastrz. 7, znamienny tym, ze pierwszy obszar (1) calymi swymi bokami graniczy z drugim zlaczem pnn (6). 9. Przyrzad wedlug zastrz. 8, znamienny tym, ze wyspowy pierwszy obszar (1) tworzy jedna ze stref kolektora i bazy bipolarnego tranzystora wysokona¬ pieciowego, a w obszarze kontaktowym (4) znajduje sie czwarty obszar pólprzewodnika o pierwszym typie przewodnictwa i o wyzszej koncentracji do¬ mieszek niz w pierwszym obszarze (1), który to czwarty obszar jest otoczony przynajmniej z boku przez pierwszy obszar (1)« 10. Przyrzad wedlug zastrz. 9, znamienny tym, ze czwarty obszar w obszarze kontaktowym (4) rozcia¬ ga sie w glab drugiego obszaru (2). 11. Przyrzad wedlug zastrz. 9 albo 10, znamienny tym, ze w czwartym obszarze w obszarze kontakto¬ wym (4) wytworzona stykajaca sie z powierzchnia strefa emiterowa (7) o drugim typie przewodnictwa 5 otoczona calkowicie przez "czwarty obszar, przy czym pierwszy obszar (1) i czwarty obszar tworza razem strefe bazy, a drugi obszar (2) tworzy stre¬ fe kolektora tranzystora. 12. Przyrzad wedlug zastrz. 11, znamienny tym, 10 ze pierwszy obszar (1) tworzacy czesc pierwszej warstwy epitaksjalnej o pierwszym typie przewo¬ dnictwa jest oddzielony od pozostalej czesci pierw¬ szej warstwy epitaksjalnej przez trzeci obszar (3), a drugi obszar (2) jest wyspa drugiej warstwy epi- 15 taksjalnej o drugim typie przewodnictwa wytwo¬ rzona na podlozu (20) o pierwszym typie przewo¬ dnictwa i oddzielona od pozostalej czesci drugiej warstwy epitaksjalnej strefa izolacyjna (21) o pier¬ wszym typie przewodnictwa, nie sasiadujaca 20 z pierwszym obszarem (1) i trzecim obszarem (3), a rozciagajaca sie od pierwszej warstwy epitaksjal¬ nej w dól do podloza (20). 13. Przyrzad wedlug zastrz. 11, znamienny tym, ze drugi obszar (2) styka sie z lezacym pod nim nastepnym obszarem (30) o pierwszym typie prze¬ wodnictwa, który to obszar (30) wraz z drugim ob- , szarem (2), pierwszym obszarem (1), czwartym obsza¬ rem w obszarze kontaktowym (4) i stfefa emitera (7) o drugim typie przewodnictwa tworzy tyrystor (Fig. 4). 14. Przyrzad wedlug zastrz. 13, znamienny tym, ze nastepny obszar (30) o pierwszym typie prze¬ wodnictwa jest polaczony z powierzchnia (8) przez silnie domieszkowana strefe (35) o pierwszym typie przewodnictwa, nie stykajaca sie z pierwszym ob¬ szarem (1) i trzecim obszarem (3). 15. Przyrzad wedlug zastrz. 13, znamienny tym, ze drugi obszar (2) jest warstwa pólprzewodnika 40 o drugim typie przewodnictwa^na której obu stro¬ nach jest wytworzona kombinacja obszarów pierw¬ szego obszaru (1, 1'), trzeciego obszaru (3, 3') i czwartego obszaru w obszarze kontaktowym (4, 4'), a przynajmniej na jednej stronie czwartego ob- 45 szaru w obszarze kontaktowym (4, 4') jest wytwo¬ rzona strefa powierzchniowa (7, 7') o drugim typie przewodnictwa. 16. Przyrzad wedlug zastrz. 9, znamienny tym, ze w pierwszym obszarze (1) sa wytworzone strefa ba- 50 zy (50) o drugim typie przewodnictwa i^ strefa emi¬ tera (51) o pierwszym typie przewodmctwa, przy czym pierwszy obszar (1) i czwarty obszar w obsza¬ rze kontaktowym (4) tworza razem strefe kolekto¬ rowa tranzystora. 55 17. Przyrzad wedlug zastrz. 16, znamienny tym, ze strefa bazy (50) graniczy z trzecim obszarem (3) wchodzac w glab tego obszaru. 30 35116 562 12 5 7 <¦ 13 1 pjg 2 T 42 4' V 31 L A J , U' I I I S[ BO; 1 | | 4 16 8 50 /51 Fig. 5 J^jg^fc^j^1 ^^ 5 ii -^ Fig. 6 2 M 1 lS 13 9' 12 Fig. 8 Fig. 9 i 1 5^- 1- 3-1 r 7 4 V ( ? 1 ir 60 Fig. 10 16 3 6 1 10 15 7 14 4 8 60 Fig. 11116 562 JL -s ,10 1 t-Es I L^4 !„r P*i^-T---^ ^ t EsJ 2 5 B Eb 12 B 6 V^__P___5 2 % 12C \^-Mt - 4 lh=t£-T d 6 \ P" 5 2 B Eb 12D -4 °* n.I 2' L L_ 44#. t 12^ FIG.12 (cmV-1) 22 20 18 16 Vi 12 10 8 4- 0- ^ A _ Lic 10 12 -N.d(cm'^) FIG13 PL PL PL

Claims (2)

1. Zastrzezenia patentowe 30 i. Przyrzad pólprzewodnikowy, z plytka pólprze¬ wodnikowa zawierajaca przynajmniej bipolarny wysokonapieciowy podzespól pólprzewodnikowy z uksztaltowanym w formie wyspy obszarem o pierwszym typie przewodnictwa, który to obszar 35 styka sie z plaska powierzchnia plytki i tworzy z lezacym pod nim drugim obszarem o drugim ty¬ pie przewodnictwa pierwsze zlacze p-n rozciagajace sie równolegle do powierzchni, przy czym pierw¬ szy obszar graniczy bokami przynajmniej czesciowo 40 z drugim zlaczem p-n i zwiazana z nim strefa zu¬ bozona, która jest utworzona miedzy pierwszym -a trzecim obszarem o drugim typie przewodnictwa rozciagajacym sie miedzy drugim obszarem a po¬ wierzchnia, przy czym drugie zlacze p-n posiada 45 napiecie przebicia nizsze od napiecia przebicia pierwszego zlacza p-n, ponadto zawierajacy obszar kontaktowy stykajacy sie z powierzchnia i pierw¬ szym obszarem oraz graniczacy przynajmniej na bokach z pierwszym obszarem, znamienny tym, ze 50 koncentracja domieszek w pierwszym obszarze (1) oraz jego grubosc sa tak male, ze po przylozeniu napiecia wstecznego miedzy pierwszy obszar (1) a drugi obszar (2) strefa zubozona przynajmniej miedzy obszarem kontaktowym (4) a trzecim ob- 55 szarem (3) rozciaga sie od pierwszego zlacza pin (5) do powierzchni (8), przy napieciu przylozonym mie¬ dzy pierwszy obszar (1) i drugi obszar (2), nizszym od 'napiecia przebicia drugiego zlacza p-n (6).
2. Przyrzad wedlug zastrz. 1, znamienny tym, ze 00 mierzona po powierzchni (8) odleglosc (L) miedzy obszarem kontaktowym (4) a drugim zlaczem p-n (6) jest wieksza niz odleglosc na jaka rozciaga sie wzdluz powierzchni (8) strefa zubozona polaczona z 'drugim zlaczem p-n (6) przy napieciu przebicia 05 drugiego zlacza p-n (6). f116 562 17 183. Przyrzad wedlug zastrz. 2, znamienny tym, ze koncentracja domieszek N wyrazona w atomach /cm3 oraz grubosc d wyspowego pierwszego obszaru (1) wyrazona w cm spelnia warunek 2,6-102eE V'^- gdzie e jest wzgledna stala dielektryczna, E jest krytycznym natezeniem pola wyrazonym w woltach na centymetr, przy którym nastepuje powielanie lawinowe w materiale pólprzewodnika pierwszego obszaru (1), L jest odlegloscia w cm miedzy ob¬ szarem kontaktowym (4) a drugim zlaczem p-n (6), a Vb jest jednowymiarowo obliczona wartoscia na¬ piecia przebicia pierwszego zlacza p-n (5), wyrazo¬ na w woltach.4. Przyrzad wedlug zastrz. 3, znamienny tym, ze iloczyn koncentracji domieszek N wyrazonej w atomach/cm3 oraz grubosci d wyspowego pierwszego obszaru (1) wyrazonej w cm jest równy 3,0-105eE, a odleglosc a drugim zlaczem p-n (6) spelnia warunek L^ 1,4-10-5 VB.5. Przyrzad wedlug zastrz. 1, znamienny tym, ze koncentracja domieszek w przynajmniej czesci dru¬ giego obszaru (2) polozonej obok pierwszego obszaru (1) jest nizsza od koncentracji domieszek w pierw¬ szym obszarze (1).6. Przyrzad wedlug zastrz. 5, znamienny tym, ze grubosc drugiego obszaru (2) jest dobrana tak, ze przy napieciu przebicia pierwszego zlacza p-n (5) strefa zubozona rozciaga sie w drugim obszarze (2) na odleglosc mniejsza od grubosci tego drugiego ob¬ szaru (2).7. Przyrzad wedlu zastrz. 5, znamienny tym, ze pierwszy obszar (1) jest utworzony przez warstwe epitasjalna o pierwszym typie przewodnictwa, wy¬ konana na drugim obszarze (2).8. Przyrzad wedlug zastrz. 7, znamienny tym, ze pierwszy obszar (1) calymi swymi bokami graniczy z drugim zlaczem pnn (6).9. Przyrzad wedlug zastrz. 8, znamienny tym, ze wyspowy pierwszy obszar (1) tworzy jedna ze stref kolektora i bazy bipolarnego tranzystora wysokona¬ pieciowego, a w obszarze kontaktowym (4) znajduje sie czwarty obszar pólprzewodnika o pierwszym typie przewodnictwa i o wyzszej koncentracji do¬ mieszek niz w pierwszym obszarze (1), który to czwarty obszar jest otoczony przynajmniej z boku przez pierwszy obszar (1)«10. Przyrzad wedlug zastrz. 9, znamienny tym, ze czwarty obszar w obszarze kontaktowym (4) rozcia¬ ga sie w glab drugiego obszaru (2).11. Przyrzad wedlug zastrz. 9 albo 10, znamienny tym, ze w czwartym obszarze w obszarze kontakto¬ wym (4) wytworzona stykajaca sie z powierzchnia strefa emiterowa (7) o drugim typie przewodnictwa 5 otoczona calkowicie przez "czwarty obszar, przy czym pierwszy obszar (1) i czwarty obszar tworza razem strefe bazy, a drugi obszar (2) tworzy stre¬ fe kolektora tranzystora.12. Przyrzad wedlug zastrz. 11, znamienny tym, 10 ze pierwszy obszar (1) tworzacy czesc pierwszej warstwy epitaksjalnej o pierwszym typie przewo¬ dnictwa jest oddzielony od pozostalej czesci pierw¬ szej warstwy epitaksjalnej przez trzeci obszar (3), a drugi obszar (2) jest wyspa drugiej warstwy epi- 15 taksjalnej o drugim typie przewodnictwa wytwo¬ rzona na podlozu (20) o pierwszym typie przewo¬ dnictwa i oddzielona od pozostalej czesci drugiej warstwy epitaksjalnej strefa izolacyjna (21) o pier¬ wszym typie przewodnictwa, nie sasiadujaca 20 z pierwszym obszarem (1) i trzecim obszarem (3), a rozciagajaca sie od pierwszej warstwy epitaksjal¬ nej w dól do podloza (20).13. Przyrzad wedlug zastrz. 11, znamienny tym, ze drugi obszar (2) styka sie z lezacym pod nim nastepnym obszarem (30) o pierwszym typie prze¬ wodnictwa, który to obszar (30) wraz z drugim ob- , szarem (2), pierwszym obszarem (1), czwartym obsza¬ rem w obszarze kontaktowym (4) i stfefa emitera (7) o drugim typie przewodnictwa tworzy tyrystor (Fig. 4).14. Przyrzad wedlug zastrz. 13, znamienny tym, ze nastepny obszar (30) o pierwszym typie prze¬ wodnictwa jest polaczony z powierzchnia (8) przez silnie domieszkowana strefe (35) o pierwszym typie przewodnictwa, nie stykajaca sie z pierwszym ob¬ szarem (1) i trzecim obszarem (3).15. Przyrzad wedlug zastrz. 13, znamienny tym, ze drugi obszar (2) jest warstwa pólprzewodnika 40 o drugim typie przewodnictwa^na której obu stro¬ nach jest wytworzona kombinacja obszarów pierw¬ szego obszaru (1, 1'), trzeciego obszaru (3, 3') i czwartego obszaru w obszarze kontaktowym (4, 4'), a przynajmniej na jednej stronie czwartego ob- 45 szaru w obszarze kontaktowym (4, 4') jest wytwo¬ rzona strefa powierzchniowa (7, 7') o drugim typie przewodnictwa.16. Przyrzad wedlug zastrz. 9, znamienny tym, ze w pierwszym obszarze (1) sa wytworzone strefa ba- 50 zy (50) o drugim typie przewodnictwa i^ strefa emi¬ tera (51) o pierwszym typie przewodmctwa, przy czym pierwszy obszar (1) i czwarty obszar w obsza¬ rze kontaktowym (4) tworza razem strefe kolekto¬ rowa tranzystora. 5517. Przyrzad wedlug zastrz. 16, znamienny tym, ze strefa bazy (50) graniczy z trzecim obszarem (3) wchodzac w glab tego obszaru. 30 35116 562 12 5 7 <¦ 13 1 pjg 2 T 42 4' V 31 L A J , U' I I I S[ BO; 1 | | 4 16 8 50 /51 Fig. 5 J^jg^fc^j^1 ^^ 5 ii -^ Fig. 6 2 M 1 lS 13 9' 12 Fig. 8 Fig. 9 i 1 5^- 1- 3-1 r 7 4 V ( ? 1 ir 60 Fig. 10 16 3 6 1 10 15 7 14 4 8 60 Fig. 11116 562 JL -s ,10 1 t-Es I L^4 !„r P*i^-T---^ ^ t EsJ 2 5 B Eb 12 B 6 V^__P___5 2 % 12C \^-Mt - 4 lh=t£-T d 6 \ P" 5 2 B Eb 12D -4 °* n. I 2' L L_ 44#. t 12^ FIG.12 (cmV-1) 22 20 18 16 Vi 12 10 8 4- 0- ^ A _ Lic 10 12 -N.d(cm'^) FIG13 PL PL PL
PL1979212822A 1978-01-18 1979-01-16 Semiconductor instrument PL116562B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7800582A NL183859C (nl) 1978-01-18 1978-01-18 Halfgeleiderinrichting bevattende tenminste een halfgeleiderelement met drie opeenvolgende zones van afwisselend geleidingstype.
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (2)

Publication Number Publication Date
PL212822A1 PL212822A1 (pl) 1979-09-10
PL116562B1 true PL116562B1 (en) 1981-06-30

Family

ID=26645384

Family Applications (1)

Application Number Title Priority Date Filing Date
PL1979212822A PL116562B1 (en) 1978-01-18 1979-01-16 Semiconductor instrument

Country Status (15)

Country Link
US (1) US4292642A (pl)
JP (1) JPS54109780A (pl)
AT (1) AT380975B (pl)
AU (1) AU518446B2 (pl)
BE (1) BE873570A (pl)
BR (1) BR7900229A (pl)
CA (1) CA1131801A (pl)
CH (1) CH638928A5 (pl)
DE (1) DE2901193C2 (pl)
ES (1) ES476907A1 (pl)
FR (1) FR2415370A1 (pl)
GB (1) GB2013029B (pl)
IT (1) IT1110026B (pl)
PL (1) PL116562B1 (pl)
SE (1) SE432497B (pl)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
NL186665C (nl) * 1980-03-10 1992-01-16 Philips Nv Halfgeleiderinrichting.
DE3017313A1 (de) * 1980-05-06 1981-11-12 Siemens AG, 1000 Berlin und 8000 München Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
JPS5753977A (ja) * 1980-09-17 1982-03-31 Matsushita Electronics Corp Toranjisuta
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
US4783688A (en) * 1981-12-02 1988-11-08 U.S. Philips Corporation Schottky barrier field effect transistors
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
FR2543739B1 (fr) * 1983-03-30 1986-04-18 Radiotechnique Compelec Procede de realisation d'un transistor bipolaire haute tension
GB2148589B (en) * 1983-10-18 1987-04-23 Standard Telephones Cables Ltd Improvements in intergrated circuits
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
JPS63253664A (ja) * 1987-04-10 1988-10-20 Sony Corp バイポ−ラトランジスタ
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832731A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
JPH03235367A (ja) * 1990-02-13 1991-10-21 Mitsubishi Electric Corp 半導体集積回路装置
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3547884B2 (ja) 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
JP3768656B2 (ja) * 1997-09-18 2006-04-19 三菱電機株式会社 半導体装置
DE10036007B4 (de) * 2000-07-25 2015-03-26 Robert Bosch Gmbh Anordnung mit einem Magnetotransistor, Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor und Verfahren zum Messen eines Magnetfeldes
JP3846796B2 (ja) * 2002-11-28 2006-11-15 三菱電機株式会社 半導体装置
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
US9087713B2 (en) * 2012-10-12 2015-07-21 Power Integrations, Inc. Semiconductor device with shared region
JP6207985B2 (ja) 2013-11-21 2017-10-04 三菱電機株式会社 半導体装置およびその製造方法
WO2018051412A1 (ja) 2016-09-13 2018-03-22 三菱電機株式会社 半導体装置
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442723A (en) * 1964-12-30 1969-05-06 Sony Corp Method of making a semiconductor junction by diffusion
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (pl) * 1969-06-24 1974-08-27
JPS5012665B1 (pl) * 1970-05-19 1975-05-13
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
JPS50147673A (pl) * 1974-05-17 1975-11-26
JPS5140881A (ja) * 1974-10-04 1976-04-06 Hitachi Ltd Handotaisochi
US4017882A (en) * 1975-12-15 1977-04-12 Rca Corporation Transistor having integrated protection
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.

Also Published As

Publication number Publication date
BR7900229A (pt) 1979-08-14
DE2901193A1 (de) 1979-07-19
FR2415370A1 (fr) 1979-08-17
SE7900337L (sv) 1979-07-19
JPS54109780A (en) 1979-08-28
US4292642A (en) 1981-09-29
FR2415370B1 (pl) 1984-06-08
AU518446B2 (en) 1981-10-01
AU4340579A (en) 1979-07-26
GB2013029A (en) 1979-08-01
ATA31179A (de) 1985-12-15
BE873570A (fr) 1979-07-18
CH638928A5 (de) 1983-10-14
SE432497B (sv) 1984-04-02
IT7919305A0 (it) 1979-01-15
ES476907A1 (es) 1979-05-16
GB2013029B (en) 1982-05-19
CA1131801A (en) 1982-09-14
PL212822A1 (pl) 1979-09-10
IT1110026B (it) 1985-12-23
AT380975B (de) 1986-08-11
DE2901193C2 (de) 1982-09-30

Similar Documents

Publication Publication Date Title
PL116562B1 (en) Semiconductor instrument
EP0053854B1 (en) High voltage semiconductor devices
US10199456B2 (en) Method of manufacturing a semiconductor device having a charge compensation region underneath a gate trench
US4893160A (en) Method for increasing the performance of trenched devices and the resulting structure
EP1208600B1 (en) High voltage semiconductor device having a field plate structure
US4642666A (en) High power MOSFET with low on-resistance and high breakdown voltage
US4959699A (en) High power MOSFET with low on-resistance and high breakdown voltage
EP0182422B1 (en) High breakdown voltage semiconductor devices
US6049109A (en) Silicon on Insulator semiconductor device with increased withstand voltage
JP2968222B2 (ja) 半導体装置及びシリコンウエハの調製方法
US20090057713A1 (en) Semiconductor device with a semiconductor body
US20010048131A1 (en) Semiconductor device
US4805004A (en) Semiconductor device with a planar junction and self-passivating termination
JPH0336311B2 (pl)
EP0165644A1 (en) Semiconductor device having an increased breakdown voltage
US7989921B2 (en) Soi vertical bipolar power component
WO2001065607A2 (en) Trench gate dmos field-effect transistor
CN108447911A (zh) 一种深浅沟槽半导体功率器件及其制备方法
JP2001522533A (ja) シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
JP2024511552A (ja) 信頼性及び導通が向上したトレンチ型パワー・デバイス
US6559502B2 (en) Semiconductor device
WO1994025989A1 (en) An integrated circuit with improved reverse bias breakdown
US20220045189A1 (en) Insulated trench gates with multiple layers for improved performance of semiconductor devices
KR100910798B1 (ko) 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법
US5057440A (en) Manufacturing gate turn-off thyristor having the cathode produced in two diffusion steps