CH638928A5 - Halbleiteranordnung. - Google Patents

Halbleiteranordnung. Download PDF

Info

Publication number
CH638928A5
CH638928A5 CH41779A CH41779A CH638928A5 CH 638928 A5 CH638928 A5 CH 638928A5 CH 41779 A CH41779 A CH 41779A CH 41779 A CH41779 A CH 41779A CH 638928 A5 CH638928 A5 CH 638928A5
Authority
CH
Switzerland
Prior art keywords
region
junction
zone
semiconductor
conductivity type
Prior art date
Application number
CH41779A
Other languages
English (en)
Inventor
Johannes Arnoldus Appels
Marnix Guillaume Collet
Paul Anton Herman Hart
Johannes Fransiscus Verhoeven
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL7800582A external-priority patent/NL183859C/xx
Priority claimed from NLAANVRAGE7807835,A external-priority patent/NL184552C/xx
Application filed by Philips Nv filed Critical Philips Nv
Priority to FR8017741A priority Critical patent/FR2463391A1/fr
Publication of CH638928A5 publication Critical patent/CH638928A5/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem bipolaren Hochspannungshalbleiterschaltungselement, das ein inselför-60 miges erstes Gebiet von einem ersten Leitungstyp enthält, das an eine nahezu ebene Oberfläche grenzt und das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen ersten pn-Übergang bildet, der sich nahezu parallel zu der Oberfläche erstreckt, wobei das erste Gebiet seitlich wenig-65 stens teilweise von einem zweiten pn-Übergang mit zugehöriger Erschöpfungszone begrenzt ist, der zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitungstyp gebildet ist, das sich zwischen dem zweiten Gebiet und der
3
638 928
Oberfläche erstreckt, wobei der genante zweite pn-Übergang eine niedrigere Durchschlagspannung als die des ersten pn-Überganges aufweist, und wobei der genannte zweite pn-Übergang eine niedrigere Durchschlagspannung als die des ersten pn-Überganges aufweist, und wobei ein an die Oberfläche 5 und das das erste Gebiet grenzendes Kontaktgebiet vorgesehen ist, das im Halbleiterkörper völlig von dem ersten Gebiet begrenzt ist.
Eine Halbleiteranordnung der oben beschriebenen Art ist aus der britischen Patentschrift 1098760 bekannt. io
Bei planaren bipolaren Halbleiterschaltungselementen vom üblichen Typ wird ein pn-Übergang durch einen inselför-migen Teil (das erste Gebiet) einer auf einem Substrat (dem zweiten Gebiet) vom entgegengesetzten Leitungstyp liegenden Schicht gebildet. Das genannte erste Gebiet kann z.B. die is Basiszone eines Bipolartransistors sein. Der parallel zu der Oberfläche verlaufende pn-Übergang zwischen der Insel und dem Substrat bildet dann den obengenannten ersten pn-Übergang, während der zweite pn-Übergang zwischen der Insel und z.B. einer die Insel seitlich begrenzenden diffundier- 20 ten Isolierzone vom genannten entgegengesetzten Leitungstyp gebildet wird.
In vielen Fällen ist die Durchschlagspannung, die bei diesen Anordnungen zwischen dem ersten und dem weiten Gebiet erreicht werden kann, ungenügend. Dies ist darauf 25 zurückzuführen, dass lange bevor die theoretisch auf Grund des Dotierungsprofils zu erwartende Durchschlagspannung des ersten pn-Übergangs erreicht ist, an der Oberfläche bereits Durchschlag an dem zweiten pn-Übergang infolge der dort z.B. durch die hohen Dotierungskonzentrationen und Dotie- 30 rungsgradienten, durch das Vorhandensein von Oberflächen-zuständen oder durch starke Randkrümmung des pn-Übergangs verursachten ungünstigen Feldverteilung auftritt.
Es wurde versucht, darin eine Verbesserung zu bewirken, dadurch dass in die Halbleiteroberfläche Nuten geätzt wer- 35 den, die sich nach unten bis in das zweite Gebiet erstrecken und die genannten Isolierungsdiffusionszonen ersetzen.
Dadurch werden die beschriebenen Randeffekte wenigstens teilweise vermieden, weil der verbleibende pn-Übergang nun völlig parallel zu der Oberfläche verläuft und in der Nut 40 endet.
Dieses Verfahren weist jedoch zwei wesentliche Nachteile auf. Einmal ist die Oberfläche nicht mehr eben, wodurch sich bei der Bildung der Metallisierung an den Stellen der Nuten Probleme ergeben und Gefahr eines Bruches in dem Metal- 45 lisierungsmuster entsteht. Zweitens ist der (normalerweise zwischen einem höher dotierten und einem niedriger dotierten Gebiet gebildete Winkel, unter dem der pn-Übergang die Wand der Nut schneidet, im allgemeinen ungünstig (spitzer Winkel in dem höher dotierten Gebiet). 50
Um dies möglichst zu vermeiden, wird die Wand der Nut üblicherweise mit einer Glasschicht passiviert, in der (meistens negative) elektrische Ladungen erzeugt sind. Dadurch kann die ungünstige Feldverteilung an der Oberfläche korrigiert werden. Bei höheren Temperaturen, die im Betriebszustand 55 bei Hochspannungstransistoren manchmal auftreten können, können diese Glasarten aber ihre elektrische Ladung verlieren und unwirksam werden.
In der genannten britischen Patentschrift 1098760 wird ein Bipolartransistor beschrieben, bei dem in dem Basisgebiet eine 60 an die Emitterzone grenzende höher dotierte Zone erzeugt ist, wobei sich die Erschöpfungsschicht des Kollektor-Basis-Übergangs in einer Richtung quer in der Oberfläche bis zu dieser hochdotierten Zone erstreckt.
Der Erfindung liegt die Aufgabe zugrunde, eine neue 65 Halbleiteranordnung mit einem bipolaren Hochspannungs-halbleiterschaltungselement, z.B. einem Transistor, anzugeben, bei dem die Durchschlagspannung des Kollektor-Basis-Übergangs nahezu nicht durch die Feldverteilung an der Oberfläche herabgesetzt wird und die Hableiteroberfläche völlig eben bleiben kann, bei dem weiter keine komplizierten Passivie-rungsmittel verwendet zu werden brauchen und zur Anwendung in monolithischen integrierten Schaltungen geeignet ist.
Eine Halbleiteranordnung der eingangs erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass die Dotierungskonzentration und die Dicke des ersten Gebietes derart gering sind, dass beim Anlegen einer Spannung in der Sperrrichtung zwischen dem ersten und dem zweiten Gebiet sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet und dem dritten Gebiet von dem ersten pn-Übergang aufwärts zu der Oberfläche erstreckt bei einer Spannung zwischen dem genannten ersten und dem genannten zweiten Gebiet, die niedriger als die Durchschlagspannung des zweiten pn-Über-gangs ist.
Dadurch, dass das erste Gebiet vom ersten Leitungstyp bei einer Spanung, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs zwischen dem ersten und dem dritten Gebiet ist, bereits völlig verarmt ist, wird die Durchschlagspannung nicht mehr durch diesen zweiten Übergang, sondern im wesentlichen durch den parallel zu der Oberfläche verlaufenden ersten pn-Übergang bestimmt. Beim Anlegen einer Spannung in der Sperrichtung zwischen dem zweiten Gebiet und dem Kontaktgebiet steht praktisch die ganze Sperrspannung, nachdem das erste Gebiet völlig verarmt ist, zwischen dem genannten Kontaktgebiet und der Grenze der Erschöpfungszone in dem zweiten Gebiet (das erwünschtenfalls völlig verarmt sein kann, bevor Durchschlag auftritt).
Ausser der so erhaltenen hohen Durchschlagspannung, die sich unter Umständen der theoretisch höchsten Durchschlagspannung nähern kann, ist ein weiterer wichtiger Aspekt der Erfindung der, dass an der Oberfläche wenig oder keine Passi-vierungsprobleme auftreten werden infolge der Tatsache, dass das erste Gebiet völlig verarmt ist. Es ist dadurch überflüssig geworden, mit schwer zusammensetzbaren und unstabilen Gläsern zu arbeiten, und in gewissen Fällen kann eine Passi-vierungsschicht völlig weggelassen werden.
Um die Vorteile der Erfindung optimal auszunutzen, soll der Abstand zwischen dem Rand des Kontaktgebietes und dem zweiten pn-Übergang nicht zu klein sein, damit vermieden wird, dass vorzeitig an der Oberfläche zwischen dem Kontaktgebiet und dem zweiten pn-Übergang eine zu hohe Feldstärke auftritt. Daher ist vorzugsweise der Abstand, längs der Oberfläche gerechnet, zwischen dem Kontaktgebiet und dem zweiten pn-Übergang grösser als der Abstand, über den sich die zu dem zweiten pn-Übergang gehörige Erschöpfungszone längs der Oberfläche bei der Durchschlagspannung dieses zweiten pn-Übergangs erstreckt.
Obgleich eine erhebliche Herabsetzung der Oberflächen-feldstärke in allen Fällen durch den genannten Erschöpfungszustand erhalten wird, kann, wie sich herausgestellt hat, eine weitere Optimierung der Durchschlagspannung erzielt werden, wenn die Maxima in der Feldstärke, die am. zweiten pn-Übergang und am Rand des genannten Kontaktgebietes auftreten, auch nahezu den gleichen Wert aufweisen. Wie nachstehend an Hand der Zeichnungen im Detail erläutert werden wird, ist eine bevorzugte Ausführungsform daher dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen /cm3 und die Dicke d in cm des ersten Gebietes die Bedingung erfüllen:
2,6- IO2 e E /Vß/L < N-d <5,1-105 s E,
wobei e die relative Dielektrozitätskonstante und E die kritische Feldstärke in V/cm, bei der Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm des genannten Kontaktgebietes
638 928
4
von dem zweiten pn-Übergang und VB den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Übergangs in Volt darstellen. Wenn in diesem Falle die Bedingungen ausserdem derart gewählt werden, dass N • d nahezu gleich 3,0- IO5 e E und 1,4-10-5 VB ist, ist sichergestellt, die maximale Feldstärke am ersten pn-Übergang immer grösser als in den obengenannten an der Oberfläche auftretenden Maxima sein wird, so dass der Durchschlag immer am ersten pn-Übergang und nicht an der Oberfläche auftritt.
Um den wesentlichen Teil der Ladung in dem Erschöpfungsgebiet in dem zweiten Gebiet speichern zu können, wodurch die Mindestdicke des ersten Gebietes herabgesetzt wird, wird es oft bevorzugt, dass das zweite Gebiet wenigstens in der Nähe des ersten Gebietes eine niedrigere Dotierungskonzentration als das erste Gebiet aufweist.
Obgleich sich in vielen Fällen die Erschöpfungszone des ersten pn-Übergangs ohne Bedenken über die Dicke des zweiten Gebietes erstrecken kann, wird in anderen Fällen vorzugsweise dafür gesorgt, dass das zweite Gebiet eine derartige Dicke aufweist, dass sich bei der Durchschlagspannung des ersten pn-Übergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke des genannten Gebietes ist. In diesem Falle wird sichergestellt, dass die Durchschlagspannung nicht durch die Dicke des zweiten Gebietes beeinträchtigt werden kann.
Obwohl die beschriebene Halbleiterstruktur auch anders ausgebildet werden kann, wird u.a. aus technologischen Gründen die Konstruktion bevorzugt, bei der das erste Gebiet durch eine epitaktische Schicht vom ersten Leitungstyp gebildet wird, die auf dem zweiten Gebiet abgelagert wird. Das dritte Gebiet, das an das erste Gebiet grenzt, braucht sich nicht über die ganze Dicke des ersten Gebietes zu erstrecken. Es reicht aus, wenn sich wenigstens im Betriebszustand die zugehörige Erschöpfungszone über die ganze Dicke des ersten Gebietes erstreckt und das inselförmige erste Gebiet über wenigstens einen Teil seines Umfangs begrenzt. Vorzugsweise wird jedoch das erste Gebiet lateral vollständig von dem zweiten pn-Übergang begrenzt, obschon manchmal andere Strukturen bevorzugt werden, bei denen das erste Gebiet lateral z.B. teilweise von dem zweiten pn-Übergang und zum übrigen Teil auf verschiedene Weise, z.B. von einem mit einer Vertiefung versehenen Isoliermaterial oder von einer z.B. mit passivierendem Glas gefüllten Nut, begrenzt wird.
Das Hochspannungsbipolarhalbleiterschaltungselement kann z.B. eine Diode sein. Das genannte Kontaktgebiet kann eine Elektrode oder eine Elektrodenzone sein, die direkt mit der Quelle der genannten Sperrspannung verbunden ist, aber kann z.B. auch eine Halbleiterzone sein, die selber nicht mit einem Anschlussleiter versehen ist, sondern auf andere Weise, z.B. über eine angrenzende Halbleiterzone, auf das gewünschte Potential gebracht wird.
Nach einer wichtigen bevorzugten Ausführungsform bildet das genannte inselförmige erste Gebiet eine Kollektorzone oder eine Basiszone eines Bipolarhochspannungstransistors, wobei das genannte Kontaktgebiet ein viertes Halbleitergebiet vom ersten Leitungstyp ist, das eine höhere Dotierungskonzentration als das erste Gebiet aufweist und wenigstens lateral von dem ersten Gebiet umgeben wird.
In vielen Anwendungen wird die Erfindung dazu benutzt, einen Hochspannungstransistor zu erhalten, der entweder eine diskrete Einheit ist oder einen Teil eines komplizierteren Halbleiterschaltungselements bildet. Nach einer wichtigen bevorzugten Ausführungsform ist daher in dem vierten Gebiet eine an die Oberfläche grenzende und weiter völlig von dem vierten Gebiet umgebene Emitterzone vom zweiten Leitungstyp erzeugt, wobei das erste Gebiet und das vierte Gebiet zusammen die Basiszone und das zweite Gebiet die Kollektorzone des Transistors bilden. Dabei bildet nach einer weiteren bevorzugten Ausführungsform das erste Gebiet einen Teil einer ersten epitaktischen Schicht vom ersten Leitungstyp und ist durch das dritte Gebiet von dem übrigen Teil der ersten epitaktischen Schicht getrennt und das zweite Gebiet ein insel-förmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp, die auf einem Substrat vom ersten Leitungstyp abgelagert ist, wobei dieser inselförmige Teil von dem übrigen Teil der zweiten epitaktischen Schicht durch eine nicht an das erste und das dritte Gebiet grenzende sich von der ersten epitaktischen Schicht bis zu dem Substrat erstreckende Trennzone vom ersten Leitungstyp getrennt ist. Diese Struktur ist von Bedeutung, weil sie sich leicht integrieren lässt.
Der Transsitor kann einen Teil eines komplizierten Halbleiterschaltungselements bilden. So ist eine wichtige bevorzugte Ausführungsform dadurch gekennzeichnet, dass das zweite Gebiet an ein darunterliegendes weiteres Gebiet vom ersten Leitungstyp grenzt, das mit dem zweiten Gebiet, dem ersten Gebiet, dem vierten Gebiet und der darin erzeugten Zone vom zweiten Leitungstyp einen Thyristor bildet. Dabei wird das genannte weitere Gebiet mit Vorteil durch eine nicht an das erste und das dritte Gebiet grenzende hochdotierte Zone vom ersten Leitungstyp-mit der Oberfläche verbunden sein.
Eine besonders vorteilhafte Ausführungsform dieser Thyristorausführungen, bei der zweiseitig das Prinzip nach der Erfindung benutzt wird, ist dadurch gekennzeichnet, dass das zweite Gebiet eine Halbleiterschicht vom zweiten Leitungstyp ist, auf der auf beiden Seiten je eine Kombination der genannten ersten, dritten und vierten Gebiete erzeugt ist, wobei auf mindestens einer Seite in das vierte Gebiet eine Oberflächenzone vom zweiten Leitungstyp eingebettet ist.
Eine ganz andere bevorzugte Ausführungsform eines Bipolartransistors nach der Erfindung ist dadurch gekennzeichnet, dass in dem ersten Gebiet eine Basiszone vom zweiten Leitungstyp und darin eine Emitterzone vom ersten Leitungstyp erzeugt sind, wobei das erste und das vierte Gebiet zusammen die Kollektorzone des Transistors bilden. Die Basiszone kann in dieser Ausführungsform an das dritte Gebiet grenzen und in dieses Gebiet übergehen. Auch die «semilaterale» Transistorstruktur eignet sich besonders gut zur Anwendung in monolithischen integrierten Schaltungen.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung,
Fig. 2 eine leicht integrierbare Form der Anordnung nach Fig. 1,
Fig. 3 schematisch im Querschnitt eine andere Ausführungsform der Anordnung nach der Erfindung,
Fig. 4 schematisch im Querschnitt eine Abwandlung nach Fig. 3,
Fig. 5 schematisch im Querschnitt eine weitere Ausführungsform der Anordnung nach der Erfindung,
Fig. 6 schematisch im Querschnitt eine Abwandlung der Anordnung nach Fig. 5,
Fig. 7 und 8 schematisch im Querschnitt Anordnungen nach der Erfindung mit verschiedener Inselisolierung,
Fig. 9 eine Draufsicht auf eine noch weitere Ausführungsform der Erfindung,
Fig. 10 schematisch einen Querschnitt durch die Anordnung nach Fig. 9 längs der Linie X-X,
Fig. 11A bis E die Feldvèrteilung für verschiedene Abmessungen und Dotierungen, und
Fig. 12 für eine bevorzugte Ausführungsform die Beziehung zwischen Dotierung, Abmessungen und theoretisch eindimensionaler Durchschlagspannung des inselförmigen ersten Gebietes.
Die Figuren sind der Deutlichkeit halber schematisch und
5
10
15
20
25
30
35
40
45
50
55
60
65
5
638 928
nicht massstäblich gezeichnet. Entsprechende Teile sind in der Regel mit denselben Bezugszeichen bezeichnet. In den Querschnitten sind Halbleitergebiete vom gleichen Leitungstyp in der Regel in derselben Richtung schraffiert.
Fig. 1 zeigt schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung. Die Anordnung nach diesem Beispiel ist symmetrisch um eine Achse M-M'. Sie enthält einen Halbleiterkörper 11 (in diesem Beispiel aus Silizium, obgleich natürlich auch andere Halbleitermaterialien verwendet werden können). Der Halbleiterkörper 11 enthält ein Bipo-larhochspannungshalbleiterschaltungselement, z.B. einen Transistor, mit nacheinander einer Emitterzone, einer Basiszone und einer Kollektorzone abwechselnden Leitungstyps, in diesem Beispiel einer n-leitenden Emitterzone, einer p-leiten-den Basiszone und einer n-leitenden Kollektorzone. Dabei enthält von den Kollektor- und Basiszonen eine, im vorliegenden Ausführungsbeispiel die Basiszone, ein an eine praktisch ebene Oberfläche 8 grenzendes inselförmiges erstes Gebiet 1 von einem ersten Leitungstyp, in diesem Falle dem p-Lei-tungstyp, das mit einem darunterliegenden zweiten Gebiet 2 vom zweiten Leitungstyp, in diesem Falle also dem n-Lei-tungstyp, einen praktisch parallel zu der Oberfläche 8 verlaufenden ersten pn-Übergang 5 bildet. Das erste Gebiet 1 wird seitlich wenigstens teilweise (und in diesem Beispiel völlig) von einem zweiten pn-Übergang 6 begrenzt, der zwischen dem ersten Gebiet 1 und einem sich zwischen dem zweiten Gebiet 2 und der Oberfläche 8 erstreckenden Gebiet 3 vom zweiten (n-) Leitungstyp, das eine höhere Dotierungskonzentration als das zweite Gebiet 2 aufweist, gebildet wird. Der pn-Übergang 6 weist eine niedrigere Durchschlagspannung als der erste pn-Übergang 5 auf, weil die Dotierung des Gebietes 3 höher als die des Gebietes 2 ist. Im ersten Gebiet 1 ist weiter ein Kontaktgebiet, das in diesem Beispiel ein an die Oberfläche 8 grenzendes viertes Gebiet 4 vom ersten (p-)Leitungstyp ist, mit einer die des ersten Gebietes 1 überschreitenden Dotierung erzeugt. Das vierte Gebiet 4 grenzt an das erste Gebiet 1 und wird wenigstens seitlich von diesem Gebiet 1 begrenzt und bildet zusammen mit dem Gebiet 1 die Basiszone. Im vierten Gebiet 4 ist*eine an die Oberfläche grenzende und weiter völlig von dem Gebiet 4 umgebene n-leitende Emitterzone 7 erzeugt. Auf der Unterseite ist eine hochdotierte n-leitende Schicht 12 erzeugt, auf der eine Metallschicht 13 einen ohm-schen Kollektorkontakt bildet. Auf der Oberfläche 8 befindet sich auch eine elektrisch isolierende Schicht 16, in diesem Beispiel aus Siliziumoxid, und über Fenster darin sind die Zonen 4 und 7 mit Metallschichten 14 und 15 kontaktiert.
Die bisher beschriebene Transistorstruktur würde normalerweise eine Kollektor-Basis-Durchschlagspannung aufweisen, die erheblich niedriger als die theoretisch aufgrund der Dotierung der unterschiedlichen Halbleitergebiete zu erwartende Durchschlagspannung ist, wobei der Durchschlag an der Oberfläche auftreten würde. Dies wird u.a. durch Oberflä-chenzustände und durch die hohe Dotierung des Gebietes 3 herbeigeführt. Dies führt zu einer Feldverteilung längs der Oberfläche 8, bei der die maximale Feldstärke in der Nähe der Stelle auftritt, an der der pn-Übergang 6 die Oberfläche schneidet, so dass Durchschlag an der Oberfläche auftritt.
Nach der Erfindung sind die Dotierungskonzentration und die Dicke des ersten Gebietes 1 derart gering, dass beim Anlegen einer Spannung in der Sperrichtung zwischen dem ersten Gebiet 1 und dem zweiten Gebiet 2 sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet 4 und dem dritten Gebiet 3 von dem ersten pn-Übergang 5 bis zu der Oberfläche 8 bereits bei einer Spannung zwischen dem ersten Gebiet 1 und dem zweiten Gebiet 2 erstreckt, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs 6 ist. Die Grenzen 9 und 10 der Erschöpfungszone in diesem Zustand sind in Fig. 1 gestrichelt angegeben. Die Durchschlagspannung wird nun nicht mehr im wesentlichen durch den pn-Übergang 6, sondern hauptsächlich durch den pn-Übergang 5 bestimmt, der infolge der verhältnismässig niedrigen Dotierung sowohl des Gebietes 1 als auch des Gebietes 2 eine viel höhere Durchschlagspannung aufweist, was auf die günstigere Feldverteilung an der Oberfläche zurückzuführen ist.
Die Anordnung nach Fig. 1 lässt sich z.B. auf folgende Weise herstellen. Es wird von einem hochdotierten n-leitenden Siliziumsubstrat 12 mit einem spezifischen Widerstand von z.B. 0,001 Cl- cm ausgegangen. Darauf wird durch Anwendung allgemein üblicher Techniken eine n-leitende epitaktische Schicht 2 mit einer Dicke von etwa 40 (im und einem spezifischen Widerstand von 50 Q.-cm (Dotierung 1014 Atome/cm3) niedergeschlagen. Auf dieser Schicht wird epitaktisch eine p-leitende Schicht 1 mit einer Dicke von 10 jj.ni und einem spezifischen Widerstand von etwa 25 O-cm (Dotierung 5,5 • 1014 Atome/cm3) niedergeschlagen. Dann wird durch eine tiefe n-Diffusion von z.B. Phosphor die Isolierzone 3 erzeugt, wonach eine Oxidschicht 16 erzeugt wird und über Fenster in dieser Oxidschicht durch Anwendung üblicher Diffusionsund/oder Implantationstechniken eine hochdotierte p-leitende Zone 4 mit einer Dicke von 5,5 (im und darin eine hochdotierte n-leitende Emitterzone 7 mit einer Dicke von 3 |im erzeugt werden. Auf den Gebieten 12,4 und 7 werden anschliessend Kontakte in Form von Metallschichten 13, 14 und 15 abgelagert. Damit ist der Transistor nach Fig. 1 erhalten. Infolge der für die Schichten 1 und 2 gewählten Dotierung und Dicke ist bereits bei einer Spannung von 250 V in der Sperrrichtung über dem Kollektor-Basis-Übergang 5 das inselförmige Gebiet 1, das von der Zone umgeben wird, von dem pn-Übergang 5 bis zu der Oberfläche 8 völlig verarmt. Dann breitet sich bei weiterer Erhöhung der Kollektor-Basisspannung die Erschöpfungszone in dem Gebiet 2 aus, bis schliesslich bei einer Spannung von etwa 800 V Durchschlag auftritt.
Der Abstand L zwischen dem «vierten Gebiet» oder Kontaktgebiet 4 und dem Rand des ersten Gebietes 1, d.h. bis zu dem pn-Übergang 6, längs der Oberfläche (siehe Fig. 1) ist in diesem Beispiel 73 (im. Dieser Abstand ist grösser als der Abstand (etwa 30 (im), über den sich die Erschöpfungszone des zweiten pn-Überganges 6, unter Berücksichtigung der Dotierungskonzentration der Gebiete 1 und 3, in seitlicher Richtung bei der Durchschlagspannung dieses Übergangs 6 erstrecken würde, wenn der pn-Übergang 5 fehlen würde, welche Durchschlagspannung etwa 370 V beträgt. Die Erschöpfungszone, die sich bei Erhöhung der Kollektor-Basisspannung von dem pn-Übergang 6 her in seitlicher Richtung in dem Gebiet 1 erstrecken wird, erreicht somit nicht das Gebiet 4, ehe die sich von dem pn-Übergang 5 her nach oben ausbreitende Erschöpfungszone die Oberfläche 8 erreicht hat. Dadurch werden hohe Feldstärken an der Oberfläche vermieden und wird der Durchschlag praktisch völlig durch die Eigenschaften des ersten pn-Übergangs 5 bestimmt.
Im vorliegenden Beispiel ist die eindimensional berechnete Durchschlagspannung VB die der p + pn-Diode (4,1,2), in der das erste Gebiet zwischen 4 und 2 völlig erschöpft ist und eine Dicke von 4,5 (im aufweist. Diese Durchschlagspannung wird nach der Gleichung
VB = Edi -qNIdI2/2-8o8 + Vi-E2 &oe/qN2
berechnet, wobei e und E die obengenannte Bedeutung haben, di und Ni die Dicke (in cm) bzw. die Dotierungskonzentration (in Atomen/cm3) des Gebietes 1 zwischen den Gebieten 2 und 4, eo die absolute Dielektrizitätskonstante (in Farad/cm) des freien Raumes, q die Elektronenladung in Coulomb und N2 die Dotierungskonzentration (in Atomen/cm3) des Gebietes 2 darstellen. In diesem Falle wird gefunden:
5
10
15
20
25
30
35
40
45
50
55
60
65
638 928
6
VB = 2126 V.
Demzufolge erfüllt die Anordnung nach diesem Beispiel die vorgenannte Gleichung:
2,6-102eE]/VB/L « N-d « 5,l-105sE,
wobei e = 11,7 und E = 2,5- IO5 V/cm in Silizium, L = 7,3* 10-3 cm, N = 5,-5-1014 cm-3 ist, und d= 10~3 cm ist, weil
10
2,6- IO2 e E i/Vß/L = 4,10-10"
N-d = 5,5-10" und 5,1-IO5 e E = 1,49-IO12.
Im Beispiel nach der Fig. 1 weist die Schicht 2 eine derar- 15 tige Dicke auf, dass sich bei Durchschlag die Erschöpfungszone noch nicht über die ganze Dicke der Schicht 2 erstreckt. Dies braucht aber nicht der Fall zu sein und, vorausgesetzt,
dass die Dicke der Schicht 2 genügend gross ist, um die gewünschte Durchschlagspannung zu erreichen, kann sich die 20 Erschöpfungszone bereits vor dem Erreichen dieser Durchschlagspannung bis zu dem Gebiet 12 erstrecken.
In Fig. 2 ist schematisch im Querschnitt eine gut integrierbare Form des Transistors nach Fig. 1 dargestellt. Das erste Gebiet 1 bildet dabei einen Teil einer ersten epitaktischen 25 Schicht vom ersten Leitungstyp und ist durch das dritte Gebiet 3 von dem übrigen Teil dieser ersten epitaktischen Schicht getrennt. Das zweite Gebiet 2 ist ein inselförmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp, die auf einem Substrat 20 vom ersten Leitungstyp erzeugt ist. Das 30 Gebiet 2 ist von dem übrigen Teil der zweiten epitaktischen Schicht durch eine nicht an das erste Gebiet 1 und das dritte Gebiet 3 grenzende sich von der ersten epitaktischen Schicht bis zu dem Substrat 20 erstreckende Trennzone 21 vom ersten Leitungstyp getrennt. Um den Kollektorwiderstand herabzu- 35 setzen, ist noch eine vergrabene Schicht 22 vom zweiten Leitungstyp erzeugt. Der Kollektorkontakt 23 befindet sich in dieser Ausführungsform auf der Oberfläche 8 auf der Zone 3.
Auch hier gilt wieder das Prinzip, dass das Gebiet 1 von dem pn-Übergang 5 bis zu dem Gebiet 4 völlig verarmt sein muss, 40 bevor Durchschlag des pn-Übergangs 6 auftritt.
Fig. 3 zeigt schematisch im Querschnitt eine andere Ausführungsform der Anordnung nach der Erfindung. Dabei grenzt das zweite Gebiet 2 vom zweiten Leitungstyp an ein darunterliegendes weiteres Gebiet 30 vom ersten Leitungstyp, 45 das zusammen mit dem zweiten niedrigdotierten Gebiet 2 vom zweiten Leitungstyp, dem niedrigdotierten ersten Gebiet 1 vom ersten Leitungstyp, dem hochdotierten vierten Gebiet 4 vom ersten Leitungstyp und der darin erzeugten Zone 7 vom zweiten Leitungstyp einen Thyristor bildet. In diesem Beispiel so ist als erster Leitungstyp der p-Typ und als zweiter Leitungstyp der n-Typ gewählt. Auf dem Gebiet 30 ist dann ein Anodenkontakt 31, auf der Zone 7 ein Kathodenkontakt 32 und auf der Zone 4 eine Steuerelektrode 33 gebildet. (Die Leitungstypen können auch umgekehrt sein, wobei 31 der Katho- 55 denkontakt und 32 der Anodenkontakt ist). Auch hier sind die Dotierung und die Dicke des ersten Gebietes 1 derart gewählt, dass letzteres beim Anlegen einer Sperrspannung über den pn-Übergängen 5 und 6 völlig verarmt ist, bevor Durchschlag des Übergangs 6 auftritt. 60
Der pn-Übergang 34 kann am Rande der Halbleiterscheibe enden. Im Beispiel nach Fig. 3 ist aber die Anordnung völlig planar ausgeführt, dadurch, dass (z.B. durch Aluminiumdiffusion) die tiefe, nicht an die Gebiet 1 und 3 grenzende p-lei-tende Zone 35 erzeugt wird, die das p-leitende Gebiet 30 mit 65 der Oberfläche 8 verbindet. Dadurch endet auch der pn-Übergang 34 längs der Zone 35 an der Oberfläche 8.
Eine Anordnung mit einem Thyristor kann statt auf die in
Fig. 3 dargestellte Weise, auch auf die im Querschnitt in Fig. 4 gezeigte Weise ausgeführt werden. Darin ist das zweite Gebiet 2 eine Halbleiterschicht vom zweiten Leitungstyp, in diesem Beispiel vom p-Typ, auf der auf beiden Seiten eine Kombination der ersten, dritten und vierten Gebiete (1,3,4 bzw. l',3',4') nach den vorhergehenden Beispielen erzeugt ist. Auf mindestens einer Seite ist in dem vierten Gebiet 4 eine n-leitende Oberflächenzone 7 erzeugt. So entsteht ein Thyristor, dessen Zonen 7,4,1,2,1' und 4' in dieser Reihenfolge die npnp-Struk-tur oder genauer gesagt die n+p+p-n-p~p+-Struktur bilden. Auf den Zonen 7 und 4' werden Stromkontakte 41 und 42 und z.B. auf der Zone wird eine Steuerelektrode 43 gebildet. Bei dieser Anordnung sind die tiefen und schwer zu erzeugenden Zonen 35 der Fig. 3 überflüssig.
In der Anordnung nach Fig. 4 könnte sich ohne Bedenken die Elektrode 42 auch über das Gebiet 1 erstrecken. Es ist jedoch nach einer Abwandlung auch möglich, diese Anordnung in eine symmetrische Anordnung vom «Triac»-Typ zu verwandeln, die in zwei Richtungen eine steuerbare Überschlagspannung («break-over voltage») aufweist. Dazu kann in dem Gebiet 4' auch eine hochdotierte n-leitende Zone 7' erzeugt werden, die in Fig. 4 gestrichelt angedeutet ist. So entsteht die npnpn-Struktur eines bilateral wirkenden Thyristors, wobei natürlich die Elektrode 42 nur mit dem Gebiet T in Kontakt sein darf, abgesehen von einem etwaigen gewünschten örtlichen Kurzschluss.
Eine ganze andere Ausführungsform der Anordnung nach der Erfindung ist schematisch im Querschnitt in Fig. 5 dargestellt. Auch in diesem Falle ist ein inselförmiges erstes Gebiet 1 von einem ersten Leitungstyp, in diesem Beispiel dem n-Typ, vorhanden, das auf der Unterseite von einem p-leitenden zweiten Gebiet 2 begrenzt wird, das mit dem Gebiet 1 einen pn-Übergang 5 bildet und seitlich von einem p-leitenden dritten Gebiet 3 begrenzt wird, das mit dem Gebiet 1 einen pn-Über-gang 6 bildet. Gleich wie in den vorhergehenden Beispielen sind die gewählten Dotierungskonzentrationen derart, dass der pn-Übergang 6, unter Berücksichtigung der verwendeten Dotierungen, an sich eine niedrigere Durchschlagspannung als der pn-Übergang 5 aufweist, während die DotieYungskon-zentration und die Dicke des Gebietes 1 derart gering sind, dass dieses Gebiet beim Anlegen einer Spannung in der Sperrrichtung über den pn-Übergängen 5 und 6 völlig verarmt ist, lange bevor Durchschlag am pn-Übergang 6 auftritt.
Die Anordnung enthält weiter, gleich wie in den vorhergehenden Beispielen, einen Bipolartransistor. In dieser Ausführungsform bildet aber das Gebiet 1 nicht die Basiszone, sondern die Kollektorzone dieses Transistors. Im Gebiet 1 ist eine p-leitende Basiszone 50 erzeugt, in der eine hochdotierte n-leitende Emitterzone 51 erzeugt ist. Das n-leitende hochdotierte vierte Gebiet 4, das sich in dem inselförmigen Gebiet 1 befindet, dient als Kontaktzone für das Kollektorgebiet, das durch das erste Gebiet 1 und das vierte Gebiet 4 zusammen gebildet wird.
Die Basiszone 50 ist hier derart erzeugt, dass sie an das dritte Gebiet 3 grenzt und in dieses Gebiet übergeht und mit dem Gebiet 1 eine Fortsetzung des pn-Übergangs 6 bildet. Die dargestellte Anordnung ist wieder symmetrisch um die Linie M-M'. Der so erhaltene Transistor weist eine sehr hohe Kollektor-Basisdurchspannung auf. Das Gebiet 1 weist im vorliegenden Beispiel eine Dotierungskonzentration von 2 • 10'4 Atomen/cm3 auf, während das Gebiet 2 eine Dotierungskonzentration von 1,7 • 1014 Atomen/cm3 aufweist, die Dicke des Gebietes 1 zwischen der Oberfläche 8 und dem pn-Übergang 5 15 |am beträgt, die Dicke der Basiszone 50 7 |i.m beträgt und die der Emitterzone 51 und des Gebietes 4 4 |j.m beträgt. Die Kollektor-Basis-Durchschlagspannung ist 1100 V; der L zwischen dem vierten Gebiet 4 und dem pn-Übergang 6 (siehe Fig. 5) beträgt 175 (im; dieser Abstand ist grösser als der
7
638 928
Abstand, über den sich die zu dem pn-Übergang 6 gehörige Erschöpfungszone seitlich bei der Durchschlagspannung dieses Übergangs erstrecken würde, wenn der pn-Übergang 5 fehlen würde. Dadurch tritt kein vorzeitiger Durchschlag an der Oberfläche auf.
Im vorliegenden Beispiel ist die eindimensional berechnete Durchschlagspannung VB die der n + np-Diode (4,1,2), in der das Gebiet 1 zwischen 4 und 2 völliog erschöpft ist und eine Dicke von 11 jim aufweist. Diese Durchschlagspannung ist VB = 1445 V. In diesem Falle, in dem L = 175 |im, N = 2-1014 cm-3 und d = 15 um ist, ist auch
2,6- IO2 e E /VßTL < N-d«5,l • IO5 8 E, weil
2,6- IO2 e Ej/VßTL = 2,19-10"
N-d = 3-10" und 5,1-IO5 e E = 1,49-IO12.
Bei dem Transistor nach Fig. 5 ist das Basisgebiet 50 mit dem Substrat 2 verbunden. Um einen gegen das Substrat 2 isolierten Transistor zu erhalten, kann dieser mit einer geringen Abänderung auf die in Fig. 6 dargestellte Weise ausgeführt werden, wobei die Basiszone 50 von dem dritten Gebiet 3 durch einen Teil des Gebietes 1 getrennt ist. Der Transistor ist dann gegen das Substrat 2 isoliert. Die Anordnung ist symmetrisch, z.B. drehsymmetrisch, um die Linie M-M'. Zwischen der Basiszone 50 und dem dritten Gebiet 3 kann eine Steuerspannung Vi von z.B. einigen Volt angelegt werden. Die Gebiete 50 und 3 bzw. 2 stehen beim Anlegen einer hohen Kollektor-Emitterspannung V2 in Bezug auf das Gebiet 1 praktisch auf dem gleichen Potential und auch in diesem Falle kann infolge der vollständigen Verarmung des Gebietes 1 eine sehr hohe Kollektor-Basis-Durchschlagspannung erreicht werden. Eine Schaltung mit Belastungswiderstand R ist in Fig. 6 dargestellt.
Um anzugeben, dass sich das dritte Gebiet 3 nicht immer durch die ganze Dicke der Schicht hindurch zu erstrecken braucht, ist in Fig. 7 schematisch im Querschnitt ein Transistor gleich dem nach Fig. 1 dargestellt, mit dem Unterschied, dass sich das Gebiet 3 von der Oberfläche 8 her nur über einen Teil der Dicke der Schicht 1 erstreckt. Indem dafür gesorgt wird, dass der pn-Übergang 6, gleich wie der pn-Übergang 5, in der Sperrichtung geschaltet ist, zu welchem Zweck das Gebiet 3 in der Praxis mit Vorteil, wie in der Zeichnung dargestellt, mit dem Substrat 12 verbunden sein kann, kann sich bei passender Wahl der Tiefe der Zone 3 die zu dem pn-Übergang 6 gehörige Erschöpfungszone bis zu dem Gebiet 2 erstrecken, wodurch die gewünschte Inselisolierung hergestellt ist. Die Grenzen der Erschöpfungszone bei niedriger Sperrspannung zwischen den Gebieten 1 und 3 bzw. 2 sind mit den gestrichelten Linien 9 und 10 angegeben.
Das Gebiet 3 kann sich auch von dem Gebiet 2 her nach oben in dem Gebiet 1 erstrecken, ohne dass es. an die Oberfläche 8 grenzt, vorausgesetzt, dass die zugehörige Erschöpfungszone die Oberfläche 8 erreicht (siehe z.B. Fig. 8).
Weiter ist es, wie oben bereits bemerkt wurde, nicht notwendig, dass der zweite pn-Übergang 6 das inselförmige Gebiet 1 seitlich völlig begrenzt. Die Begrenzung des Gebietes 1 kann teilweise durch den pn-Übergang 6 und zum übrigen Teil auf andere Weise erfolgen. Siehe z.B. die Fig. 9 und 10, in denen praktisch der gleiche Transistor wie in Fig. 1 dargestellt ist, und zwar in Fig. 9 in Draufsicht und in Fig. 10 schematisch im Querschnitt längs der Linie X-X. Dabei sind in Fig. 9 der Deutlichkeit halber die Metallschichten 14 und 15 weggelassen. In diesem Beispiel wird das inselförmige Gebiet 1 zu einem Teil von dem pn-Übergang 6 und zum übrigen Teil von einem durch örtliche Oxidation erzeugten versenkten Muster 60 aus Siliziumoxid begrenzt. Auch hier breitet sich die
Erschöpfungszone (9,10) in dem Gebiet 1 von dem ersten pn-Übergang 5 bis zu der Oberfläche 8 bei einer Sperrspannung über dem Übergang 5 aus, die erheblich niedriger als die Spannung ist, bei der Durchschlag an der Oberfläche am pn-Übergang 6 beim Fehlen des pn-Übergangs 5 auftreten würde.
An Hand der Fig. 11A bis E und 12 werden die obengenannten bevorzugten Dotierungskonzentrationen und Abmessungen näher erläutert.
Fig. 11A bis E sind schematische Querschnitte durch fünf verschiedene Möglichkeiten für die Feldverteilung in einer Diode, die dem inselförmigen ersten Gebiet in den vorhergehenden Beispielen entspricht. Der Deutlichkeit halber ist nur ein Teil der Diode dargestellt; die Diode ist annahmeweise drehsymmetrisch um die mit Es bezeichnete Achse. Das Gebiet 1 entspricht dem inselförmigen «ersten Gebiet» in jedem der vorgehenden Beispiele; der pn-Übergang 5 entspricht dem «ersten pn-Übergang» und der pn-Übergang 6 entspricht dem «zweiten pn-Übergang». In den Figuren ist annahmeweise das Gebiet 1 n-leitend und das Gebiet 2 p-leitend ; die Leitungstypen können aber auch umgekehrt werden, wie in den Fig. 1 und 2 der Fall ist. Die Dotierungskonzentration des Gebietes 2 ist in allen Fig. 11A bis E dieselbe.
Wenn zwischen dem n~-Gebiet 1 (über das n+-Kontaktge-biet 4) und dem p~-Gebiet 2 eine Spannung in der Sperrichtung über die pn-Übergänge 5 und 6 angelegt wird tritt eine Änderung der Feldstärkenverteilung Es entlang der Oberfläche gemäss der Linie S auf, während sich in der senkrechten Richtung die Feldstärke Eb gemäss der Linie B ändert.
Fig. 11A zeigt den Fall, in dem vollständige Erschöpfung der Schicht 1 bei der Durchschlagspannung noch nicht auftritt. Ein hoher Maximalwert der Feldstärke Es tritt an der Oberfläche am pn-Übergang 6 auf, der infolge der hohen Dotierung des p+-Gebietes 3 höher als der Maximalwert der Feldstärke Eb ist, der, in senkrechter Richtung gesehen, an dem pn-Übergang 5 auftritt. Wenn die kritische Feldstärke E überschritten wird (für Silizium etwa 2,5• IO5 V/cm und etwas von der Dotierung abhängig), tritt Durchschlag an der Oberfläche in der Nähe des Übergangs 6 auf, bevor sich die Erschöpfungszone (in Fig. IIA gestrichelt dargestellt) in senkrechter Richtung von dem Übergang 5 zu der Oberfläche erstreckt.
Fig. 11B bis 1 IE zeigen Fälle, in denen die Dotierungskonzentration N und die Dicke d der Schicht 1 derart sind, dass vor dem Auftreten von Oberflächendurchschlag am Übergang 6 die Schicht 1 von dem Übergang 5 bis zu der Oberfläche völlig erschöpft ist. Über einen Teil der Bahn zwischen den Gebieten 3 und.4 ist die Feldstärke Es entlang der Oberfläche konstant, während sowohl an der Stelle des pn-Übergangs als auch an der Stelle des n+n-Übergangs am Rande des Gebietes 4 (infolge Randkrümmung des n+n-Übergangs) Spitzen in der Feldstärkeverteilung gebildet werden.
In dem Fall nach Fig. 11B ist der Spitzenwert am höchsten an dem Übergang 6 und höher als der Maximalwert von Eb am Übergang 5, so dass Durchschlag in diesem Gebiet an der Oberfläche, aber bei verhältnismässig höheren Werten als im Falle nach Fig. 11A auftreten wird, weil die Feldstärkevertei-lung an der Oberfläche homogener ist, so dass die Maxima abnehmen werden. Der Fall nach Fig. 11B kann aus dem nach Fig. 11A z.B. dadurch erhalten werden, dass die Dicke d der Schicht 1 bei gleichbleibender Dotierung herabgesetzt wird.
Fig. 1 IC zeigt den im Vergleich zu Fig. 11B umgekehrten Fall in bezug auf die Oberflächenfeldstärke. In diesem Falle ist die Feldstärkespitze am Rande des Gebietes 4 viel höher als am pn-Übergang 6. Dieser Fall kann sich z.B. ergeben, wenn die Schicht 1 einen sehr hohen spezifischen Widerstand aufweist und das Gebiet 1 vor dem Auftreten der Durchschlagspannung erschöpft ist. In diesem Fall kann Durchschlag am Rande des Gebietes 4 auftreten, wenn die maximale Feld5
10
15
20
25
30
35
40
45
50
55
60
65
638 928
stärke am genannten Rand höher als die am pn-Übergang 5 ist.
Günstiger ist der in Fig. HD dargestellte Fall. In diesem Fall wird dafür gesorgt, dass die Dotierungskonzentration und die Dicke des Gebietes 1 derart sind, dass die beiden Feldstärkespitzen an der Oberfläche nahezu gleich sind. Obwohl Durchschlag an der Oberfläche noch auftreten wird, wenn, wie in Fig. 11D dargestellt, die maximale Feldstärke Eb am pn-Übergang 5 kleiner als die Maxima an der Oberfläche ist, wird in diesem Falle die maximale Feldstärke an der Oberfläche dadurch, dass die Feldstärkeverteilung S an der Oberfläche symmetrisch gemacht wird, niedriger als bei einer asymmetrischen Feldstärkeverteilung, so dass der Durchschlag bei einer höheren Spannung auftritt.
Fig. 1 IE zeigt schliesslich einen Fall, in dem die maximale Feldstärke an der Oberfläche bei einer beliebigen Sperrspa-nung niedriger als die maximale Feldstärke am pn-Übergang 5 ist, was durch passende Wahl der Dotierung und Dicke der Schicht 1 und durch Zunahme des Abstandes L mit einer gegebenen Dotierungskonzentration des Gebietes 2 erhalten wird. Infolgedessen tritt in diesem Falle der Durchschlag immer innerhalb, des Halbleiterkörpers an dem pn-Übergang 5 und nicht an der Oberfläche auf.
Ausserdem sei bemerkt, dass bei einem zu kleinen Wert des genannten Abstandes L die Feldstärke an der Oberfläche zunehmen wird (selbstverständlich bestimmt die Gesamtspannung zwischen den Gebieten 3 und 4 das Gebiet zwischen der Kurve S und der Linie Es = O), so dass Durchschlag an der Oberfläche bei niedriger Spanung auftritt.
Berechnungen haben ergeben, dass die günstigsten Werte für die Durchschlagspannung innerhalb des Gebietes erhalten werden, das in Fig. 12 von den Linien A und B eingeschlossen wird. In Fig. 12 ist das Produkt der Dotierungskonzentration N in Atomen/cm3 und der Dicke d in cm des Gebietes 1 als Abszisse für Silizium als Halbleiter und ist der Wert 106 • L/VB (mit L in cm und VB in Volt) als Ordinate aufgetragen. VB ist der eindimensional berechnete Wert der Durchschlagspannung des pn-Übergangs 5, d.h. in Fig. 11A bis E die Durchschlagspannung der n+n-p--Struktur, wenn angenommen wird, dass die Dotierungskonzentrationen der Gebiete 1 und 2 homogen sind und somit der pn-Übergang 5 schroff verläuft, das n+-Gebiet 4 einen nahezu vernachlässigbaren Reihenwi-derstand aufweist und sich die n+n^p--Struktur unendlich weit in allen Richtungen senkrecht zu der Achse Es erstreckt. Diese imaginäre Durchschlagspannung VB kann sehr einfach mit den genannten Annahmen berechnet werden. (Siehe dazu z.B. S.M. Sze, «Physics of Semiconductor Devices», Wiley and Sons, New York 1969, Kapitel 5).
Für den Fall, in dem als Halbleitermaterial Silizium gewählt wird, stellt sich heraus, dass für Werte von N.d zwischen den Linien A und B, d.h. für
7,6-108/Vb7L < N-d « 1,5-10'2
die Bedingung nach Fig. 12D (symmetrische Feldverteilung an der Oberfläche) erfüllt ist.
Wenn die Bedingung nach Fig. 11E auch erfüllt werden soll (symmetrische Feldverteilung an der Oberfläche mit Durchschlag am pn-Übergang 5), sollen für L, N und d Werte gewählt werden, die auf oder in der unmittelbaren Nähe der Linie C der Fig. 13 liegen. Für L/VB > 1,4-10~5 gilt praktisch, dass N-d = 9-10" cm-2.
Wie bereits erwähnt wurde, gelten die Werte nach Fig. 12 für Silizium, das eine kritische Feldstärke E von nahezu 2,5 • 105 V/cm und eine Dielektrizitätskonstante e von nahezu 11,7 aufweist. Im allgemeinen gilt für Halbleitermaterialien mit einer relativen Dielektrizitätskonstante 8 und einer kritischen Feldstärke E, dass zwischen den Linien A und B 2,6-102 8 E ]/Vß/L < N ■ d < 5,1 • 105 e E ist und für die Linie C N • d nahezu gleich 3- 105 8 E ist und in diesem Falle auch L/VB > 1,4-10—5 ist.
Die Werte 8 und E können vom Fachmann der bekannten Literatur entnommen werden. Für die kritische Feldstärke E kann z.B. auf S.M.Sze, «Physics of Semiconductor Devices», Wiley and Sons, New York 1969, S. 117, Fig. 25 verwiesen werden.
Mit Hilfe der oben an Hand der Fig. 11A bis E und 12 aufgeführten Daten kann der Fachmann die Dotierungen und Abmessungen wählen, die für die Halbleiteranordnung nach der Erfindung unter gewissen Bedingungen die günstigsten sind. Es wird nicht immer notwendig oder erwünscht sein,
dass unter allen Umständen (Fig. 12, Kurve C) Oberflächen-durchschlag vermieden wird. Sogar wird es nicht immer notwendig sein, innerhalb der Linien A und B der Fig. 12 zu arbeiten, weil ausserdem dieser Linien auch hohe (Oberflä-chen)Durchschlagspannungen erzielt werden können. Die Bedingung, dass das inselförmige Gebiet in senkrechter Richtung völlig erschöpft ist, bevor Oberflächendurchschlag auftritt, muss aber immer erfüllt werden.
Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Im Rahmen der Erfindung sind für den Fachmann zahlreiche Abwandlungen möglich. So können die Leitungstypen alle (zu gleicher Zeit) durch die entgegengesetzten Typen unter Umkehrung der Polarität der angelegten Spannungen ersetzt werden. Statt Silizium kann ein anderes Halbleitermaterial, z.B. Germanium oder eine AniBv-Verbin-dung, wie GaAs, oder eine Kombination verschiedener Halbleitermaterialien, die miteinander sogenannte Hetero-Über-gänge bilden, verwendet werden. Für die Isolierschicht 16 und die metallenen Kontaktschichten kann jedes brauchbare Material verwendet werden.
Ausserdem braucht das Halbleiterschaltungselement nicht unbedingt ein Transistor zu sein. Z.B. wird, wenn in Fig. 1 die Emitterzone 7 weggelassen wird, eine Hochspannungsdiode nach der Erfindung mit Elektroden 14 und 13 erhalten.
8
5
10
15
20
25
30
35
40
45
50
g
4 Blatt Zeichnungen

Claims (14)

  1. 638 928
    2
    PATENTANSPRÜCHE 1. Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem bipolaren Hochspannungshalbleiterschaltungs-element, das ein inselförmiges erstes Gebiet von einem ersten Leitungstyp enthält, das an eine nahezu ebene Oberfläche grenzt und das mit einem darunterliegenden zweiten Gebiet vom zweiten Leitungstyp einen ersten pn-Übergang bildet, der sich nahezu parallel zu der Oberfläche erstreckt, wobei das erste Gebiet seitlich wenigstens teilweise von einem zweiten pn-Übergang mit zugehöriger Erschöpfungszone begrenzt ist, der zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitungstyp gebildet ist, das sich zwischen dem zweiten Gebiet und der Obefläche erstreckt, wobei der genannte zweite pn-Übergang eine niedrigere Durchschlagspannung als die des ersten pn-Übergangs aufweist, und wobei ein an die Oberfläche und an das erste Gebiet grenzendes Kontaktgebiet vorgesehen ist, das im Halbleiterkörper völlig von dem ersten Gebiet begrenzt ist, dadurch gekennzeichnet, dass die Dotierungskonzentration und die Dicke des ersten Gebietes derart gering sind, dass beim Anlegen einer Spannung in der Sperrrichtung zwischen dem ersten und dem zweiten Gebiet sich die Erschöpfungszone wenigstens zwischen dem Kontaktgebiet und dem dritten Gebiet von dem ersten pn-Übergang aufwärts zu der Oberfläche erstreckt bei einer Spannung zwischen dem genannten ersten und dem genannten zweiten Gebiet, die niedriger als die Durchschlagspannung des zweiten pn-Übergangs ist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Abstand (L) des genannten Kontaktgebietes von dem zweiten pn-Übergang, entlang der Oberfläche gemessen, grösser als der Abstand ist, über den sich die Erschöpfungszone, die zu dem zweiten pn-Übergang gehört, entlang der Oberfläche bei der Durchschlagspannung des zweiten pn-Übergangs erstreckt.
  3. 3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Dotierungskonzentration N in Atomen/cm3 und die Dicke d in cm des inselförmigen ersten Gebietes die Bedingung erfüllen:
    2,6-102 8 E/VßTL < N-d <5,1 • IO5 e E,
    wobei e die relative Dielektrizitätskonstante und E die kritische Feldstärke in V/cm, wobei Lawinenvervielfachung in dem Halbleitermaterial des ersten Gebietes auftritt, darstellen, während L den Abstand in cm zwischen dem genannten Kontaktgebiet und dem zweiten pn-Übergang und VB den eindimensional berechneten Wert der Durchschlagspannung des ersten pn-Übergangs in Volt darstellen.
  4. 4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, dass N-d nahezu gleich 3,0- IO5 e E und L>1,4-10-5 • VBist.
  5. 5. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierungskonzentration wenigstens des Teiles des zweiten Gebietes in der Nähe des ersten Gebietes niedriger als die des ersten Gebietes ist.
  6. 6. Halbleiteranordnung nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass das zweite Gebiet eine derartige Dicke aufweist, dass sich bei der Durchschlagspannung des ersten pn-Übergangs die Erschöpfungszone in dem zweiten Gebiet über einen Abstand erstreckt, der kleiner als die Dicke des genannten Gebietes ist.
  7. 7. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierungskon-durch eine epitaktische Schicht vom ersten Leitungstyp gebildet ist, die auf dem zweiten Gebiet abgelagert ist.
  8. 8. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Gebiet seitlich völlig von dem zweiten pn-Übergang begrenzt wird.
  9. 9. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das genannte insel-förmige Gebiet eine Kollektorzone oder eine Basiszone eines Bipolarhochspannungstransistors bildet, und dass das
    5 genannte Kontaktgebiet ein viertes Halbleitergebiet vom ersten Leitungstyp ist, das eine höhere Dotierungskonzentration als das erste Gebiet aufweist und wenigstens seitlich von dem ersten Gebiet umgeben ist.
  10. 10. Halbleiteranordnung nach Anspruch 9, dadurch io gekennzeichnet, dass eine an die Oberfläche grenzende Emitterzone vom zweiten Leitungstyp, die weiter völlig von dem vierten Gebiet umgeben ist, in dem vierten Gebiet vorhanden ist, wobei das erste und das vierte Gebiet zusammen die Basiszone und das zweite Gebiet die Kollektorzone des Transistors
    15 bilden.
  11. 11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass das erste Gebiet einen Teil einer ersten epitaktischen Schicht vom ersten Leitungstyp bildet und von dem übrigen Teil der ersten epitaktischen Schicht durch das
    20 dritte Gebiet getrennt ist, und dass das zweite Gebiet ein insel-förmiger Teil einer zweiten epitaktischen Schicht vom zweiten Leitungstyp ist, die auf einem Substrat vom ersten Leitungstyp abgelagert ist, wobei dieser inselförmige Teil von dem übrigen Teil der zweiten epitaktischen Schicht durch eine Isolierzone
    25 vom ersten Leitungstyp getrennt ist, die nicht an das erste und das dritte Gebiet grenzt und sich von der ersten epitaktischen Schicht nach unten zu dem Substrat erstreckt.
  12. 12. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, dass das zweite Gebiet an ein darunterliegen-
    30 des weiteres Gebiet vom ersten Leitungstyp grenzt, das zusammen mit dem zweiten Gebiet, dem ersten Gebiet, dem viertem Gebiet und der darin gebildeten Zone vom zweiten Leitungstyp einen Thyristor bildet.
  13. 13. Halbleiteranordnung nach Anspruch 12, dadurch
    35 gekennzeichnet, dass das weitere Gebiet mit der Oberfläche über eine hochdotierte Zone vom ersten Leitungstyp verbunden ist, die nicht an das erste und das dritte Gebiet grenzt.
  14. 14. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, dass das zweite Gebiet eine Halbleiterschicht
    40 vom zweiten Leitungstyp ist, auf der eine Kombination des genannten ersten, des genannten dritten und des genannten vierten Gebietes beidseits vorhanden ist, wobei eine Oberflächenzone vom zweiten Leitunstyp auf wenigstens einer Seite in das vierte Gebiet eingebettet ist.
    45 15. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, dass eine Basiszone vom zweiten Leitungstyp und darin eine Emitterzone vom ersten Leitungstyp in dem ersten Gebiet vorhanden sind, wobei das erste und das vierte Gebiet zusammen die Kollektorzone des Transistors bilden.
    50 16. Halbleiteranordnung nach Anspruch 15, dadurch gekennzeichnet, dass die Basiszone an das dritte Gebiet grenzt und in dieses Gebiet mündet.
    55
CH41779A 1978-01-18 1979-01-16 Halbleiteranordnung. CH638928A5 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8017741A FR2463391A1 (fr) 1979-01-16 1980-08-12 Appareil et procede pour le controle de flancs de dents

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL7800582A NL183859C (nl) 1978-01-18 1978-01-18 Halfgeleiderinrichting bevattende tenminste een halfgeleiderelement met drie opeenvolgende zones van afwisselend geleidingstype.
NLAANVRAGE7807835,A NL184552C (nl) 1978-07-24 1978-07-24 Halfgeleiderinrichting voor hoge spanningen.

Publications (1)

Publication Number Publication Date
CH638928A5 true CH638928A5 (de) 1983-10-14

Family

ID=26645384

Family Applications (1)

Application Number Title Priority Date Filing Date
CH41779A CH638928A5 (de) 1978-01-18 1979-01-16 Halbleiteranordnung.

Country Status (15)

Country Link
US (1) US4292642A (de)
JP (1) JPS54109780A (de)
AT (1) AT380975B (de)
AU (1) AU518446B2 (de)
BE (1) BE873570A (de)
BR (1) BR7900229A (de)
CA (1) CA1131801A (de)
CH (1) CH638928A5 (de)
DE (1) DE2901193C2 (de)
ES (1) ES476907A1 (de)
FR (1) FR2415370A1 (de)
GB (1) GB2013029B (de)
IT (1) IT1110026B (de)
PL (1) PL116562B1 (de)
SE (1) SE432497B (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) * 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
NL186665C (nl) * 1980-03-10 1992-01-16 Philips Nv Halfgeleiderinrichting.
DE3017313A1 (de) * 1980-05-06 1981-11-12 Siemens AG, 1000 Berlin und 8000 München Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
DE3029553A1 (de) * 1980-08-04 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
JPS5753977A (ja) * 1980-09-17 1982-03-31 Matsushita Electronics Corp Toranjisuta
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
US4783688A (en) * 1981-12-02 1988-11-08 U.S. Philips Corporation Schottky barrier field effect transistors
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
FR2543739B1 (fr) * 1983-03-30 1986-04-18 Radiotechnique Compelec Procede de realisation d'un transistor bipolaire haute tension
GB2148589B (en) * 1983-10-18 1987-04-23 Standard Telephones Cables Ltd Improvements in intergrated circuits
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
US4622568A (en) * 1984-05-09 1986-11-11 Eaton Corporation Planar field-shaped bidirectional power FET
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
US4890150A (en) * 1985-12-05 1989-12-26 North American Philips Corporation Dielectric passivation
JPS63253664A (ja) * 1987-04-10 1988-10-20 Sony Corp バイポ−ラトランジスタ
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
DE3832731A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
US5155568A (en) * 1989-04-14 1992-10-13 Hewlett-Packard Company High-voltage semiconductor device
JPH03235367A (ja) * 1990-02-13 1991-10-21 Mitsubishi Electric Corp 半導体集積回路装置
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3547884B2 (ja) 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
JP3917211B2 (ja) * 1996-04-15 2007-05-23 三菱電機株式会社 半導体装置
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法
SE512661C2 (sv) * 1996-11-13 2000-04-17 Ericsson Telefon Ab L M Lateral bipolär hybridtransistor med fälteffektmod och förfarande vid densamma
US5912501A (en) * 1997-07-18 1999-06-15 Advanced Micro Devices, Inc. Elimination of radius of curvature effects of p-n junction avalanche breakdown using slots
US5859469A (en) * 1997-07-18 1999-01-12 Advanced Micro Devices, Inc. Use of tungsten filled slots as ground plane in integrated circuit structure
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
JP3768656B2 (ja) * 1997-09-18 2006-04-19 三菱電機株式会社 半導体装置
DE10036007B4 (de) * 2000-07-25 2015-03-26 Robert Bosch Gmbh Anordnung mit einem Magnetotransistor, Verfahren zum Herstellen einer Anordnung mit einem Magnetotransistor und Verfahren zum Messen eines Magnetfeldes
JP3846796B2 (ja) * 2002-11-28 2006-11-15 三菱電機株式会社 半導体装置
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4326835B2 (ja) 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US7714352B2 (en) * 2006-02-09 2010-05-11 Nissan Motor Co., Ltd. Hetero junction semiconductor device
JP4751308B2 (ja) * 2006-12-18 2011-08-17 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP5191132B2 (ja) 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
US9087713B2 (en) * 2012-10-12 2015-07-21 Power Integrations, Inc. Semiconductor device with shared region
JP6207985B2 (ja) 2013-11-21 2017-10-04 三菱電機株式会社 半導体装置およびその製造方法
US11063116B2 (en) 2016-09-13 2021-07-13 Mitsubishi Electric Corporation Semiconductor device
JP7407590B2 (ja) 2019-12-25 2024-01-04 三菱電機株式会社 半導体装置および集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442723A (en) * 1964-12-30 1969-05-06 Sony Corp Method of making a semiconductor junction by diffusion
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
JPS4932028B1 (de) * 1969-06-24 1974-08-27
JPS5012665B1 (de) * 1970-05-19 1975-05-13
GB1471617A (en) * 1973-06-21 1977-04-27 Sony Corp Circuits comprising a semiconductor device
JPS50147673A (de) * 1974-05-17 1975-11-26
JPS5140881A (ja) * 1974-10-04 1976-04-06 Hitachi Ltd Handotaisochi
US4017882A (en) * 1975-12-15 1977-04-12 Rca Corporation Transistor having integrated protection
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.

Also Published As

Publication number Publication date
AT380975B (de) 1986-08-11
US4292642A (en) 1981-09-29
BR7900229A (pt) 1979-08-14
DE2901193C2 (de) 1982-09-30
SE432497B (sv) 1984-04-02
AU4340579A (en) 1979-07-26
FR2415370B1 (de) 1984-06-08
AU518446B2 (en) 1981-10-01
GB2013029B (en) 1982-05-19
PL212822A1 (pl) 1979-09-10
FR2415370A1 (fr) 1979-08-17
IT1110026B (it) 1985-12-23
ATA31179A (de) 1985-12-15
BE873570A (fr) 1979-07-18
PL116562B1 (en) 1981-06-30
ES476907A1 (es) 1979-05-16
CA1131801A (en) 1982-09-14
DE2901193A1 (de) 1979-07-19
IT7919305A0 (it) 1979-01-15
JPS54109780A (en) 1979-08-28
GB2013029A (en) 1979-08-01
SE7900337L (sv) 1979-07-19

Similar Documents

Publication Publication Date Title
DE2901193C2 (de) Halbleiteranordnung
DE102015120272B4 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102005004355B4 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE3047738C2 (de) Halbleiteranordnung
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE112016006380B4 (de) Halbleiterbauelement
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE19922187C2 (de) Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE69835052T2 (de) Kontakt auf P-Typ Gebiet
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE2927662C2 (de) Halbleiteranordnung
DE1589891B (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
PL Patent ceased