DE102004046697A1 - Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben - Google Patents

Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004046697A1
DE102004046697A1 DE102004046697A DE102004046697A DE102004046697A1 DE 102004046697 A1 DE102004046697 A1 DE 102004046697A1 DE 102004046697 A DE102004046697 A DE 102004046697A DE 102004046697 A DE102004046697 A DE 102004046697A DE 102004046697 A1 DE102004046697 A1 DE 102004046697A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
region
trench structure
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004046697A
Other languages
English (en)
Other versions
DE102004046697B4 (de
Inventor
Frank Dr.Rer.Nat. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004046697.1A priority Critical patent/DE102004046697B4/de
Priority to US11/234,585 priority patent/US8643085B2/en
Publication of DE102004046697A1 publication Critical patent/DE102004046697A1/de
Priority to US14/138,167 priority patent/US20140203349A1/en
Application granted granted Critical
Publication of DE102004046697B4 publication Critical patent/DE102004046697B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

Die Erfindung betrifft eine hochspannungsfestes Halbleiterbauelement (1) mit vertikal leitenden Halbleiterbereichen (17) und einer Grabenstruktur (5) sowie Verfahren zur Herstellung desselben. Diese vertikal leitenden Halbleiterbereiche werden aus Halbleiterkörperbereichen (10) eines ersten Leitungstyps gebildet und mit einer Grabenstruktur (5) auf der Oberseite (6) des Halbleiterbauelements umgeben. Dazu weist die Grabenstruktur einen Boden (7) und einen Wandbereich (8) auf und ist von einem Material (9) mit hoher relativer Dielektrizitätskonstanten (epsilon¶r¶) aufgefüllt. Der Bodenbereich (7) der Grabenstruktur (5) ist mit einem hochdotierten Halbleitermaterial (11) gleichen Leitungstyps wie die schwachdotierten Halbleiterkörperbereiche (17) und/oder mit einem metallisch leitenden Material (12) versehen.

Description

  • Die Erfindung betrifft ein hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben.
  • Bei konventionellen vertikalen MOSFETs ist die maximale Donatorkonzentration [ND] in einem n–-Gebiet und somit auch die elektrische Leitfähigkeit des n–-Gebiets durch die geforderte Sperrfähigkeit bestimmt bzw. umgekehrt. Beim Avalanche-Durchbruch sind die ca. 1,5 × 1012 cm–2 Donatoren ionisiert, die ihre Gegenladung in der Akzeptorladung des p-leitenden Gebietes der MOSFET-Struktur finden. Soll eine höhere Donatorkonzentration ermöglicht werden, so müssen Gegenladungen für die Donatoratome des n–-Gebiets etwa in der gleichen Bauelement-Ebene gefunden werden. Bei MOS-Feldplattentransistoren mit Grabenstruktur, wie sie aus der Druckschrift US 6,573,558 B2 bekannt sind, geschieht dies durch die Ladungsträger der Feldplatte. Bei Kompensationsbauelementen wie beim "CoolMOS", die alternierend in Zellen angeordnete n–-Gebiete und p-Gebiete aufweisen, geschieht dies durch Akzeptoren der p-Gebiete als Gegenladungen.
  • In diesem Zusammenhang wird unter einem n–- bzw. p–-Gebiet ein Bereich eines Halbleiterbauelementes verstanden, der schwachdotiert ist und eine Störstellenkonzentration [ND] bzw. [NP] unter [ND] bzw. [NP] ≤ 5 × 1015 cm–3 aufweist, mit [ND] als Donatorkonzentration bzw. [NP] als Akzeptorenkonzentration. In Kompensationsbauelementen und Bauelementen der vorliegenden Erfindung kann dieser Bereich auch bis zu 1 × 1017 cm–3 erweitert sein. Unter einem n- bzw. p-Gebiet wird ein Bereich eines Halbleiterbauelementes verstanden, der mitteldotiert ist und eine Störstellenkonzentration zwischen 5 × 1015 cm–3 ≤ [ND] bzw. [NP] ≤ 1 × 1018 cm–3 aufweist. Unter einem n+- bzw. einem p+-Gebiet wird ein Bereich eines Halbleiterbauelementes verstanden, der hochdotiert ist und eine Störstellenkonzentration oberhalb von 1 × 1018 cm–3 ≤ [ND] bzw. [NP]aufweist.
  • Soll die elektrische Leitfähigkeit eines n–-Gebiets bei Kompensationsbauelementen wie z.B. "CoolMOS" weiter verbessert werden, so muss der Kompensationsgrad immer genauer eingestellt werden. Dies stößt bereits heute an die Grenzen der technologischen Machbarkeit. Die aus US 6,573,558 B2 bekannten MOS-Feldplattentransistoren mit Grabenstruktur besitzen dagegen den Nachteil, dass am drainseitigen Ende zum n–-Gebiet die volle Sperrspannung abfällt und somit sehr dicke Isolationsschichten erforderlich sind. Bei 600V Dauerbelastung wäre ein etwa 4 – 6 μm dickes SiO2 erforderlich, was zu einem relativ großen Strukturraster und erheblichen technologischen Problemen führt.
  • Halbleiterbauteile mit Grabenstruktur sind auch aus den Druckschriften US 4,893,160 und US 5,282,018 bekannt. Bei diesen Grabenstrukturen werden Avalanche-Durchbrüche im schwachdotierten Epitaxiebereich zwischen einer Gate-Anordnung in der Grabenstruktur und einem Drainbereich mit hochdotierten Substrat durch mittel- bis hochdotierte Zonen im Bereich der Grabenböden vermieden. Weitere Halbleiterbauteile mit Grabenstruktur sind aus der Druckschrift US 6,608,350 B2 bekannt. Mit derartigen bekannten Grabenstrukturen kann ein Hochspannungstransistor mit niedrigem Durchlasswiderstand auf einem n+-leitenden Halbleitersubstrat mit einem schwachdotierten Halbleiterkörperbereich auf dem n+leitenden Halbleitersubstrat hergestellt werden, indem aus der Grabenstruktur Kompensationsgebiete in den schwachdotierten Halbleiterkörperbereich ausdiffundiert werden. Der Graben kann mit einem Dielektrikum oder einem hochresistiven Material gefüllt werden, wie es auch in der DE 19848828 C2 beschrieben wird.
  • Der obige Durchlasswiderstand Ron·A und die Durchbruchspannung eines hochspannungsfesten Halbleiterbauelements für einen Leistungstransistor sind über die Dotierung und Länge bzw. die Dicke einer Driftstrecke, also des die Sperrspannung hauptsächlich aufnehmenden schwachdotierten n–-Gebiets, verknüpft. Eine hohe Dotierung und eine kurze Driftstrecke bedeuten einen niedrigen Durchlasswiderstand, aber auch eine niedrige Durchbruchspannung. Umgekehrt sind für eine hohe Durchbruchspannung eine niedrige Dotierung und eine lange Driftstrecke erforderlich, was einen hohen Durchlasswiderstand Ron·A ergibt.
  • In der deutschen Patentanmeldung DE 10 2004 007 197.7 wird ein Halbleiterbauteil beschrieben, in dem mittels zur Drift strecke parallel angeordneter Schichten aus einem Material mit hoher Dielektrizitätskonstante, das im weiteren high-k-Material (high dielectric constant material) genannt wird, eine bedeutend höhere Driftstreckendotierung ermöglicht und damit ein erheblich niedrigerer Durchlasswiderstand erreicht wird. Bei typischen Grabenbreiten und Breiten des n–-Gebietes im Bereich weniger μm lassen sich für 600 V-Bauelemente Durchlasswiderstandswerte Ron·A erreichen, die mindestens einen Faktor 3 besser als beim "CoolMOS" heute sind. An der Unterseite der high-k-Materialschichten liegt ein Übergang von einem Material mit hoher Dielektrizitätskonstanten zu einem Material mit niedriger Dielektrizitätskonstanten wie Silizium vor. Damit verbunden ist ein entsprechender Sprung der Normalkomponente der elektrischen Feldstärke E, weil für diese Feldkomponenten gilt: εhk Ehk = εSi ESi,mit εhk hohe Dielektrizitätskonstante des Grabenmaterials bzw. des high-k-Materials, Ehk Feldstärke an der Grenzfläche im Material mit hoher Dielektrizitätskonstanten, εsi Dielektrizitätskonstante des Siliziums und ESi Feldstärke im angrenzenden Silizium. Da die Feldstärke Ehk in dem high-k-Gebiet typischerweise bereits die halbe Durchbruchfeldstärke des Halbleitermaterials beträgt, steigt die Feldstärke ESi im darunter liegenden Halbleiter auch bei einer relativen Dielektrizitätskonstanten des high-k-Gebiets von sogar nur 50 schon weit über die Durchbruchsfeldstärke des Siliziums als Halbleitermaterial an, sodass die gewünschte Sperrfähigkeit in den vorgeschlagenen Strukturen nicht erreicht werden kann, es sei denn, das mit einem high-k-Material gefüllte Gebiet bzw. der gefüllte Graben erreicht sehr genau den Übergang zu dem hochdotierten n+-Gebiet des hochdotierten Substrats, was technologisch kaum realisiert werden kann, jedoch in der bisherigen Technologie nachteilig vorausgesetzt wird.
  • Ein anderer kritischer Fall derartiger hochspannungsfester Halbleiterbauelementstrukturen ergibt sich, wenn das high-k-Gebiet zu weit in das hochdotierte n+-Halbleitergebiet des Substrats hineinreicht. Dann entsteht am Übergang der n–dotierten Driftstrecke in das hochdotierte Gebiet eine Feldstärkespitze, die ebenfalls die Sperrfähigkeit herabsetzt. Somit besteht bei diesen hochspannungsfesten Halbleiterbauelementen das Problem darin, das high-k-Gebiet möglichst genau auf einem hochdotierten Gebiet des Halbleitersubstrats enden zu lassen, was technologisch eine schwierig zu erfüllende Aufgabe ist, zumal das Einbringen der Grabenstrukturen für die high-k-Gebiete mit Technologien wie Laserablation oder Plasmaätzen durchgeführt wird, die für einen Abtragstopp zwischen schwachdotierten Epitaxieschichtbereichen und hochdotierten Substratbereichen nicht geeignet sind.
    •
  • Aufgabe der Erfindung ist es, die Feldstärkespitzen am Grabenboden eines high-k-Gebietes, die nachteilig im Stand der Technik die Durchbruchsspannungsfestigkeit der Leistungshalbleiterbauteile herabsetzen, trotz ungenauer Einarbeitung der Grabenstrukturen in eine Halbleiterepitaxieschicht weitestgehend abzubauen. Gleichzeitig ist es Aufgabe der Erfindung, für derartige Halbleiterbauelemente die Durchbruchsspannungsfestigkeit zu verbessern.
  • Gelöst wird diese Aufgabe mit den unabhängigen Ansprüchen. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein hochspannungsfestes Halbleiterbauelement mit vertikal leitenden schwachdotierten Halbleiterkörperbereichen als Driftstreckengebiete eines ersten Leitungstyps und mit einer Grabenstruktur auf seiner Oberseite angegeben. Dabei umgibt die Grabenstruktur die vertikal leitenden schwachdotierten Halbleiterkörperbereiche zumindest teilweise und weist einen Boden- und einen Wandbereich auf. Die Grabenstruktur ist von einem Material hoher relativer Dielektrizitätskonstante, einem sogenannten "high-k-Material" aufgefüllt, wobei der Bodenbereich der Grabenstruktur ein hochdotiertes Halbleitermaterial gleichen Leitungstyps wie die schwachdotierten Halbleiterkörperbereiche und/oder ein metallisch leitendes Material aufweist.
  • Dieses Halbleiterbauelement hat den Vorteil, dass durch das hochdotierte Halbleitermaterial gleichen Leitungstyps wie die schwachdotierten Halbleiterkörperbereiche bzw. das metallisch leitende Material im Bodenbereich der Grabenstruktur Feldstärkespitzen, wie sie beim nicht Erreichen des hochdotierten n+-Halbleitergebietes des Substrates auftreten, innerhalb einer sehr kurzen Strecke von wenigen Nanometern in diesem n+-leitenden Bodenbereich bzw. metallischen Bodenbereich abgebaut werden. Dazu wird das Einbringen der Grabenstrukturen noch vor dem Erreichen des hochdotierten Substrats abgebrochen und die erfindungsgemäße Schicht im Bodenbereich der Grabenstruktur eingebracht.
  • Diese hochspannungsfesten Halbleiterbauelemente haben darüber hinaus den Vorteil, dass der Ausschuss bei der Fertigung wesentlich herabgesetzt wird, zumal nun ein größerer Toleranzbereich für die Tiefe der Grabenstruktur in der schwachdotierten Epitaxieschicht der Halbleiterstruktur möglich ist. Auch die Streubreite der Tiefe über einer Halbleiterscheibe bzw. einem Wafer ist damit nicht mehr so kritisch wie bei den aus der Patentanmeldung DE 10 2004 007 197.7 bekannten Halbleiterstrukturen.
  • In einer bevorzugten Ausführungsform der Erfindung sind die schwachdotierten Halbleiterkörperbereiche plattenförmig im Wechsel mit entsprechenden plattenförmigen Grabenstrukturen auf der Oberseite des Halbleiterbauelements angeordnet. Dabei weisen die plattenförmigen Grabenstrukturen das high-k-Material auf. Die Breite der plattenförmigen Grabenstrukturen bzw. Breite der schwachdotierten Halbleiterkörperbereiche ist für die Sperrfähigkeit der Halbleiterbauelemente maßgebend. Wird eine kritische Breite der plattenförmigen schwachdotierten Halbleiterkörperbereiche überschritten, so ist ein vollständiges Sperren der n–-leitenden Driftzone nicht gewährleistet.
  • In einer weiteren Ausführungsform der Erfindung sind die schwachdotierten Halbleiterkörperbereiche säulenförmig mit rundem, quadratischem oder anderem polygonalen, vorzugsweise hexagonalem Querschnitt auf der Oberseite des Halbleiterbauelements angeordnet und von der Grabenstruktur umgeben. Bei einer derartigen säulenförmigen Anordnung mit umgebender Grabenstruktur wird die Grabenstruktur mittels Laserablation oder mittels Plasmaätzens eingebracht. Beide Verfahren können einen anisotropen Prozess bzw. ein anisotropes Ätzen bereitstellen, wobei die Abtragsrate bzw. die Ätzrate in Richtung der Tiefe der Grabenstruktur beträchtlich größer ist als der Abtrag der seitlichen Wandstrukturen der Gräben.
  • Der Wandbereich der Grabenstruktur weist in einer weiteren bevorzugten Ausführungsform der Erfindung eine Isolationsschicht als Schutzschicht auf, wobei die Isolationsschicht ein Oxid oder ein Nitrid der Gruppe isolierender Materialien wie SiO2, Si3N4, TiO2, HfO2, Ta2O5, Al2O3 oder AlN oder Mischungen derselben aufweist. Eine derartige isolierende Wandstruktur kann gleichzeitig während des Auffüllens der Grabenstruktur die Wände schützen, insbesondere bei der Einbringung von hochdotiertem Halbleitermaterial bzw. metallisch leitendem Material in den Bodenbereich der Grabenstruktur.
  • Beim Rückätzen derartiger im Boden des Grabens aufzubringender leitender Schichten von der Wandstruktur können die oben erwähnten Schutzschichten aus Oxiden oder Nitriden als Ätzstoppschichten wirken. Andererseits ist es auch möglich, den Wandbereich der Grabenstruktur mit einer Wandschicht aus Halbleitermaterial zu versehen, die einen dem ersten Leitungstyp des schwachdotierten Bereichs entgegengesetzten Leitungstyp aufweist. Damit wird eine Raumladungszone geschaffen, welche die Durchbruchsfestigkeit des Halbleiterbauteils verbessert.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist der Bodenbereich der Grabenstruktur als hochdotiertes Halbleitermaterial ein Material auf, dessen Störstellenkonzentration N ≥ εr ε0·(Ecrit)2/Eg ist,mit εr relative Dielektrizitätskonstante, ε0·absolute Dielektrizitätskonstante des Vakuums, Ecrit kritische Feldstärke und Eg Bandabstand des Halbleitermaterials. Mit einer derart hochdotierten Schicht im Bodenbereich des Grabens wird die Feldstärkenspitze, die ohne eine derartige Schicht bei einem nicht ausreichend tiefen Graben, bzw. bei einem zu tief ein gebrachten Graben auftritt, abgebaut. Die Spannungsfestigkeit des Leistungstransistors wird somit verbessert.
  • Vorzugsweise weist der Bodenbereich der Grabenstruktur als hochdotiertes Halbleitermaterial ein kristallines Silizium, Polysilizium oder Siliziumkarbid mit einer Störstellenkonzentration zwischen 1·1018 cm–3 ≤ ND bzw. NA ≤ 5·1020 auf. Diese hohe Dotierung ermöglicht es, die Spannungsspitzen abzubauen, die sonst im Bodenbereich auftreten würden und die Durchbruchsspannungsfestigkeit des Bauteils derart zu verbessern, dass kein Avalanche-Effekt auftreten kann.
  • Als metallisch leitende Materialien haben sich im Bodenbereich Silizide, vorzugsweise Wolfram- oder Kobaltsilizid bewährt. Derartige Silizide sind nicht nur metallisch leitend, sondern sind auch temperaturfest, sodass hohe Verlustleistungen die Funktionsfähigkeit der im Bodenbereich angeordneten metallisch leitenden Materialien nicht beeinträchtigen.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung werden als metallisch leitende Materialien die Metalle mit Titan, Hafnium, Tantal oder Legierungen derselben eingesetzt. Diese Materialien können jedoch nicht beliebig hoch temperaturbelastet werden. Andererseits ist es auch möglich, Nitride von Titan, Hafnium oder Zirkonium als leitende Schichten im Bodenbereich der Grabenstruktur einzusetzen, die selbst elektrisch leitend sind und die ebenfalls eine hohe Temperaturfestigkeit aufweisen.
  • Auf der Oberseite der gefüllten Grabenstruktur kann ein hochleitender oder metallischer Kontakt angeordnet sein, der mit einer Source-Elektrode eines hochspannungsfesten MOS-Leistungstransistors oder einer Emitter-Diode eines hochspannungsfesten IGBT-Leistungstransistors elektrisch in Verbindung steht. Eine derartige Ausführungsform der Erfindung hat den Vorteil, dass die Oberseite der Grabenstruktur, insbesondere des high-k-Materials auf dem gleichen Potential liegt wie die Source-Elektrode bzw. die Emitter-Elektrode. Der Kontakt kann alternativ auch mit einem anderen festen Potential oder mit der Gate-Elektrode verbunden sein. Es ist möglich, dass die schwachdotierten Halbleiterkörperbereiche auf ihren Oberseiten unterschiedliche Gate-Strukturen aufweisen. Während eine Gate-Struktur planar und eben auf dem Halbleiterkörperbereich angeordnet ist, kann eine Gate-Struktur auch vertikal in die Oberseite des schwachdotierten Halbleiterkörperbereichs eingegraben sein, der zu einem vertikalen Gate-Kanal führt, der weniger Fläche benötigt, als diejenige, die mit einer planaren oder ebenen Gate-Struktur erreichbar ist. Das vertikale Gate kann im selben Graben angeordnet sein wie das high-k-Material.
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterbauelement gemäß der oben beschriebenen Struktur. In einer ersten Ausführungsform der Erfindung weist dieses Halbleiterbauteil eine Schottky-Diodenstruktur auf. Dabei umgibt die mit einem high-k-Material gefüllte Grabenstruktur Halbleiterkörperbereiche eines schwachdotierten Halbleiterkörperbereichs eines ersten Leitungstyps, der auf seiner Oberseite die Schottky-Diodenstruktur aufweist. Im Bodenbereich der Grabenstruktur ist eine Schicht aus hochdotiertem Halbleitermaterial oder eine Metallschicht angeordnet. Der schwachdotierte Halblei terkörperbereich des ersten Leitungstyps ist auf einem hochdotierten Substrat gleichen Leitungstyps angeordnet. Die Oberseiten der Halbleiterkörperbereiche weisen eine Metallbeschichtung eines Schottky-Kontaktmaterials auf, das eine Einzelelektrode einer Schottky-Diode bildet. Die Einzelelektroden der Vielzahl von Halbleiterkörperbereichen sind parallel zu einer Gesamtelektrode elektrisch verbunden, während die Gegenelektrode von dem hochdotierten Substrat gleichen Leitungstyps wie der schwachdotierte Halbleiterkörperbereich ausgebildet ist. Dazu weist das hochdotierte Substrat auf seiner Rückseite eine Metallbeschichtung auf, welche die Gegenelektrode bildet.
  • In einer weiteren bevorzugten Ausführungsform des Halbleiterbauteils weist dieses Halbleiterbauteil eine hochspannungsfeste PIN- oder NIP-Diodenstruktur auf. Diese hochspannungsfeste Diodenstruktur weist eine mit einem high-k-Material gefüllte Grabenstruktur auf, die zur Sicherung der Hochspannungsfestigkeit im Bodenbereich der Grabenstruktur eine Schicht aus hochdotiertem Halbleitermaterial oder eine Metallschicht aufweist. Die Grabenstruktur umgibt einen schwachdotierten Halbleiterkörperbereich eines ersten Leitungstyps. Dieser Halbleiterkörperbereich ist auf einem hochdotierten Substrat gleichen Leitungstyps wie der schwachdotierte Halbleiterkörperbereich angeordnet.
  • Die gefüllte Grabenstruktur umgibt eine Vielzahl von Halbleiterkörperbereichen des schwachdotierten Halbleiterkörperbereichs und die Oberseitenbereiche der Halbleiterkörperbereiche weisen eine mittel- bis hochdotierte Diffusionszone eines entgegengesetzten Leitungstyps auf, die mit einer einzelnen Metallelektrode beschichtet ist. Die Vielzahl der einzelnen Metallelektroden der Halbleiterkörperbereiche sind parallel zu einer Gesamtelektrode elektrisch verbunden und stehen elektrisch mit der gefüllten Grabenstruktur auf der Oberseite des Halbleiterkörperbereichs in Verbindung. Die Gegenelektrode der hochspannungsfesten PIN- oder NIP-Diode wird von einem hochdotierten Substrat gleichen Leitungstyps wie der schwachdotierte Halbleiterkörperbereich gebildet. Dazu weist die Unterseite des Halbleiterbauteils eine Metallschicht auf, die mit dem hochdotierten Substrat ohmsch verbunden ist, und eine Gegenelektrode zu der Oberseite des Halbleiterbauteils bildet.
  • Weiterhin ist es vorgesehen, dass mit dem high-k-Material und dem hochdotierten Bodenbereich der Grabenstruktur bzw. der Metallschicht im Bodenbereich der Grabenstruktur eine hochspannungsfeste MOS-Leistungstransistorstruktur realisiert wird. Bei dieser MOS-Leistungstransistorstruktur weist die Grabenstruktur ein high-k-Material auf, das einen schwachdotierten Halbleiterkörperbereich eines ersten Leitungstyps umgibt. Dieser schwachdotierte Halbleiterkörperbereich ist auf einem hochdotierten Halbleitersubstrat angeordnet, das den gleichen Leitungstyp wie die schwachdotierte Epitaxieschicht mit der Grabenstruktur aufweist.
  • Die Oberseitenbereiche der Halbleiterkörperbereiche sind mit einer MOS-Struktur mit Source-Einzelelektroden und Gate-Einzelelektroden ausgestattet. Dazu ist im Oberflächenbereich eine mittel- bis hochdotierte Störstellenzone eines entgegengesetzten Leitungstyps für die Halbleiterkörperbereiche vorgesehen, die einen Gate-Kanalbereich zum Randbereich des Halbleiterkörperbereichs hin ausbildet. Die Störstellenzone weist eine Source-Elektrode auf und die Vielzahl der Source-Elektroden der Halbleiterkörperbereiche sind parallel zu einer gemeinsamen Source-Elektrode elektrisch verbunden und stehen mit der Grabenstruktur elektrisch in Verbindung. Der Gate-Kanalbereich des mittel- bis hochdotierten Gebietes im Randbereich der Halbleiterkörperbereiche ist von einem Gate-Oxid abgedeckt. Auf dem Gate-Oxid ist eine Gate-Elektrode angeordnet, wobei die Vielzahl der einzelnen Gate-Elektroden der Halbleiterkörperbereiche zu einer gemeinsamen Gate-Elektrode oberhalb der Oberseite des schwachdotierten Halbleiterkörperbereichs zusammengeschlossen sind. Das hochdotierte Substratmaterial, das den gleichen Leitungstyp wie der schwachdotierte Halbleiterkörperbereich aufweist, hat auf seiner Unterseite eine Metallbeschichtung, die als großflächige Drain-Elektrode genutzt wird.
  • Eine derartige MOS-Leistungsstruktur hat den Vorteil, wenn in der Grabenstruktur mit dem high-k-Material im Bodenbereich ein metallisch leitendes oder hochdotiertes Material angeordnet ist, dass die Spitzen der Feldstärken im schwachdotierten Halbleiterkörperbereich, benachbart zu dem Bodenbereich der mit dem high-k-Material gefüllten Grabenstruktur, abgebaut werden und die volle Durchbruchsspannungsfestigkeit für derartige Bauteile erreicht werden kann. Der Aufbau eines Halbleiterbauteils mit hochspannungsfestem IGBT (Insulated Gate Bipolar Transistor) ist ähnlich aufgebaut wie der MOS-Transistor, jedoch weist das hochdotierte Substrat einen entgegengesetzten Leitungstyp gegenüber dem schwachdotierten Halbleiterkörperbereich auf.
  • Dieser hochspannungsfeste IGBT ist ein bipolarer Transistor mit isoliertem Gate-Anschluss. Die Struktur dieses Leistungstransistors unterscheidet sich von der Struktur eines hochspannungsfesten MOS-Leistungstransistors lediglich dadurch, dass die Grabenstruktur mit einer leitenden Schicht am Grabenboden in einem schwachdotierten Halbleiterkörperbereich eines Leitungstyps eingebettet ist, der auf einem hochdotierten Substrat mit entgegengesetztem Leitungstyp angeordnet ist. Dadurch entsteht ein bipolarer Transistor je nach Leitungstyp und Kombination der Gebiete des PNP-Typs oder des NPN-Typs. Die Substrate der vorstehend beschriebenen Bauelemente wie der Schottky-, der PIN-Diode, des MOSFET oder des IGBT können nahezu beliebig dünn ausgeführt werden.
  • Ein Verfahren zur Herstellung mehrerer Halbleiterchips aus einem Halbleiterwafer, der in Zeilen und Spalten angeordnete Halbleiterchippositionen aufweist, wird durch die nachfolgenden Verfahrensschritte beschrieben. Zunächst wird ein schwachdotierter Halbleiterwafer eines ersten Leitungstyps oder eine mit dem ersten Leitungstyp schwachdotierte Epitaxieschicht, die auf einem mit dem ersten Leitungstyp hochdotierten Halbleiterwafer abschieden wird, hergestellt. Dann werden Grabenstrukturen mit einem Boden und einem Wandbereich in den schwachdotierten Oberflächenbereich der Halbleiterchippositionen des Halbleiterwafers eingebracht. Danach kann eine hohe Dotierung gleichen Leitungstyps, wie die schwachdotierten Bereiche, in dem Bodenbereich der Grabenstruktur eingebracht werden, oder es wird eine metallisch leitende Beschichtung auf dem Bodenbereich der Grabenstruktur untergebracht. Bei dem Einbringen einer Schicht im Bodenbereich wird darauf geachtet, dass die Wände der Grabenstruktur selber keine leitende Beschichtung aufweisen. Das kann vorzugsweise durch ein anisotropes Abscheiden der leitenden Schicht in der Grabenstruktur mit anschließendem isotropen Ätzen erfolgen, wobei eine metallische Beschichtung des Wandbereichs entfernt wird. Danach wird die Grabenstruktur mit einem high-k-Material aufgefüllt.
  • Der Vorteil dieses Verfahrens ist es, dass durch die Einbringung einer hohen Dotierung, bzw. einer metallisch leitenden Beschichtung auf dem Boden der Grabenstruktur die Feldstärkespitzen, die beim Übergang der Grabenstruktur auf ein schwachdotiertes Halbleitergebiet entweder seitlich oder unterhalb der Grabenstruktur auftreten, können, durch die metallisch leitende bzw. hochdotierte Schicht auf dem Boden des Grabens abgebaut werden, sodass die volle theoretisch erreichbare Durchbruchspannung über der Driftstrecke dann möglich wird.
  • Ein Dotieren des Bodenbereichs der Grabenstruktur kann durch eine gerichtete Ionenimplantationstechnik erfolgen. Dazu wird die Oberseite des Halbleiterbauelements bis auf die Grabenstruktur selbst durch eine Fotolackschicht geschützt, welche von den Ionenstrahlen nicht durchdrungen wird. Durch Ausrichten der Ionenstrahlen orthogonal zu der Oberfläche des Halbleiterwafers kann eine sehr präzise Dotierung des Bodenbereichs des Halbleiterwafers erreicht werden. Um die Gefahr der Dotierung der Seitenwände zu minimieren, können diese vorher mit einer Oxidschicht oder Nitridschicht von Silizium oder Aluminium bedeckt werden. Auch Tantaloxide und Hafniumoxide können die Seitenwände vor einem Eindringen der Dotierung schützen. Andererseits ist es möglich, wenn die Seitenwände dotierstoffbelastet werden, die dünne dotierstoffbelastete Schicht durch isotropes Ätzen abzutragen.
  • Für ein Auftragen einer metallisch leitenden Schicht im Bereich des Grabenbodens, vorzugsweise aus einem Silizid wie Wolframsilizid und/oder Kobaltsilizid, werden die physikalischen Verfahren wie Sputtertechnik, Aufdampftechnik oder die chemischen Verfahren wie chemische Gasphasenabscheidung oder elektrolytische Abscheidung in vorteilhafter Weise einge setzt. Auch hier ist es vorteilhaft, vor dem Einbringen der metallischen Schichten auf den Grabenboden die Wandbereiche der Grabenstruktur durch eine effektive Schutzschicht zu schützen. Nach dem Herstellen der gefüllten Grabenstruktur, wofür die Grabenstruktur mit einem Material hoher relativer Dielektrizitätskonstante, einem so genannten high-k-Material aufgefüllt wird, erfolgen Fertigungsschritte zur Herstellung von funktionsfähigen Halbleiterchips auf dem Halbleiterwafer und anschließend wird der Halbleiterwafer in einzelne Halbleiterchips aufgetrennt. Nach der Fertigung der Halbleiterchips werden diese zu entsprechenden hochspannungsfesten Halbleiterbauteilen gemäß den oben beschriebenen Bauteilvarianten bearbeitet.
  • Zusammenfassend ist festzustellen, dass mit einem hochdotierten bzw. metallisch leitenden Gebiet im Bodenbereich der Grabenstruktur die hohen Feldstärkenspitzen am Übergang von dem high-k-Material zu einem schwachdotierten Halbleiterkörperbereich über eine sehr kurze Strecke abgebaut werden. Beispielsweise wird ein Feld von 106 V/cm in Silizium mit einer Dotierung von 1019 cm–3 über eine Strecke von lediglich 6 nm abgebaut. Über diese Strecke fällt dabei nur eine Spannung von gut 0,3 V an, sodass hier die Ladungsträger nicht genügend Energie aufnehmen können, um durch Stoßionisation neue Ladungsträger zu generieren. Es entsteht also keine Avalanche-Generation, daher bleibt die Durchbruchspannung von der hohen Feldstärkespitze, die in diesem Bereich anfällt, unbeeinflusst. Ist die Dotierung jedoch nur 1016 cm–3, dann würde die Durchbruchspannung dagegen von 600 V auf lediglich 200 V absinken, womit eine hohe Feldstärkenspitze im Übergangsbereich verbunden ist, was zu einem Avalanche-Durchbruch führen könnte.
  • Neben der hohen Dotierung des Halbleitermaterials im Übergangsbereich ist es auch möglich, unterhalb des high-k-Gebietes im Graben am Boden eine metallische Schicht aus einem Silizid einzubringen. Diese Schicht wirkt als untere Elektrode des high-k-Gebietes und verhindert ein Eindringen des hohen elektrischen Feldes in das darunter liegende schwachdotierte Halbleitermaterial. Somit wird mit der Erfindung vorteilhaft erreicht, dass das elektrische Feld unterhalb der high-k-Gebiete durch hochdotiertes oder durch metallisches Material auf kurze Strecken abgebaut wird. Außerdem wird mit der Erfindung vorteilhaft erreicht, dass die Grabenstruktur selbstjustierend ist, und dabei in der Tiefe des high-k-Gebietes auf einfachste Weise eine hochdotierte oder metallische Beschichtung einbringbar ist.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen prinzipiellen Verlauf der elektrischen Feldstärke E eines hochspannungsfesten Halbleiterbauelements mit einer gefüllten Grabenstruktur in einem schwachdotierten Halbleiterkörperbereich ohne erfindungsgemäße vergrabene leitfähige Schichten im Grabenbodenbereich in Abhängigkeit von der vertikalen Ortskoordinate d.
  • 2 zeigt einen prinzipiellen Verlauf der elektrischen Feldstärke E eines hochspannungsfesten Halbleiterbauelements mit einer gefüllten Grabenstruktur mit einem Grabenbodenbereich, der innerhalb eines hochdotierten Halbleitersubstratbereichs angeordnet ist, (ohne erfindungsgemäße leitfähige Schicht im Grabenbodenbereich) in Abhängigkeit von der vertikalen Ortskoordinate d.
  • 3 zeigt einen schematischen Querschnitt durch ein hochspannungsfestes Halbleiterbauelement mit gefüllter Grabenstruktur einer ersten Ausführungsform der Erfindung.
  • 4 zeigt einen schematischen Querschnitt eines hochspannungsfesten Halbleiterbauelements mit gefüllter Grabenstruktur einer zweiten Ausführungsform der Erfindung.
  • 5 zeigt einen schematischen Querschnitt eines hochspannungsfesten Halbleiterbauelements mit gefüllter Grabenstruktur einer dritten Ausführungsform der Erfindung.
  • 6 zeigt einen schematischen Querschnitt durch ein hochspannungsfestes Halbleiterbauelement mit vertikalem MOS-Kanalbereich und einer gefüllten Grabenstruktur gemäß einer vierten Ausführungsform der Erfindung.
  • 1 zeigt einen prinzipiellen Verlauf der elektrischen Feldstärke E in Abhängigkeit von der vertikalen Ortskoordinate d in einem hochspannungsfesten Halbleiterbauelement 1 mit einer gefüllten Grabenstruktur 5, deren Grabenbodenbereich 7 in einem schwachdotierten Halbleiterkörperbereich 17 angeordnet ist. Die Grabenstruktur 5 ist mit einem Material 9 hoher relativer Dielektrizitätskonstante εr gefüllt. Diese Struktur weist noch nicht die erfindungsgemäße leitfähige vergrabene Schicht im Grabenbodenbereich 7 auf. Die Feldstärke E ist zu nächst an der Oberseite 14 der Grabenstruktur 5 mit EO am höchsten und nimmt zum Bodenbereich 7 der Grabenstruktur 7 hin auf EB ab. Jedoch bildet sich am Übergang vom Bodenbereich 7 zu dem schwachdotierten Halbleiterkörperbereich 17 eine Feldstärkenspitze ES innerhalb der Pufferschicht 26 aus, bevor sie dann im hochdotierten Substratbereich 18 vollständig abgebaut wird.
  • Diese Feldstärkespitze ES in der Pufferschicht 26 kann zu Avalanche-Effekten führen, sodass die Durchbruchspannung des Halbleiterbauelements 1 und damit die Durchbruchspannungsfestigkeit des Halbleiterchips und damit auch des Leistungsbauteils vermindert wird. Diese Feldstärkespitze ES wird nur dann unterdrückt, wenn die Grabenstruktur mit ihrem Bodenbereich 7 bis an den Bereich des hochdotierten Substrats 18 reicht. Wird die Grabenstruktur jedoch tiefer als bis an den hochdotierten Substratbereich 18 herangeführt, so bilden sich auch dort die Durchbruchspannung mindernde Feldstärkespitzen aus. Dieses wird mit der nächsten 2 verdeutlicht.
  • 2 zeigt einen prinzipiellen Verlauf der elektrischen Feldstärke E in Abhängigkeit von der vertikalen Ortskoordinate d in einem hochspannungsfesten Halbleiterbauelement 1 mit einer gefüllten Grabenstruktur 5, deren Grabenbodenbereich 7 innerhalb eines hochdotierten Substratbereichs 18 angeordnet ist, (ohne die erfindungsgemäße leitfähige vergrabene Schicht im Grabenbereich). Die hohe Feldstärke EO an der Oberseite 14 der Grabenstruktur 5 vermindert sich zunächst mit zunehmender Tiefe d der Grabenstruktur, jedoch bildet sich nun eine Feldstärkenspitze ES rund um die Grabenstruktur zu dem benachbarten schwachdotierten Halbleiterkörperbereich 17 am Übergang zur Substratdotierung aus. Somit ergibt sich die Forderung, dass das Einbringen der Grabenstruktur im Bezug auf die Gra bentiefe dG äußerst kritisch ist, sowohl im Fall der 1, bei dem die Grabenstruktur nicht ausreichend tief eingebracht ist, und damit den hochdotierten Substratbereich 18 nicht erreicht, als auch in dem Fall der 2, bei dem die Grabentiefe dG zu tief geraten ist, und der mit einem Material mit hoher relativer Dielektrizitätskonstanten εr aufgefüllte Graben zu weit in den hochdotierten Substratbereich 18 hineinragt, ergeben sich in dem Übergangsbereich Feldstärkespitzen, welche die Durchbruchspannung des Halbleiterbauelements 1 beeinträchtigen.
  • 3 zeigt einen schematischen Querschnitt eines Halbleiterbauelements 1 eines hochspannungsfesten Halbleiterbauteils 20 mit gefüllter Grabenstruktur 5 einer ersten Ausführungsform der Erfindung. Die Grabenstruktur 5 endet noch vor dem hochdotierten Substratbereich 18 und weist in ihrem Bodenbereich 7 eine hochdotierte Halbleitermaterialschicht 11 auf. Mit dieser hochdotierten Halbleitermaterialschicht 11 wird die in 1 noch vorhandene Feldstärkespitze innerhalb des hochdotierten Schichtbereichs 11 abgebaut, sodass ein Avalanche-Durchbruch verhindert wird.
  • Somit ist es möglich, mit diesem Halbleiterbauelement einen hochspannungsfesten MOS-Leistungstransistor mit planarer Gate-Anordnung zu realisieren, ohne dass die Grabenstruktur den hochdotierten Substratbereich 18 erreichen muss. Dadurch werden die bisher engen Fertigungstoleranzen in Bezug auf die Grabentiefe deutlich entschärft.
  • Dieses hochspannungsfeste Halbleiterbauelement 1, von dem lediglich zwei MOS-Halbleiterkörperbereiche 10 gezeigt werden, weist als Füllung in der Grabenstruktur ein high-k-Material auf. Dieses high-k-Material begrenzt einzelne MOS-Halbleiter körperbereiche 10 einer Breite b eines schwachdotierten Halbleiterkörperbereichs 17.
  • In dieser Ausführungsform der Erfindung wird der schwachdotierte Halbleiterkörperbereich 17 von einem n–-Gebiet gebildet. An der Oberseite 6 des Halbleiterbauelements und damit an der Oberseite 16 des Halbleiterkörperbereichs 10 ist eine MOS-Struktur angeordnet, die in dieser Ausführungsform zwei Kanalbereiche 21 ausbildet, wobei ein Gate-Oxid 23 zwischen Gate-Elektrode G1 und Oberseite 16 des Halbleiterkörperbereichs angeordnet ist. Der Kanalbereich mit seiner Kanallänge a wird von einem mitteldotierten p-Gebiet 21 gebildet, das von der Oberseite 16 des Halbleiterkörperbereichs 10 aus eindiffundiert wurde und einseitig von einem hochdotierten n+-Gebiet begrenzt ist. Die andere Grenze der Kanallänge a bildet der schwachdotierte Halbleiterkörperbereich 17.
  • Die einzelnen Source-Elektroden S1 kontaktieren gleichzeitig die Grabenstruktur über einen metallischen Kontakt 15 und sind über eine gemeinsame Source-Elektrode SG miteinander verbunden. Auch die einzelnen Gate-Elektroden G1 sind von einer in dieser Darstellung nicht gezeigten gemeinsamen Gate-Elektrode parallel zusammengeschaltet. Während das Kanalgebiet 21 durch Eindiffusion von Störstellen in den schwachdotierten Halbleiterkörperbereich 17 von der Oberseite 16 des Halbleiterkörperbereichs 10 aus hergestellt wird, wird das Source-Gebiet mit einer n+-Dotierung durch Ionenimplantation und nachfolgender Rekristallisation erreicht, wobei die Gate-Elektrode G1 aus Polysilizium die Maskierung bildet. Die Kanallänge a wird hier durch eine planare Technologie erreicht und kann somit nicht beliebig verkleinert werden.
  • Die gesamte Struktur der vergrabenen Schichten und des schwachdotierten Halbleiterkörperbereichs 17 wird in eine schwachdotierte Epitaxieschicht 25 eingearbeitet. Zur Herstellung der Grabenstruktur können verschiedenste Techniken wie Laserablation und/oder Plasmaätzen eingesetzt werden. Für die Strukturierung der Oberfläche jedes Halbleiterkörperbereichs 10 werden in diesem Fall Fotolacktechniken und Diffusions- sowie Implantationsverfahren eingesetzt. Das Füllen der Gräben mit einem high-k-Material kann auch dahingehend modifiziert werden, dass anstelle eines homogenen high-k-Materials ein Schichtkondensator in die Gräben eingebracht wird.
  • Entscheidend für die vorliegende Erfindung ist jedoch, dass im Bodenbereich 7 der Grabenstruktur 5 zur Verminderung von Feldstärkespitzen in dieser Ausführungsform ein hochdotierter Halbleiterbereich 11 eingebracht wird. Das Einbringen dieses hochdotierten Bodenbereichs in die Grabenstruktur kann ebenfalls durch Ionenimplantation erfolgen, und zwar gleichzeitig mit dem Dotieren der n+-Source-Gebiete, wenn vorher die Grabenstruktur eingebracht wurde. Um die Wandbereiche 8 vor einem Eindringen von Störstellen und vor dem Kontakt mit dem high-k-Material zu schützen, können die Wandseiten 8 vor dem Einbringen der hohen Dotierung in den Grabenbodenbereich 7 von einer Schutzschicht bedeckt werden. Andererseits ist es auch möglich, nach einem anisotropen Einbringen der hochdotierenden Schicht 11 in den Bodenbereich 7 und in die n+-Source-Bereiche durch ein isotropes Ätzen die Grabenwände 8 wieder frei von jeglicher Hochdotierung zu ätzen. Das hochdotierte n+-Substrat wird auf der Unterseite 24 von einer Metallbeschichtung 19 bedeckt, welche die Drain-Elektrode der MOS-Leistungstransistorstruktur 22 bildet.
  • 4 zeigt einen schematischen Querschnitt eines hochspannungsfesten Halbleiterbauelements 2 einer zweiten Ausführungsform der Erfindung mit einer gefüllten Grabenstruktur 5, deren Grabenboden 7 in einem schwachdotierten Halbleiterbereich 17 angeordnet ist, und mit einer erfindungsgemäßen vergrabenen Schicht 11 im Grabenbodenbereich 7 versehen ist. Komponenten mit gleichen Funktionen wie in 3 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Der Unterschied zur Ausführungsform der 3 besteht darin, dass die hochdotierte Schicht 11 im Grabenbodenbereich 7 derart tief eingebracht wurde, dass sie bis an den hochdotierten Substratbereich 18 heranreicht. Auch bei dieser Ausführungsform der Erfindung werden jegliche Feldstärkespitzen im Übergangsbereich vom Bodenbereich 7 zum hochdotierten Substratbereich 18 abgebaut, bzw. vermieden. Die Höhe der n+-Dotierung unter dem high-k-Gebiet der Grabenstruktur 5 sollte für Silizium mindestens 1018 cm–3, vorzugsweise mindestens 1019 cm–3 betragen. Allgemein kann die Mindesthöhe der n+-Dotierung aus den Halbleitereigenschaften bestimmt werden, mithilfe des Quotienten εR × ε0 (Ecrit)2/Eg
  • Dabei ist Eg die Bandlücke des Halbleitermaterials, Ecrit die Durchbruchsfeldstärke bei einer Dotierung von 1016 cm–3, εR die relative Dielektrizitätskonstante des Halbleiters und ε0 die absolute Dielektrizitätskonstante des Vakuums. Für Silizium liegt Ecrit bei etwa 4·105 V/cm, Eg bei 1,1 eV und εr bei 11,7. Somit ergibt sich der oben bereits geforderte Wert von mindestens 1018 cm–3 für die Konzentration der Störstellen in dem hochdotierten n+-Gebiet im Bodenbereich 7 der Grabenstruktur 5.
  • Neben dem Halbleitermaterial Silizium sind für derartige Bauelemente auch Siliziumkarbid und andere, vorzugsweise III-V Halbleitermaterialien geeignet. Wie hier in 4 gezeigt, ist es durchaus möglich, dass diese hochdotierten Bereiche des Grabenbodens 7 bis an das hochdotierte Substratmaterial 18 heranreichen können. Andererseits werden die Feldstärkespitzen ebenfalls abgebaut, wenn das hochdotierte Material im Grabenbodenbereich 7 nicht das hochdotierte Substrat 18 erreicht. Somit ist die Herstellung derartiger hochspannungsfester Halbleiterbauteile einfacher und zuverlässiger durchführbar als mit der herkömmlichen Technik, bei der exakt der Grenzbereich zum hochdotierten Substrat 18 von den Grabenstrukturen erreicht werden muss.
  • Anstelle der hochdotierten n+-Gebiete im Grabenbodenbereich 7 kann auch eine metallische Schicht verwendet werden, wie es die 5 in einer dritten Ausführungsform der Erfindung zeigt.
  • 5 zeigt einen schematischen Querschnitt durch ein hochspannungsfestes Halbleiterbauelement 3 mit gefüllter Grabenstruktur 5 einer dritten Ausführungsform der Erfindung. Der Grabenboden 7 ist in einem schwachdotierten Halbleiterkörperbereich 17 angeordnet, wobei der Grabenboden 7 eine metallische Beschichtung 12 aufweist. Diese metallische Beschichtung 12 ist in dieser Ausführungsform der Erfindung ein Silizid wie ein Wolframsilizid oder Kobaltsilizid, das unter dem high-k-Gebiet eingebracht ist, wobei diese Schicht 12 als untere Elektrode des high-k-Gebietes dient und ein Eindringen des elektrischen Feldes in den darunter liegenden schwachdo tierten Halbleiterkörperbereich 17 verhindert. Die Schicht 12 kann auch in direktem Kontakt zum hochdotierten Substratmaterial 18 stehen.
  • 6 zeigt einen schematischen Querschnitt durch ein hochspannungsfestes Halbleiterbauelement 4 einer vierten Ausführungsform der Erfindung mit vertikalem MOS-Kanalbereich 27 und einer Grabenstruktur 5 gemäß einer vierten Ausführungsform der Erfindung. Die Grabenstruktur umgibt einen schwachdotierten Halbleiterkörperbereich 17, wobei der Grabenbodenbereich 7 eine metallische Schicht 12 aufweist. Die MOS-Struktur auf der Oberseite 6 des Halbleiterbauelements bzw. auf der Oberseite 16 unterscheidet sich beträchtlich von der MOS-Struktur, wie sie aus den vorhergehenden Ausführungsformen bekannt sind. Soweit Komponenten des Halbleiterbauelements 4 die gleiche Funktion aufweisen wie in den vorhergehenden Figuren, werden sie mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Auf der Oberseite 6 des Halbleiterbauelements 4 sind nebeneinander im Wechsel Gate-Elektroden G1 und einzelne Source-Elektroden S1 angeordnet, wobei die Source-Elektroden S1 ein Source-Gebiet mit einer n+-Dotierung kontaktieren. In der Tiefe gestaffelt schließt sich dann eine hochdotierte p+-Zone an, welche die Source-Elektrode S1 umgibt. An dieses p+-Gebiet schließt sich eine mitteldotierte Kanalzone 21 mit dem Leitungstyp p an, die durch ein vertikal angeordnetes Gate G1 gesteuert wird. Die Kanallänge a ist in dieser Ausführungsform der Erfindung vertikal angeordnet und hat somit eine sehr geringe Größe, was die Schaltgeschwindigkeit der Bauteile gegenüber den planar angeordneten Gate-Strukturen erhöht. Die Kanallänge a entspricht nämlich der Diffusionstiefe der p-Gebiete.
  • Die Gate-Funktion mithilfe von Gate-Elektroden G1 und einem Gate-Oxid 23 in vertikaler Richtung wird zusammen mit der Grabenstruktur 5 für ein Material mit hoher relativer Dielektrizitätskonstante εr bereitgestellt, indem zunächst die Grabenstruktur erzeugt wird und dann bereits das Gate-Oxid 23 auf die Wände 8 der Grabenstruktur als Isolationsschicht 13 aufgebracht wird. Nachdem in dieser Weise die Grabenstruktur mit einem Gate-Oxid geschützt ist, kann im Bodenbereich 7 die metallische Schicht 12 aus Siliziden zur Herabsetzung von Feldstärkespitzen eingebracht werden. Über dieser metallischen Schicht 12 im Grabenbodenbereich 7 wird dann das high-k-Material eingebracht und ebenfalls von einer oberen Elektrode 28 auf der Oberseite 14 des high-k-Materials abgeschlossen.
  • Die seitliche Begrenzung durch das Gate-Oxid schützt gleichzeitig davor, dass metallische Kurzschlüsse im Wandbereich 8 entstehen. Diese obere Elektrode 28 wird von einem Oxid abgedeckt und der Rest bis zur Oberseite 6 des Halbleiterbauelements 4 wird mit einer Gate-Elektrode G1 aufgefüllt. Anstelle des Einbringens des Gate-Oxids 23 in vertikaler Richtung an den Grabenwänden 8 kann dieses Gate-Oxid 23 auch kurz vor dem Einbringen des Gate-Elektrodenmetalls in den oberen Bereich der Grabenstruktur 5 eingebracht werden.
  • Der Vorteil dieses Halbleiterbauteils ist es nicht allein, dass die Feldstärkespitzen durch die metallische Schicht 12 abgebaut werden, sondern auch, dass die Grabenstruktur 5 gleichzeitig zur Darstellung eines vertikalen Kanalgebietes genutzt wird. Dieses hat fertigungstechnisch erhebliche Vorteile und aufgrund der geringen Diffusionstiefe des Kanalgebietes p können auch geringe Kanallängen a erreicht werden.
  • Die Überlappung zwischen dem n+-Source-Gebiet und der metallischen Gate-Elektrode G1 ist gering und lediglich auf die Tiefe der n+-Source-Gebiete beschränkt, die nur einige 10 nm dick ist, was mit planarer Strukturierung von Kanallängen trotz Ionenimplantation und Selbstmaskierung durch das leitende Gate-Material, wie es die anderen Ausführungsformen zeigen, nicht erreicht werden kann. Insbesondere ist der Flächenbedarf für die Gate-Struktur sehr gering.
  • Das hochdotierte p+-Gebiet, welches das Sourcemetall der Source-Elektrode S1 umgibt, wird eingebracht, um einen Schottky-Effekt beim Metallübergang der Sourceelektrode S1 zu dem Kanalbereich 21 zu vermeiden und somit einen niedrigen Kontaktwiderstand sowie hohe Löcherleitfähigkeit zu gewährleisten. Die Drain-Elektrode dieses MOS-Leistungstransistors wird durch eine Metallisierung der Unterseite des Halbleiterbauelements erreicht, sodass das n+-Substrat 18 eine für alle MOS-Körperbereiche 10 gemeinsame Drain-Elektrode Dg bildet.
    • 1
    Halbleiterbauelement (erste Ausführung)
    2
    Halbleiterbauelement (zweite Ausführung)
    3
    Halbleiterbauelement (dritte Ausführung)
    4
    Halbleiterbauelement (vierte Ausführung)
    5
    Grabenstruktur
    6
    Oberseite des Halbleiterchips
    7
    Bodenbereich
    8
    Wandbereich
    9
    Material hoher relativer Dielektrizi
    tätskonstanten εr
    10
    Halbleiterkörperbereich
    11
    hochdotiertes Halbleitermaterial bzw.
    -beschichtung
    12
    metallisch leitendes Material
    13
    Isolationsschicht
    14
    Oberseite der Grabenstruktur
    15
    metallischer Kontakt der Grabenstruktur (auf
    der Oberseite)
    16
    Oberseite der Halbleiterzelle mit schwachdo
    tiertem Bereich
    17
    schwachdotierter Halbleiterkörperbereich
    18
    hochdotiertes Substrat
    19
    Metallbeschichtung
    20
    Halbleiterbauteil
    21
    Diffusionszone bzw. Störstellenzone
    22
    MOS-Leistungstransistorstruktur
    23
    Gate-Oxid
    24
    Unterseite des Halbleiterchips
    25
    Epitaxieschicht
    26
    Pufferschicht
    27
    vertikaler MOS-Kanalbereich
    28
    obere Elektrode der Grabenstruktur
    εr
    relative Dielektrizitätskonstante
    ε0
    absolute Dielektrizitätskonstante des Vakuums
    S1
    Source-Elektrode
    Sg
    gemeinsame Source-Elektrode
    G1
    Gate-Elektrode einer Zelle
    Dg
    gemeinsame Drain-Elektrode
    d
    vertikale Ortskoordinate
    dG
    Grabentiefe
    b
    Breite der schwachdotierten Halbleiterzelle
    a
    Kanallänge
    E
    elektrische Feldstärke
    EO
    elektrische Feldstärke an der Oberseite
    EB
    elektrische Feldstärke im Bodenbereich
    ES
    Feldstärkenspitze

Claims (25)

  1. Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden schwachdotierten Halbleiterkörperbereichen (17) als Driftstreckengebiete eines ersten Leitungstyps und mit einer Grabenstruktur (5) auf seiner Oberseite (6), wobei die Grabenstruktur (5) die vertikal leitenden Halbleiterkörperbereiche (17) zumindest teilweise umgibt, einen Boden- (7) und einen Wandbereich (8) aufweist und von einem Material (9) hoher relative Dielektrizitätskonstante (εr) aufgefüllt ist, und wobei der Bodenbereich (7) der Grabenstruktur (5) ein hochdotiertes Halbleitermaterial (11) gleichen Leitungstyps wie die schwachdotierten Halbleiterkörperbereiche (17) und/oder ein metallisch leitendes Material (12) aufweist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die schwachdotierten Halbleiterkörperbereiche (17) plattenförmig im Wechsel mit entsprechenden plattenförmigen Grabenstrukturen (5) auf der Oberseite (6) des Halbleiterbauelements (1) angeordnet sind.
  3. Halbleiterbauelement nach Anspruch 1 Anspruch 2, dadurch gekennzeichnet, dass die schwachdotierten Halbleiterkörperbereiche (17) säulenförmig mit kreisförmigen, quadratischen oder polygonalem, vorzugsweise hexagonalem Querschnitt auf der Oberseite (6) des Halbleiterbauelements (1) angeordnet und von der Grabenstruktur (5) umgeben sind.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wandbereich (8) der Grabenstruktur (5) eine Isolationsschicht (13) aufweist, wobei die Isolationsschicht (13) ein Oxid oder ein Nitrid der Gruppe isolierender Materialien SiO2, Si3N4, TiO2, HfO2, Ta2O5, Al2O3 oder AlN oder Mischungen derselben aufweist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wandbereich (8) der Grabenstruktur (5) eine Wandschicht aus Halbleitermaterial aufweist, wobei die Wandschicht einen zum ersten Leitungstyp entgegengesetzten Leitungstyp aufweist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Bodenbereich (7) der Grabenstruktur (5) als hochdotiertes Halbleitermaterial (11) ein Material aufweist, dessen Störstellenkonzentration N ≥ εr ε0 (Ecrit)2/Eg ist,mit εr relative Dielektrizitätskonstante, ε0·absolute Dielektrizitätskonstante des Vakuums, Ecrit kritische Feldstärke, Eg Bandabstand
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Bodenbereich (7) der Grabenstruktur (5) als hochdotiertes Halbleitermaterial (11) ein kristallines Silizium, Polysilizium oder Silziumkarbid mit einer Störstellenkonzentration von ND bzw. NA ≥ 1·1018 cm–3 aufweist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Bodenbereich (7) der Grabenstruktur (5) als metallisch leitendes Material ein Silizid, vorzugsweise ein Wolfram- oder Kobaltsilizid aufweist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Bodenbereich (7) der Grabenstruktur (5) als metallisch leitendes Material eines der Materialien Titan, Hafnium, Tantal oder Legierungen derselben aufweist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die gefüllte Grabenstruktur (5) auf ihrer Oberseite (14) einen hochleitenden oder metallischen Kontakt (15, 28) aufweist, der mit einer Source-Elektrode (S1) eines hochspannungsfesten MOS-Leistungstransistors oder einer Emitter-Elektrode eines hochspannungsfesten IGBT-Leistungstransistors oder mit anderem festen Potential oder mit dem Gate elektrisch in Verbindung steht.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Halbleiterkörperbereiche (10) auf ihrer Oberseite (16) eine planare, ebene oder eine vertikal eingegrabene Gate-Struktur (G1) aufweisen.
  12. Halbleiterbauteil mit einem Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Halbleiterbauteil (20) eine Schottky-Diodenstruktur aufweist.
  13. Halbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, dass die mit einem Material (9) hoher relativer Dielektrizitätskonstante (εR) gefüllte Grabenstruktur (5) für die Schottky-Diodenstruktur in einen schwachdotierten Halbleiterkörperbereich (17) des ersten Leitungstyps eingebettet ist, der auf einem hochdotierten Substrat (18) gleichen Leitungstyps angeordnet ist, wobei die gefüllte Grabenstruktur (5) eine Vielzahl von Halbleiterkörperbereichen (10) des schwachdotierten Halbleiterkörperbereichs (17) umgibt und die Oberseiten (16) der Halbleiterkörperbereiche (10) eine Metallbeschichtung (19) eines Schottky-Kontaktmaterials aufweisen, das eine Einzelelektrode einer Schottky-Diode bildet, wobei die Einzelelektroden der Vielzahl von Halbleiterkörperbereichen parallel zu einer Gesamtelektrode elektrisch verbunden sind, während die Gegenelektrode von dem hochdotierten Substrat (18) gleichen Leitungstyps wie der schwachdotierte Halbleiterkörperbereich (17) ausgebildet ist.
  14. Halbleiterbauteil mit einem Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Halbleiterbauteil (20) eine hochspannungsfeste PIN- oder NIP-Diodenstruktur aufweist.
  15. Halbleiterbauteil nach Anspruch 14, dadurch gekennzeichnet, dass die mit einem Material (9) hoher relativer Dielektrizi tätskonstante (εR) gefüllte Grabenstruktur (5) für die hochspannungsfeste PIN- oder NIP-Diodenstruktur in einen schwachdotierten Halbleiterkörperbereich (17) des ersten Leitungstyps eingebettet ist, der auf einem hochdotierten Substrat (18) gleichen Leitungstyps angeordnet ist, wobei die gefüllte Grabenstruktur (5) eine Vielzahl von Halbleiterkörperbereichen (10) des schwachdotierten Halbleiterkörperbereichs (17) umgibt und die Oberseitenbereiche (16) der Halbleiterkörperbereiche (10) eine mittel bis hochdotierte Diffusionszone (21) eines entgegengesetzten Leitungstyps aufweisen, die mit einer einzelnen Metallelektrode (S1) beschichtet ist, wobei die Vielzahl der einzelnen Metallelektroden (S1) der Halbleiterkörperbereiche (10) parallel zu einer Gesamtelektrode (S) elektrisch verbunden sind und elektrisch mit der gefüllten Grabenstruktur (5) auf der Oberseite des Halbleiterkörperbereichs (17) in Verbindung stehen, während die Gegenelektrode (D) der hochspannungsfesten PIN- oder NIP-Diode von dem hochdotierten Substrat (18) gleichen Leitungstyps wie der schwachdotierte Halbleiterkörperbereich (17) ausgebildet ist.
  16. Halbleiterbauteil mit einem Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Halbleiterbauteil (20) eine hochspannungsfeste MOS-Leistungstransistorstruktur (22) aufweist.
  17. Halbleiterbauteil nach Anspruch 16, dadurch gekennzeichnet, dass die mit einem Material (9) hoher relativer Dielektrizitätskonstante (εr) gefüllte Grabenstruktur (5) für die hochspannungsfeste MOS-Leistungstransistorstruktur (22) in einen schwachdotierten Halbleiterkörperbereich (17) eines Leitungstyps eingebettet ist, der auf einem hochdotierten Substrat (18) gleichen Leitungstyp angeordnet ist, wobei die gefüllte Grabenstruktur (5) eine Vielzahl von Halbleiterkörperbereichen (10) des schwachdotierten Halbleiterkörperbereichs (17) umgibt und die Oberseitenbereiche (16) der Halbleiterkörperbereiche (10) eine MOS-Struktur mit Source-Einzelelektroden (S1) und Gate-Einzelelektroden (G1) aufweist, wobei eine mittel bis hochdotierte Störstellenzone (21) eines entgegengesetzten Leitungstyps im Oberseitenbereich (16) der Halbleiterkörperbereiche (10) angeordnet ist, die einen Gate-Kanalbereich (a) enthält, wobei die Störstellenzone (21) eine Source-Einzelelektrode (S1) aufweist und die Vielzahl der Source-Einzelelektroden (S1) der Halbleiterkörperbereiche (10) parallel zu einer gemeinsamen Source-Elektrode (Sg) elektrisch verbunden sind und mit der Grabenstruktur (5) elektrisch in Verbindung stehen, während der Gate-Kanalbereich (a) von einem Gate-Oxid (23) abgedeckt ist und eine einzelne Gate-Elektrode (G1) aufweist, wobei die Vielzahl der einzelnen Gate-Elektroden (G1) der Halbleiterkörperbereiche (10) zu einer gemeinsamen Gate-Elektrode oberhalb der Oberseite (16) des schwachdotierten Halbleiterkörperbereichs (17) zusammengeschlossen sind, und wobei das hochdotierte Substrat (18) gleichen Leitungstyps wie der schwachdotierte Halbleiterkörperbereich (17) auf seiner Unterseite (23) eine Metallbeschichtung (19) als großflächige Drain-Elektrode (Dg) aufweist.
  18. Halbleiterbauteil mit einem Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) eine hochspannungsfeste IGBT-Struktur aufweist.
  19. Halbleiterbauteil nach Anspruch 17, dadurch gekennzeichnet, dass die mit einem Material (9) hoher relativer Dielektrizitätskonstante (εr) gefüllte Grabenstruktur (5) für die hochspannungsfeste IGBT-Leistungstransistorstruktur in einen schwachdotierten Halbleiterkörperbereich (17) eines Leitungstyps eingebettet ist, der auf einem hochdotierten Substrat (10) entgegengesetzten Leitungstyp angeordnet ist, wobei die gefüllte Grabenstruktur (5) eine Vielzahl von Halbleiterkörperbereichen (10) des schwachdotierten Halbleiterkörperbereichs (17) umgibt und die Oberseitenbereiche (16) der Halbleiterkörperbereiche (10) eine mittel bis hochdotierte Störstellenzone (21) eines entgegengesetzten Leitungstyps im Oberseitenbereich (16) der Halbleiterkörperbereiche (10) aufweisen, die einen Gate-Kanalbereich (a) enthält, wobei die Störstellenzone (21) eine Emitter-Einzelelektrode eines bipolaren Leistungstransistors mit isoliertem Gate aufweist und die Vielzahl der Emitter-Einzelelektroden der Halbleiterkörperbereiche (10) parallel zu einer gemeinsamen Emitter-Elektrode elektrisch verbunden sind und mit der gefüllten Grabenstruktur (5) elektrisch in Verbindung stehen, während der Gate-Kanalbereich (a) von einem Gate-Oxid (23) abgedeckt ist und eine einzelne Gate-Elektrode (G1) aufweist, wobei die Vielzahl der einzelnen Gate-Elektroden (G1) der Halbleiterkörperbereiche (10) zu einer gemeinsamen Gate-Elektrode oberhalb der Oberseite des schwachdotierten Halbleiterkörperbereichs (17) zusammengeschlossen sind, und wobei das hochdotier te Substrat (18) entgegengesetzten Leitungstyps zu dem schwachdotierten Halbleiterkörperbereich (17) auf seiner Unterseite (24) eine Metallbeschichtung (19) als großflächige Kollektor-Elektrode aufweist.
  20. Verfahren zur Herstellung mehrerer Halbleiterchips aus einem Halbleiterwafer (7), der in Zeilen und Spalten angeordnete Halbleiterchippositionen aufweist: – Herstellen eines mit einem ersten Leitungstyp schwachdotierten Halbleiterwafers oder einer mit dem ersten Leitungstyp schwachdotierten Epitaxieschicht (25), die auf einem mit dem ersten oder zweiten Leitungstyp hochdotierten Halbleiterwafer abgeschieden wird; – Einbringen von Grabenstrukturen (5) mit einem Boden- (7) und einem Wandbereich (8) in einen schwachdotierten Halbleiterkörperbereich (17) der Halbleiterchippositionen des Halbleiterwafers; – Einbringen einer hohen Dotierung gleichen Leitungstyps, wie die schwachdotierten Halbleiterkörperbereiche (17), in den Bodenbereich (7) der Grabenstrukturen (5) oder Einbringen einer metallisch leitenden Beschichtung (12) auf den Bodenbereich (7) der Grabenstrukturen (5); – Auffüllen der Grabenstrukturen (5) mit einem Material (9) hoher relativer Dielektrizitätskonstante (εR)
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Einbringen der hohen Dotierung gleichen Leitungstyps, wie die schwachdotierten Halbleiterkörperbereiche (17), in den Bodenbereich der Grabenstrukturen (5) mittels Ionenimplantations-Technik erfolgt.
  22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Einbringen der metallisch leitenden Beschichtung (12) auf den Bodenbereich (7) der Grabenstrukturen (5) mittels physikalischer Sputtertechnik oder Aufdampftechnik oder chemisch mittels chemischer Gasphasenabscheidung oder elektrolytischer Abscheidung erfolgt.
  23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass vor dem Einbringen der metallisch leitenden Beschichtung auf den Bodenbereich (7) der Grabenstrukturen (5) der Wandbereich (8) der Grabenstrukturen (5) und die nicht zu beschichtenden Oberflächen des Halbleiterwafers selektiv mit einer Schutzschicht versehen werden.
  24. Verfahren nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass nach dem Herstellen der gefüllten Grabenstrukturen (5) die weiteren Fertigungsschritte zur Herstellung von funktionsfähigen Halbleiterchips auf dem Halbleiterwafer erfolgen und abschließend der Halbleiterwafer in einzelne Halbleiterchips aufgetrennt wird.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass nach der Fertigstellung der Halbleiterchips, diese zu entsprechenden hochspannungsfesten Halbleiterbauteilen gemäß den Ansprüchen 12 bis 19 verarbeitet werden.
DE102004046697.1A 2004-09-24 2004-09-24 Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben Expired - Fee Related DE102004046697B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004046697.1A DE102004046697B4 (de) 2004-09-24 2004-09-24 Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
US11/234,585 US8643085B2 (en) 2004-09-24 2005-09-23 High-voltage-resistant semiconductor component having vertically conductive semiconductor body areas and a trench structure
US14/138,167 US20140203349A1 (en) 2004-09-24 2013-12-23 Method of producing a high-voltage-resistant semiconductor component having vertically conductive semiconductor body areas and a trench structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004046697.1A DE102004046697B4 (de) 2004-09-24 2004-09-24 Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102004046697A1 true DE102004046697A1 (de) 2006-04-06
DE102004046697B4 DE102004046697B4 (de) 2020-06-10

Family

ID=36061981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004046697.1A Expired - Fee Related DE102004046697B4 (de) 2004-09-24 2004-09-24 Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (2) US8643085B2 (de)
DE (1) DE102004046697B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735289B2 (en) 2010-11-29 2014-05-27 Infineon Technologies Ag Method of contacting a doping region in a semiconductor substrate
DE102013107758B4 (de) * 2012-07-24 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
DE102006029701B4 (de) * 2006-06-28 2017-06-01 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
US7982284B2 (en) 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
CN100552991C (zh) * 2006-09-27 2009-10-21 中国科学院半导体研究所 声子调控间接带隙半导体材料横向电注入发光器件
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
US20110108912A1 (en) * 2009-11-09 2011-05-12 Hamilton Lu Methods for fabricating trench metal oxide semiconductor field effect transistors
US8067800B2 (en) * 2009-12-28 2011-11-29 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf step oxide and the method to make the same
US8264035B2 (en) * 2010-03-26 2012-09-11 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices
CN102208414B (zh) * 2010-03-31 2013-05-22 力士科技股份有限公司 一种超结沟槽金属氧化物半导体场效应管及其制造方法
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US8482972B2 (en) 2010-08-20 2013-07-09 Shine C. Chung Memory devices using a plurality of diodes as program selectors with at least one being a polysilicon diode
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
CN102110716B (zh) * 2010-12-29 2014-03-05 电子科技大学 槽型半导体功率器件
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
CN102184939B (zh) * 2011-03-28 2012-08-29 电子科技大学 一种具有高k介质槽的半导体功率器件
US8912576B2 (en) * 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
CN102779836B (zh) * 2012-07-13 2015-02-11 电子科技大学 使用高介电常数槽结构的低比导通电阻的纵向功率器件
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9722041B2 (en) * 2012-09-19 2017-08-01 Vishay-Siliconix Breakdown voltage blocking device
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164636B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
US9318554B2 (en) 2013-03-13 2016-04-19 Michael Wayne Shore Gate pad and gate feed breakdown voltage enhancement
US9520390B2 (en) * 2013-03-15 2016-12-13 Semiconductor Components Industries, Llc Electronic device including a capacitor structure and a process of forming the same
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
CN107665918A (zh) * 2016-07-31 2018-02-06 朱江 一种半导体装置
CN106252404B (zh) * 2016-10-18 2019-08-23 电子科技大学 一种具有高k介质槽的纵向增强型mis hemt器件
CN108428744A (zh) * 2017-02-13 2018-08-21 朱江 一种沟槽结构肖特基半导体装置
CN107093622B (zh) * 2017-03-16 2020-06-16 西安电子科技大学 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
CN107046062B (zh) * 2017-03-16 2020-02-07 西安电子科技大学 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管
CN108695373A (zh) * 2017-04-09 2018-10-23 朱江 一种半导体装置
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
CN107591450B (zh) * 2017-07-27 2020-06-16 西安电子科技大学 具有复合介质层宽带隙半导体纵向超结双扩散金属氧化物半导体场效应管及其制作方法
CN107437566B (zh) * 2017-07-27 2020-06-16 西安电子科技大学 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法
CN107579119B (zh) * 2017-07-27 2020-06-16 西安电子科技大学 具有复合介质层纵向超结双扩散金属氧化物半导体场效应管及其制作方法
CN107833922B (zh) * 2017-09-22 2020-05-01 西安电子科技大学 一种具有高k电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管
CN107644913B (zh) * 2017-09-22 2020-06-26 西安电子科技大学 一种具有高k电荷补偿纵向双扩散金属氧化物元素半导体场效应晶体管
US10319670B2 (en) * 2017-10-20 2019-06-11 Semiconductor Components Industries, Llc Package including multiple semiconductor devices
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
JP7196403B2 (ja) * 2018-03-09 2022-12-27 富士電機株式会社 半導体装置
JP2022016842A (ja) * 2020-07-13 2022-01-25 富士電機株式会社 半導体装置
CN113707712B (zh) * 2021-08-27 2022-09-23 西安电子科技大学 高耐压硅基氮化镓功率半导体器件及其制作方法
CN115148787B (zh) * 2022-06-30 2023-09-22 扬州国宇电子有限公司 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法
CN117334748B (zh) * 2023-12-01 2024-04-09 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117334746A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068997A1 (en) * 1999-05-06 2000-11-16 C.P. Clare Corporation Mosfet with field reducing trenches in body region
WO2002067332A2 (en) * 2001-02-22 2002-08-29 Koninklijke Philips Electronics N.V. Semiconductor devices having field shaping regions
US6624472B2 (en) * 2000-02-12 2003-09-23 Koninklijke Philips Electronics N.V. Semiconductor device with voltage sustaining zone

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587712A (en) * 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5282018A (en) 1991-01-09 1994-01-25 Kabushiki Kaisha Toshiba Power semiconductor device having gate structure in trench
US5554862A (en) * 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
US5471075A (en) * 1994-05-26 1995-11-28 North Carolina State University Dual-channel emitter switched thyristor with trench gate
US5591655A (en) * 1995-02-28 1997-01-07 Sgs-Thomson Microelectronics, Inc. Process for manufacturing a vertical switched-emitter structure with improved lateral isolation
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6376878B1 (en) * 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10111499C1 (de) * 2001-03-09 2002-07-11 Infineon Technologies Ag Speicherzelle mit einem Graben und Verfahren zu ihrer Herstellung
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
US7173290B2 (en) * 2003-03-07 2007-02-06 Teledyne Licensing, Llc Thyristor switch with turn-off current shunt, and operating method
DE102004007197B4 (de) 2004-02-13 2012-11-08 Infineon Technologies Ag Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
US7009237B2 (en) * 2004-05-06 2006-03-07 International Business Machines Corporation Out of the box vertical transistor for eDRAM on SOI

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068997A1 (en) * 1999-05-06 2000-11-16 C.P. Clare Corporation Mosfet with field reducing trenches in body region
US6624472B2 (en) * 2000-02-12 2003-09-23 Koninklijke Philips Electronics N.V. Semiconductor device with voltage sustaining zone
WO2002067332A2 (en) * 2001-02-22 2002-08-29 Koninklijke Philips Electronics N.V. Semiconductor devices having field shaping regions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735289B2 (en) 2010-11-29 2014-05-27 Infineon Technologies Ag Method of contacting a doping region in a semiconductor substrate
DE102011055816B4 (de) * 2010-11-29 2016-02-25 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102013107758B4 (de) * 2012-07-24 2020-03-19 Infineon Technologies Ag Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench

Also Published As

Publication number Publication date
US20140203349A1 (en) 2014-07-24
US8643085B2 (en) 2014-02-04
DE102004046697B4 (de) 2020-06-10
US20060065923A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
DE102004046697B4 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102005052734B4 (de) Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102010030179B4 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
CH638928A5 (de) Halbleiteranordnung.
DE112016006380T5 (de) Halbleiterbauelement
DE102005047056B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee