DE102007013848B4 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007013848B4
DE102007013848B4 DE200710013848 DE102007013848A DE102007013848B4 DE 102007013848 B4 DE102007013848 B4 DE 102007013848B4 DE 200710013848 DE200710013848 DE 200710013848 DE 102007013848 A DE102007013848 A DE 102007013848A DE 102007013848 B4 DE102007013848 B4 DE 102007013848B4
Authority
DE
Germany
Prior art keywords
semiconductor
electrode
field
drift path
field plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200710013848
Other languages
English (en)
Other versions
DE102007013848A1 (de
Inventor
Dr. rer. nat. Hirler Franz
Dr.-Ing. Falck Elmar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE200710013848 priority Critical patent/DE102007013848B4/de
Publication of DE102007013848A1 publication Critical patent/DE102007013848A1/de
Application granted granted Critical
Publication of DE102007013848B4 publication Critical patent/DE102007013848B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterbauelement, wobei das Halbleiterbauelement (1) umfasst: – einen Halbleiterkörper (4) mit: – einer ersten Elektrode (5), – einer zweiten Elektrode (7), – einer lateralen Driftstrecke (9) zwischen der ersten und der zweiten Elektrode (5, 7), wobei in die Driftstrecke (9) isolierte nebeneinander angeordnete Feldplatten (F1) lateral ausgerichtet vertikal hineinragen, – floatende komplementär zur Driftstrecke (9) dotierte Gebiete (10), die mit den Feldplatten (F1) elektrisch verbunden sind, wobei die Feldplatten mit einer Feldplatten-Spannungsbegrenzungsstruktur (3), die die Spannung an den Feldplatten im Sperrbetrieb begrenzt, gekoppelt sind.

Description

  • Hintergrund der Erfindung
  • Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Herstellung desselben. Das Halbleiterbauelement umfasst einen Halbleiterkörper mit einer ersten Elektrode und einer zweiten Elektrode. Der Halbleiterkörper weist eine laterale Driftstrecke zwischen der ersten und der zweiten Elektrode auf, wobei in die Driftstrecke isolierte Feldplatten lateral ausgerichtet vertikal hineinragen, welche die Feldverteilung in der Driftstrecke beeinflussen. Um die Feldplatten auf eine definierte Spannung zu legen, weist der Halbleiterkörper floatende komplementär zur Driftstrecke dotierte Gebiete auf, die mit den Feldplatten elektrisch gekoppelt sind.
  • Die erste Elektrode bei einem aus der DE 10 2004 041 198 A1 bekannten Halbleiterbauelement ist eine Sourceelektrode und die zweite Elektrode ist eine Drainelektrode. Zwischen der Sourceelektrode und der Drainelektrode ist eine Driftstrecke angeordnet, die den gleichen Leitungstyp wie ein oberflächennaher Bereich unterhalb der Sourceelektrode und der Drainelektrode aufweist. In diese lateral ausgerichtete Driftstrecke ragen vertikal Feldplatte hinein, wobei diese Feldplatten innerhalb der lateralen Driftstrecke hintereinander angeordnet sind. Jede der Feldplatten präsentiert eine Gruppe von Feldplatten, wobei die Gruppen bei unterschiedlichen Driftstreckenlängen angeordnet sind. Jede der Feldplatten einer Gruppe ist mit einem Ende zu der ersten Elektrode und mit einem zweiten Ende zu der zweiten Elektrode ausgerichtet. Die Enden jeder Feldplattengruppe sind mit einem floatenden streifenförmig angeordneten Gebiet, das komplementär leitend zur Driftstrecke ist, elektrisch verbunden, so dass über dieses p-leitende Gebiet die Feldplatten auf definierte Spannungen gelegt werden können.
  • Dabei werden die Feldplatten entlang der Driftstrecke eines lateralen Feldplattentransistors durch die floatenden p-Gebiete auf geeignete Potentiale gezogen, wodurch die Driftstrecke lateral ausgeräumt werden kann. Das Potential der floatenden Feldplatten wird hauptsächlich durch das Ausbreiten der Raumladungszone bestimmt. Erreicht die Raumladungszone von einem Bodygebiet ausgehend ein floatendes p-Gebiet, so wird dieses und die daran angeschlossene Feldplatte auf dem gerade anliegenden Potential gehalten. Da die Ausbreitung der Raumladungszone stark von der Dotierung im Ausbreitungsgebiet abhängt, und damit von der Dotierung der Driftstrecke und eventuell von der Dotierung weiterer p- oder n-Gebiete, ist die Spannung der Feldplatten und damit die Durchbruchsspannung des gesamten Bauelements ebenfalls von den entsprechenden Dotierungen abhängig, wodurch die Prozessfenster für die Dotierstoffkonzentration sehr klein werden.
  • Zusammenfassung der Erfindung
  • Eine Ausführungsform der Erfindung weist ein Halbleiterbauelement mit Feldplatten in einem Halbleiterkörper auf. Dazu umfasst der Halbleiterkörper eine erste Elektrode und eine zweite Elektrode, zwischen denen eine laterale Driftstrecke angeordnet ist. In die Driftstrecke ragen isolierte nebeneinander angeordnete lateral ausgerichtete Feldplatten vertikal hinein. Der Halbleiterkörper weist in der Driftstrecke floatende komplementär zur Driftstrecke dotierte Gebiete auf, die mit den Feldplatten elektrisch verbunden sind. Außerdem sind die Feldplatten mit einer Feldplatten-Spannungsbegrenzungsstruktur gekoppelt.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • Kurze Beschreibung der Figuren
  • 1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 1;
  • 3 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 3;
  • 5 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement einer weiteren Ausführungsform der Erfindung;
  • 6 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 5;
  • 7 zeigt einen schematischen perspektivischen Teilbereich einer Driftstrecke eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung;
  • 8 zeigt einen weiteren schematischen perspektivischen Teilbereich einer Drift einer weiteren Ausführungsform der Erfindung;
  • 9 zeigt ein schematisches Diagramm der Abhängigkeit der Spannungen an den Feldplatten von der Drainspannung und die Abhängigkeit des Drainstroms von der Drainspannung der Feldeffekttransistoren der Spannungsbegrenzungsstruktur;
  • 10 zeigt eine zulässige Variations- bzw. Fertigungsbreite der Driftstreckendotierung eines Halbleiterbauelements ohne erfindungsgemäße Spannungsbegrenzungsstruktur;
  • 11 zeigt eine mögliche Variations- bzw. Fertigungsbreite der Driftstreckendotierung eines Halbleiterbauelements mit erfindungsgemäßer Spannungsbegrenzungsstruktur;
  • 1 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 1 einer Ausführungsform der Erfindung, die hier als MOSFET ausgeführt ist. Dazu weist das Halbleiterbauelement 1 eine Sourceelektrode S als erste Elektrode 5 und eine Drainelektrode D als zweite Elektrode 7 auf. Unterhalb der Sourceelektrode S ist ein n+-leitender oberflächennaher Bereich des Halbleiterkörpers 4, aus dem das Halbleiterbauelement 1 besteht, angeordnet. Dieser n+-leitende oberflächennahe Bereich, der auch als Sourceanschlusszone dient, ist von einer p-leitenden Bodyzone 16 umgeben.
  • Zwischen der Bodyzone 16 und einem unterhalb der Drainelektrode D angeordneten oberflächennahen Bereich erstreckt sich eine Driftstrecke 9, in die Feldplatten F1 nebeneinander lateral ausgerichtet und vertikal hineinragen. Diese Feldplatten F1 beeinflussen die Feldverteilung in der Driftstrecke 9. Um die Feldplatten F1 auf eine definierte Spannung zu legen, weist der Halbleiterkörper 4 floatend komplementär zur Driftstrecke 9 dotierte Gebiete 10 auf, die mit den Feldplatten F1 elektrisch gekoppelt sind. Diese Gebiete 10 erstrecken sich streifenförmig quer zu der lateralen Driftstrecke 9 entlang den zur ersten Elektrode 5 ausgerichteten Enden 11 der Feldplatten F1 oder sind als floatende Inseln ausgebildet.
  • Zur Kopplung der Feldplatten F1 mit dem floatenden Gebiet 10 sind an den sourceseitigen Enden 11 der Feldplatten F1 Verbindungselemente 21 angeordnet. Diese Verbindungselemente 21 verbinden die sourceseitigen Enden 11 der Feldplatten F1 mit dem streifenförmigen floatenden komplementär zur Driftstrecke 9 dotierten in einem oberflächennahen Bereich des Halbleiterkörpers angeordneten Gebieten 10. Mit diesen Verbindungselementen 21, die mit den sourceseitigen Enden 11 der Feldplatten F elektrisch verbunden sind, werden die Feldplatten F1 auf ihrer gesamten Länge von dem sourceseitigen Ende 11 zum drainseitigen Ende 15 auf einem Potential gehalten, das am sourceseitigen Ende 11 anliegt.
  • Da wie oben erwähnt die Ausbreitung der Raumladungszone stark von der Dotierung im Ausbreitungsgebiet abhängt, und damit von der Dotierung der Driftstrecke 9 und eventuell von der Dotierung weiterer p- oder n-Gebiete, ist die Spannung der Feldplatten F1 und damit die Durchbruchsspannung des gesamten Bauelements ebenfalls von den entsprechenden Dotierungen abhängig, wodurch die Prozessfenster für die Dotierstoffkonzentration sehr klein werden.
  • Um die Spannung der Feldplatten F1 zu begrenzen und damit die Prozessfenster für die entsprechenden Dotierungen zu vergrößern, ist in dieser Ausführungsform der Erfindung eine Zenerklemmung der Feldplatten F1 zum Sourcepotential vorgesehen, indem auf dem Halbleiterkörper 4 ein Block 23 aus monolithisch integrierten Zenerdioden angeordnet wird. Dieser Zenerdiodenblock ist mit einem p-leitenden Anodenbereich 24 mit der Sourceelektrode S verbunden und mit einem n-leitenden Kathodenbereich 25 mit einem sourceseitigen ersten Ende 11 der Feldplatten F1 über das streifenförmige floatende Gebiet 10 elektrisch verbunden.
  • Der Zenerdiodenblock 23 ist bei der in 1 gezeigten Ausführungsform aus Polysilizium aufgebaut und auf einer Isolationsschicht der Oberseite 26 des Halbleiterkörpers 4 aufgebracht. Durch diese Isolationsschicht führen Durchkontakte als Verbindungselemente 21 zu den Feldplatten bzw. zu dem Gebiet 10 während die Sourceelektrode direkt mit dem Block 23 elektrisch verbunden ist.
  • Eine Feldplatten-Spannungsbegrenzungsstruktur 3 zur aktiven Zenerklemmung der Feldplatten F1 kann auch separat von dem Halbleiterbauelement 1 beispielsweise in einem Halbleiterleistungsmodul mit mehreren Halbleiterchips angeordnet sein. Ferner können derartige Feldplatten F1 mit Feldplatten-Spannungsbegrenzungsstruktur 3 auch in Driftstrecken 9 von Hochspannungsdioden oder IGBT-Bauelementen angeordnet werden.
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 1 gemäß 1 entlang der Schnittebene A-A in 1. In diesem Querschnitt ist die Anordnung der streifenförmigen Gateelektrode G des MOSFETs zu sehen, die über ein Gateoxid 22 den Schaltkanal in der Bodyzone 16 steuert, so dass ein gesteuerter Strom von der Sourceelektrode S über die mit Feldplatten F1 ausgestattete Driftstrecke 9 zur Drainelektrode D fließen kann. Über der Gateelektrode G ist ein Zwischenoxid 28 angeordnet, das den Zenerdiodenblock 23 von der Gateelektrode G isoliert, wobei der Zenerdiodenblock 23 sich im Zwischenoxid 28 von der Sourceelektrode S bis zu einem sourceseitigen Ende 11 der Feldplatten F1 erstreckt. Ein derartiger Zenerblock 23 kann auf der Oberseite 26 des Halbleiterkörpers 4 auch an einer anderen Stelle angeordnet werden und über Leiterbahnen mit der Sourceelektrode S und den Feldplatten F1 elektrisch verbunden sein.
  • Zur Herstellung eines derartigen Halbleiterbauelements 1 wird zunächst ein Halbleiterwafer in Halbleiterchippositionen, die laterale Dioden-, MOSFET- und/oder IGBT-Strukturen mit einer lateralen Driftstrecke 9 zwischen einer ersten Elektrode 5 und einer zweiten Elektrode 7 aufweisen strukturiert. Danach werden Dotierstoffe eines zu der Driftstrecke 9 komplementären Leitungstyps in höherer Konzentration als die der Driftstrecke 9 bei einer vorgesehenen Driftstreckenlänge l1, für floatende Kopplungsgebiete 10 eingebracht. Anschließend werden nebeneinander lateral ausgerichtete vertikale Grabenstrukturen 17 in die laterale Driftstrecke 9 eingebracht. Auf den Wänden 18 der Grabenstruktur 17 wird dann eine isolierende Schicht 19 für die Grabenstrukturen 17 abgeschieden. Die Grabenstruktur 17 wird danach mindestens teilweise mit einem leitenden Material aufgefüllt.
  • Nun erfolgt ein Aufbringen und strukturieren einer Feldplatten-Spannungsbegrenzungsstruktur 3 mit monolitisch angeordneten Zenerdioden aus p- und n-leitendem Polysilizium auf einer Isolationsschicht. Der entstandene Zenerdiodenblock 23 wird nun über Kontaktfenster in der Isolationsschicht mit entsprechenden Bereichen, wie mit einer Bodyzone 16 oder Sourceelektrode S und mit Enden 11 von Feldplatten F1 oder floatenden Gebieten 10 der Feldplatten F1 verbunden. Schließlich können die lateralen Dioden-, MOSFET- und/oder IGBT-Strukturen vollendet werden.
  • Nach der Fertigstellung der Halbleiterwafer werden diese in Halbleiterchips aufgetrennt. Die Halbleiterchips werden auf einem Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen fixiert. Danach erfolgt ein Verbinden der Elektroden 5 und 7 der Halbleiterchips mit Kontaktanschlussflächen, die mit Außenkontakten des Halbleiterbauelements elektrisch in Verbindung stehen. Ein Halbleiterbauelementgehäuses kann unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente dann aufgebracht werden. Abschließend wird der Schaltungsträgers in einzelne Halbleiterbauelemente 1 mit Feldplatten und Feldplatten-Spannungsbegrenzungsstruktur 3 aufgetrennt.
  • 3 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 2 einer weiteren Ausführungsform der Erfindung, das hier als MOSFET wiederum ausgeführt ist. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • In dieser Ausführungsform der Erfindung gemäß 3 ist wiederum eine Gruppe von Feldplatten F1 nebeneinander bei einer ersten Driftstreckenlänge l1 vorgesehen. Eine entsprechende Feldplatten-Spannungsbegrenzungsstruktur 3 weist jedoch einen zusätzlichen monolithisch integrierten p-Kanal Feldeffekttransistor 12 auf, dessen Gateelektrode G1 mit einem Ende über ein Verbindungselement 21 mit der Bodyzone des MOSFETs elektrisch verbunden ist. Mit ihrem anderen Ende überlappt die Gateelektrode G1 das floatende streifenförmige Gebiet 10, das von dem sourceseitigen ersten Ende 11 der Feldplatten F1 überlappt wird.
  • Die streifenförmige Gateelektrode G des Haupttransistors ist in dem Bereich der Gateelektrode G1 des Feldeffekttransistors 12 der Feldplatten-Spannungsbegrenzungsstruktur 3 unterbrochen, um einen Durchkontakt zur Bodyzone 16 und damit zum Sourcepotential über das Verbindungselement 21 zu ermöglichen. Die lokal angeordnete Gateelektroden G1 der Feldplatten-Spannungsbegrenzungsstruktur 3 ist somit mit der Bodyzone 16 elektrisch verbunden und überdeckt den Driftstreckenbereich zwischen der Bodyzone 16 und dem streifenförmigen floatenden Gebiet 10, der zu der Bodyzone 16 benachbarten Feldplatten F1. Durch die lokale Begrenzung der zusätzlichen Gateelektroden G1 wird die Funktion der Gateelektrode G des Haupttransistors kaum beeinträchtigt, obgleich die streifenförmige Gateelektrode G des Haupttransistors, die den Bereich der Bodyzone 16 überdeckt, in dem Bereich der lokal angeordneten Gateelektroden G1 der Feldplatten-Spannungsbegrenzungsstruktur 3 unterbrochen ist.
  • 4 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 2 gemäß 1, wobei in diesem Querschnitt die Anordnung der Gateelektrode G1 des Feldeffekttransistors 12 zu sehen ist, dessen Gateoxid 20 eine deutlich höhere Dicke aufweist, als das Gateoxid 22 unter der Gateelektrode G des Haupttransistors. Außerdem zeigt der Querschnitt des Halbleiterbauelements 2 die laterale Ausrichtung der nebeneinander angeordneten Feldplatten F1, die nahezu bis zum Substratmaterial des Halbleiterkörpers 4 in die Driftstrecke 9 hineinragen. Bei entsprechender Aufladung der Feldplatten F1 werden die streifenförmigen p-Kanal Feldeffekttransistoren 12 der Feldplatten-Spannungsbegrenzungsstruktur 3 durchgeschalten und die floatenden Gebiete 10 und die Feldplatten werden über die Feldeffekttransistoren 12 mit der Bodyzone 16 des Haupttransistors elektrisch verbunden.
  • Ein Verfahren zur Herstellung von mehreren Halbleiterchips für Halbleiterbauelemente 2 mit Feldplatten F1 und Feldplatten-Spannungsbegrenzungsstruktur 3 weist folgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer aus einem monokristallinen Halbleiterkörper 4 mit Halbleiterbauteilstrukturen in Halbleiterchippositionen strukturiert. Diese Strukturen können laterale Dioden-, MOSFET- und/oder laterale IGBT- mit einer lateralen Driftstrecke 9 zwischen einem ersten oberflächennahen Bereich 6 des Halbleiterkörpers 4 und einem zweiten oberflächennahen Bereich 8 des Halbleiterkörpers 4 für eine erste Elektrode 5 bzw. eine zweite Elektrode 7 aufweisen. Der erste oberflächennahe Bereich 6 wird von einer Bodyzone umgeben. Nach dem Strukturieren wird Dotierstoff eines komplementären Leitungstyps zu der Driftstrecke 9 in höherer Konzentration als die Driftstrecke 9 bei gleicher Driftstreckenlänge l1 für ein floatendes Gebiet 10 als Feldplatten-Kopplungsstruktur eingebracht.
  • Nach dem Einbringen dieses floatenden und komplementär zur Driftstrecke 9 leitenden Gebiets 10 werden lateral ausgerichtete vertikale Grabenstrukturen 17 in die laterale Driftstrecke 9 eingebracht. Anschließend wird eine isolierende Schicht 19 auf den Grabenwänden 18 einschließlich dem Hoden der Grabenstrukturen 17 abgeschieden. Danach werden die Grabenstrukturen 17 mit einem leitenden Material aufgefüllt.
  • Schließlich werden Gateoxidschichten 20 und Zwischenoxide 28 auf der Bodyzone 16 sowie auf der Driftstrecke 9, die Feldplatten F1 enthält, abgeschieden. In diese Gateoxidschichten 20 und Zwischenoxide 28 werden Kontaktfenster 27 zu der Boyzone eingebracht. Nun kann ein Aufbringen von Gateelektrodenmaterial für p-Kanal Feldeffekttransistoren der Feldplatten-Spannungsbegrenzungsstruktur 3 auf die Gateoxidschicht 20 erfolgen. Dabei liegen die Gate-Oxiddicken d der Feldeffekttransistoren für die Feldplatten-Spannungsbegrenzungsstruktur bei einigen 100 Nanometern, beispielsweise kann ohne Beschränkung der Allgemeinheit 0,5 μm ≤ d ≤ 2 μm gewählt werden. Danach werden die lateralen Dioden-, MOSFET- und/oder laterale IGBT-Strukturen vollendet.
  • Der Vorteil dieses Verfahrens ist, dass die Dotierstoffkonzentration in der Driftstrecke 9 aufgrund der Feldplatten F1 deutlich erhöht werden kann. Durch das Festlegen der Durchbruchspannung der gesamten Transistoranordnung durch die Feldeffekttransistoren 12 sind fertigungstechnisch größere Schwankungen der Dotierstoffkonzentration bei gleicher Einsatzspannung der Halbleiterbauelemente 2 möglich, wobei die Schwankungen bis zu 40 Prozent betragen können. Auch können die Oxiddicken für die Zusatzfeldeffekttransistoren 12 durchaus größere Dickentoleranzen aufweisen, als es bisher für beispielsweise das Gateoxid 22 des Haupttransistors zulässig ist.
  • Um derart auf einem Halbleiterwafer vorbereitete mit einer Feldplatten-Spannungsbegrenzungsstruktur 3 versehene Halbleiterelemente 2 bzw. Halbleiterchips zu Halbleiterbauelementen 2 zu verarbeiten, sind noch weitere verfahrensschritte erforderlich, wobei zunächst ein Halbleiterwerfer in der oben angegebenen Form herzustellen ist. Anschließend wird der Halbleiterwerfer in Halbleiterchips aufgetrennt.
  • Schließlich werden die Halbleiterchips auf einen Hauteilträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen aufgebracht. Danach müssen noch die Elektroden der Halbleiterchips mit Kontaktanschlussflächen, die mit den Außenkontakten des Halbleiterbauelements 2 elektrisch in Verbindung stehen sollen, verbunden werden. Schließlich wird ein Halbleiterbauelementgehäuse unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente aufgebracht. Abschließend kann dann der Schaltungsträger in einzelne Halbleiterbauelemente 2 mit Feldplatten-Spannungsbegrenzungsstruktur 3 aufgetrennt werden. Auch bei diesem zweiten Teil des Verfahrens ergibt sich der Vorteil, dass ein Großteil der Schritte in einem Parallelverfahren durchgeführt werden kann, so dass die Kosten mit zunehmender Anzahl von Halbleiterbauteilpositionen auf dem Bauteilträger entsprechend herabgesetzt werden können.
  • In einem Durchführungsbeispiel des Verfahrens wird vor dem Einbringen von Dotierstoffen zunächst eine strukturierte maskierende Schicht auf den Halbleiterwerfer aufgebracht. Diese Schicht deckt Oberflächenbereiche des Halbleiterkörpers 4 ab, die vor einem Eindringen von Dotierstoff zu schützen sind. Zum Einbringen des Dotierstoffs in Streifen oder Inseln auf der Oberseite 26 des Halbleiterkörpers 4 kann eine Ionenimplantation mit anschließender Diffusion der eingebrachten Dotierstoffe durchgeführt werden. Alternativ ist es möglich, eine dotierstoffhaltige Schicht auf der maskierenden Schicht abzuscheiden und anschließend eine Eindiffusion der Dotierstoffe in den Halbleiterkörper 4 an den freigelegten Stellen der maskierenden Schicht durchzuführen.
  • Auch vor dem Einbringen von lateral ausgerichteten vertikalen Grabenstrukturen 17 in die laterale Driftstrecke 9 wird eine strukturierte maskierende Schicht auf den Halbleiterkörper 4 aufgebracht, in die Fenster für die Feldplatten F1 eingebracht werden, so dass nur in diesen freiliegenden Fensterbereichen eine Grabenstruktur 17 entstehen kann. Anschließend kann eine anisotrope Ätzung erfolgen, bei der das Driftstreckenmaterial im Bereich der Grabenstrukturen 17 entfernt wird und Grabenstrukturen 17 in die laterale Driftstrecke 9 vertikal eindringen. Dazu wird ein anisotropes Ätzverfahren mittels einer reaktiven Ionenätzung durchgeführt, bei der reaktive Ionen aus einem Ionenplasma in Richtung auf die Oberseite des Halbleiterwafers beschleunigt werden. Nachdem die Grabenstruktur 17 in der Weise hergestellt ist, können die Grabenwände 18 der Grabenstruktur 17 durch eine isotrope Oxidation des Driftstreckenmaterials mit einer isolierenden Schicht 19 versehen werden. Außerdem ist es möglich, auf den Grabenwänden 18 eine Siliziumnitridschicht aus der Gasphase abzuscheiden.
  • Zum Auffüllen der Grabenstrukturen 17 mit einem leitenden Material kann ein hochdotiertes komplementär zur Driftstrecke 9 leitendes Polysilizium in den Grabenstrukturen 17 abgeschieden werden. Soll die Feldplatte F1 als leitendes Material Metall aufweisen, so kann dieses chemisch oder galvanisch abgeschieden werden und dabei die Grabenstruktur 17 teilweise oder vollständig auffüllen.
  • Zum Abscheiden von Gateelektroden G1 für die Feldeffekttransistoren der Feldplatten-Spannungsbegrenzungsstruktur 3 kann ein hochdotiertes Polysilizium abgeschieden werden. Alternativ wird auch ein Abscheiden von Aluminium in einer Verdampfungsanlage durchgeführt, wobei anschließend die aufgedampfte Aluminiumschicht zu Gateelektroden G1 der Feldeffekttransistoren 12 der Feldplatten-Spannungsbegrenzungsstruktur 3 strukturiert wird. Das Aluminiumverdampfungsverfahren hat sich einerseits bewährt und ist andererseits preiswert und für den gesamten Halbleiterwaferprozess verfügbar. Das Einbringen in ein Gehäuse kann schließlich entweder durch ein Eingießen in eine Kunststoffgehäusemasse erfolgen oder durch Einbringen der Komponenten des Halbleiterbauelements 2 in vorbereitete Hohlraumgehäuse.
  • Zusätzlich zu den p-Kanal-Feldeffekttransistoren 12 der Feldplatten-Spannungsbegrenzungsstrukturen 3 können auch p-Kanal Entladestrukturen vorgesehen sein. Deren Gateelektroden sind jedoch mit den drainseitigen Enden der Feldplatten F1 elektrisch zu verbinden und überlappen dann die Driftstrecke 9 und den sourceseitigen komplementär leitenden Streifen der drainseitig benachbarten Entladestruktur. Somit können p-Kanal Entladestrukturen keine Spannungsbegrenzungsfunktion übernehmen, da sie nur in einen leitenden Zustand übergehen können, wenn die drainseitige Feldplatte im Vergleich zur sourceseitig liegenden auf negatives Potenzial taucht, nicht jedoch, wenn im Sperrbetrieb die drainseitige Feldplatte im Vergleich zur sourceseitig liegenden auf positivem Potenzial liegt. Sind die zusätzlichen Feldeffekttransistoren mit einer p-leitenden Entladestruktur ausgestattet, so können zur Spannungsbegrenzung auch n-Kanal Transistoren realisiert werden, bei denen die Gateelektroden dann mit einem drainseitig liegenden n-leitenden Gebiet verbunden werden, Andererseits können die p-Kanal Transistoren der Feldplatten-Spannungsbegrenzungsstruktur 3 auch mit einer ausräumbaren vergrabenen p-Entladestruktur kombiniert werden, welche die floatenden p-leitenden Gebiete kontaktieren.
  • 5 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 30 einer weiteren Ausführungsform der Erfindung, die hier wieder als MOSFET ausgeführt ist. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Zwischen der Bodyzone 16 und einem unterhalb der Drainelektrode D angeordneten oberflächennahen Bereich erstreckt sich eine Driftstrecke 9, in die bei dieser Ausführungsform der Erfindung Gruppen von Feldplatten F1, F2 und F3 lateral hintereinander ausgerichtet sind und vertikal in die Driftstrecke 9 hineinragen.
  • Dabei sind an den sourceseitigen Enden 11 der Feldplatten F1, F2, F3 Verbindungselemente 21 bzw. Leiterbahnen angeordnet. Diese verbindungselemente 21 verbinden die sourceseitigen Enden 11 der Feldplatten F1, F2, F3 mit einem streifenförmigen floatenden komplementär zur Driftstrecke 9 dotierten in oberflächennahen Bereichen des Halbleiterkörpers angeordneten Gebieten 10. Mit diesen Verbindungselementen 21, die mit den sourceseitigen Enden 11 der Feldplatten F1, F2, F3 elektrisch verbunden sind, werden die Feldplatten F1, F2, F3 auf ihrer gesamten Länge von dem sourceseitigen Ende 11 zum drainseitigen Ende 15 auf einem Potential gehalten, das am sourceseitigen Ende 11 anliegt.
  • In dieser Ausführungsform der Erfindung gemäß 30 ist nicht nur eine Gruppe von Feldplatten F1 auf einer ersten Driftstreckenlänge l1 vorgesehen, sondern auch eine weitere Gruppe von Feldplatten F2, die auf einer Driftstreckenlänge l2 angeordnet ist. Eine entsprechende Spannungsbegrenzungsstruktur 3 weist ein floatendes Gebiet 10 und einen p-Kanal Feldeffekttransistor 13 auf, dessen streifenförmige Gateelektrode G2 er ein Verbindungselement 21 mit dem drainseitigen Ende 15 der Feldplatten F1 elektrisch verbunden ist. Dabei überlappt die Gateelektrode G2 den sourceseitigen Bereich des floatenden Gebiets 10, mit dem die sourceseitigen Enden 11 der zweiten Gruppe von Feldplatten F2 elektrisch verbunden sind.
  • Eine dritte Gruppe aus Feldplatten F3 ist auf einer dritten Driftstreckenlänge l3 angeordnet und weist eine weitere Spannungsbegrenzungsstruktur 3 mit einer dritten Feldeffekttransistorstruktur 14 auf, wobei die Gateelektrode G3 des dritten Feldeffekttransistors 14 streifenförmig angeordnet ist und mit den drainseitigen Enden 15 der Feldplatten F2 der zweiten Gruppe über Verbindungselemente 21 elektrisch verbunden ist. Dabei überlappt die Gateelektrode G3 den sourceseitigen Bereich des floatenden Gebiets 10, mit dem die sourceseitigen Enden 11 der dritten Gruppe von Feldplatten F3 elektrisch verbunden sind.
  • Anders als bei den p-Kanal Transistoren zur Entladung gemäß dem Stand der Technik, wo die Einsatzspannung der p-Kanal Feldeffekttransistoren der Entladungsstruktur im Bereich von einigen Volt liegen soll, sind für die vorliegende Erfindung Einsatzspannungen im Bereich von 10 V bis einige 100 V vorgesehen. Daher sind die Gateoxiddicken der Gateoxidschichten 20 der p-Kanal Transistoren 12, 13, 14 der Spannungsbegrenzungsstruktur 3 im Bereich von einigen 100 Nanometern bis zu einigen Mikrometern wählbar, beispielsweise kann ohne Beschränkung der Allgemeinheit 0,5 μm ≤ d ≤ 2 μm gewählt werden, was die fertigungstechnische Zuverlässigkeit verbessert, während für die p-Kanal Transistoren der herkömmlichen Entladestrukturen gemäß dem Stand der Technik Gateoxiddicken von kleiner 100 nm herzustellen sind.
  • 6 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 30 gemäß 5, wobei in diesem Querschnitt die Anordnung der Gateelektroden G2 und G3 der streifenförmigen Feldeffekttransistoren 13 und 14 zu sehen sind, deren Gateoxid 20 eine deutlich höhere Dicke aufweist, als das Gateoxid 22 unter der Gateelektrode G des Haupttransistors. Außerdem zeigt der Querschnitt des Halbleiterbauelements 30 mit 6 die laterale Ausrichtung der drei hintereinander lateral angeordneten Gruppen von Feldplatten F1, F2 und F3. Die zwischen den Feldplatten F1, F2 und F3 liegende in 1 gezeigte reite b wird mit Hilfe der Gateelektroden G1, G2 und G3 jeweils überbrückt. Bei entsprechender Aufladung der Feldplatten F1, F2 oder F3 werden die streifenförmigen p-Kanal Feldeffekttransistoren 12, 13, 14 der Spannungsbegrenzungsstrukturen 3 durchgeschalten und die floatenden Gebiete 10 werden über die Feldeffekttransistoren 12, 13 und 14 und die Feldplatten F1, F2 oder F3 mit der Bodyzone 16 des Haupttransistors elektrisch verbunden.
  • In dieser Ausführungsform der Erfindung wird ein Halbleiterbauelement 30 mit Feldplattenstruktur geschaffen, bei der Gateelektroden G2 und G3 der Feldplatten-Spannungsbegrenzungsstruktur 3 streifenförmig quer zur lateralen Driftstrecke 9 ausgerichtet sind und mit den zur zweiten Elektrode 7 ausgerichteten Enden der Feldplatten F1 und F2 elektrisch verbunden sind. Alternativ sind auch andere Ausrichtungen der Gates möglich.
  • Ein Vorteil dieses Halbleiterbauelements 30 ist, dass die Spannung an den floatenden komplementär dotierten Gebieten 10 und damit an den Feldplatten F1, F2 und F3 durch p-Kanal Transistoren begrenzt wird. Dazu werden die Gateelektroden G1, G2 und G3 der zusätzlichen Feldeffekttransistoren 12, 13 und 14 über oder auch neben den floatenden p-Gebieten angebracht. Dabei überlappen die Gateelektroden G1, G2 und G3 der zusätzlichen Transistoren der Feldplatten-Spannungsbegrenzungsstruktur 3 auch das sourceseitig liegende floatende p-Gebiet 10 sowie die Bodyzone 16 oder zumindest den sourceseitigen Trenchbereich, an welchem durch die Trenchelektrode ebenfalls ein Löcherkanal induziert wird.
  • Dazu sind die Gateelektrode G1, G2 und G3 mit der Bodyzone 16 bzw. mit den sourceseitig benachbarten Feldplatten F1 und F2 verbunden. Damit unterscheidet sich die vorliegende Erfindung von bisherigen Lösungen, bei denen die Gateelektrode G1, G2 und G3 mit den drainseitigen Feldplatten verbunden sind. Mit der neuen Struktur wird bei einer vorgegebenen Spannung zwischen zwei Feldplatten F1, F2 und F3 der MOS-Kanal der zusätzlichen p-Kanal Transistoren geöffnet und die Spannung auf die Einsatzspannung der p-Kanal Transistoren 12, 13 und 14 begrenzt.
  • Diese Einsatzspannung der p-Kanal Transistoren 12, 13 und 14 zeigt für die typischen Dotierstoffverhältnisse in vorteilhafter Weise eine deutlich geringere Abhängigkeit von der Dotierstoffkonzentration. Waren bei der bisherigen Technologie Dotierstoffschwankungen über 10% nicht mehr tolerabel, so lässt die erfindungsgemäße Lösung Dotierstoffschwankungen bis nahezu 40% zu.
  • Da die Einsatzspannung kleiner als die Durchgreifspannung für das Durchgreifen der Raumladungszone auf das nächste floatende komplementär leitende Gebiet 10 einzuhalten ist, wird die Durchbruchspannung des gesamten Bauelements 30 geringfügig reduziert. Diese geringe Reduzierung kann jedoch zum Teil durch ein Verkürzen der Feldplatten F1, F2 und F3 kompensiert werden. Darüber hinaus ist ein Vorteil der Erfindung, dass über das Dotierstoffprozessfenster von nunmehr 40% ein deutlich konstanteres Avalancheverhalten erreicht werden kann, wie es die weiteren Diagramme 9 bis 11 zeigen.
  • Die streifenförmigen Gateelektroden G2 und G3 weisen eine Breite b auf, die den Driftstreckenbereich zwischen den zur zweiten Elektrode 7 ausgerichteten Enden 15 der Feldplatten F1 und F2 und den streifenförmigen floatenden Gebieten 10 der benachbarten Feldplatten F2 und F3 überdeckt. Dabei bestimmt die Breite b der Gateelektroden G2 und G3 die Länge des p-Kanals der Feldeffekttransistoren 13 und 14. Diese Kanallänge ist deutlich kürzer bei der vorliegenden Erfindung gegenüber der Kanallänge der p-Kanal Transistoren von bekannten Entladestrukturen und begrenzt somit die Spannung zwischen zwei aufeinanderfolgenden Feldplatten.
  • Die Feldplatten sind in einer Ausführungsform der Erfindung in einer Grabenstruktur 17 angeordnet, wobei die Grabenwände 18 eine isolierende Schicht 19 aufweisen und die Grabenstruktur 17 mit einem elektrisch leitenden Material aufgefüllt ist. Da das elektrisch leitende Material ein gleichbleibendes Potential auf der Länge der Feldplatten F1, F2 und F3 halt, wird in jedem Fall die Potentialverteilung in der Driftstrecke 9 dahingehend in vorteilhafter Weise beeinflusst, dass ein verminderter Einschaltwiderstand für die Gesamtstruktur des Halbleiterbauelements 30 möglich wird.
  • Das elektrisch leitende Material kann ein Metall aufweisen oder ein hochdotiertes, z. B. n+-leitendes Polysilizium sein. In beiden Fällen ist eine ohmsche Kontaktierung durch Leiterbahnen problemlos möglich, wobei die Feldverteilung innerhalb der Feldplatten F1, F2 und F3 von einem Ende 11 der Feldplatten F1, F2 und F3, das in Richtung auf die erste Elektrode 5 ausgerichtet ist, zum anderen Ende 15 der Feldplatten F1, F2 und F3, das in Richtung auf die zweite Elektrode 7 ausgerichtet ist, ein konstantes Potential aufweist.
  • Die isolierende Schicht 19, welche die Feldplatten F1, F2 und F3 umgibt, weist Siliziumdioxid oder Siliziumnitrid auf, wobei das Siliziumdioxid durch thermische Oxidation des Siliziums der Grabenwände 18 gebildet werden kann. Im Prinzip ist es möglich, eine einzige langgestreckte Feldplatte F1 wie es 2 zeigt zwischen den beiden Elektroden 5 und 7 in der Driftstrecke 9 lateral anzuordnen, die vertikal in die Driftstrecke 9 hineinragt, jedoch ist es von Vorteil, mehrere Feldplatten F1, F2 und F3 lateral hintereinander in Gruppen auf unterschiedlichen Driftstreckenlängen l1, l2 und l3 der Driftstrecke 9 anzuordnen und für jede Gruppe eine Feldplatten-Spannungsbegrenzungsstruktur 3 mit einem zusätzlichen p-Kanal Feldeffekttransistor vorzusehen.
  • Werden also mehrere Gruppen von Feldplatten F1, F2 und F3 vorgesehen, so ergibt sich der Vorteil, dass eine geringere Potentialdifferenz zur Driftstrecke 9 pro Feldplatte F1, F2 und F3 innerhalb der Driftstrecke 9 von einem Ende 11 der Feldplatten F1, F2 und F3 zum anderen Ende 15 der Feldplatten F1, F2 und F3 auftritt, und somit die Feldplatten F1, F2 und F3 mit einer dünneren Oxidschicht versehen werden Können. Ist jedoch eine einzige langgestreckte Feldplatte F1 in der Driftstrecke 9 angeordnet, so muss die isolierende Schicht 19 eine deutlich höhere Potentialdifferenz zwischen dem nicht an eine Spannungsbegrenzungsstruktur angeschlossenen Feldplattenende 15 gegenüber der Driftstrecke 9 abschirmen, Die Dicke der isolierenden Schicht 19, welche die Feldplatten F1, F2 und F3 umgibt, muss folglich bei einer einzigen langgestreckten Feldplatte F1 bei gleicher Drain-Source-Spannung deutlich dicker gewählt werden, was auf Kosten der Driftstreckenbreite geht.
  • Die Feldplatten-Spannungsbegrenzungsstruktur 3 kann sowohl auf Dioden als auch auf MOSFET's sowie auf IGBT's angewandt werden. Wird das Halbleiterbauelement 30 als Diode ausgebildet, so ist die erste Elektrode 5 eine Anode und die zweite Elektrode 7 eine Kathode. Dazu weist eine unter der ersten Elektrode 5 angeordnete erste oberflächennahe Zone des Halbleiterkörpers 4 einen ersten Leitungstyp auf und eine zweite oberflächennahe Zone unterhalb der zweiten Elektrode 7 des Halbleiterkörpers 4 weist eine zum ersten Leitungstyp komplementären Leitungstyp auf. Dabei ist die Dotierstoffkonzentration der Driftstrecke 9 deutlich niedriger als die Dotierstoffkonzentration der beiden oberflächennahen Zonen des Halbleiterkörpers 4.
  • Wird die Feldplatten-Spannungsbegrenzungsstruktur 3 für ein Halbleiterbauelement 30 des MOSFET-Typs eingesetzt, so weist die erste Elektrode 5 eine Sourceelektrode S und die zweite Elektrode 7 eine Drainelektrode D auf. Der Aufbau, zumindest was die Driftstrecke 9 betrifft, ist beim Halbleiterbauelement 30 des MOSFET-Typs und beim Halbleiterbauelement 30 des IGBT-Typs zwar gleich, jedoch ist die erste Elektrode 5 beim IGBT-Typ eine Emitterelektrode und die zweite Elektrode 7 eine Kollektorelektrode. Unterhalb der Emitterelektrode ist eine hochdotierte Emitterhalbleiterzone des gleichen Leitungstyps wie die Driftstrecke 9 angeordnet, wobei diese Emitterhalbleiterzone von einer Bodyzone 16 eines zu der Driftstrecke 9 komplementären Leitungstyps umgeben ist. Unterhalb der Kollektorelektrode ist eine Kollektorhalbleiterzone des komplementären Leitungstyps zu der Driftstrecke 9 angeordnet. Von der Emitterelektrode aus gesehen ergibt sich somit eine npnp-Struktur, die über eine isolierte Gateelektrode G für den Durchlassfall geschaltet wird.
  • 7 zeigt einen schematischen perspektivischen Teilbereich einer Driftstrecke 9 eines Halbleiterbauelements 40 einer weiteren Ausführungsform der Erfindung, wobei zur Verdeutlichung der Darstellung die Dielektrika ausgeblendet sind. Mit dieser perspektivischen Ansicht wird deutlich, dass die Gateelektroden G1 bis G5 der Spannungsbegrenzungsstruktur mit einem drainseitigen Ende 15 der jeweiligen Feldplatten F1 bis F4 verbunden sind, wobei am sourceseitigen Ende 11 der Feldplatten F1 bis F4 ein floatendes p-leitendes Gebiet 10 vorgesehen ist. Diese Gateelektroden G1 bis G5 sind mit der sourceseitig benachbarten Feldplatte verbunden. Dadurch wird bei einer vorgegebenen Spannung zwischen zwei Feldplatten der MOS-Kanal geöffnet und die Spannung auf die Einsatzspannung des dazwischen angeordneten p-Kanaltransistoren begrenzt. Diese Einsatzspannung zeigt für typische Dotierstoffverhältnisse eine wesentlich geringere Abhängigkeit von der Dotierstoffkonzentration, wie es 11 zeigt. Auch die Variation der Durchbruchspannung bei typischen Oxiddickenspannungen ist gering.
  • Gleichzeitig zeigt die 7, dass die Driftstrecke 9 mit einer Mehrzahl von Feldplatten F1 bis F4 und entsprechenden Spannungsbegrenzungsstrukturen mit Feldeffekttransistoren 12 bis 14 usw. versehen werden kann, von denen hier fünf Gateelektroden G1 bis G5 gezeigt werden. Außerdem sind die floatenden p-Gebiete streifenförmig oder inselförmig ausgebildet.
  • 8 zeigt einen schematischen perspektivischen Teilbereich einer Driftstrecke 9 eines Halbleiterbauelements 40 gemäß einer weiteren Ausführungsform der Erfindung, wobei zur Verdeutlichung der Darstellung die Dielektrika ausgeblendet sind. Die Anordnung der ersten und der zweiten Elektrode 5, 7 ist hier seitenverkehrt dargestellt, um die Struktur der lateralen Driftstrecke 9 zwischen der Basiszone 16 und dem n+-leitenden oberflächennahen Bereich 8 unterhalb der Drainelektrode D zu zeigen. In der Driftstrecke 9 sind drei Feldplattengruppen F1, F2 und F3 angeordnet mit sourceseitigen Enden 11 und drainseitigen Enden 15. Die sourceseitigen Enden 11 sind an ein floatendes p-leitendes Gebiet 10 angeschlossen.
  • 9 zeigt ein schematisches Diagramm der Abhängigkeit der Spannungen an der Feldplatte auf der rechten Ordinate von der Drainspannung auf der Abszisse und die Abhängigkeit des Drainstroms auf der linken Ordinate von der Drainspannung auf der Abszisse der Feldeffekttransistoren der Spannungsbegrenzungsstruktur. Dabei zeigen die Graphen I bis IV mit eckigen Punkten den Verlauf für ein Halbleiterbauelement ohne die erfindungsgemäße Spannungsbegrenzungsstruktur und die Graphen V bis VIII mit kreisförmigen Punkten den Verlauf für Halbleiterbauelemente mit erfindungsgemäßer Spannungsbegrenzungsstruktur.
  • Außerdem verdeutlicht das Diagramm, dass die Durchbruchspannung Vbd für Bauelemente im Stand der Technik gegenüber der Durchbruchspannung Vbd der vorliegenden Erfindung keinen gravierenden Unterschied aufweist, während das Rückschnappen beim Hochstromverhalten, das mit den Drainstromkurven V bis VIII gezeigt wird, bei dem erfindungsgemäßen Halbleiterbauelement nahezu unterdrückt wird, tritt das Rückschnappen in den Punkten R der Graphen I bis IV des Diagramms der 5 für das Halbleiterbauelement gemäß dem Stand der Technik ausgeprägt auf. Während somit bereits bei geringen Strömen ein Rückschnappen in Halbleiterbauelementen des Standes der Technik zur Zerstörung durch Stromfilamentierung führen kann, tritt der Rückschnapp-Effekt bei erfindungsgemäßen Halbleiterbauelementen erst bei höheren Strömen auf.
  • Ein Vergleich der Diagramme in den 10 und 11 zeigt ebenfalls die Vorzüge der vorliegenden Erfindung. Während in 10 eine Variations- bzw. Fertigungsbreite der Driftstreckendotierung eines Halbleiterbauelements bei 600 V Sperrspannung ohne erfindungsgemäße Spannungsbegrenzungsstruktur gezeigt wird, zeigt 11 eine mögliche Variations- bzw. Fertigungsbreite der Driftstreckendotierung eines Halbleiterbauelements mit erfindungsgemäßer Spannungsbegrenzungsstruktur bei gleich bleibend zulässiger Sperrspannung von 600 V, die auf der Ordinate aufgetragen ist, während auf der Abszisse lediglich die relativen Werte der Dotierstoffkonzentration in der Driftstrecke gezeigt werden.
  • Werden wie im Stand der Technik laterale Feldplattentransistoren über die an den Feldplatten entlang der Driftstrecke angeordneten floatenden p-Gebiete auf geeignete Potentiale gezogen, so kann die Driftstrecke lateral ausgeräumt werden. Das Potential der floatenden Feldplatten wird im Wesentlichen durch das Ausbreiten der Raumladungszone bestimmt. Erreicht die Raumladungszone vom Bodygebiet ausgehend ein floatendes p-Gebiet, so wird dieses so wie die daran angeschlossene Feldplatte auf dem gerade anliegenden Potential festgehalten.
  • Da die Ausbreitung der Raumladungszone stark von der Dotierung im Ausbreitungsgebiet abhängt, also von der Dotierung der Driftstrecke, wie es 10 zeigt, sowie eventuell weiterer Dotierungen von p- oder n-Gebieten, so ist die Spannung der Feldplatten und damit die Durchbruchspannung des gesamten Halbleiterbauelements gemäß dem Stand der Technik ebenfalls stark von den entsprechenden Dotierungen abhängig, wodurch die Prozessfenster bzw. die Prozessfensterbreite für die Dotierstoffkonzentration stark, wie es 10 zeigt, eingeengt ist. In dem in 10 gezeigten Fall darf die Dotierstoffdotierung lediglich um 7% variieren, ohne dass die Durchbruchspannung unter 600 V absinkt.
  • Wird jedoch gemäß der Erfindung die Spannung an den floatenden p-Gebieten durch Zenerdioden der Feldplatten-Spannungsbegrenzungsstruktur 3 begrenzt oder werden Gateelektroden für P-Kanal Feldeffekttransistoren über den floatenden p-Gebieten angebracht, so dass sich die Elektroden auch auf das sourceseitig liegende p-Gebiet oder sich auf die Bodyzone erstrecken oder mit den sourceseitig liegenden Feldplatten überlappen, so wird ein Löcherkanal induziert, so dass bei einer vorgegebenen Spannung zwischen zwei Feldplatten der MOS-Kanal geöffnet wird und die Spannung auf die Einsatzspannung der p-Kanal Transistoren begrenzt wird. Diese Einsatzspannung zeigt für typische Dotierstoffverhältnisse eine wesentlich geringere Abhängigkeit von Dotierstoffkonzentration, wie es 11 zeigt. Dadurch ergeben sich geringere Schwankungen der Durchbruchspannung des gesamten Halbleiterbauelements. Die Driftstreckendotierung kann hier nahezu um 40% variieren, bevor die Durchbruchspannung auf unter 600 V absinkt, wenn eine entsprechend erfindungsgemäße Spannungsbegrenzungsstruktur vorgesehen wird.
  • Bezugszeichenliste
    • 1
    Halbleiterbauelement (Ausführungsform)
    2
    Halbleiterbauelement (Ausführungsform)
    3
    Feldplatten-Spannungsbegrenzungsstruktur
    4
    Halbleiterkörper
    5
    erste Elektrode
    6
    erster oberflächennaher Bereich (bzw. Halbleiterzone)
    7
    zweite Elektrode
    8
    zweiter oberflächennaher Bereich (bzw. Halbleiterzone)
    9
    laterale Driftstrecke
    10
    floatendes komplementär dotiertes Gebiet
    11
    Ende der Feldplatte (zur ersten Elektrode)
    12
    Feldeffekttransistor der Feldplatten-Spannungsbegrenzungsstruktur
    13
    Feldeffekttransistor der Feldplatten-Spannungsbegrenzungsstruktur
    14
    Feldeffekttransistor der Feldplatten-Spannungsbegrenzungsstruktur
    15
    Ende der Feldplatte (zur zweiten Elektrode hin)
    16
    Bodyzone
    17
    Grabenstruktur
    18
    Grabenwand
    19
    isolierende Schicht der Grabenwand
    20
    Gateoxidschicht
    21
    Verbindungselement bzw. Leiterbahn
    22
    Gateoxidschicht des Haupttransistors
    23
    Block aus Zenerdioden
    24
    Anodenbereich
    25
    Kathodenbereich
    26
    Oberseite des Halbleiterkörpers
    27
    Kontaktfenster
    28
    zwischenoxid
    30
    Halbleiterbauelement (Ausführungsform)
    40
    Halbleiterbauelement (Ausführungsform)
    50
    Halbleiterbauelement (Ausführungsform)
    b
    Breite der Gateelektroden der p-Kanal Transistoren
    G
    Gateelektrode des Haupttransistors
    G1
    Gateelektrode
    G2
    Gateelektrode
    G3
    Gateelektrode
    F1
    Feldplatte
    F2
    Feldplatte
    F3
    Feldplatte
    l1
    Driftstreckenlänge
    l2
    Driftstreckenlänge
    l3
    Driftstreckenlänge
    S
    Sourceelektrode
    D
    Drainelektrode
    Vbd
    Durchbruchspannung

Claims (37)

  1. Halbleiterbauelement, wobei das Halbleiterbauelement (1) umfasst: – einen Halbleiterkörper (4) mit: – einer ersten Elektrode (5), – einer zweiten Elektrode (7), – einer lateralen Driftstrecke (9) zwischen der ersten und der zweiten Elektrode (5, 7), wobei in die Driftstrecke (9) isolierte nebeneinander angeordnete Feldplatten (F1) lateral ausgerichtet vertikal hineinragen, – floatende komplementär zur Driftstrecke (9) dotierte Gebiete (10), die mit den Feldplatten (F1) elektrisch verbunden sind, wobei die Feldplatten mit einer Feldplatten-Spannungsbegrenzungsstruktur (3), die die Spannung an den Feldplatten im Sperrbetrieb begrenzt, gekoppelt sind.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Feldplatten-Spannungsbegrenzungsstruktur (3) Zenerdioden aufweist, die separat von dem Halbleiterbauelement angeordnet und mit den Feldplatten (F1) elektrisch gekoppelt sind.
  3. Halbleiterbauelement nach Anspruch 1, wobei die Feldplatten-Spannungsbegrenzungsstruktur (3) monolithisch integrierte Zenerdioden aufweist,
  4. Halbleiterbauelement nach Anspruch 3, wobei die monolithisch integrierten Zenerdioden Polysilizium aufweisen.
  5. Halbleiterbauelement nach Anspruch 1, wobei die Feldplatten-Spannungsbegrenzungsstruktur (3) monolithisch integrierte Feldeffekttransistoren mit einem Gate- (G1) aufweist.
  6. Halbleiterbauelement nach Anspruch 5, wobei das Halbleiterbauelement ein Feldeffekttransistor ist mit Sourceelektrode (S), Gateelektrode (G) und Drainelektrode (D) und ein erster oberflächennaher Bereich (6) des Halbleiterkörpers (4) unterhalb der ersten Elektrode (5) von einer Bodyzone (16) umgeben ist, wobei sich lokal angeordnete Gateelektroden (G1) der Feldplatten-Spannungsbegrenzungsstruktur (3) über dem Driftstreckenbereich zwischen dem Ende der Bodyzone (16) und den sourceseitigen Enden (11) der Feldplatten (F1) erstrecken und mit der Bodyzone (16) oder einer Sourceelektrode elektrisch verbunden sind und auf Sourcepotential liegen.
  7. Halbleiterbauelement nach Anspruch 6, wobei die Bodyzone (16) einen zur Driftstrecke (9) komplementären Leitungstyp aufweist.
  8. Halbleiterbauelement nach Anspruch 6 oder Anspruch 7, wobei eine streifenförmige Gateelektrode (G) des Feldeffekthalbleiterbauelements (1), die den Bereich der Bodyzone (16) überdeckt, im Bereich der lokal angeordneten Gateelektroden (G1) der Feldplatten-Spannungsbegrenzungsstruktur (3) unterbrochen ist oder ausgespart wird.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei mehrere Feldplatten (F1, F2, F3) lateral hintereinander in Gruppen auf unterschiedlichen Driftstreckenlängen (l1, l2, l3) der Driftstrecke (9) angeordnet sind.
  10. Halbleiterbauelement nach Anspruch 9, wobei Gateelektroden (G2, G3) der Feldplatten-Spannungsbegrenzungsstruktur (3) zwischen den Feldplatten (F2, F3) eine Breite (b) aufweisen, die den Driftstreckenbereich zwischen den zur zweiten Elektrode (7) ausgerichteten Enden (15) der Feldplatten (F2, F3) und die drainseitig angeordneten floatenden Gebiete (10) der benachbarten Feldplatten (F2, F3) überdeckt.
  11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Feldplatten (F1) in einer Grabenstruktur (17) angeordnet sind.
  12. Halbleiterbauelement nach Anspruch 11, wobei Grabenwände (18) der Grabenstruktur (17) eine isolierende Schicht (19) aufweisen.
  13. Halbleiterbauelement nach Anspruch 12, wobei die isolierende Schicht (19) der Grabenwände (18) Siliziumdioxid oder Siliziumnitrid aufweist.
  14. Halbleiterbauelement nach einem der Ansprüche 11 bis 13, wobei die Grabenstruktur (17) mit einem elektrisch leitenden Material aufgefüllt ist.
  15. Halbleiterbauelement nach Anspruch 14, wobei das elektrisch leitende Material der Feldplatten (F1) ein Metall aufweist.
  16. Halbleiterbauelement nach Anspruch 14, wobei das elektrisch leitende Material der Feldplatten (F1) ein hochdotiertes Polysilizium aufweist.
  17. Halbleiterbauelement nach einem der Ansprüche 9 bis 16, wobei die Feldplatten-Spannungsbegrenzungsstruktur (3) für jede Gruppe Gateelektroden (G2, G3) von p-Kanal Feldeffekttransistoren (13, 14) vorsieht.
  18. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei ein zweiter oberflächennaher Bereich (8) unterhalb der zweiten Elektrode (7) eine höhere Dotierstoffkonzentration als die Driftstrecke (9) aufweist.
  19. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (1) ein MOSFET ist, der als erste Elektrode (5) eine Sourceelektrode (S) und als zweite Elektrode (7) eine Drainelektrode (D) aufweist, und wobei unterhalb der Sourceelektrode (S) und der Drainelektrode (D) hochdotierte Halbleiterzonen (6, 8) des gleichen Leitungstyps wie die Driftstrecke (9) angeordnet sind.
  20. Halbleiterbauelement nach einem der Ansprüche 1 bis 18, wobei das Halbleiterbauelement (1) ein IGBT ist, und wobei der IGBT als erste Elektrode (5) eine Emitterelektrode (E) und als zweite Elektrode eine Kollektorelektrode aufweist.
  21. Halbleiterbauelement nach Anspruch 20, wobei unterhalb der Emitterelektrode eine hochdotierte Emitterhalbleiterzone des gleichen Leitungstyps wie die Driftstrecke (9) angeordnet ist, und wobei wobei die Emitterhalbleiterzone von einer Bodyzone (16) eines zu der Driftzone (9) komplementären Leitungstyps umgeben ist.
  22. Halbleiterbauelement nach Anspruch 20 oder Anspruch 21, wobei unterhalb einer Kollektorelektrode eine Kollektorhalbleiterzone des komplementären Leitungstyps zu der Driftstrecke (9) angeordnet ist.
  23. Verfahren zur Herstellung von mehreren Halbleiterchips für Halbleiterbauelemente (1) mit Feldplatten, wobei das Verfahren folgende Verfahrensschritte aufweist: – Strukturieren eines Halbleiterwafers in Halbleiterchippositionen, die laterale Dioden-, MOSFET- und/oder IGBT-Strukturen mit einer lateralen Driftstrecke (9) zwischen einer ersten Elektrode (5) und einer zweiten Elektrode (7) aufweisen; – Einbringen von Dotierstoffen komplementären Leitungstyps zu der Driftstrecke (9) in höherer Konzentration als die Driftstrecke (9) bei einer vorgesehenen Driftstreckenlänge (l1) für eine Kopplungsstruktur mit einem floatenden Gebiet (10); – Einbringen von lateral ausgerichteten vertikalen Grabenstrukturen (17) in die laterale Driftstrecke (9); – Abscheiden einer isolierenden Schicht (19) auf den Wänden (18) der Grabenstrukturen (17); – mindestens teilweises Auffüllen der Grabenstrukturen (17) mit einem leitenden Material; – Aufbringen einer Feldplatten-Spannungsbegrenzungsstruktur (3), die die Spannung an den Feldplatten im Sperrbetrieb begrenzt, – Vollenden der lateralen Dioden-, MOSFET- und/oder IGBT-Strukturen.
  24. Verfahren zur Herstellung von mehreren Halbleiterbauelementen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellung eines Halbleiterwafers mit mehreren Halbleiterchips für Halbleiterbauelemente (1) mit Feldplatten-Spannungsbegrenzungsstruktur (3) gemäß Anspruch 23; – Auftrennen des Halbleiterwafers in Halbleiterchips; – Aufbringen der Halbleiterchips auf einen Bauelementträger mit mehreren Außenkontakten in mehreren Halbleiterbauteilpositionen; – Verbinden der Elektroden (5, 7) der Halbleiterchips mit Kontaktanschlussflächen, die mit den Außenkontakten elektrisch in Verbindung stehen; – Aufbringen eines Halbleiterbauelementgehauses unter Einschließen der einzelnen Halbleiterchips und der Verbindungselemente; – Auftrennen des Schaltungsträgers in einzelne Halbleiterbauelemente (1) mit Feldplatten-Spannungsbegrenzungsstruktur (3).
  25. Verfahren nach Anspruch 23 oder Anspruch 24, wobei zum Aufbringen einer Feldplatten-Spannungsbegrenzungsstruktur (3) mit monolitisch angeordneten Zenerdioden p- und n-leitendes Polysilizium auf einer Isolationsschicht aufgebracht und strukturiert wird und über Kontaktfenster in der Isolationsschicht mit entsprechenden Bereichen, wie mit einer Bodyzone oder Sourceelektrode und mit Enden von Feldplatten oder floatenden Bereichen der Feldplatten, verbunden werden.
  26. Verfahren nach Anspruch 23 oder Anspruch 24, wobei zum Aufbringen einer Feldplatten-Spannungsbegrenzungsstruktur (3) aus p-Kanal Feldeffekttransistoren nach dem Auffüllen der Grabenstrukturen folgende Verfahrensschritte durchgeführt werden: – Aufbringen einer Gateoxidschicht (20) auf der Driftstrecke (9) mit Feldplatten (F1, F2, F3); – Einbringen von Kontaktfenstern zu den zur zweiten Elektrode (7) ausgerichteten Enden (15) der Feldplatten (F1, F2, F3) in die Gateoxidschicht (20); – Aufbringen von Gateelektrodenmaterial für p-Kanal oder n-Kanal Feldeffekttransistoren (12, 13, 14) der auf die Gateoxidschicht (20) in Kontakt zur sourceseitig liegenden Feldplatte oder zu einem p-Gebiet.
  27. Verfahren nach einem der Ansprüche 23 bis 26, wobei vor dem Einbringen von Dotierstoffen zunächst eine strukturierte maskierende Schicht auf den Halbleiterwafer aufgebracht wird, welche die Oberflächenbereiche des Halbleiterkörpers (4) abdeckt, die vor einem Eindringen von Dotierstoff geschützt werden.
  28. Verfahren nach einem der Ansprüche 23 bis 27, wobei zum Einbringen von Dotierstoffen eine Ionenimplantation mit anschließender Diffusion der eingebrachten Dotierstoffe durchgeführt wird.
  29. Verfahren nach einem der Ansprüche 23 bis 28, wobei zum Einbringen von Dotierstoffen eine dotierstoffhaltige Schicht auf der maskierenden Schicht abgeschieden und anschließend eine Eindiffusion der Dotierstoffe in den Halbleiterkörper (4) durchgefuhrt wird.
  30. Verfahren nach einem der Ansprüche 23 bis 29, wobei vor dem Einbringen von lateral ausgerichteten vertikalen Grabenstrukturen (17) in die laterale Driftstrecke (9) eine strukturierte maskierende Schicht auf den Halbleiterkörper aufgebracht wird, die Fenster in den Bereichen der Feldplatten aufweist.
  31. Verfahren nach einem der Ansprüche 23 bis 30, wobei zum Einbringen von lateral ausgerichteten vertikalen Grabenstrukturen (17) in die laterale Driftstrecke (9) eine anisotrope Ätzung von Driftstreckenmaterial durchgeführt wird.
  32. Verfahren nach einem der Ansprüche 23 bis 31, wobei zum Einbringen von lateral ausgerichteten vertikalen Grabenstrukturen in die laterale Driftstreckenzone eine trockene reaktive Ionenätzung durchgeführt wird.
  33. Verfahren nach einem der Ansprüche 23 bis 32, wobei zum Abscheiden einer isolierenden Schicht (19) auf den Wänden (18) der Grabenstrukturen (17) eine isotrope Oxidation von Driftstreckenmaterial durchgeführt wird.
  34. Verfahren nach einem der Ansprüche 23 bis 32, wobei Siliziumnitrid auf den Grabenwänden (19) abgeschieden wird.
  35. Verfahren nach einem der Ansprüche 23 bis 34, wobei zum Auffüllen der Grabenstrukturen (17) mit einem leitenden Material ein hochdotiertes komplementär zur Driftstrecke (9) leitendes Polysilizium abgeschieden wird.
  36. Verfahren nach einem der Ansprüche 23 bis 35, wobei zum Auffüllen der Grabenstrukturen (17) mit einem leitenden Material ein Metall chemisch oder galvanisch abgeschieden wird.
  37. Verfahren nach einem der Ansprüche 23 bis 36, wobei zum Abscheiden von Gateelektroden (G1, G2, G3) der Spannungsbegrenzungsstruktur (3) eine Abscheidung von hochdotiertem Polysilizium durchgeführt wird.
DE200710013848 2007-03-20 2007-03-20 Halbleiterbauelement und Verfahren zur Herstellung desselben Expired - Fee Related DE102007013848B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200710013848 DE102007013848B4 (de) 2007-03-20 2007-03-20 Halbleiterbauelement und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200710013848 DE102007013848B4 (de) 2007-03-20 2007-03-20 Halbleiterbauelement und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102007013848A1 DE102007013848A1 (de) 2008-09-25
DE102007013848B4 true DE102007013848B4 (de) 2012-08-02

Family

ID=39713081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710013848 Expired - Fee Related DE102007013848B4 (de) 2007-03-20 2007-03-20 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE102007013848B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114230A1 (de) * 2014-09-30 2016-03-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren dafür

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455948B2 (en) * 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8866253B2 (en) 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8598655B1 (en) * 2012-08-03 2013-12-03 Infineon Technologies Dresden Gmbh Semiconductor device and method for manufacturing a semiconductor device
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004041198A1 (de) * 2004-08-25 2006-03-02 Infineon Technologies Austria Ag Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114230A1 (de) * 2014-09-30 2016-03-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren dafür
US9837530B2 (en) 2014-09-30 2017-12-05 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
DE102014114230B4 (de) 2014-09-30 2021-10-07 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren hierfür

Also Published As

Publication number Publication date
DE102007013848A1 (de) 2008-09-25

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE60127166T2 (de) Graben-gate-feldeffekttransistoren und ihre herstellung
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102007020659A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102006009942B4 (de) Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
EP0098496A1 (de) IGFET mit Injektorzone
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: ,

R020 Patent grant now final

Effective date: 20121103

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee